CN103814444B - 高电压mosfet及其制造方法 - Google Patents
高电压mosfet及其制造方法 Download PDFInfo
- Publication number
- CN103814444B CN103814444B CN201280044545.1A CN201280044545A CN103814444B CN 103814444 B CN103814444 B CN 103814444B CN 201280044545 A CN201280044545 A CN 201280044545A CN 103814444 B CN103814444 B CN 103814444B
- Authority
- CN
- China
- Prior art keywords
- traps
- heavy doping
- lightly doped
- area
- substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000000034 method Methods 0.000 title claims abstract description 37
- 238000004519 manufacturing process Methods 0.000 title description 6
- 239000000758 substrate Substances 0.000 claims abstract description 83
- 230000005669 field effect Effects 0.000 claims abstract description 39
- 239000004065 semiconductor Substances 0.000 claims abstract description 15
- 229910044991 metal oxide Inorganic materials 0.000 claims abstract description 12
- 150000004706 metal oxides Chemical class 0.000 claims abstract description 12
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 27
- 229920005591 polysilicon Polymers 0.000 claims description 27
- 230000000694 effects Effects 0.000 claims description 12
- 230000015572 biosynthetic process Effects 0.000 claims description 11
- 238000002513 implantation Methods 0.000 claims description 10
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 claims description 3
- 150000001875 compounds Chemical class 0.000 claims description 3
- 239000002184 metal Substances 0.000 claims description 3
- 229910052760 oxygen Inorganic materials 0.000 claims description 3
- 239000001301 oxygen Substances 0.000 claims description 3
- 238000003032 molecular docking Methods 0.000 claims description 2
- 230000003647 oxidation Effects 0.000 claims description 2
- 238000007254 oxidation reaction Methods 0.000 claims description 2
- 239000004020 conductor Substances 0.000 claims 1
- 230000003628 erosive effect Effects 0.000 claims 1
- 239000007943 implant Substances 0.000 abstract description 31
- 230000008569 process Effects 0.000 abstract description 8
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 abstract description 4
- 229910052710 silicon Inorganic materials 0.000 abstract description 4
- 239000010703 silicon Substances 0.000 abstract description 4
- 230000008859 change Effects 0.000 description 5
- 230000004048 modification Effects 0.000 description 4
- 238000012986 modification Methods 0.000 description 4
- 239000002019 doping agent Substances 0.000 description 3
- 150000004767 nitrides Chemical class 0.000 description 3
- 230000008901 benefit Effects 0.000 description 2
- 239000011248 coating agent Substances 0.000 description 2
- 238000000576 coating method Methods 0.000 description 2
- 230000005611 electricity Effects 0.000 description 2
- 238000005530 etching Methods 0.000 description 2
- 238000001259 photo etching Methods 0.000 description 2
- 230000004913 activation Effects 0.000 description 1
- 230000008030 elimination Effects 0.000 description 1
- 238000003379 elimination reaction Methods 0.000 description 1
- 238000002353 field-effect transistor method Methods 0.000 description 1
- 230000009467 reduction Effects 0.000 description 1
- 125000006850 spacer group Chemical group 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/7833—Field effect transistors with field effect produced by an insulated gate with lightly doped drain or source extension, e.g. LDD MOSFET's; DDD MOSFET's
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/544—Marks applied to semiconductor devices or parts, e.g. registration marks, alignment structures, wafer maps
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
- H01L29/0843—Source or drain regions of field-effect devices
- H01L29/0847—Source or drain regions of field-effect devices of field-effect transistors with insulated gate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
- H01L29/0843—Source or drain regions of field-effect devices
- H01L29/0847—Source or drain regions of field-effect devices of field-effect transistors with insulated gate
- H01L29/0852—Source or drain regions of field-effect devices of field-effect transistors with insulated gate of DMOS transistors
- H01L29/0873—Drain regions
- H01L29/0878—Impurity concentration or distribution
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66568—Lateral single gate silicon transistors
- H01L29/66659—Lateral single gate silicon transistors with asymmetry in the channel direction, e.g. lateral high-voltage MISFETs with drain offset region, extended drain MISFETs
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66674—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
- H01L29/66681—Lateral DMOS transistors, i.e. LDMOS transistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
- H01L29/7816—Lateral DMOS transistors, i.e. LDMOS transistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/783—Field effect transistors with field effect produced by an insulated gate comprising a gate to body connection, i.e. bulk dynamic threshold voltage MOSFET
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/7833—Field effect transistors with field effect produced by an insulated gate with lightly doped drain or source extension, e.g. LDD MOSFET's; DDD MOSFET's
- H01L29/7835—Field effect transistors with field effect produced by an insulated gate with lightly doped drain or source extension, e.g. LDD MOSFET's; DDD MOSFET's with asymmetrical source and drain regions, e.g. lateral high-voltage MISFETs with drain offset region, extended drain MISFETs
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
- H01L2223/544—Marks applied to semiconductor devices or parts
- H01L2223/54426—Marks applied to semiconductor devices or parts for alignment
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
- H01L2223/544—Marks applied to semiconductor devices or parts
- H01L2223/54453—Marks applied to semiconductor devices or parts for use prior to dicing
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
- H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
- H01L29/42312—Gate electrodes for field effect devices
- H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
- H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
- H01L29/42364—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the insulating layer, e.g. thickness or uniformity
- H01L29/42368—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the insulating layer, e.g. thickness or uniformity the thickness being non-uniform
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Ceramic Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
Abstract
通过以下操作在硅衬底(202；402)中形成具有不同掺杂水平的至少一个N阱植入物：通过给所述衬底蚀刻用于将未来工艺掩模与其对准的对准目标(220)而首先形成“零”层(222)。此对准目标在任何作用装置区域外部。通过结合所述衬底使用具有不同掺杂水平的至少一个N阱(204b；404a)植入物，可形成金属氧化物半导体MOS场效应晶体管FET的漂移区域(204b、204a；404a、402)中的渐变结且可借此实现伪LDD结构。
Description
相关申请案交叉参考
本申请案主张对由格雷戈里·迪克斯(Greg Dix)、莱顿·E.麦基恩(LeightonE.McKeen)、伊恩·利文斯顿(Ian Livingston)、罗杰·梅尔彻(Roger Melcher)及罗恩·布雷思韦特(Rohan Braithwaite)在2011年7月25日申请的标题为“Multiple Well DrainEngineering for HV MOS Devices(用于HV MOS装置的多阱漏极工程)”的第61/511,195号共同拥有美国临时专利申请案的优先权，所述专利申请案出于所有目的特此以引用的方式并入本文中。
技术领域
本发明涉及高电压(HV)金属氧化物半导体(MOS)装置的制作，且更特定来说，涉及HV MOS装置中的多阱漏极的制作。
背景技术
高电压(HV)金属氧化物半导体(MOS)装置通常使用阱植入物来形成漏极及漂移结构。热载子碰撞电离限制这些装置的电压范围，且典型的经轻掺杂漏极(Ldd)植入物在漏极工程中没有用，因为漏极在场氧化物下方。典型的现有技术自对准阱结构在硅(Si)衬底表面中的阱边缘处形成不合意的台阶(高度的改变)且造成连续阱植入物的对准问题。
参考图1，其描绘用以在p衬底中形成n阱植入物的现有技术工艺步骤的示意性立面图。图1(a)表示由氮化物层106掩蔽的P衬底102中的n阱植入物104的示意性立面图。图1(b)表示在从其剥离氮化物层106后生长于n阱植入物104上方的氧化物层108。图1(c)表示在将氧化物层108蚀刻掉之后P衬底102中的N阱植入物104a。氧化物生长消耗一定量的氧化物层108从而致使N阱植入物104的顶部部分的某一部分被移除，借此产生形成于N阱边缘110处的台阶。这些n阱边缘110(台阶)用于后续掩模对准目的。
发明内容
因此，需要将漏极工程并入于多晶硅栅极及/或场氧化物下面的漂移区中以获得较稳健的HV MOS装置的能力。经不同掺杂阱植入物的使用促进漏极工程。
根据一实施例，一种用于制作高电压(HV)金属氧化物半导体(MOS)场效应晶体管(FET)装置的方法可包括以下步骤：通过在P衬底(202)的表面上及所述P衬底(202)的作用装置区域外部蚀刻对准目标(220)而在所述P衬底(202)上形成零层(222)；通过植入在所述P衬底(202)的一部分中形成经轻掺杂N阱(204a)；通过植入在所述经轻掺杂N阱(204a)的一部分中形成经掺杂N阱(204b)；在所述P衬底(202)的某些部分上方形成场氧化物(214)；在所述经轻掺杂N阱(204a)的一部分及所述P衬底(202)的一部分上方形成栅极氧化物(216)；在所述栅极氧化物(216)上方形成多晶硅栅极(218)；及通过植入在所述经掺杂N阱(204b)的一部分中形成经重掺杂N+区(204c)且在所述P衬底(202)的另一部分中形成另一经重掺杂N+区(212)。
根据所述方法的另一实施例，所述形成步骤可包括使用与所述对准目标(220)对准的掩模。根据所述方法的另一实施例，可形成到所述经重掺杂N+区(204c)的漏极连接，可形成到所述多晶硅栅极(218)的栅极连接，且可形成到所述另一经重掺杂N+区(212)的源极连接。根据所述方法的另一实施例，可形成多个HV MOSFET装置。根据所述方法的另一实施例，所述经轻掺杂N阱(204a)及所述经掺杂N阱(204b)可形成所述MOSFET装置的漂移区域中的渐变结。根据所述方法的另一实施例，可使用调整所述经轻掺杂及经掺杂N阱(204a及204b)的长度的步骤以减小所述MOSFET装置的高场效应。根据所述方法的另一实施例，可使用调整所述经轻掺杂及经掺杂N阱(204a及204b)的长度的步骤以减小所述MOSFET装置的接通电阻。
根据另一实施例，一种高电压(HV)金属氧化物半导体(MOS)场效应晶体管(FET)装置可包括：零层(222)，其在P衬底(202)上，所述P衬底具有在其表面上及所述P衬底(202)的作用装置区域外部的经蚀刻对准目标；经轻掺杂N阱(204a)，其植入于所述P衬底的一部分中；经掺杂N阱(204b)，其植入于所述经轻掺杂N阱(204a)的一部分中；经重掺杂N+区(204c)，其植入于所述经掺杂N阱(204b)的一部分中；另一经重掺杂N+区(212)，其植入于所述P衬底(202)的另一部分中；场氧化物(214)，其邻近所述经重掺杂N+区(204c)及所述另一经重掺杂N+区(212)形成；栅极氧化物(216)，其在所述经轻掺杂N阱(204a)的一部分上方且邻近所述另一经重掺杂N+区(212)形成；及多晶硅栅极(218)，其形成于所述栅极氧化物(216)上方。
根据另一实施例，所述对准目标(220)可用于对准所述经轻掺杂N阱(204a)、所述经掺杂N阱(204b)、所述经重掺杂N+区(204c)、所述另一经重掺杂N+区(212)、所述场氧化物(214)、所述栅极氧化物(216)及所述多晶硅栅极(218)的植入。根据另一实施例，可形成到所述经重掺杂N+区(204c)的漏极连接，可形成到所述多晶硅栅极(218)的栅极连接，且可形成到所述另一经重掺杂N+区(212)的源极连接。根据另一实施例，可形成多个高电压金属氧化物半导体场效应晶体管装置。根据另一实施例，所述经轻掺杂N阱(204a)及经掺杂N阱(204b)可形成所述MOSFET装置的漂移区域中的渐变结。根据另一实施例，所述经轻掺杂N阱(204a)及经掺杂N阱(204b)的长度可经调整以减小所述MOSFET装置的高场效应。根据另一实施例，所述经轻掺杂N阱(204a)及所述经掺杂N阱(204b)的长度可经调整以减小所述MOSFET装置的接通电阻。
根据本发明的又一实施例，一种用于制作高电压(HV)金属氧化物半导体(MOS)场效应晶体管(FET)装置的方法可包括以下步骤：通过在经轻掺杂N-衬底(402)的表面上及所述经轻掺杂N-衬底(402)的作用装置区域外部蚀刻对准目标(420)而在所述经轻掺杂N-衬底(402)上形成零层(422)；通过植入在所述经轻掺杂N-衬底(402)的一部分中形成N阱(404a)，其中所述N阱(404a)可比所述经轻掺杂N-衬底(402)更重地被掺杂；在所述经轻掺杂N-衬底(402)的某些部分上方形成场氧化物(414)；在所述经轻掺杂N-衬底(402)的部分上方形成栅极氧化物(416)；在所述栅极氧化物(416)上方形成多晶硅栅极(418)；通过植入在所述经轻掺杂N-衬底(402)的一部分中形成P型区(424)；通过植入在所述N阱(404a)的一部分中形成经重掺杂N+区(404b)且在所述P型区(424)的一部分中形成另一经重掺杂N+区(412)；及通过植入在所述P型区(424)的一部分中形成经重掺杂P+区(426)。
根据所述方法的另一实施例，所述形成步骤可包括使用与所述对准目标(420)对准的掩模。根据所述方法的另一实施例，可形成到所述经重掺杂N+区(404b)的漏极连接，可形成到所述多晶硅栅极(418)的栅极连接，且可形成到所述另一经重掺杂N+区(412)的源极连接。根据所述方法的另一实施例，可形成多个HV MOSFET装置。根据所述方法的另一实施例，所述N阱(404a)及经轻掺杂N-衬底(402)可形成所述MOSFET装置的漂移区域中的渐变结。根据所述方法的另一实施例，可使用调整所述N阱(404a)的长度的步骤以减小所述MOSFET装置的高场效应。根据所述方法的另一实施例，可使用调整所述N阱(404a)的长度的步骤以减小所述MOSFET装置的接通电阻。
根据再一实施例，一种高电压(HV)金属氧化物半导体(MOS)场效应晶体管(FET)装置可包括：零层(422)，其在经轻掺杂N-衬底(402)上，所述经轻掺杂N-衬底具有在所述经轻掺杂N-衬底(402)的表面上及所述经轻掺杂N-衬底(402)的作用装置区域外部的经蚀刻对准目标(420)；N阱(404a)，其植入于所述经轻掺杂N-衬底(402)的一部分中，其中所述N阱(404a)可比所述经轻掺杂N-衬底(402)更重地被掺杂；P型区(424)，其植入于所述经轻掺杂N-衬底(402)的一部分中；经重掺杂N+区(404b)，其植入于所述N阱(404a)的一部分中；另一经重掺杂N+区(412)，其植入于所述P型区(424)的一部分中；经重掺杂P+区(426)，其植入于所述P型区(424)的一部分中；场氧化物(414)，其邻近所述经重掺杂N+区(404b)及所述经重掺杂P+区(426)；栅极氧化物(416)，其形成于所述经轻掺杂N-衬底(402)及所述P型区(424)的部分上方；及多晶硅栅极(418)，其形成于所述栅极氧化物(416)上方。
根据另一实施例，其中所述对准目标可用于对准所述N阱(404a)、所述P型区(424)、所述经重掺杂N+区(404b)、所述另一经重掺杂N+区(412)、所述经重掺杂P+区(426)、所述场氧化物(414)、所述栅极氧化物(416)及所述多晶硅栅极(418)的植入。根据另一实施例，可形成到所述经重掺杂N+区(404b)的漏极连接，可形成到所述多晶硅栅极(418)的栅极连接，且可形成到所述另一经重掺杂N+区(412)的源极连接。根据另一实施例，可形成多个高电压金属氧化物半导体场效应晶体管装置。根据又另一实施例，所述N阱(404a)及经轻掺杂N-衬底(402)可形成所述MOSFET装置的漂移区域中的渐变结。根据另一实施例，所述N阱(404a)的长度可经调整以减小所述MOSFET装置的高场效应。根据另一实施例，所述N阱(404a)的长度可经调整以减小所述MOSFET装置的接通电阻。根据另一实施例，所述另一经重掺杂N+区(412)与所述经重掺杂P+区(426)可对接在一起且所述经重掺杂P+区(426)可连接到所述源极连接。根据另一实施例，所述另一经重掺杂N+区(412)与所述经重掺杂P+区(426)可间隔开，且所述经重掺杂P+区(426)可连接到用于调整所述P型区(424)的电压电位的电压。
附图说明
参考结合附图进行的以下描述可更完全理解本发明，附图中：
图1图解说明用以在p衬底中形成n阱植入物的现有技术工艺制作步骤的示意性立面图；
图2及2A图解说明根据本发明的特定实例性实施例用于在P衬底中形成多个N阱植入物的工艺制作步骤的示意性立面图；
图3图解说明根据本发明的教示展示具有多N阱漏极工程的HV MOS装置中的驱动电流的改进的Vds及Ids的电压-电流曲线图；及
图4及4A图解说明根据本发明的另一特定实例性实施例用于在N-衬底中形成N阱植入物及经轻掺杂P阱植入物的工艺制作步骤的示意性立面图。
尽管易于对本发明作出各种修改及替代形式，但已在图式中展示并在本文中详细描述其特定实例性实施例。然而，应了解，本文对特定实例性实施例的描述并非打算将本发明限定于本文所揭示的特定形式，而是相反，本发明将涵盖由所附权利要求书所界定的所有修改及等效形式。
具体实施方式
通过使用经不同掺杂阱植入物，可在场氧化物下方形成渐变N阱结。通过以下操作在P衬底中形成多个N阱植入物或在经轻掺杂N衬底中形成单个N阱植入物：首先给硅衬底蚀刻用于将未来工艺掩模与其对准的对准目标。所述对准目标在任何作用装置区域外部。通过使用不同掺杂水平的N阱植入物，可形成金属氧化物半导体(MOS)场效应晶体管(FET)的漂移区域中的渐变结且可借此实现伪Ldd结构。通过细调较重及较轻掺杂的N阱植入物的长度，可显著减小高场效应，以及减小HV MOS FET装置的接通电阻。
现在参考图式，示意性地图解说明特定实例性实施例的细节。图式中的相同元件将由相同编号表示，且相似元件将由带有不同小写字母后缀的相同编号表示。
参考图2及2A，其描绘根据本发明的特定实例性实施例用于在P衬底中形成多个N阱植入物的工艺制作步骤的示意性立面图。图2(a)中展示通过给硅P衬底202蚀刻用于将未来掩模与其对准的对准目标220而形成“零”层222。对准目标220在任何作用装置区域外部。此后可如下文中更全面描述执行多个植入物。通过使用不同掺杂水平的多个阱植入物，可形成金属氧化物半导体(MOS)场效应晶体管(FET)的漂移区域中的渐变结且可借此实现伪Ldd结构。
图2(b)中展示通过集成电路半导体制作领域的一般技术人员众所周知的手段(例如，植入及驱动(热))形成经轻掺杂N-阱204a。图2(c)中展示通过众所周知的手段(例如，植入及驱动(热))形成第二经较重掺杂的N阱204b。图2(d)中展示通过众所周知的手段生长(形成)场氧化物214a、214b及214c。图2(e)中展示通过众所周知的手段生长(形成)栅极氧化物216。图2(f)中展示通过众所周知的手段在栅极氧化物216上方生长(形成)多晶硅218。图2(g)中展示通过众所周知的手段而通过(举例来说但不限于)栅极氧化物216上方的光刻及蚀刻将多晶硅218形成为多晶硅栅极218。图2(h)中展示通过众所周知的手段(例如，植入及驱动(热))形成经重掺杂N+区204c及212以分别用于漏极及源极连接。预期且在本发明的范围内，可在场氧化物/隔离物处于适当位置之后植入阱，且可在不具有驱动(热)的情况下对所述阱进行植入及掺杂剂活化。
前述制作步骤形成图2(h)中所展示的高电压(HV)MOS FET。针对前述步骤中的每一者，使用对准目标220来对准其相应掩模。多个N阱植入物204形成HV MOS FET的漂移区域中的渐变结。通过细调重及轻N阱植入物的长度，可显著减小高场效应，而且减小HV MOSFET装置的接通电阻。
参考图3，其描绘根据本发明的教示展示具有多N阱漏极工程的HV MOS FET装置中的驱动电流的改进的Vds及Ids的电压-电流曲线图。本发明的优点是：1)阱植入物的更准确对准，2)使用多个阱植入物以产生工程漂移/漏极的能力，3)更佳的驱动电流，4)热载子影响的消除，及5)装置操作的更宽广电压范围。
参考图4及4A，其描绘根据本发明的另一特定实例性实施例用于在N-衬底中形成N阱植入物及经轻掺杂P阱植入物的工艺制作步骤的示意性立面图。图4(a)中展示通过给经轻掺杂N-衬底402蚀刻用于将未来掩模与其对准的对准目标420而形成“零”层422。对准目标420在任何作用装置区域外部。此后可如下文中更全面描述执行多个植入物。通过使用不同于经轻掺杂N-衬底402的掺杂水平的N阱402a，可形成金属氧化物半导体(MOS)场效应晶体管(FET)的漂移区域中的渐变结且可借此实现伪Ldd结构。
图4(b)中展示通过众所周知的手段(例如，植入及驱动(热))在经轻掺杂N-衬底402中形成经较重掺杂的N阱404a。图4(c)中展示通过众所周知的手段生长(形成)场氧化物414a、414b及414c。图4(d)中展示通过众所周知的手段生长(形成)栅极氧化物416。图4(e)中展示通过众所周知的手段在栅极氧化物416上方生长(形成)多晶硅418。图4(f)中展示通过众所周知的手段而通过(举例来说但不限于)栅极氧化物416上方的光刻及蚀刻将多晶硅418形成为多晶硅栅极418。
图4(g)中展示通过众所周知的手段(例如，光、植入及驱动(热))在经轻掺杂N-衬底402中形成低浓度植入P型区424。还可在不需要用于某些植入条件的驱动(热)的情况下形成P型区424。图4(h)中展示通过众所周知的植入手段分别在N阱404a及P型阱424中形成经重掺杂N+区404b及412以分别用于漏极及源极连接。图4(i)中展示通过众所周知的植入手段在P型区424中形成经重掺杂P+区426。
经重掺杂P+区426用作到P型区424的连接。经重掺杂P+区426可邻近经重掺杂N+区412而对接且还连接到源极触点(如图4A中所展示)，或与经重掺杂N+区412分离且连接到电压源(未展示)以改变P型区424的电位。针对前述步骤中的每一者，使用对准目标420来对准其相应掩模。N阱植入物404a及经轻掺杂N-衬底402形成HV MOSFET的漂移区域中的渐变结。通过细调N阱植入物404a的长度，可显著减小高场效应，以及减小HV MOS FET装置的接通电阻。
虽然已参考本发明的实例性实施例描绘、描述及界定了本发明的实施例，但此些参考并不意味着限定本发明，且不应推断出存在此种限定。所揭示的标的物能够在形式及功能上具有大量修改、改动及等效形式，相关领域的且受益于本发明的技术人员将会联想到这些修改、改动及等效形式。所描绘及所描述的本发明各实施例仅为实例，而并非对本发明的范围的穷尽性说明。
Claims (26)
1.一种用于制作高电压金属氧化物半导体场效应晶体管装置的方法，所述方法包括以下步骤：
通过在P衬底的表面上及所述P衬底的作用装置区域外部蚀刻对准目标而在所述P衬底上形成零层；
通过植入在所述P衬底的一部分中形成经轻掺杂N阱；
通过植入在所述经轻掺杂N阱的一部分中形成经掺杂N阱，其中所述经掺杂N阱比所述经轻掺杂N阱更重地被掺杂；
在所述P衬底的某些部分上方形成场氧化物，其中至少一场氧化物与所述经轻掺杂N阱和所述经掺杂N阱重叠；
在所述经轻掺杂N阱的一部分及所述P衬底的一部分上方形成栅极氧化物；
在所述栅极氧化物上方形成多晶硅栅极；及
通过植入在所述经掺杂N阱的一部分中形成经重掺杂N+区且在所述P衬底的另一部分中形成另一经重掺杂N+区，
其中形成步骤包括使用与所述对准目标对准的掩模。
2.根据权利要求1所述的方法，其中形成到所述经重掺杂N+区的漏极连接，形成到所述多晶硅栅极的栅极连接，且形成到所述另一经重掺杂N+区的源极连接。
3.根据权利要求1所述的方法，其中所述经轻掺杂N阱及所述经掺杂N阱在所述P衬底内具有实质上相同的厚度并形成所述金属氧化物半导体场效应晶体管装置的漂移区域中的渐变结。
4.根据权利要求1所述的方法，其进一步包括确定所述经轻掺杂N阱及所述经掺杂N阱相对于彼此的长度以产生渐变结从而减小所述金属氧化物半导体场效应晶体管装置的高场效应的步骤。
5.根据权利要求1所述的方法，其进一步包括调整所述经轻掺杂N阱及所述经掺杂N阱的长度以减小所述金属氧化物半导体场效应晶体管装置的接通电阻的步骤。
6.一种用于制作高电压金属氧化物半导体场效应晶体管装置的方法，所述方法包括以下步骤：
通过在经轻掺杂N-衬底的表面上及所述经轻掺杂N-衬底的作用装置区域外部蚀刻对准目标而在所述经轻掺杂N-衬底上形成零层；
通过植入在所述经轻掺杂N-衬底的一部分中形成N阱，其中所述N阱比所述经轻掺杂N-衬底更重地被掺杂；
在所述经轻掺杂N-衬底的某些部分上方形成场氧化物，其中至少一场氧化物与所述经轻掺杂N-衬底和所述N阱重叠；
在所述经轻掺杂N-衬底的部分上方形成栅极氧化物；
在所述栅极氧化物上方形成多晶硅栅极；
通过植入在所述经轻掺杂N-衬底的一部分中形成P型区；
通过植入在所述N阱的一部分中形成经重掺杂N+区且在所述P型区的一部分中形成另一经重掺杂N+区；及
通过植入在所述P型区的一部分中形成经重掺杂P+区，
其中所述形成步骤包括使用与所述对准目标对准的掩模，
其中所述N阱与所述P型区间隔开，且所述另一经重掺杂N+区与所述经重掺杂P+区对接在一起或间隔开。
7.根据权利要求6所述的方法，其中形成到所述经重掺杂N+区的漏极连接，形成到所述多晶硅栅极的栅极连接，且形成到所述另一经重掺杂N+区的源极连接。
8.根据权利要求6所述的方法，其中所述N阱及经轻掺杂N-衬底形成所述金属氧化物半导体场效应晶体管装置的漂移区域中的渐变结。
9.根据权利要求6所述的方法，其进一步包括确定所述N阱的长度以产生渐变结从而减小所述金属氧化物半导体场效应晶体管装置的高场效应的步骤。
10.根据权利要求6所述的方法，其进一步包括调整所述N阱的长度以减小所述金属氧化物半导体场效应晶体管装置的接通电阻的步骤。
11.根据权利要求7所述的方法，其中所述另一经重掺杂N+区与所述经重掺杂P+区对接在一起，且所述经重掺杂P+区连接到所述源极连接。
12.根据权利要求6所述的方法，其中所述另一经重掺杂N+区与所述经重掺杂P+区间隔开，且所述经重掺杂P+区连接到用于调整所述P型区的电压电位的电压。
13.一种高电压金属氧化物半导体场效应晶体管装置，其包括：
零层，其在P衬底上，所述P衬底在其表面上及所述P衬底的作用装置区域外部具有经蚀刻对准目标；
经轻掺杂N阱，其植入于所述P衬底的一部分中；
经掺杂N阱，其植入于所述经轻掺杂N阱的一部分中，其中所述经掺杂N阱比所述经轻掺杂N阱更重地被掺杂；
经重掺杂N+区，其植入于所述经掺杂N阱的一部分中；
另一经重掺杂N+区，其植入于所述P衬底的另一部分中；
场氧化物，其邻近所述经重掺杂N+区及所述另一经重掺杂N+区形成，其中至少一场氧化物与所述经轻掺杂N阱和所述经掺杂N阱重叠；
栅极氧化物，其在所述经轻掺杂N阱的一部分上方且邻近所述另一经重掺杂N+区形成；及
多晶硅栅极，其形成于所述栅极氧化物上方，
其中所述对准目标用于对准所述经轻掺杂N阱、所述经掺杂N阱、所述经重掺杂N+区、所述另一经重掺杂N+区、所述场氧化物、所述栅极氧化物及所述多晶硅栅极的植入。
14.根据权利要求13所述的高电压金属氧化物半导体场效应晶体管装置，进一步包含形成到所述经重掺杂P+区的漏极连接、形成到所述多晶硅栅极的栅极连接及形成到所述另一经重掺杂P+区的源极连接。
15.根据权利要求13所述的高电压金属氧化物半导体场效应晶体管装置，包含多个高电压金属氧化物半导体场效应晶体管装置。
16.根据权利要求13所述的高电压金属氧化物半导体场效应晶体管装置，其中所述经轻掺杂N阱及所述经掺杂N阱在所述P衬底内具有实质上相同的厚度并形成所述高电压金属氧化物半导体场效应晶体管装置的漂移区域中的渐变结。
17.根据权利要求13所述的高电压金属氧化物半导体场效应晶体管装置，其中所述经轻掺杂N阱及所述经掺杂N阱相对于彼此的长度经预确定从而减小所述高电压金属氧化物半导体场效应晶体管装置的高场效应。
18.根据权利要求13所述的高电压金属氧化物半导体场效应晶体管装置，其中所述经轻掺杂N阱及所述经掺杂N阱的长度经调整以减小所述高电压金属氧化物半导体场效应晶体管装置的接通电阻。
19.一种高电压金属氧化物半导体场效应晶体管装置，其包括：
零层，其在经轻掺杂N-衬底上，所述经轻掺杂N-衬底在所述经轻掺杂N-衬底的表面上及所述经轻掺杂N-衬底的作用装置区域外部具有经蚀刻对准目标；
N阱，其植入于所述经轻掺杂N-衬底的一部分中，其中所述N阱比所述经轻掺杂N-衬底更重地被掺杂；
P型区，其植入于所述经轻掺杂N-衬底的一部分中；
经重掺杂N+区，其植入于所述N阱的一部分中；
另一经重掺杂N+区，其植入于所述P型区的一部分中；
经重掺杂P+区，其植入于所述P型区的一部分中；
场氧化物，其邻近所述经重掺杂N+区及所述经重掺杂P+区，其中至少一场氧化物与所述经轻掺杂N-衬底和所述N阱重叠；
栅极氧化物，其形成于所述经轻掺杂N-衬底及所述P型区的部分上方；及
多晶硅栅极，其形成于所述栅极氧化物上方，
其中所述对准目标经配置用于对准所述N阱、所述P型区、所述经重掺杂N+区、所述另一经重掺杂N+区、所述经重掺杂P+区、所述场氧化物、所述栅极氧化物及所述多晶硅栅极的植入，
其中所述N阱与所述P型区间隔开，且所述另一经重掺杂N+区与所述经重掺杂P+区对接在一起或间隔开。
20.根据权利要求19所述的高电压金属氧化物半导体场效应晶体管装置，进一步包含形成到所述经重掺杂P+区的漏极连接、形成到所述多晶硅栅极的栅极连接及形成到所述另一经重掺杂P+区的源极连接。
21.根据权利要求19所述的高电压金属氧化物半导体场效应晶体管装置，包含多个高电压金属氧化物半导体场效应晶体管装置。
22.根据权利要求19所述的高电压金属氧化物半导体场效应晶体管装置，其中所述N阱及经轻掺杂N-衬底形成所述高电压金属氧化物半导体场效应晶体管装置的漂移区域中的渐变结。
23.根据权利要求19所述的高电压金属氧化物半导体场效应晶体管装置，其中所述N阱的长度经预确定从而减小所述高电压金属氧化物半导体场效应晶体管装置的高场效应。
24.根据权利要求19所述的高电压金属氧化物半导体场效应晶体管装置，其中所述N阱的长度经调整以减小所述高电压金属氧化物半导体场效应晶体管装置的接通电阻。
25.根据权利要求20所述的高电压金属氧化物半导体场效应晶体管装置，其中所述另一经重掺杂N+区与所述经重掺杂P+区对接在一起，且所述经重掺杂P+区连接到所述源极连接。
26.根据权利要求19所述的高电压金属氧化物半导体场效应晶体管装置，其中所述另一经重掺杂N+区与所述经重掺杂P+区间隔开，且所述经重掺杂P+区连接到用于调整所述P型区的电压电位的电压。
Applications Claiming Priority (5)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US201161511195P | 2011-07-25 | 2011-07-25 | |
| US61/511,195 | 2011-07-25 | ||
| US13/554,890 | 2012-07-20 | ||
| US13/554,890 US8962397B2 (en) | 2011-07-25 | 2012-07-20 | Multiple well drain engineering for HV MOS devices |
| PCT/US2012/047826 WO2013016273A2 (en) | 2011-07-25 | 2012-07-23 | Multiple well drain engineering for hv mos devices |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN103814444A CN103814444A (zh) | 2014-05-21 |
| CN103814444B true CN103814444B (zh) | 2017-06-13 |
Family
ID=47596528
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201280044545.1A Active CN103814444B (zh) | 2011-07-25 | 2012-07-23 | 高电压mosfet及其制造方法 |
Country Status (6)
| Country | Link |
|---|---|
| US (1) | US8962397B2 (zh) |
| EP (1) | EP2737539B1 (zh) |
| KR (1) | KR101987811B1 (zh) |
| CN (1) | CN103814444B (zh) |
| TW (1) | TWI615973B (zh) |
| WO (1) | WO2013016273A2 (zh) |
Families Citing this family (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2015141996A (ja) * | 2014-01-28 | 2015-08-03 | 株式会社東芝 | 半導体装置及びその製造方法 |
| CN105244261B (zh) * | 2014-06-18 | 2019-06-28 | 上海华力微电子有限公司 | 半导体器件的制备方法 |
| US11120478B2 (en) * | 2015-01-12 | 2021-09-14 | Ebay Inc. | Joint-based item recognition |
| CN105825098B (zh) * | 2016-03-16 | 2018-03-27 | 广东欧珀移动通信有限公司 | 一种电子终端的屏幕解锁方法、图像采集方法及装置 |
| CN109192663B (zh) * | 2018-09-12 | 2021-07-16 | 长江存储科技有限责任公司 | 制作高压器件与半导体器件的方法 |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5811850A (en) * | 1994-10-14 | 1998-09-22 | Texas Instruments Incorporated | LDMOS transistors, systems and methods |
| EP0964454A1 (en) * | 1998-06-10 | 1999-12-15 | Motorola, Inc. | Field-effect transistor having a lightly doped drain region and method of making the same |
| CN1841777A (zh) * | 2005-03-30 | 2006-10-04 | 三洋电机株式会社 | 半导体装置 |
Family Cites Families (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100225411B1 (ko) * | 1997-03-24 | 1999-10-15 | 김덕중 | LDMOS(a lateral double-diffused MOS) 트랜지스터 소자 및 그의 제조 방법 |
| JP2004200359A (ja) | 2002-12-18 | 2004-07-15 | Ricoh Co Ltd | 半導体装置及びその製造方法 |
| JP4959931B2 (ja) * | 2004-09-29 | 2012-06-27 | オンセミコンダクター・トレーディング・リミテッド | 半導体装置の製造方法 |
| KR101009399B1 (ko) * | 2008-10-01 | 2011-01-19 | 주식회사 동부하이텍 | Ｌｄｍｏｓ 트랜지스터 및 그 제조방법 |
| US8643101B2 (en) * | 2011-04-20 | 2014-02-04 | United Microelectronics Corp. | High voltage metal oxide semiconductor device having a multi-segment isolation structure |
| US8592905B2 (en) * | 2011-06-26 | 2013-11-26 | United Microelectronics Corp. | High-voltage semiconductor device |
-
2012
- 2012-07-20 US US13/554,890 patent/US8962397B2/en active Active
- 2012-07-23 KR KR1020147004757A patent/KR101987811B1/ko active IP Right Grant
- 2012-07-23 EP EP12750895.0A patent/EP2737539B1/en active Active
- 2012-07-23 CN CN201280044545.1A patent/CN103814444B/zh active Active
- 2012-07-23 WO PCT/US2012/047826 patent/WO2013016273A2/en active Application Filing
- 2012-07-25 TW TW101126863A patent/TWI615973B/zh active
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5811850A (en) * | 1994-10-14 | 1998-09-22 | Texas Instruments Incorporated | LDMOS transistors, systems and methods |
| EP0964454A1 (en) * | 1998-06-10 | 1999-12-15 | Motorola, Inc. | Field-effect transistor having a lightly doped drain region and method of making the same |
| CN1841777A (zh) * | 2005-03-30 | 2006-10-04 | 三洋电机株式会社 | 半导体装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| WO2013016273A2 (en) | 2013-01-31 |
| US8962397B2 (en) | 2015-02-24 |
| US20130026545A1 (en) | 2013-01-31 |
| CN103814444A (zh) | 2014-05-21 |
| TWI615973B (zh) | 2018-02-21 |
| TW201310650A (zh) | 2013-03-01 |
| KR101987811B1 (ko) | 2019-06-11 |
| EP2737539B1 (en) | 2021-01-13 |
| EP2737539A2 (en) | 2014-06-04 |
| KR20140051353A (ko) | 2014-04-30 |
| WO2013016273A3 (en) | 2013-05-30 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN103814444B (zh) | 高电压mosfet及其制造方法 | |
| TWI524522B (zh) | 帶有累積增益植入物之橫向雙擴散金屬氧化物半導體及其製造方法 | |
| TW200933750A (en) | MOSFET active area and edge termination area charge balance | |
| WO2012028077A1 (en) | Ldmos device and method for manufacturing the same | |
| US8012838B2 (en) | Method for fabricating lateral double diffused metal oxide semiconductor (LDMOS) transistor | |
| CN107425046A (zh) | 一种ldmos器件及其制作方法 | |
| US7482205B2 (en) | Process for resurf diffusion for high voltage MOSFET | |
| US10153365B2 (en) | Semiconductor device and a method of making a semiconductor device | |
| US8686500B2 (en) | Double diffused metal oxide semiconductor device and manufacturing method thereof | |
| US10665703B2 (en) | Silicon carbide transistor | |
| EP3806161A1 (en) | Silicon carbide device with an implantation tail compensation region | |
| CN102104023B (zh) | Bcd工艺中的自对准高压cmos制造工艺方法 | |
| CN104282763B (zh) | 射频横向双扩散场效应晶体管制作方法 | |
| CN103094343A (zh) | 具有t形外延硅沟道的mosfet结构 | |
| CN107910358A (zh) | Ldmos及其制造方法 | |
| CN105845720B (zh) | Jfet及其制造方法 | |
| US8796766B2 (en) | Semiconductor device and method for fabricating the same | |
| US9793375B2 (en) | High voltage lateral DMOS transistor with optimized source-side blocking capability | |
| CN106033726B (zh) | 场效应晶体管的制作方法 | |
| CN106601819B (zh) | Pldmos器件及其制造方法 | |
| KR20100034299A (ko) | Ｌｄｍｏｓ 트랜지스터 및 그 제조방법 | |
| CN102157385B (zh) | 横向双扩散金属氧化物半导体器件及其制造方法 | |
| CN116759439A (zh) | 超结vdmos器件及其制备方法、电子设备 | |
| CN113363318A (zh) | N沟道的平面型vdmos和平面型igbt | |
| JPS61214473A (ja) | 電界効果型トランジスタ |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |