CN103811299B - 电容结构及其制造过程 - Google Patents

电容结构及其制造过程 Download PDF

Info

Publication number
CN103811299B
CN103811299B CN201310193905.0A CN201310193905A CN103811299B CN 103811299 B CN103811299 B CN 103811299B CN 201310193905 A CN201310193905 A CN 201310193905A CN 103811299 B CN103811299 B CN 103811299B
Authority
CN
China
Prior art keywords
layer
film layer
manufacturing process
capacitance structure
bottom electrode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201310193905.0A
Other languages
English (en)
Other versions
CN103811299A (zh
Inventor
郭启祥
陈政顺
谢章耀
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nanya Technology Corp
Original Assignee
Nanya Technology Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nanya Technology Corp filed Critical Nanya Technology Corp
Publication of CN103811299A publication Critical patent/CN103811299A/zh
Application granted granted Critical
Publication of CN103811299B publication Critical patent/CN103811299B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/01—Manufacture or treatment
    • H10B12/02—Manufacture or treatment for one transistor one-capacitor [1T-1C] memory cells
    • H10B12/03—Making the capacitor or connections thereto
    • H10B12/033—Making the capacitor or connections thereto the capacitor extending over the transistor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H01L28/60—Electrodes
    • H01L28/82—Electrodes with an enlarged surface, e.g. formed by texturisation
    • H01L28/90—Electrodes with an enlarged surface, e.g. formed by texturisation having vertical extensions

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Semiconductor Memories (AREA)
  • Semiconductor Integrated Circuits (AREA)

Abstract

本发明提供一种电容结构及其制造过程，其包括以下步骤：首先在基板上形成模板层，此模板层包括至少一个第一膜层及至少一个第二膜层的堆叠，其中第一膜层与第二膜层交替布置，且具有不同的蚀刻选择性；接着在模板层中形成开口，再进行湿蚀刻制造过程，使得开口侧壁处的第一膜层相对于第二膜层凹陷；接着在开口的底部及侧壁上形成电容器的下电极，再移除模板层。

Description

电容结构及其制造过程
技术领域
本发明是有关于一种集成电路中的元件及其制造方法，且特别是有关于一种电容结构及其制造过程。
背景技术
现有技术中，动态随机存取存储器（Dynamic Random Access Memory，DRAM）存储单元包括晶体管及耦接在晶体管的电容器。在某些类型的DRAM的电容器制造过程中，在模板层中的垂直侧壁开口中形成存储单元的电容器的下电极，再将模板层完全移除，从而将各下电极的暴露面积最大化，以将后续形成的电容器的电容量最大化。
因为DRAM的集成度逐渐提升，所以各存储单元或各下电极的横向面积渐减，因此需要增加各下电极的高度以将电容的电容量维持在一定标准之上。此外，由于高宽比增加，在模板层的垂直侧壁开口中形成的垂直侧壁下电极的机械强度较低，易于在模板层移除后的制造过程中受损。
发明内容
鉴于前述问题，本发明提供一种电容结构的制造过程，可使得电容器不易受到损害。
本发明也提供一种电容结构，可利用本发明所提供的制造过程所形成。
本发明的电容结构制造过程包括以下步骤：在基板上形成模板层，其包括至少一个第一膜层及至少一个第二膜层的堆叠，其中第一膜层及第二膜层交替布置且具有不同的蚀刻选择性；接着在模板层中形成开口，再进行湿蚀刻制造过程，使得开口侧壁处的第一膜层相对于第二膜层凹陷；接着在开口的底部及侧壁上形成电容器的下电极，再移除模板层。
在上述本发明的电容结构的制造过程的一实施例中，在模板层形成之后、开口形成之前，还包括：在模板层上形成盖层，以及形成穿过盖层且将被开口对准的孔洞。
在本发明的电容结构的制造过程的一实施例中，第一膜层与第二膜层的蚀刻选择比介于1.5至5.0之间。
在本发明的电容结构的制造过程的一实施例中，该至少一个第一膜层的材料包括掺杂多晶硅，且该至少一个第二膜层的材料包括未掺杂多晶硅。
在本发明的电容结构的制造过程的一实施例中，湿式蚀刻制造过程中所使用的蚀刻剂包括氢氧化铵或氢氧化四甲基铵。
本发明的电容结构的制造过程的一实施例还包括：在模板层形成之前，在基板上形成蚀刻中止层；且在形成电容器的下电极之前，先移除暴露在开口中的蚀刻中止层。
在本发明的电容结构的制造过程的一实施例中，模板层包括两个第一膜层及一个第二膜层的堆叠，且第二膜层介于这两个第一膜层之间。
在本发明的电容结构的制造过程的一实施例中，模板层包括两个第二膜层及一个第一膜层的堆叠，且第一膜层介于两个第二膜层之间。
本发明的电容结构的制造过程的一实施例还包括：形成介电层，此介电层覆盖电容器的下电极的内表面及外表面；且形成电容器的上电极，此上电极覆盖介电层。
在本发明的电容结构的制造过程的一实施例中，电容器为动态随机存取记忆体的电容器。
本发明的电容结构包括下电极、上电极及其间的介电层。下电极大致呈垂直管状且厚度大致均匀，包括交替布置在垂直方向的至少一个较宽部分及至少一个较窄部分。
本发明的电容结构的一实施例还包括盖层，此盖层配置在下电极的顶部的周围。
本发明的电容结构的一实施例还包括蚀刻中止层，此蚀刻中止层配置在下电极的底部部分的周围。
在本发明的电容结构的一实施例中，介电层及上电极覆盖下电极的内表面及外表面。
在本发明的电容结构的一实施例中，下电极的材料包括氮化钛或钌。
在本发明的电容结构的一实施例中，介电层的材料包括高介电常数材料。
在本发明的电容结构的一实施例中，上电极包括覆盖介电层的氮化钛层，以及覆盖氮化钛层的多晶硅层。
因为用于形成电容器下电极的开口的侧壁处的至少一个第一膜层相对于至少一个第二膜层凹陷，下电极具有较大的表面积及不平整的壁结构。因此，可以增加电容器的电容量，也可以增强下电极的机械强度，从而减少在模板层移除后的制造过程步骤中，下电极受到损害的可能性。
为让本发明的上述特征和优点能更明显易懂，下文特举实施例，并配合附图作详细说明如下。
附图说明
图1A、图2、图3、图4、图5、图6A、图7及图8为本发明一实施例的电容结构制造过程的截面图；
图1B及图6B分别示出图1A及图6A所示结构的上视图，其中图1A及图6A分为图1B及图6B所示结构的沿截线I-I’的截面图；
图9及图10示出本发明另两实施例的不同结构的模板层。
附图标记说明：
100：基板；
102：接触窗；
104：蚀刻中止层；
105、148、158：模板层；
106、108、150、152、154、160、162、164：膜层；
110/110a：盖层/图案化盖层；
112/112a：硬罩幕层/图案化硬罩幕层；
114/114a：可灰化硬罩幕层/图案化可灰化硬罩幕层；
116：介电抗反射层；
118：图案化光阻层；
120：开口图案；
122、134：开口；
122a、130a：较宽部分；
122b、130b：较窄部分；
130：下电极；
136：空洞；
138：介电层；
140：金属层；
142：掺杂多晶硅层；
144：上电极。
具体实施方式
以下进一步以下列实施例及其附图来解释本发明，然而本发明的范畴并不限于此。例如，虽然实施例是用具有对应开口图案的图案化光阻层来定义图案化可灰化硬罩幕（Ashable Hard Mask，AHM），并以此图案化可灰化硬罩幕来定义硬罩幕层（用于定义形成下电极的开口），但也可用上述图案化光阻层来直接定义本发明中的硬罩幕层。
图1A、图2、图3、图4、图5、图6A、图7及图8为本发明一实施例的电容结构的制造过程的截面图。图1B及图6B分别示出图1A及图6A所示结构的上视图，其中图1A及图6A分为图1B及图6B所示结构的沿截线I-I’的截面图。
参照图1A及图1B，提供基板100，其上依序形成有电容器接触窗102、蚀刻中止层104、模板层105、盖层110、硬罩幕层112、可灰化硬罩幕层114、介电抗反射层（DARC）116及图案化光阻层118。模板层105包括第一膜层106及第二膜层108的堆叠，第二膜层108配置在第一膜层106上。图案化光阻层118中形成有电容器开口图案120。
当基板100为用于制造DRAM的基板时，其通常在接触窗102的平面下方形成有DRAM胞的存取金氧半晶体管（未示出）。蚀刻中止层104的材料可包括氮化硅（Si3N4）或未掺杂硅玻璃（USG），厚度可为50埃至300埃。
第一膜层106及第二膜层108的蚀刻选择性不同。在使用特定蚀刻剂的湿蚀刻制造过程中，第一膜层106的蚀刻率高于第二膜层108，其蚀刻选择比在1.5至5.0之间。在此选择比范围内，第一膜层106的材料可包括掺杂多晶硅，且第二膜层108材料包括未掺杂多晶硅。例如，在用作湿蚀刻剂的氢氧化铵（NH4OH）或氢氧化四甲基铵（TMAH）溶液中，掺杂多晶硅与未掺杂者的蚀刻选择比在1.5～5.0之间。NH4OH或TMAH对掺杂多晶硅（第一膜层106）与未掺杂者（第二膜层108）的蚀刻选择性依掺质种类而定；例如，掺氩、硅、砷或磷时蚀刻率较高，掺硼时较低。此湿蚀刻选择性是电容器容纳开口的轮廓或形状的变数。
盖层110的材料可包括SiN，厚度可为800埃。硬罩幕层112的材料可包括四乙氧基硅烷（TEOS）氧化物或硼硅玻璃（BSG），厚度可为6000～8000埃。可灰化硬罩幕层114可包括透明的碳或非晶碳，厚度可为6000～8000埃。介电抗反射层116厚度为260～750埃。上述各层的厚度是依照电容器的总堆叠高度及干式蚀刻的需要来决定。
参照图1A及图2，接着以图案化光阻层118为罩幕蚀刻并图案化可灰化硬罩幕层114，其中当图案化完成时，图案化光阻层118及介电抗反射层116已耗尽。图案化可灰化硬罩幕层114a是用作定义硬罩幕层112的罩幕，因此相对于以直接图案化光阻层定义硬罩幕层的情况而言，本实施例的方法可蚀刻出高宽比较大的图案。
参照图2及图3，以图案化可灰化硬罩幕层114a为罩幕蚀刻并图案化硬罩幕层112及盖层110，其中当图案化制造过程完成时，图案化可灰化硬罩幕层114a已耗尽。
参照图3及图4，以图案化硬罩幕层112a为罩幕非等向蚀刻并图案化包括第二膜层108及第一膜层106的模板层105，从而在模板层105中形成开口122，其中当图案化制造过程完成时，图案化硬罩幕层112a有部分被消耗掉。
参照图5，进行湿蚀刻制造过程，以使各开口122侧壁处的第一膜层106相对于第二膜层108凹陷，而在第一膜层106中产生开口122的较宽部分122a，并在第二膜层108中维持相对较窄部分122b。当第一膜层106的材料包括掺杂多晶硅且第二膜层108的材料包括未掺杂多晶硅时，湿蚀刻制造过程适用的蚀刻剂可为NH4OH或TMAH。随后移除残留的图案化硬罩幕层112a及蚀刻中止层104的露出部分，以分别露出图案化盖层110a的顶面及电容器接触窗102。
参照图6A，接着在各开口122底部及侧壁上形成电容器的下电极130，其大致呈垂直管状且厚度大致均匀，且有封闭的底端及开放的顶端。下电极130包括较宽部分130a及相对较窄部分130b，其中较宽部分130a配置在开口122的较宽部分122a，相对较窄部分130b配置在开口122的较窄部分122b。形成下电极130的步骤可包括：沉积薄导体层，用填充材料填充开口122，移除开口122外的薄导体层后再移除填充材料。下电极130的材料可包括金属材料，如氮化钛（TiN）或钌（Ru）。接着如上视图6B所示（截线I-I对应图6A），在图案化盖层110a中形成开口134暴露出部分的第二膜层108，以便于后续的移除。
参照图6B及图7，进行另一湿蚀刻制造过程，以经由开口134（图6B）移除下电极130之间的第二膜层108及第一膜层106，并留下由蚀刻中止层104、图案化盖层110a及下电极130外表面所定义的空洞136。当第一膜层106的材料含掺杂多晶硅且第二膜层108的材料含未掺杂多晶硅时，湿蚀刻制造过程使用的蚀刻剂可为NH4OH或TMAH。
如图7所示，因为各下电极130具有由较窄部分130b及较宽部分130a构成、厚度大致相同的不平整的壁结构，故可增强下电极130的机械强度。因此，在模板层105移除后的制造过程步骤中，下电极130较不易受到损害。
参照图8，形成电容器介电层138，其覆盖各下电极130的内表面及外表面，且材料可包括高介电常数（high-K）材料，例如ZrOx。接着形成金属层140，其材料例如是氮化钛或钌。接着形成掺杂多晶硅层142，其覆盖金属层140并填充在开口122及空洞136之中。金属层140及掺杂多晶硅层142构成常见的电容器上电极144。
如图7至图8所示，因为相对于已知的电容器下电极而言，各电容器的下电极130具有较宽部分130a，因此下电极130的表面积较大且电容器的电容量也较大。
此外，虽然以上实施例中模板层105包括第一膜层106（蚀刻选择性相对较高）及第二膜层108（蚀刻选择性相对较低）的堆叠，但本发明的模板层不限于此结构。一般来说，该模板层可包括交替布置的至少一个第一膜层及至少一个第二膜层，其中该至少一个第一膜层有相对较高的蚀刻选择性，该至少一个第二膜层有相对较低的蚀刻选择性。图9、10示出本发明另两实施例的不同结构的模板层。
参照图9，此实施例中模板层148包括蚀刻选择性相对较高的膜层150与154，以及蚀刻选择性相对较低、介于膜层150与154间的膜层152，其中通过湿蚀刻制造过程所用蚀刻剂使膜层150与154相对于膜层152凹陷。因此，后续在模板层148各开口中形成的下电极包括膜层150及154中的两个较宽部分，以及膜层152中的一个较窄部分。
参照图10，此实施例中模板层158包括蚀刻选择性相对较低的膜层160与164，以及蚀刻选择性相对较高、介于膜层160与164间的膜层162，其中通过湿蚀刻制造过程所用蚀刻剂使膜层162相对于膜层160与164凹陷。因此，后续在模板层158各开口中形成的下电极包括膜层160与164中的两个较窄部分，以及膜层162中的一个较宽部分。
在以上两个实施例中，相对于已知的下电极，以模板层148或158为基底所形成的各电容的下电极也具有至少一个较宽部分及不平整的壁结构，而可增加各电容器的电容量，也可增强各电容器下电极的机械强度，从而减少在模板层移除后的制造过程步骤中下电极受损的可能性。
最后应说明的是：以上各实施例仅用以说明本发明的技术方案，而非对其限制；尽管参照前述各实施例对本发明进行了详细的说明，本领域的普通技术人员应当理解：其依然可以对前述各实施例所记载的技术方案进行修改，或者对其中部分或者全部技术特征进行等同替换；而这些修改或者替换，并不使相应技术方案的本质脱离本发明各实施例技术方案的范围。

Claims (14)

1.一种电容结构的制造过程，其特征在于，包括：
在基板上形成模板层，该模板层包括至少一个第一膜层及至少一个第二膜层的堆叠，其中该至少一个第一膜层及该至少一个第二膜层交替布置，且具有不同的蚀刻选择性；
在该模板层上形成盖层，且在该盖层中形成孔洞；
在该模板层中形成开口，其中该开口对准该孔洞；
进行湿蚀刻制造过程，使得该开口的侧壁处的该至少一个第一膜层相对于该至少一个第二膜层凹陷；
在该开口的底部及侧壁上形成该电容的下电极；以及
移除该模板层，并保留该盖层。
2.根据权利要求1所述的电容结构的制造过程，其特征在于，该至少一个第一膜层与该至少一个第二膜层的蚀刻选择比介于1.5至5.0之间。
3.根据权利要求2所述的电容结构的制造过程，其特征在于，该至少一个第一膜层的材料包括掺杂多晶硅，且该至少一个第二膜层的材料包括未掺杂多晶硅。
4.根据权利要求3所述的电容结构的制造过程，其特征在于，该湿蚀刻制造过程中所使用的蚀刻剂包括氢氧化铵或氢氧化四甲基铵。
5.根据权利要求1所述的电容结构的制造过程，其特征在于，还包括：
在该模板层形成之前，在该基板上形成蚀刻中止层；以及
在形成该电容的该下电极之前，先移除暴露在该开口中的该蚀刻中止层。
6.根据权利要求1所述的电容结构的制造过程，其特征在于，该模板层包括两个第一膜层及一个第二膜层的堆叠，且该第二膜层介于该两个第一膜层之间。
7.根据权利要求1所述的电容结构的制造过程，其特征在于，该模板层包括两个第二膜层及一个第一膜层的堆叠，且该第一膜层介于该两个第二膜层之间。
8.根据权利要求1所述的电容结构的制造过程，其特征在于，还包括：
形成介电层，该介电层覆盖该电容器的该下电极的内表面及外表面；以及
形成该电容器的上电极，该上电极覆盖该介电层。
9.根据权利要求1所述的电容结构的制造过程，其特征在于，该电容器为动态随机存取存储器的电容器。
10.一种电容结构，其特征在于，包括：
下电极，其呈垂直管状且具有均匀的厚度，且该下电极包括交替布置在垂直方向的至少一个较宽部分及至少一个较窄部分；
上电极；
介电层，其介于该下电极与该上电极之间；以及
盖层，该盖层配置在该下电极的顶部的周围，且该盖层上下方皆配置有该上电极，其中该盖层在该垂直方向的深度小于该下电极的该至少一个较窄部份或该下电极的该至少一个较宽部分在该垂直方向的高度，
其中该上电极包括氮化钛层及多晶硅层，该氮化钛层覆盖该介电层，且该多晶硅层覆盖该氮化钛层。
11.根据权利要求10所述的电容结构，其特征在于，还包括蚀刻中止层，该蚀刻中止层配置在该下电极的底部的周围。
12.根据权利要求10所述的电容结构，其特征在于，该介电层及该上电极覆盖该下电极的内表面及外表面。
13.根据权利要求10所述的电容结构，其特征在于，该下电极的材料包括氮化钛或钌。
14.根据权利要求10所述的电容结构，其特征在于，该介电层的材料包括高介电常数材料。
CN201310193905.0A 2012-11-02 2013-05-23 电容结构及其制造过程 Active CN103811299B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US13/666,984 US9831303B2 (en) 2012-11-02 2012-11-02 Capacitor structure and process for fabricating the same
US13/666,984 2012-11-02

Publications (2)

Publication Number Publication Date
CN103811299A CN103811299A (zh) 2014-05-21
CN103811299B true CN103811299B (zh) 2017-09-22

Family

ID=50622132

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201310193905.0A Active CN103811299B (zh) 2012-11-02 2013-05-23 电容结构及其制造过程

Country Status (3)

Country Link
US (1) US9831303B2 (zh)
CN (1) CN103811299B (zh)
TW (1) TWI579924B (zh)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9735028B2 (en) * 2015-03-12 2017-08-15 Taiwan Semiconductor Manufacturing Company, Ltd. Method for forming semiconductor device structure with fine line pitch and fine end-to-end space
DE102015122016B4 (de) 2015-12-16 2019-05-16 Teratron Gmbh Port und Portortungsvorrichtung
KR101811851B1 (ko) * 2016-06-09 2017-12-22 (주)포인트엔지니어링 3차원 커패시터
US10079277B2 (en) 2016-11-28 2018-09-18 United Microelectronics Corp. Method of fabricating metal-insulator-metal capacitor
CN107706181A (zh) * 2017-10-27 2018-02-16 睿力集成电路有限公司 高深宽比结构、电容器结构、半导体存储器件及制备方法
JP7063019B2 (ja) * 2018-03-09 2022-05-09 Tdk株式会社 薄膜コンデンサの製造方法及び薄膜コンデンサ
CN113539949B (zh) * 2020-04-21 2023-06-27 长鑫存储技术有限公司 半导体结构及其制作方法
US11778809B1 (en) * 2022-04-20 2023-10-03 Nanya Technology Corporation Capcitor structure and method of forming thereof

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW201015701A (en) * 2008-10-07 2010-04-16 Promos Technologies Inc Capacitor structure and fabricating method thereof

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6667502B1 (en) * 1999-08-31 2003-12-23 Micron Technology, Inc. Structurally-stabilized capacitors and method of making of same
KR100477807B1 (ko) * 2002-09-17 2005-03-22 주식회사 하이닉스반도체 캐패시터 및 그의 제조 방법
KR100493040B1 (ko) 2002-12-30 2005-06-07 삼성전자주식회사 반도체 소자의 커패시터 및 그 제조방법
KR100541682B1 (ko) 2004-03-10 2006-01-10 주식회사 하이닉스반도체 반도체 소자의 캐패시터 형성방법
KR100545866B1 (ko) * 2004-04-27 2006-01-24 삼성전자주식회사 커패시터 및 그 제조 방법
KR100665838B1 (ko) * 2004-12-01 2007-01-09 삼성전자주식회사 커패시터의 스토리지 전극과 그의 제조방법
KR100640631B1 (ko) * 2005-01-29 2006-10-31 삼성전자주식회사 반도체 소자의 커패시터 및 그 제조방법
JP4552835B2 (ja) 2005-11-14 2010-09-29 エルピーダメモリ株式会社 キャパシタの製造方法
US7968452B2 (en) * 2009-06-30 2011-06-28 Intermolecular, Inc. Titanium-based high-K dielectric films

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW201015701A (en) * 2008-10-07 2010-04-16 Promos Technologies Inc Capacitor structure and fabricating method thereof

Also Published As

Publication number Publication date
US9831303B2 (en) 2017-11-28
US20140126105A1 (en) 2014-05-08
TW201419422A (zh) 2014-05-16
TWI579924B (zh) 2017-04-21
CN103811299A (zh) 2014-05-21

Similar Documents

Publication Publication Date Title
CN103811299B (zh) 电容结构及其制造过程
US6344392B1 (en) Methods of manufacture of crown or stack capacitor with a monolithic fin structure made with a different oxide etching rate in hydrogen fluoride vapor
US20080003741A1 (en) Method for fabricating a cylindrical capacitor using amorphous carbon-based layer
US8846485B2 (en) Method for fabricating bottom electrode of capacitors of DRAM
KR101090369B1 (ko) 캐패시터 제조 방법
JP2001077325A (ja) 写真工程の解像度を越えるトレンチを絶縁膜の内に形成する方法
US5550077A (en) DRAM cell with a comb-type capacitor
US6770563B2 (en) Process of forming a bottle-shaped trench
US7358557B2 (en) Capacitor for semiconductor device and method of forming the same
US7573116B2 (en) Etch aided by electrically shorting upper and lower sidewall portions during the formation of a semiconductor device
US5795806A (en) Method to increase the area of a stacked capacitor structure by creating a grated top surface bottom electrode
KR100950752B1 (ko) 반도체 소자 및 그의 제조방법
CN114823540A (zh) 半导体结构的制作方法及半导体结构
US6924156B2 (en) Method for forming a ferroelectric capacitor device
KR100242470B1 (ko) 반도체 메모리장치 제조방법
US6696344B1 (en) Method for forming a bottle-shaped trench
JP4070908B2 (ja) 半導体メモリ素子のキャパシタ形成方法
CN101685801B (zh) 堆叠电容的存储电极的制作方法
US6706587B1 (en) Method for forming buried plates
US6423611B1 (en) Manufacturing process of capacitor
US20120100713A1 (en) Method for manufacturing semiconductor device
KR960008731B1 (ko) 디램(dram)셀의 전하저장전극 제조방법
KR20050054637A (ko) 트렌치형 커패시터 및 그의 제조방법
KR100255162B1 (ko) 캐패시터의 전하저장전극 형성방법
US6090680A (en) Manufacturing process for a capacitor

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant