CN103811064A - Eeprom结构、存储阵列及其编程、擦除和读取方法 - Google Patents

Eeprom结构、存储阵列及其编程、擦除和读取方法 Download PDF

Info

Publication number
CN103811064A
CN103811064A CN201410083736.XA CN201410083736A CN103811064A CN 103811064 A CN103811064 A CN 103811064A CN 201410083736 A CN201410083736 A CN 201410083736A CN 103811064 A CN103811064 A CN 103811064A
Authority
CN
China
Prior art keywords
storage unit
voltage
line
apply
word line
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201410083736.XA
Other languages
English (en)
Other versions
CN103811064B (zh
Inventor
胡剑
杨光军
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shanghai Huahong Grace Semiconductor Manufacturing Corp
Original Assignee
Shanghai Huahong Grace Semiconductor Manufacturing Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shanghai Huahong Grace Semiconductor Manufacturing Corp filed Critical Shanghai Huahong Grace Semiconductor Manufacturing Corp
Priority to CN201410083736.XA priority Critical patent/CN103811064B/zh
Publication of CN103811064A publication Critical patent/CN103811064A/zh
Application granted granted Critical
Publication of CN103811064B publication Critical patent/CN103811064B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Abstract

本发明提供一种EEPROM结构、存储阵列及其编程、擦除和读取方法，所述EEPROM结构包括：半导体衬底、位线结构、源线结构、字线结构、浮栅结构和控制栅结构；所述位线结构、源线结构、字线结构和浮栅结构均位于所述半导体衬底的表面；所述字线结构位于所述位线结构和源线结构之间；所述浮栅结构位于所述字线结构和源线结构之间；所述控制栅结构位于所述浮栅结构的表面；所述半导体衬底内具有掺杂阱，所述掺杂阱内形成有源极和漏极，所述位线结构与所述漏极相接触，所述源线结构与所述源极相接触。

Description

EEPROM结构、存储阵列及其编程、擦除和读取方法
技术领域
本发明涉及存储器技术领域，特别涉及一种EEPROM结构、存储阵列及其编程、擦除和读取方法。
背景技术
电可擦可编程只读存储器（EEPROM，Electrically Erasable ProgrammableRead-Only Memory）是一种以字节（Byte）为最小修改单位、可以通过电子方式多次复写的半导体存储设备。相比可擦可编程只读存储器（EPROM，Erasable Programmable Read-Only Memory），EEPROM不需要用紫外线照射，也不需取下，就可以用特定的电压，来抹除芯片上的信息，以便写入新的数据。由于EEPROM的优秀性能以及在线上操作的便利，它被广泛用于需要经常擦除的BIOS芯片以及闪存芯片，并逐步替代部分有断电保留需要的随机存取存储器（RAM，Random Access Memory）芯片，甚至取代部分的硬盘功能，与高速RAM成为二十一世纪最常用且发展最快的两种存储技术。
EEPROM通常包括译码电路、控制电路以及存储阵列，EEPROM存储阵列由多个呈阵列排布的存储单元构成。图1是常见的一种EEPROM存储阵列中相邻两个存储单元的剖面结构示意图。参考图1，所述存储单元包括衬底10、漏极11、源极12、浮栅FG以及字线WL。所述漏极11和源极12形成于所述衬底10的内部，所述漏极11连接位于所述衬底10表面的位线BL，所述源极12连接位于所述衬底10表面的源线SL，所述字线WL位于所述源线SL和所述位线BL之间，所述浮栅FG位于所述字线WL与所述漏极11连接的位线BL之间的衬底表面。
图2为现有EEPROM存储阵列的俯视图，位于同一行的存储单元的字线连接在一起形成字线WL1、字线WL2、字线WL3和字线WL4，位于每相邻两行的存储单元的源极连接至同一源线，所述源线包括源线SL1、源线SL2、源线SL3和源线SL4，位于同一列的存储单元的漏极连接至同一位线，所述位线包括位线BL1、位线BL2、位线BL3和位线BL4，位于第五列的存储单元的漏极连接至位，位于同一列第m行和第m+1行的存储单元共用源极，位于同一列第m行和第m-1行的存储单元共用漏极，1≤m≤M且m为奇数。
从图2可以看出，第m行和第m-1行的存储单元公用一条源线，例如，第1行和第2行的存储单元公用源线SL1。对第一行的存储单元不停的进行编程和擦除的过程中，由于第二行的存储单元与第一行的存储单元公用一条源线SL1，所以会对第二行的存储单元内保存的数据产生干扰。为了避免存储的数据被干扰，现有技术通常只利用连接同一条源线的一行存储单元保存数据，这导致存储单元的利用率较低，过多的闲置存储单元占用了较大的空间，使得存储单元组成的存储器面积较大。
发明内容
本发明解决的是现有的存储器面积大的问题。
为解决上述问题，本发明提供一种EEPROM结构，包括：半导体衬底、位线结构、源线结构、字线结构、浮栅结构和控制栅结构；
所述位线结构、源线结构、字线结构和浮栅结构均位于所述半导体衬底的表面；
所述字线结构位于所述位线结构和源线结构之间；
所述浮栅结构位于所述字线结构和源线结构之间；
所述控制栅结构位于所述浮栅结构的表面；
所述半导体衬底内具有掺杂阱，所述掺杂阱内形成有源极和漏极，所述位线结构与所述漏极相接触，所述源线结构与所述源极相接触。
本发明还提供一种存储阵列，包括：呈M行N列排布的存储单元、N条源线和N条位线，M≥1，N≥1且N为8的整数倍，所述存储单元为上述存储结构；
位于第n列存储单元中的源线结构均连接第n条源线，1≤n≤N，位于第n列存储单元中的位线结构均连接第n条位线；
位于第8k-7列至第8k列的存储单元中的掺杂阱连接在一起以形成子阵列掺杂阱，1≤k≤N/8；
位于同一行存储单元中的字线结构连接在一起以形成字线，位于同一行存储单元中的控制栅结构连接在一起以形成控制栅线。
本发明还提供一种上述存储阵列的编程方法，包括：
施加0V的电压至与待编程存储单元连接的位线；
施加0V的电压至所述待编程存储单元的字线结构所在的字线；
施加6V～10V的电压至所述待编程存储单元的控制栅结构所在的控制栅线;
施加-4V～-7V的电压至与所述待编程存储单元连接的源线；
施加0V的电压至所述待编程存储单元的掺杂阱所在的子阵列掺杂阱；
施加0V的电压至未与所述待编程存储单元连接的位线；
施加0V的电压至未与所述待编程存储单元连接的源线；
施加0V的电压至除所述待编程存储单元的字线结构所在的字线以外的字线；
施加0V的电压至除所述待编程存储单元的控制栅结构所在的控制栅线以外的控制栅线；
施加0V的电压至除所述待编程存储单元的掺杂阱所在的子阵列掺杂阱以外的子阵列掺杂阱。
本发明还提供一种上述存储阵列的擦除方法，包括：
施加8V～12V的电压至与待擦除存储单元连接的位线；
施加0V的电压至所述待擦除存储单元的字线结构所在的字线；
施加-6V～-10V的电压至所述待擦除存储单元的控制栅结构所在的控制栅线;
施加8V～12V的电压至与所述待擦除存储单元连接的源线；
施加8V～12V的电压至所述待擦除存储单元的掺杂阱所在的子阵列掺杂阱；
施加0V电压至未与所述待擦除存储单元连接的位线；
施加0V电压至未与所述待擦除存储单元连接的源线；
施加0V电压至除所述待擦除存储单元的字线结构所在的字线以外的字线；
施加2V～5V电压至除所述待擦除存储单元的控制栅结构所在的控制栅线以外的控制栅线；
施加0V电压至除所述待擦除存储单元的掺杂阱所在的子阵列掺杂阱以外的子阵列掺杂阱。
本发明还提供一种上述存储阵列的读取方法，包括：
施加Vcc-0.8V～Vcc-1.2V的电压至与待读取存储单元连接的位线，Vcc为所述存储阵列的电源电压；
施加Vcc-1.2～Vcc-1.8V的电压至所述待读取存储单元的字线结构所在的字线；
施加Vcc-0.4V～Vcc-0.7V的电压至所述待读取存储单元的控制栅结构所在的控制栅线;
施加Vcc的电压至与所述待读取存储单元连接的源线；
施加Vcc的电压至所述待读取存储单元的掺杂阱所在的子阵列掺杂阱；
施加0V的电压至未与所述待读取存储单元连接的位线；
施加0V的电压至未与所述待读取存储单元连接的源线；
施加Vcc的电压至除所述待读取存储单元的字线结构所在的字线以外的字线；
施加Vcc的电压至除所述待读取存储单元的控制栅结构所在的控制栅线以外的控制栅线；
施加0V的电压至除所述待读取存储单元的掺杂阱所在的子阵列掺杂阱以外的子阵列掺杂阱。
与现有技术相比，本发明的技术方案具有以下优点：
本发明的EEPROM结构具有控制栅结构，使得存储阵列具有控制栅线，从本发明提供的操作方法可以看出，正是由于控制栅线的存在，使得每个字节的存储单元都可以被单独操作而不影响其他存储单元。在实现相同存储空间的情况下，本发明的EEPROM结构和存储阵列均小于现有技术。
附图说明
图1为现有EEPROM结构的剖视图；
图2为现有EEPROM存储阵列的俯视图；
图3为本发明实施例的EEPROM结构的剖视图；
图4为本发明实施例的存储阵列的俯视图
图5为本发明实施例的存储阵列进行编程操作时的电压示意图；
图6为本发明实施例的存储阵列进行擦除操作时的电压示意图；
图7为本发明实施例的存储阵列进行读取操作时的电压示意图。
具体实施方式
为使本发明的上述目的、特征和优点能够更为明显易懂，下面结合附图对本发明的具体实施例做详细的说明。
如图3所示，本发明实施例提供的EEPROM结构包括：半导体衬底10、位线结构BL、源线结构SL、字线结构WL、浮栅结构FG和控制栅结构CG。
位线结构BL、源线结构SL、字线结构WL和浮栅结构FG均位于半导体衬底10的表面。字线结构WL位于位线结构BL和源线结构SL之间。浮栅结构FG位于字线结构WL和源线结构SL之间。控制栅结构CG位于浮栅结构FG的表面。半导体衬底10内具有掺杂阱101，掺杂阱101内形成有源极102和漏极103，位线结构BL与漏极103相接触，源线结构SL与源极102相接触。
半导体衬底10可以为P型半导体衬底，与之对应的，掺杂阱101为N阱。
位线结构BL和源线结构SL可以为金属材料。
字线结构WL可以包括：字线介质层和字线。字线介质层位于半导体衬底10的表面，字线位于所述字线介质层的表面。所述字线的材料可以为多晶硅。所述字线介质层可以为氮化硅或二氧化硅。
浮栅结构FG可以包括：浮栅介质层和浮栅。浮栅介质层位于半导体衬底10的表面，浮栅位于浮栅介质层的表面。所述浮栅的材料可以为多晶硅。所述浮栅介质层可以为氮化硅或二氧化硅。
控制栅结构包括：控制栅介质层和控制栅。控制栅介质层位于浮栅结构的表面，控制栅位于控制栅介质层的表面。具体的，控制栅介质层位于浮栅结构的浮栅的表面。所述控制栅的材料可以为多晶硅。所述控制栅介质层可以为氮化硅或二氧化硅。
位线结构BL与字线结构WL之间可以填充有绝缘材料，字线结构WL与浮栅结构FG和控制栅结构CG之间可以填充有绝缘材料，浮栅结构FG和控制栅结构CG与源线结构SL之间可以填充有绝缘材料。
本领域技术人员可以根据上述EEPROM结构的描述从而获知实现上述EEPROM结构的制造方法，此处不再赘述。
本发明实施例还提供一种由上述EEPROM结构组成的存储阵列。所述存储阵列包括：呈M行N列排布的存储单元、N条源线和N条位线，M≥1，N≥1且N为8的整数倍。
位于第n列存储单元中的源线结构均连接第n条源线，1≤n≤N，位于第n列存储单元中的位线结构均连接第n条位线。位于第8k-7列至第8k列的存储单元中的掺杂阱连接在一起以形成子阵列掺杂阱，1≤k≤N/8。位于同一行存储单元中的字线结构连接在一起以形成字线，位于同一行存储单元中的控制栅结构连接在一起以形成控制栅线。
下面以M=4、N=8为例，对本实施例的存储阵列作进一步说明。如图4所示，存储阵列包括呈4行8列排布的存储单元、8条源线和8条位线。
所述8条源线包括：源线SL1、源线SL2、源线SL3、源线SL4、源线SL5、源线SL6、源线SL7和源线SL8。第1列存储单元的源线结构均连接源线SL1，第2列存储单元的源线结构均连接源线SL2，第3列存储单元的源线结构均连接源线SL3，第4列存储单元的源线结构均连接源线SL4，第5列存储单元的源线结构均连接源线SL5，第6列存储单元的源线结构均连接源线SL6，第7列存储单元的源线结构均连接源线SL7，第8列存储单元的源线结构均连接源线SL8。
所述8条位线包括：位线BL1、位线BL2、位线BL3、位线BL4、位线BL5、位线BL6、位线BL7和位线BL8。第1列存储单元的位线结构均连接位线BL1，第2列存储单元的位线结构均连接位线BL2，第3列存储单元的位线结构均连接位线BL3，第4列存储单元的位线结构均连接位线BL4，第5列存储单元的位线结构均连接位线BL5，第6列存储单元的位线结构均连接位线BL6，第7列存储单元的位线结构均连接位线BL7，第8列存储单元的位线结构均连接位线BL8。
位于同一行存储单元中的字线结构在一起后形成了4条字线。具体的，位于第1行的存储单元中的字线结构形成了字线WL1，位于第2行的存储单元中的字线结构形成了字线WL2，位于第3行的存储单元中的字线结构形成了字线WL3，位于第4行的存储单元中的字线结构形成了字线WL4。
位于同一行存储单元中的控制栅结构连接在一起后形成4条控制栅线。具体的，位于第1行的存储单元中的控制栅结构形成了控制栅线CG1，位于第2行的存储单元中的控制栅结构形成了控制栅线CG2，位于第3行的存储单元中的控制栅结构形成了控制栅线CG3，位于第4行的存储单元中的控制栅结构形成了控制栅线CG4。
所述4行8列的存储单元中的掺杂阱连接在一起形成了子阵列掺杂阱1011。
在本实施例的存储阵列中，位于同一列第m行和第m+1行的存储单元的源极可以连接在一起，位于同一列第m行和第m-1行的存储单元的漏极可以连接在一起，1≤m≤M且m为奇数。例如，继续参考图4，位第1行第1列和第2行第1列的存储单元的源极连接在一起并通过同一个接触孔与源线SL1连接，位第2行第1列和第3行第1列的存储单元的漏极连接在一起并通过同一个接触孔与位线BL1连接。
本实施例还提供一种上述实施例中的存储阵列的操作方法，所述操作方法包括编程方法、擦除方法和读取方法。
所述编程方法包括如下步骤：
施加0V的电压至与待编程存储单元连接的位线；
施加0V的电压至所述待编程存储单元的字线结构所在的字线；
施加6V～10V的电压至所述待编程存储单元的控制栅结构所在的控制栅线;
施加-4V～-7V的电压至与所述待编程存储单元连接的源线；
施加0V的电压至所述待编程存储单元的掺杂阱所在的子阵列掺杂阱；
施加0V的电压至未与所述待编程存储单元连接的位线；
施加0V的电压至未与所述待编程存储单元连接的源线；
施加0V的电压至除所述待编程存储单元的字线结构所在的字线以外的字线；
施加0V的电压至除所述待编程存储单元的控制栅结构所在的控制栅线以外的控制栅线；
施加0V的电压至除所述待编程存储单元的掺杂阱所在的子阵列掺杂阱以外的子阵列掺杂阱。
通过施加上述编程电压，施加至控制栅线上的电压耦合至浮栅上，在源线与浮栅之间形成的电场作用下，通过栅诱导漏极泄漏电流（gated-inducedrain leakage，GIDL)效应使电子从源线上移动到浮栅，实现编程操作。
下面以存储阵列为4行16列为例，对上述编程方法做进一步说明。为了突出操作方法中涉及的各个操作电压，图5至图7中简化了存储阵列的结构图，仅示出了与施加操作电压相关的源线、位线、字线、控制栅线和子阵列掺杂阱。
如图5所示，所述存储阵列包括16条位线、16条源线、4条字线、4条控制栅线和2个子阵列掺杂阱。
16条位线分别为位线BL1、位线BL2、位线BL3、位线BL4、位线BL5、位线BL6、位线BL7和位线BL8，以及位线BL1'、位线BL2'、位线BL3'、位线BL4'、位线BL5'、位线BL6'、位线BL7'和位线BL8'。
16条源线分别为源线SL1、源线SL2、源线SL3、源线SL4、源线SL5、源线SL6、源线SL7和源线SL8，以及源线SL1'、源线SL2'、源线SL3'、源线SL4'、源线SL5'、源线SL6'、源线SL7'和源线SL8'。
4条字线分别为字线WL1、字线WL2、字线WL3和字线WL4。
4条控制栅线CG1分别为控制栅线CG1、控制栅线CG2、控制栅线CG3和控制栅线CG4。
2个子阵列掺杂阱分别为子阵列掺杂阱1011和子阵列掺杂阱1012，所述子阵列掺杂阱1011和子阵列掺杂阱1012均为N阱，子阵列掺杂阱1011和子阵列掺杂阱1012之间不相连。
在EEPROM的存储整列中，每8个存储单元为一个字节，对存储整列的操作过程中，均以字节为单位。例如，第1行第1列至第1行第8列的存储单元为一个字节，第2行第1列至第2行第8列的存储单元为一个字节，第1行第9列至第1行第16列的存储单元为一个字节。图5示出对第1行第1列至第1行第8列的存储单元进行编程操作时对源线、位线、字线、控制栅线和子阵列掺杂阱施加的电压情况。
具体的，第1行第1列至第1行第8列的存储单元为待编程存储单元，对其进行编程操作时执行下列步骤：
施加0V的电压至位线BL1～BL8；
施加0V的电压至字线WL1；
施加8V的电压至控制栅线CG1；
施加-5V的电压至源线SL1～SL8；
施加0V的电压至子阵列掺杂阱1011；
施加0V的电压至位线BL1'～BL8'；
施加0V的电压至源线SL1'～SL8'；
施加0V的电压至字线WL2～WL4；
施加0V的电压至控制栅线CG2～CG4；
施加0V的电压子阵列掺杂阱1012。
本实施例所述的擦除方法包括如下步骤：
施加8V～12V的电压至与待擦除存储单元连接的位线；
施加0V的电压至所述待擦除存储单元的字线结构所在的字线；
施加-6V～-10V的电压至所述待擦除存储单元的控制栅结构所在的控制栅线;
施加8V～12V的电压至与所述待擦除存储单元连接的源线；
施加8V～12V的电压至所述待擦除存储单元的掺杂阱所在的子阵列掺杂阱；
施加0V电压至未与所述待擦除存储单元连接的位线；
施加0V电压至未与所述待擦除存储单元连接的源线；
施加0V电压至除所述待擦除存储单元的字线结构所在的字线以外的字线；
施加2V～5V电压至除所述待擦除存储单元的控制栅结构所在的控制栅线以外的控制栅线；
施加0V电压至除所述待擦除存储单元的掺杂阱所在的子阵列掺杂阱以外的子阵列掺杂阱。
通过施加上述擦除电压，存储于所述待擦除存储单元的浮栅中的电子通过源线流走，实现擦除操作。
继续以上述4行16列为例进行说明，图6示出对第1行第1列至第1行第8列的存储单元进行擦除操作时对源线、位线、字线、控制栅线和子阵列掺杂阱施加的电压情况。
具体的，第1行第1列至第1行第8列的存储单元为待擦除存储单元，对其进行擦除操作时执行下列步骤：
施加10V的电压至位线BL1～BL8；
施加0V的电压至字线WL1；
施加-8V的电压至控制栅线CG1;
施加10V的电压至源线SL1～SL8；
施加10V的电压至子阵列掺杂阱1011；
施加0V的电压至位线BL1'～BL8'；
施加0V的电压至源线SL1'～SL8'；
施加0V的电压至字线WL2～WL4；
施加3V的电压至控制栅线CG2～CG4；
施加0V的电压子阵列掺杂阱1012。
本实施例所述的读取方法包括如下步骤：
施加Vcc-0.8V～Vcc-1.2V的电压至与待读取存储单元连接的位线；
施加Vcc-1.2～Vcc-1.8V的电压至所述待读取存储单元的字线结构所在的字线；
施加Vcc-0.4V～Vcc-0.7V的电压至所述待读取存储单元的控制栅结构所在的控制栅线;
施加Vcc的电压至与所述待读取存储单元连接的源线；
施加Vcc的电压至所述待读取存储单元的掺杂阱所在的子阵列掺杂阱；
施加0V的电压至未与所述待读取存储单元连接的位线；
施加0V的电压至未与所述待读取存储单元连接的源线；
施加Vcc的电压至除所述待读取存储单元的字线结构所在的字线以外的字线；
施加Vcc的电压至除所述待读取存储单元的控制栅结构所在的控制栅线以外的控制栅线；
施加0V的电压至除所述待读取存储单元的掺杂阱所在的子阵列掺杂阱以外的子阵列掺杂阱。
通过施加上述读取电压，所述待读取存储单元导通，电流被读到其连接的位线上，实现读取操作。
继续以上述4行16列为例进行说明，图7示出对第1行第1列至第1行第8列的存储单元进行读取操作时对源线、位线、字线、控制栅线和子阵列掺杂阱施加的电压情况。
具体的，第1行第1列至第1行第8列的存储单元为待读取存储单元，对其进行读取操作时执行下列步骤：
施加Vcc-1V的电压至位线BL1～BL8；
施加Vcc-1.5V的电压至字线WL1；
施加Vcc-0.6V的电压至控制栅线CG1;
施加Vcc的电压至源线SL1～SL8；
施加Vcc的电压至子阵列掺杂阱1011；
施加0V的电压至位线BL1'～BL8'；
施加0V的电压至源线SL1'～SL8'；
施加Vcc的电压至字线WL2～WL4；
施加Vcc的电压至控制栅线CG2～CG4；
施加0V的电压子阵列掺杂阱1012。
虽然本发明披露如上，但本发明并非限定于此。任何本领域技术人员，在不脱离本发明的精神和范围内，均可作各种更动与修改，因此本发明的保护范围应当以权利要求所限定的范围为准。

Claims (10)

1.一种EEPROM结构，其特征在于，包括：半导体衬底、位线结构、源线结构、字线结构、浮栅结构和控制栅结构；
所述位线结构、源线结构、字线结构和浮栅结构均位于所述半导体衬底的表面；
所述字线结构位于所述位线结构和源线结构之间；
所述浮栅结构位于所述字线结构和源线结构之间；
所述控制栅结构位于所述浮栅结构的表面；
所述半导体衬底内具有掺杂阱，所述掺杂阱内形成有源极和漏极，所述位线结构与所述漏极相接触，所述源线结构与所述源极相接触。
2.如权利要求1所述的EEPROM结构，其特征在于，所述字线结构包括：字线介质层和字线；
所述字线介质层位于所述半导体衬底的表面，所述字线位于所述字线介质层的表面。
3.如权利要求1所述的EEPROM结构，其特征在于，所述浮栅结构包括：浮栅介质层和浮栅；
所述浮栅介质层位于所述半导体衬底的表面，所述浮栅位于所述浮栅介质层的表面。
4.如权利要求1所述的EEPROM结构，其特征在于，所述半导体衬底为P型半导体衬底，所述掺杂阱为N阱。
5.如权利要求1所述的EEPROM结构，其特征在于，所述控制栅结构包括：控制栅介质层和控制栅；
所述控制栅介质层位于所述浮栅结构的表面，所述控制栅位于所述控制栅介质层的表面。
6.一种存储阵列，其特征在于，包括：呈M行N列排布的存储单元、N条源线和N条位线，M≥1，N≥1且N为8的整数倍，所述存储单元为权利要求1-5任一权利要求所述的EEPROM结构；
位于第n列存储单元中的源线结构均连接第n条源线，1≤n≤N，位于第n列存储单元中的位线结构均连接第n条位线；
位于第8k-7列至第8k列的存储单元中的掺杂阱连接在一起以形成子阵列掺杂阱，1≤k≤N/8；
位于同一行存储单元中的字线结构连接在一起以形成字线，位于同一行存储单元中的控制栅结构连接在一起以形成控制栅线。
7.如权利要求6所述的存储阵列，其特征在于，位于同一列第m行和第m+1行的存储单元的源极连接在一起，位于同一列第m行和第m-1行的存储单元的漏极连接在一起，1≤m≤M且m为奇数。
8.一种权利要求6或7所述的存储阵列的编程方法，其特征在于，包括：
施加0V的电压至与待编程存储单元连接的位线；
施加0V的电压至所述待编程存储单元的字线结构所在的字线；
施加6V～10V的电压至所述待编程存储单元的控制栅结构所在的控制栅线;
施加-4V～-7V的电压至与所述待编程存储单元连接的源线；
施加0V的电压至所述待编程存储单元的掺杂阱所在的子阵列掺杂阱；
施加0V的电压至未与所述待编程存储单元连接的位线；
施加0V的电压至未与所述待编程存储单元连接的源线；
施加0V的电压至除所述待编程存储单元的字线结构所在的字线以外的字线；
施加0V的电压至除所述待编程存储单元的控制栅结构所在的控制栅线以外的控制栅线；
施加0V的电压至除所述待编程存储单元的掺杂阱所在的子阵列掺杂阱以外的子阵列掺杂阱。
9.一种权利要求6或7所述的存储阵列的擦除方法，其特征在于，包括：
施加8V～12V的电压至与待擦除存储单元连接的位线；
施加0V的电压至所述待擦除存储单元的字线结构所在的字线；
施加-6V～-10V的电压至所述待擦除存储单元的控制栅结构所在的控制栅线;
施加8V～12V的电压至与所述待擦除存储单元连接的源线；
施加8V～12V的电压至所述待擦除存储单元的掺杂阱所在的子阵列掺杂阱；
施加0V电压至未与所述待擦除存储单元连接的位线；
施加0V电压至未与所述待擦除存储单元连接的源线；
施加0V电压至除所述待擦除存储单元的字线结构所在的字线以外的字线；
施加2V～5V电压至除所述待擦除存储单元的控制栅结构所在的控制栅线以外的控制栅线；
施加0V电压至除所述待擦除存储单元的掺杂阱所在的子阵列掺杂阱以外的子阵列掺杂阱。
10.一种权利要求6或7所述的存储阵列的读取方法，其特征在于，包括：
施加Vcc-0.8V～Vcc-1.2V的电压至与待读取存储单元连接的位线，Vcc为所述存储阵列的电源电压；
施加Vcc-1.2～Vcc-1.8V的电压至所述待读取存储单元的字线结构所在的字线；
施加Vcc-0.4V～Vcc-0.7V的电压至所述待读取存储单元的控制栅结构所在的控制栅线;
施加Vcc的电压至与所述待读取存储单元连接的源线；
施加Vcc的电压至所述待读取存储单元的掺杂阱所在的子阵列掺杂阱；
施加0V的电压至未与所述待读取存储单元连接的位线；
施加0V的电压至未与所述待读取存储单元连接的源线；
施加Vcc的电压至除所述待读取存储单元的字线结构所在的字线以外的字线；
施加Vcc的电压至除所述待读取存储单元的控制栅结构所在的控制栅线以外的控制栅线；
施加0V的电压至除所述待读取存储单元的掺杂阱所在的子阵列掺杂阱以外的子阵列掺杂阱。
CN201410083736.XA 2014-03-07 2014-03-07 Eeprom结构、存储阵列及其编程、擦除和读取方法 Active CN103811064B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201410083736.XA CN103811064B (zh) 2014-03-07 2014-03-07 Eeprom结构、存储阵列及其编程、擦除和读取方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201410083736.XA CN103811064B (zh) 2014-03-07 2014-03-07 Eeprom结构、存储阵列及其编程、擦除和读取方法

Publications (2)

Publication Number Publication Date
CN103811064A true CN103811064A (zh) 2014-05-21
CN103811064B CN103811064B (zh) 2016-09-28

Family

ID=50707723

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201410083736.XA Active CN103811064B (zh) 2014-03-07 2014-03-07 Eeprom结构、存储阵列及其编程、擦除和读取方法

Country Status (1)

Country Link
CN (1) CN103811064B (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103839587A (zh) * 2014-03-17 2014-06-04 上海华虹宏力半导体制造有限公司 电可擦可编程只读存储器以及操作方法
CN104900265A (zh) * 2015-07-07 2015-09-09 上海华虹宏力半导体制造有限公司 Eeprom存储阵列及eeprom

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20070090445A1 (en) * 2005-10-24 2007-04-26 Samsung Electronics Co., Ltd. Non-Volatile Memory Devices with Wraparound-Shaped Floating Gate Electrodes and Methods of Forming Same
CN102768855A (zh) * 2012-07-24 2012-11-07 上海宏力半导体制造有限公司 存储器阵列及电子设备
CN103366810A (zh) * 2013-07-26 2013-10-23 上海宏力半导体制造有限公司 Eeprom存储器阵列

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20070090445A1 (en) * 2005-10-24 2007-04-26 Samsung Electronics Co., Ltd. Non-Volatile Memory Devices with Wraparound-Shaped Floating Gate Electrodes and Methods of Forming Same
CN102768855A (zh) * 2012-07-24 2012-11-07 上海宏力半导体制造有限公司 存储器阵列及电子设备
CN103366810A (zh) * 2013-07-26 2013-10-23 上海宏力半导体制造有限公司 Eeprom存储器阵列

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103839587A (zh) * 2014-03-17 2014-06-04 上海华虹宏力半导体制造有限公司 电可擦可编程只读存储器以及操作方法
CN104900265A (zh) * 2015-07-07 2015-09-09 上海华虹宏力半导体制造有限公司 Eeprom存储阵列及eeprom
CN104900265B (zh) * 2015-07-07 2018-08-10 上海华虹宏力半导体制造有限公司 Eeprom存储阵列及eeprom

Also Published As

Publication number Publication date
CN103811064B (zh) 2016-09-28

Similar Documents

Publication Publication Date Title
TWI451416B (zh) 用於ｎａｎｄ快閃記憶體技術領域的寫入方法
KR101868393B1 (ko) 불휘발성 메모리 장치 및 불휘발성 메모리 장치의 프로그램 방법
CN101510442B (zh) 存储器阵列的操作方法
KR101384316B1 (ko) 반도체 기억장치
US9406685B2 (en) Flash memory unit and memory array, and programming, erasing and reading method thereof
CN109817624B (zh) 存储器及其操作方法
CN103514954B (zh) 闪存的擦除方法、读取方法及编程方法
KR20160101587A (ko) 전하 트랩 불휘발성 메모리소자 및 그 제조방법과, 전하 트랩 불휘발성 메모리소자의 동작방법
CN101281789B (zh) 快闪存储器设备及操作其的方法
CN110047548A (zh) 非易失性存储器装置及在其中执行擦除操作的方法
JP2012198966A (ja) 不揮発性半導体記憶装置及びそのデータ消去方法
CN106057238B (zh) 闪存单元的操作方法
JP2010040125A (ja) 不揮発性半導体記憶装置の消去方法
CN1226782C (zh) 非易失性存储器元件的操作方法
CN109935264B (zh) 一种存储单元的擦除方法、装置及存储器
CN104183274B (zh) 存储阵列的擦除方法
KR20130125206A (ko) 반도체 메모리 장치 및 그 동작 방법
CN103811064A (zh) Eeprom结构、存储阵列及其编程、擦除和读取方法
CN103811060A (zh) Eeprom及其存储阵列
CN102693987A (zh) 分栅式闪存单元以及分栅式闪存装置
CN106205703B (zh) 存储器阵列及其读、编程、擦除操作方法
CN107910033B (zh) 一种eeprom及其擦除、编程和读方法
CN109390012B (zh) 去除浮栅存储器氧化层表面电子的方法及装置
JP2010033682A (ja) 不揮発性半導体記憶装置
US11765901B2 (en) 3D flash memory and operation method thereof

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant