CN109390012B - 去除浮栅存储器氧化层表面电子的方法及装置 - Google Patents
去除浮栅存储器氧化层表面电子的方法及装置 Download PDFInfo
- Publication number
- CN109390012B CN109390012B CN201710681531.5A CN201710681531A CN109390012B CN 109390012 B CN109390012 B CN 109390012B CN 201710681531 A CN201710681531 A CN 201710681531A CN 109390012 B CN109390012 B CN 109390012B
- Authority
- CN
- China
- Prior art keywords
- voltage
- selected data
- data
- equal
- data block
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C16/00—Erasable programmable read-only memories
- G11C16/02—Erasable programmable read-only memories electrically programmable
- G11C16/04—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS
- G11C16/0408—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS comprising cells containing floating gate transistors
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C16/00—Erasable programmable read-only memories
- G11C16/02—Erasable programmable read-only memories electrically programmable
- G11C16/06—Auxiliary circuits, e.g. for writing into memory
- G11C16/10—Programming or data input circuits
- G11C16/14—Circuits for erasing electrically, e.g. erase voltage switching circuits
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Non-Volatile Memory (AREA)
- Read Only Memory (AREA)
Abstract
本发明实施例提供了一种去除浮栅存储器氧化层表面电子的方法及装置，包括：对所有数据堆中的至少一个数据堆或者至少一个数据块的存储单元进行负压弱擦除操作，负压弱擦除操作包括对至少一个数据堆或者至少一个数据块的存储单元的栅极施加第一电压，对至少一个数据堆或者至少一个数据块中的存储单元的基底施加第二电压，第一电压的数值小于第二电压的数值，至少一个数据堆或者至少一个数据块中的存储单元的源极和漏极悬空。本发明实施例提供了一种去除浮栅存储器氧化层表面电子的方法及装置，对存储单元进行负压弱擦除操作，去除氧化层表面俘获的电子，从而解决长期使用后浮栅存储器性能的衰退问题，延长浮栅存储器的使用寿命。
Description
技术领域
本发明实施例涉及非易失性存储器技术领域，尤其涉及一种去除浮栅存储器氧化层表面电子的方法及装置。
背景技术
浮栅存储器采用浮栅场效应管作为基本的存储单元，浮栅和沟道之间用氧化层隔离。写数据的过程是栅极加正压将电子拉入浮栅中。电子即使在浮栅存储器掉电后，仍然会存留在浮栅中。擦除数据过程则在栅极施压反向电压，通过隧穿效应将电子拉出浮栅。由于浮栅中电子的漏电流，以及多次的写或擦除操作会使得氧化层表面俘获电子，形成电子层。这个电子层会干扰正常的写或擦除操作，从而影响浮栅存储器的性能。但是目前并没有很好的办法来解决这个问题。
发明内容
有鉴于此，本发明实施例提供了一种去除浮栅存储器氧化层表面电子的方法及装置，去除氧化层表面俘获的电子，从而解决长期使用后浮栅存储器性能的衰退问题，延长浮栅存储器的使用寿命。
第一方面，本发明实施例提供了一种去除浮栅存储器氧化层表面电子的方法，包括：
对所有数据堆中的至少一个数据堆或者至少一个数据块的存储单元进行负压弱擦除操作，所述负压弱擦除操作包括对所述至少一个数据堆或者至少一个数据块的存储单元的栅极施加第一电压，对所述至少一个数据堆或者至少一个数据块中的存储单元的基底施加第二电压，所述第一电压的数值小于所述第二电压的数值，所述至少一个数据堆或者至少一个数据块中的存储单元的源极和漏极悬空。
可选的，所述第一电压的数值范围为大于或等于-1V，小于或等于0V；
所述第二电压的数值范围为大于或等于9V，小于或等于10V。
可选的，所述负压弱擦除操作与上电操作或者擦除操作在同一时间段进行。
可选的，对所述浮栅存储器进行上电操作和负压弱擦除操作时，还包括记录所述至少一个数据堆或者至少一个数据块的存储单元的地址。
可选的，对选中数据堆中的选中数据块的存储单元进行擦除操作，所述选中数据堆的个数为1个，所述选中数据块的个数为1个。
可选的，在所述擦除操作过程中，对所述选中数据堆中的非选中数据块的存储单元进行所述负压弱擦除操作；
对所述选中数据堆中的选中数据块的存储单元的栅极施加第三电压，对所述选中数据堆中的选中数据块中的存储单元的基底施加第四电压，所述第三电压的数值小于所述第四电压的数值，所述选中数据堆中的选中数据块的存储单元的源极和漏极悬空；
所述第一电压与所述第二电压的差值的绝对值小于所述第三电压与所述第四电压的差值的绝对值。
可选的，所述第三电压的数值范围为大于或等于-10V，小于或等于-9V；
所述第四电压的数值范围为大于或等于9V，小于或等于10V。
第二方面，本发明实施例提供了一种去除浮栅存储器氧化层表面电子的装置，包括：
负压弱擦除模块，所述负压弱擦除模块用于对所有数据堆中的至少一个数据堆或者至少一个数据块的存储单元进行负压弱擦除操作，所述负压弱擦除操作包括对所述至少一个数据堆或者至少一个数据块的存储单元的栅极施加第一电压，对所述至少一个数据堆或者至少一个数据块中的存储单元的基底施加第二电压，所述第一电压的数值小于所述第二电压的数值。
可选的，所述第一电压的数值范围为大于或等于-1V，小于或等于0V；
所述第二电压的数值范围为大于或等于9V，小于或等于10V。
可选的，还包括上电模块和擦除模块；
所述上电模块和所述擦除模块分别与所述负压弱擦除模块相连，用于所述负压弱擦除操作与上电操作或者擦除操作在同一时间段进行。
可选的，还包括记录模块，所述记录模块分别与所述上电模块和所述负压弱擦除模块相连，用于对所述浮栅存储器进行上电操作和压弱擦除操作时，还包括记录所述至少一个数据堆或者至少一个数据块的存储单元的地址。
可选的，所述擦除模块对选中数据堆中的选中数据块的存储单元进行擦除操作，所述选中数据堆的个数为1个，所述选中数据块的个数为1个。
可选的，所述擦除模块在所述擦除操作过程中，所述负压弱擦除模对所述选中数据堆中的非选中数据块的存储单元进行所述负压弱擦除操作；
所述擦除模块对所述选中数据堆中的选中数据块的存储单元的栅极施加第三电压，对所述选中数据堆中的选中数据块中的存储单元的基底施加第四电压，所述第三电压的数值小于所述第四电压的数值，所述选中数据堆中的选中数据块的存储单元的源极和漏极悬空；
所述第一电压与所述第二电压的差值的绝对值小于所述第三电压与所述第四电压的差值的绝对值。
可选的，所述第三电压的数值范围为大于或等于-10V，小于或等于-9V；
所述第四电压的数值范围为大于或等于9V，小于或等于10V。
本发明实施例提供的去除浮栅存储器氧化层表面电子的方法及装置，对所有数据堆中的至少一个数据堆或者至少一个数据块的存储单元进行负压弱擦除操作，即对至少一个数据堆或者至少一个数据块的存储单元的栅极施加第一电压，对至少一个数据堆或者至少一个数据块中的存储单元的基底施加第二电压，第一电压的数值小于第二电压的数值，至少一个数据堆或者至少一个数据块中的存储单元的源极和漏极悬空，总的来说，是在基底和栅极之间形成了一个电场，该电场方向是从基底指向栅极的，因此电子便会在电场力的作用下，从隧穿氧化层中被拉出来，脱离隧穿氧化层中缺陷的捕获，从而解决长期使用后浮栅存储器性能的衰退问题，延长浮栅存储器的使用寿命。
附图说明
图1为本发明实施例一提供的一种去除浮栅存储器氧化层表面电子的方法的流程示意图；
图2为本发明实施例一提供的一种浮栅存储器的结构示意图；
图3为本发明实施例二提供的一种去除浮栅存储器氧化层表面电子的方法的流程示意图；
图4为本发明实施例三提供的一种去除浮栅存储器氧化层表面电子的方法的流程示意图；
图5所示为本发明实施例四提供的一种去除浮栅存储器氧化层表面电子的装置的结构示意图。
具体实施方式
下面结合附图和实施例对本发明作进一步的详细说明。可以理解的是，此处所描述的具体实施例仅仅用于解释本发明，而非对本发明的限定。另外还需要说明的是，为了便于描述，附图中仅示出了与本发明相关的部分而非全部结构。
实施例一
图1为本发明实施例提供的一种去除浮栅存储器氧化层表面电子的方法的流程示意图，该装置可以由去除浮栅存储器氧化层表面电子的装置来执行，其中该装置可由硬件和/或软件来实现，具体包括如下步骤：
对所有数据堆中的至少一个数据堆或者至少一个数据块的存储单元进行负压弱擦除操作。
步骤110、负压弱擦除操作包括对至少一个数据堆或者至少一个数据块的存储单元的栅极施加第一电压。
步骤120、对至少一个数据堆或者至少一个数据块中的存储单元的基底施加第二电压，第一电压的数值小于第二电压的数值，至少一个数据堆或者至少一个数据块中的存储单元的源极和漏极悬空。
在本实施例中，浮栅存储器包括多个存储单元，可以分为划分为多个数据堆，每一个数据堆可以划分为多个数据块，每一个数据块可以划分为多个数据页，每一个数据页可以划分为多个存储单元。
在本实施中，参见图2，浮栅存储器包括半导体基底1、源极2、漏极3、隧穿氧化层4、浮栅5、层间绝缘层6、控制栅7以及控制栅7表面的金属层栅极8。隧穿氧化层的材料选取可以是氧化硅、氮化硅或者氧化硅和氮化硅的叠层。在浮栅存储器的使用过程，在编程操作的过程中，电子从隧穿氧化层进入到浮栅中，用于存储数据。在擦除操作的过程中，电子从浮栅经过隧穿氧化层被拉离到基底所在的区域。在多次的编程操作和擦除操作后，隧穿氧化层中会出现一些缺陷，这些缺陷在电子进出隧穿氧化层的时候会被缺陷所捕获，从而形成电子层。由于浮栅存储器主要是依据浮栅中的电子来决定其阈值电压，那么隧穿氧化层中的电子层势必会对存储器的电学性能造成影响。本发明实施例提供的去除浮栅存储器氧化层表面电子的方法，对所有数据堆中的至少一个数据堆或者至少一个数据块的存储单元进行负压弱擦除操作，即对至少一个数据堆或者至少一个数据块的存储单元的栅极施加第一电压，对至少一个数据堆或者至少一个数据块中的存储单元的基底施加第二电压，第一电压的数值小于第二电压的数值，至少一个数据堆或者至少一个数据块中的存储单元的源极和漏极悬空，总的来说，是在基底和栅极之间形成了一个电场，该电场方向是从基底指向栅极的，因此电子便会在电场力的作用下，从隧穿氧化层中被拉出来，脱离隧穿氧化层中缺陷的捕获，从而解决长期使用后浮栅存储器性能的衰退问题，延长浮栅存储器的使用寿命。
实施例二
图3为本发明实施例提供的一种去除浮栅存储器氧化层表面电子的方法的流程示意图。本实施例在上述实施例的基础上，限定了负压弱擦除操作与上电操作在同一时间段进行，如图3所示，该方法具体包括如下步骤：
步骤210、对所有数据堆中的至少一个数据堆或者至少一个数据块的存储单元进行负压弱擦除操作，负压弱擦除操作包括对至少一个数据堆或者至少一个数据块的存储单元的栅极施加第一电压，对至少一个数据堆或者至少一个数据块中的存储单元的基底施加第二电压，第一电压的数值小于第二电压的数值，至少一个数据堆或者至少一个数据块中的存储单元的源极和漏极悬空，负压弱擦除操作与上电操作在同一时间段进行。
可选的，第一电压的数值范围为大于或等于-1V，小于或等于0V；第二电压的数值范围为大于或等于9V，小于或等于10V。
在本实施例中，上电操作是指给浮栅存储器接上外接电源的过程。浮栅存储器的控制器一般会选取微控制单元(Microcontroller Unit，MCU)，MCU需要接的电压的数值大约为1.8V。上电的过程是指外接电源供给MCU电源，MCU将电压信号接到浮栅存储器的过程。上电过程持续的时间可以选择对浮栅存储器进行负压弱擦除操作，节省时间，还使得电子在负压弱擦除操作形成的电场力的作用下，从隧穿氧化层中被拉出来，脱离隧穿氧化层中缺陷的捕获，从而解决长期使用后浮栅存储器性能的衰退问题，延长浮栅存储器的使用寿命。
步骤220、对浮栅存储器进行上电操作和负压弱擦除操作时，记录至少一个数据堆或者至少一个数据块的存储单元的地址。
在本实施例中，客户一般会对浮栅存储器的存储性能例如运行速度提出要求。那么浮栅存储器的运行速度越快的话，负压若擦除的操作的单位就要越小。比如说，上电过程中，只针对一个数据块进行负压弱擦除操作，那么运行速度大于对于多个数据块或者数据堆进行负压弱擦除操作。具体的，可以根据对于存储器的性能需求进行自行选择。而记录下地址，则是方便下一次上电的时候对于其他存储单元继续进行负压弱擦除擦作。
本发明实施例上电过程持续的时间可以选择对浮栅存储器进行负压弱擦除操作，节省时间，还使得电子在负压弱擦除操作形成的电场力的作用下，从隧穿氧化层中被拉出来，脱离隧穿氧化层中缺陷的捕获，从而解决长期使用后浮栅存储器性能的衰退问题，延长浮栅存储器的使用寿命。
实施例三
图4为本发明实施例提供的一种去除浮栅存储器氧化层表面电子的方法的流程示意图。本实施例在上述实施例的基础上，限定了负压弱擦除操作与上电操作在同一时间段进行，如图4所示，该方法具体包括如下步骤：
步骤310、负压弱擦除操作与擦除操作在同一时间段进行。
步骤320、对选中数据堆中的选中数据块的存储单元进行擦除操作，选中数据堆的个数为1个，选中数据块的个数为1个。
其中，在擦除操作过程中，对选中数据堆中的非选中数据块的存储单元进行负压弱擦除操作；对选中数据堆中的选中数据块的存储单元的栅极施加第三电压，对选中数据堆中的选中数据块中的存储单元的基底施加第四电压，第三电压的数值小于第四电压的数值，选中数据堆中的选中数据块的存储单元的源极和漏极悬空；第一电压与第二电压的差值的绝对值小于第三电压与第四电压的差值的绝对值。
其中，对选中数据堆中的非选中数据块的存储单元进行负压弱擦除操作，负压弱擦除操作包括对选中数据堆中的非选中数据块的存储单元的栅极施加第一电压，对选中数据堆中的非选中数据块的存储单元的基底施加第二电压，第一电压的数值小于第二电压的数值，至少一个数据堆或者至少一个数据块中的存储单元的源极和漏极悬空。
可选的，第一电压的数值范围为大于或等于-1V，小于或等于0V；第二电压的数值范围为大于或等于9V，小于或等于10V。
可选的，第三电压的数值范围为大于或等于-10V，小于或等于-9V；
第四电压的数值范围为大于或等于9V，小于或等于10V。
本发明实施例提供的去除浮栅存储器氧化层表面电子的方法，对于选中数据块的存储单元，在第三电压和第四电压形成的电场下，可以被执行擦除操作。与此同时，对于非选中数据块的存储单元，在第一电压和第二电压形成的电场下，电子在电场力的作用下，从隧穿氧化层中被拉出来，脱离隧穿氧化层中缺陷的捕获，从而解决长期使用后浮栅存储器性能的衰退问题，延长浮栅存储器的使用寿命。
需要说明的是，本发明实施例提供的去除浮栅存储器氧化层表面电子的方法，可以是上电过程负压弱擦除操作同时进行，在后续的擦除操作过程中，可以同时进行负压弱擦除操作。
实施例四
图5所示为本发明实施例四提供的一种去除浮栅存储器氧化层表面电子的装置的结构示意图，该装置可由硬件实现，如图5所示，该装置包括：
负压弱擦除模块410，负压弱擦除模块410用于对所有数据堆中的至少一个数据堆或者至少一个数据块的存储单元进行负压弱擦除操作，负压弱擦除操作包括对至少一个数据堆或者至少一个数据块的存储单元的栅极施加第一电压，对至少一个数据堆或者至少一个数据块中的存储单元的基底施加第二电压，第一电压的数值小于第二电压的数值。
本发明实施例提供的去除浮栅存储器氧化层表面电子的装置，通过负压弱擦除模块410，对所有数据堆中的至少一个数据堆或者至少一个数据块的存储单元进行负压弱擦除操作，即对至少一个数据堆或者至少一个数据块的存储单元的栅极施加第一电压，对至少一个数据堆或者至少一个数据块中的存储单元的基底施加第二电压，第一电压的数值小于第二电压的数值，至少一个数据堆或者至少一个数据块中的存储单元的源极和漏极悬空，总的来说，是在基底和栅极之间形成了一个电场，该电场方向是从基底指向栅极的，因此电子便会在电场力的作用下，从隧穿氧化层中被拉出来，脱离隧穿氧化层中缺陷的捕获，从而解决长期使用后浮栅存储器性能的衰退问题，延长浮栅存储器的使用寿命。
可选的，第一电压的数值范围为大于或等于-1V，小于或等于0V；
第二电压的数值范围为大于或等于9V，小于或等于10V。
在上述技术方案的基础上，可选的，该装置还包括上电模块420和擦除模块430；上电模块420和擦除模块430分别与负压弱擦除模块410相连，用于负压弱擦除操作与上电操作或者擦除操作在同一时间段进行。
可选的，在上述技术方案的基础上，该装置还包括记录模块440，记录模块440分别与上电模块420和负压弱擦除模块410相连，用于对浮栅存储器进行上电操作和负压弱擦除操作时，还包括记录至少一个数据堆或者至少一个数据块的存储单元的地址。
可选的，在上述技术方案的基础上，擦除模块430对选中数据堆中的选中数据块的存储单元进行擦除操作，选中数据堆的个数为1个，选中数据块的个数为1个。
可选的，在上述技术方案的基础上，擦除模块430在擦除操作过程中，负压弱擦除模对选中数据堆中的非选中数据块的存储单元进行负压弱擦除操作；
擦除模块430对选中数据堆中的选中数据块的存储单元的栅极施加第三电压，对选中数据堆中的选中数据块中的存储单元的基底施加第四电压，第三电压的数值小于第四电压的数值，选中数据堆中的选中数据块的存储单元的源极和漏极悬空；
第一电压与第二电压的差值的绝对值小于第三电压与第四电压的差值的绝对值。
可选的，在上述技术方案的基础上，第三电压的数值范围为大于或等于-10V，小于或等于-9V；第四电压的数值范围为大于或等于9V，小于或等于10V。
上述实施例中提供的去除浮栅存储器氧化层表面电子的装置可执行本发明任意实施例所提供的去除浮栅存储器氧化层表面电子的方法，具备执行该方法相应的功能模块和有益效果。未在上述实施例中详尽描述的技术细节，可参见本发明任意实施例所提供的去除浮栅存储器氧化层表面电子的方法。
注意，上述仅为本发明的较佳实施例及所运用技术原理。本领域技术人员会理解，本发明不限于这里所述的特定实施例，对本领域技术人员来说能够进行各种明显的变化、重新调整、相互结合和替代而不会脱离本发明的保护范围。因此，虽然通过以上实施例对本发明进行了较为详细的说明，但是本发明不仅仅限于以上实施例，在不脱离本发明构思的情况下，还可以包括更多其他等效实施例，而本发明的范围由所附的权利要求范围决定。
Claims (14)
1.一种去除浮栅存储器氧化层表面电子的方法，其特征在于，包括：
对所有数据堆中的至少一个数据堆或者至少一个数据块的存储单元进行负压弱擦除操作，所述负压弱擦除操作包括对所述至少一个数据堆或者至少一个数据块的存储单元的栅极施加第一电压，对所述至少一个数据堆或者至少一个数据块中的存储单元的基底施加第二电压，所述第一电压的数值小于所述第二电压的数值，所述至少一个数据堆或者至少一个数据块中的存储单元的源极和漏极悬空。
2.根据权利要求1所述的方法，其特征在于，
所述第一电压的数值范围为大于或等于-1V，小于或等于0V；
所述第二电压的数值范围为大于或等于9V，小于或等于10V。
3.根据权利要求1所述的方法，其特征在于，
所述负压弱擦除操作与上电操作或者擦除操作在同一时间段进行。
4.根据权利要求3所述的方法，其特征在于，
对所述浮栅存储器进行上电操作和负压弱擦除操作时，还包括记录所述至少一个数据堆或者至少一个数据块的存储单元的地址。
5.根据权利要求3所述的方法，其特征在于，
对选中数据堆中的选中数据块的存储单元进行擦除操作，所述选中数据堆的个数为1个，所述选中数据块的个数为1个。
6.根据权利要求5所述的方法，其特征在于，
在所述擦除操作过程中，对所述选中数据堆中的非选中数据块的存储单元进行所述负压弱擦除操作；
对所述选中数据堆中的选中数据块的存储单元的栅极施加第三电压，对所述选中数据堆中的选中数据块中的存储单元的基底施加第四电压，所述第三电压的数值小于所述第四电压的数值，所述选中数据堆中的选中数据块的存储单元的源极和漏极悬空；
所述第一电压与所述第二电压的差值的绝对值小于所述第三电压与所述第四电压的差值的绝对值。
7.根据权利要求6所述的方法，其特征在于，
所述第三电压的数值范围为大于或等于-10V，小于或等于-9V；
所述第四电压的数值范围为大于或等于9V，小于或等于10V。
8.一种去除浮栅存储器氧化层表面电子的装置，其特征在于，包括：
负压弱擦除模块，所述负压弱擦除模块用于对所有数据堆中的至少一个数据堆或者至少一个数据块的存储单元进行负压弱擦除操作，所述负压弱擦除操作包括对所述至少一个数据堆或者至少一个数据块的存储单元的栅极施加第一电压，对所述至少一个数据堆或者至少一个数据块中的存储单元的基底施加第二电压，所述第一电压的数值小于所述第二电压的数值。
9.根据权利要求8所述的装置，其特征在于，
所述第一电压的数值范围为大于或等于-1V，小于或等于0V；
所述第二电压的数值范围为大于或等于9V，小于或等于10V。
10.根据权利要求8所述的装置，其特征在于，
还包括上电模块和擦除模块；
所述上电模块和所述擦除模块分别与所述负压弱擦除模块相连，用于所述负压弱擦除操作与上电操作或者擦除操作在同一时间段进行。
11.根据权利要求10所述的装置，其特征在于，
还包括记录模块，所述记录模块分别与所述上电模块和所述负压弱擦除模块相连，用于对所述浮栅存储器进行上电操作和负压弱擦除操作时，还包括记录所述至少一个数据堆或者至少一个数据块的存储单元的地址。
12.根据权利要求10所述的装置，其特征在于，
所述擦除模块对选中数据堆中的选中数据块的存储单元进行擦除操作，所述选中数据堆的个数为1个，所述选中数据块的个数为1个。
13.根据权利要求12所述的装置，其特征在于，
所述擦除模块在所述擦除操作过程中，所述负压弱擦除模对所述选中数据堆中的非选中数据块的存储单元进行所述负压弱擦除操作；
所述擦除模块对所述选中数据堆中的选中数据块的存储单元的栅极施加第三电压，对所述选中数据堆中的选中数据块中的存储单元的基底施加第四电压，所述第三电压的数值小于所述第四电压的数值，所述选中数据堆中的选中数据块的存储单元的源极和漏极悬空；
所述第一电压与所述第二电压的差值的绝对值小于所述第三电压与所述第四电压的差值的绝对值。
14.根据权利要求13所述的装置，其特征在于，
所述第三电压的数值范围为大于或等于-10V，小于或等于-9V；
所述第四电压的数值范围为大于或等于9V，小于或等于10V。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201710681531.5A CN109390012B (zh) | 2017-08-10 | 2017-08-10 | 去除浮栅存储器氧化层表面电子的方法及装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201710681531.5A CN109390012B (zh) | 2017-08-10 | 2017-08-10 | 去除浮栅存储器氧化层表面电子的方法及装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN109390012A CN109390012A (zh) | 2019-02-26 |
| CN109390012B true CN109390012B (zh) | 2020-12-29 |
Family
ID=65414392
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201710681531.5A Active CN109390012B (zh) | 2017-08-10 | 2017-08-10 | 去除浮栅存储器氧化层表面电子的方法及装置 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN109390012B (zh) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR102651816B1 (ko) | 2019-10-23 | 2024-03-26 | 양쯔 메모리 테크놀로지스 씨오., 엘티디. | 3차원 플래시 메모리를 판독하는 방법 |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN103000526A (zh) * | 2011-09-15 | 2013-03-27 | 北大方正集团有限公司 | 一种电可擦除只读存储器以及制作方法 |
| WO2016164047A1 (en) * | 2015-04-10 | 2016-10-13 | Hewlett-Packard Development Company, L.P. | Printheads with eprom cells having etched multi-metal floating gates |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4485932B2 (ja) * | 2003-12-31 | 2010-06-23 | 東部エレクトロニクス株式会社 | フラッシュメモリ素子そしてこれを用いたプログラミング及び消去方法 |
| KR100702799B1 (ko) * | 2003-12-31 | 2007-04-03 | 동부일렉트로닉스 주식회사 | 플래쉬 메모리 소자 |
-
2017
- 2017-08-10 CN CN201710681531.5A patent/CN109390012B/zh active Active
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN103000526A (zh) * | 2011-09-15 | 2013-03-27 | 北大方正集团有限公司 | 一种电可擦除只读存储器以及制作方法 |
| WO2016164047A1 (en) * | 2015-04-10 | 2016-10-13 | Hewlett-Packard Development Company, L.P. | Printheads with eprom cells having etched multi-metal floating gates |
Also Published As
| Publication number | Publication date |
|---|---|
| CN109390012A (zh) | 2019-02-26 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN101510442B (zh) | 存储器阵列的操作方法 | |
| US7492636B2 (en) | Methods for conducting double-side-biasing operations of NAND memory arrays | |
| CN105556609B (zh) | 用于具有共源极线的存储单元的系统、方法和装置 | |
| US20150294726A1 (en) | Nand-type flash memory device and method of programming the same | |
| CN109817624B (zh) | 存储器及其操作方法 | |
| TW201440056A (zh) | 減少在非揮發記憶體單元中的程式干擾的方法 | |
| CN102760490A (zh) | 半导体器件及其操作方法 | |
| US9406685B2 (en) | Flash memory unit and memory array, and programming, erasing and reading method thereof | |
| CN107204203B (zh) | 一种存储器阵列及其读、编程和擦除操作方法 | |
| JP2006107711A (ja) | 不揮発性メモリ装置及びそれのための高速検証方法 | |
| CN106415725B (zh) | 用于在分裂栅闪存存储器单元编程过程中减轻干扰的系统和方法 | |
| TW200935426A (en) | Operating method of memory device | |
| CN103824593A (zh) | 闪存单元的操作方法 | |
| CN106531212A (zh) | 将存储器单元用作源极线下拉电路的闪速存储器系统 | |
| CN109390012B (zh) | 去除浮栅存储器氧化层表面电子的方法及装置 | |
| CN102270491A (zh) | 带源线电压补偿的闪存写入电路 | |
| CN106057238A (zh) | 闪存单元的操作方法 | |
| CN1226782C (zh) | 非易失性存储器元件的操作方法 | |
| CN103839586A (zh) | 非易失性存储器擦除电压的调整方法 | |
| JPH04105368A (ja) | 不揮発性半導体記憶装置及びその書き込み・消去方法 | |
| CN104183274A (zh) | 存储单元及存储阵列的擦除方法 | |
| KR100459628B1 (ko) | 불휘발성반도체메모리장치 | |
| CN101504866B (zh) | 集成电路与放电电路 | |
| JP6137743B2 (ja) | 不揮発性メモリセルのトンネル絶縁体を回復するための構造および方法 | |
| TWI220298B (en) | Method of erasing non-volatile memory data |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant | ||
| CP03 | Change of name, title or address |
Address after: Room 101, Floor 1-5, Building 8, Yard 9, Fenghao East Road, Haidian District, Beijing 100094 Patentee after: Zhaoyi Innovation Technology Group Co.,Ltd. Patentee after: HEFEI GEYI INTEGRATED CIRCUIT Co.,Ltd. Address before: 100083 12 Floors, Block A, Tiangong Building, Science and Technology University, 30 College Road, Haidian District, Beijing Patentee before: GIGADEVICE SEMICONDUCTOR(BEIJING) Inc. Patentee before: HEFEI GEYI INTEGRATED CIRCUIT Co.,Ltd. |
|
| CP03 | Change of name, title or address |