CN103794489A - 等离子蚀刻的方法 - Google Patents

等离子蚀刻的方法 Download PDF

Info

Publication number
CN103794489A
CN103794489A CN201310465333.7A CN201310465333A CN103794489A CN 103794489 A CN103794489 A CN 103794489A CN 201310465333 A CN201310465333 A CN 201310465333A CN 103794489 A CN103794489 A CN 103794489A
Authority
CN
China
Prior art keywords
mask
gas
plasma etching
etching
carborundum
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201310465333.7A
Other languages
English (en)
Other versions
CN103794489B (zh
Inventor
海尤玛·阿什拉夫
安东尼·巴克
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
SPTS Technologies Ltd
Original Assignee
SPTS Technologies Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by SPTS Technologies Ltd filed Critical SPTS Technologies Ltd
Publication of CN103794489A publication Critical patent/CN103794489A/zh
Application granted granted Critical
Publication of CN103794489B publication Critical patent/CN103794489B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • CCHEMISTRY; METALLURGY
    • C23COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23FNON-MECHANICAL REMOVAL OF METALLIC MATERIAL FROM SURFACE; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL; MULTI-STEP PROCESSES FOR SURFACE TREATMENT OF METALLIC MATERIAL INVOLVING AT LEAST ONE PROCESS PROVIDED FOR IN CLASS C23 AND AT LEAST ONE PROCESS COVERED BY SUBCLASS C21D OR C22F OR CLASS C25
    • C23F1/00Etching metallic material by chemical means
    • C23F1/10Etching compositions
    • C23F1/12Gaseous compositions
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/3065Plasma etching; Reactive-ion etching
    • CCHEMISTRY; METALLURGY
    • C23COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23FNON-MECHANICAL REMOVAL OF METALLIC MATERIAL FROM SURFACE; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL; MULTI-STEP PROCESSES FOR SURFACE TREATMENT OF METALLIC MATERIAL INVOLVING AT LEAST ONE PROCESS PROVIDED FOR IN CLASS C23 AND AT LEAST ONE PROCESS COVERED BY SUBCLASS C21D OR C22F OR CLASS C25
    • C23F4/00Processes for removing metallic material from surfaces, not provided for in group C23F1/00 or C23F3/00
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01JELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32Gas-filled discharge tubes
    • H01J37/32431Constructional details of the reactor
    • H01J37/3244Gas supply means
    • H01J37/32449Gas control, e.g. control of the gas flow
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/308Chemical or electrical treatment, e.g. electrolytic etching using masks
    • H01L21/3081Chemical or electrical treatment, e.g. electrolytic etching using masks characterised by their composition, e.g. multilayer masks, materials

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • General Physics & Mathematics (AREA)
  • Chemical & Material Sciences (AREA)
  • Plasma & Fusion (AREA)
  • Materials Engineering (AREA)
  • Organic Chemistry (AREA)
  • Mechanical Engineering (AREA)
  • Metallurgy (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Analytical Chemistry (AREA)
  • Drying Of Semiconductors (AREA)

Abstract

本发明提供了一种等离子蚀刻碳化硅工件的方法,所述方法包括以下步骤:在所述碳化硅工件的表面上形成掩模;利用第一组工艺条件在被遮掩的表面上进行初始等离子蚀刻,其中所述等离子由蚀刻气体混合物产生,所述蚀刻气体混合物包括i)氧气和ii)至少一种富氟气体,所述富氟气体以小于50%的体积比存在于所述蚀刻气体混合物中;以及随后利用第二组工艺条件进行主等离子蚀刻工艺,所述第二组工艺条件不同于所述第一组工艺条件。

Description

等离子蚀刻的方法
技术领域
本发明涉及一种等离子蚀刻碳化硅的方法和相关装置。
背景技术
碳化硅是公认的一种极其难以蚀刻的材料。在碳化硅中难以得到基本上没有缺陷的蚀刻特征(etched feature)。在不受任何具体理论或假设的限制下,相信这种情况是由于在先工艺步骤期间基板上形成的表面缺陷。
图1a和图1b为示出了利用SF6/O2、SF6/O2/He、SF6/O2/Ar或SF6/O2/Ar/He工艺气体的碳化硅的等离子蚀刻造成的常规缺陷的光学显微照片。在图案化和等离子蚀刻前,SiC层通常研磨(lap)降至约100微米的厚度且粘合至载体晶片。观察到明显的缺陷形成。
镍常常被用作硬掩模用于蚀刻特征,例如进入碳化硅的通孔(via)。图2示出了常规现有技术工艺,其中(图2a),在SiC晶片4上沉积50nm Ti或TiW的薄阻挡层或薄粘附层3,随后沉积约0.5微米金的晶种层2。然后利用已知的光刻工艺在金晶种层2上形成光刻胶1以限定掩模的位置。将镍掩模5(通常约5微米厚)电镀在金晶种层2上(图2b)。在用镍电镀后,如图2c所示剥离光刻胶且利用湿化学品去除通孔上覆盖的晶种层。更具体地,利用KI溶液去除金,利用过氧化氢去除TiW。图2d示出了表示出单个蚀刻通孔6的各向异性SiC通孔蚀刻工艺的结果。
如上所述,图2(c)描述了在剥离光刻胶且通过湿化学品去除通孔上覆盖的晶种层之后的工艺阶段。如果随后直接进行主蚀刻(bulk etch)步骤的工艺,然后通常观察到严重的缺陷形成。常见的是多于50%的通孔特征包含缺陷。已知的是,在进行主蚀刻步骤之前进行贯穿步骤。贯穿步骤为在主蚀刻步骤之前,用于开始SiC蚀刻步骤的工艺条件的具体步骤。氩等离子贯穿步骤已经用于该目的,且通常通过加入一些氧气来增强氩等离子贯穿步骤(breakthrough step)以去除痕量的光刻胶或其他有机材料。在一些实例中,这足以清除晶种层残余物。然而,取决于存在的残余物水平,该类型的贯穿步骤可能在主体(main)SiC蚀刻步骤之前未充分去除残余物或损伤,因此导致在蚀刻的产品中存在缺陷。利用氩等离子的简单贯穿步骤未充分避免缺陷的工件实例为经研磨(但未抛光)的碳化硅。据认为,缺陷是由于存在的晶种层残余物和SiC研磨步骤产生的位错(dislocation)而引起(Ju-Ai Ruan等人,SiC Substrate Via Etch ProcessOptimisation,CS MANTECH Conference,May18th-21st,2009,Tampa,FL,USA)。并且,已经建议通过控制主蚀刻步骤期间各种工艺参数(例如通过降低压力)来降低缺陷形成(Ruan等人,ibid;Semiconductor Today Compounds &Advanced Silicon,Vol.4,10,December2009/January2010,54-55;N Okamoto等人,Backside Process Considerations for Fabricating Millimetre-Wave GaN HEMTMMICs,CS MANTECH Conference,May17th-20th,2010,Portland,OR,USA)。
发明内容
在至少一些实施方式中,本发明提供了一种用于蚀刻硅碳化钨的改善的工艺,该改善的工艺显著地降低了缺陷密度。本发明还可提供工艺时间的显著降低。本发明还提供了用于进行该方法的相关装置。
根据本发明第一个方面,提供了一种等离子蚀刻碳化硅工件的方法,所述方法包括以下步骤:
在所述碳化硅工件的表面上形成掩模;
利用第一组工艺条件在被遮掩的表面上进行初始等离子蚀刻,其中所述等离子由蚀刻气体混合物产生,所述蚀刻气体混合物包括i)氧气和ii)至少一种富氟气体,所述富氟气体以小于50%的体积比存在于所述蚀刻气体混合物中;以及
随后利用第二组工艺条件进行主等离子蚀刻工艺,所述第二组工艺条件不同于所述第一组工艺条件。
术语“富氟气体”应理解为在其范围内包括分子式中的氟原子数目超过分子式中除氟原子以外的其他原子的总数目的分子。
富氟气体可以以0.1~20%,优选0.1~10%,更优选0.5~7%,更进一步优选1.0~5.0%的体积比存在于所述蚀刻气体混合物中。最优选地,富氟气体以约1.5%的体积比存在于蚀刻气体混合物中。
富氟气体或多种富氟气体可仅仅和氧气存在于蚀刻气体混合物中。可替代地,蚀刻剂气体混合物可含有一种或多种稀释剂气体。在一些实施方式中,蚀刻剂气体混合物进一步包括惰性载气。惰性载气可为稀有气体,尤其是氩。也可使用氦。
富氟气体的优选实施例为CF4和SF6。也可使用CF3H。
优选的是采用单一的富氟气体,并且最优选地是采用CF4作为单一的富氟气体。也可采用富氟气体的混合物,例如CF4和SF6的混合物。当采用富氟气体的混合物时,本申请所述的富氟气体的体积比应被理解为在蚀刻剂气体混合物中存在的全部富氟气体的体积比。
可由用于光刻工艺的且与碳化硅兼容的任何材料来形成掩模。该掩模可为金属掩模,并且通常可使用镍掩模。
其上形成掩模的碳化硅工件的表面可以是未抛光的。其上形成掩模的碳化硅工件的表面可以是经研磨的。在不受任何特定理论或假设的限制下,认为,经研磨的碳化硅工件表面存在缺陷,如果在主体蚀刻前未去除或至少在密度上降低,那么这些缺陷将导致在蚀刻特征中的柱状生长。这些缺陷还可能会影响在掩模工艺中使用的阻挡层和晶种层。该机制也可适用于其他碳化硅表面。
进行初始等离子蚀刻至至少250nm的蚀刻深度。在一些实施方式中,进行初始等离子蚀刻至至少700nm的蚀刻深度。通常,在初始等离子蚀刻期间达到较大的蚀刻深度对已知缺陷提供了有效降低。
进行碳化硅工件的等离子蚀刻以提供一个或多个通孔。其他蚀刻特征的产品也在本发明的范围内。
在一些实施方式中,使用电感耦合等离子(ICP)进行蚀刻。也可采用其他形式的等离子蚀刻。
可改变初始等离子蚀刻的其他工艺条件以优化该工艺。例如,已经发现,在初始等离子蚀刻步骤期间增加工艺压力能够降低缺陷水平。在一些体系中,压力从5mT增加至10mT产生了改善。对于利用基板偏压的蚀刻工艺,已经发现增加偏压功率能够降低缺陷水平。
根据本发明的第二个方面,提供一种用于蚀刻硅氮化物工件的装置,所述装置包括:腔室;放置在所述腔室中的工件支架;气体供应和泵送器件,用于将蚀刻气体提供至所述腔室;以及控制器件,配置用以控制包括所述气体供应和泵送器件的装置,以进行根据本发明的第一个方面的方法。
尽管上文已经描述了本发明,但是本发明可扩展至上文中或下文中、附图或权利要求中列出的特征的任何创造性组合。例如,关于本发明的第一方面的任何特征可并入本发明的第二方面,反之亦然。
附图说明
可以以各种方式进行本发明,且现将参照下列附图仅示例性描述具体实施方式,其中:
图1a示出了包含利用SF6/He等离子蚀刻SiC产生的缺陷的8个通孔的光学显微照片,该通孔的直径为80微米,深度为100微米,图1b为示出了在SiC的等离子蚀刻期间的缺陷形成的俯视光学显微照片;
图2a示出了在用于蚀刻碳化硅的现有技术工艺中在碳化硅表面上形成光刻胶,图2b为在用于蚀刻碳化硅的现有技术工艺中形成掩模,图2c为在用于蚀刻碳化硅的现有技术工艺中去除光刻胶层和晶种层,以及图2d为在用于蚀刻碳化硅的现有技术工艺中形成蚀刻特征;
图3a示出了根据本发明在用于蚀刻碳化硅的工艺中在碳化硅表面上形成光刻胶,图3b为根据本发明在用于蚀刻碳化硅的工艺中形成掩模,图3c为根据本发明在用于蚀刻碳化硅的工艺中去除光刻胶层和晶种层,以及图3d为根据本发明在用于蚀刻碳化硅的工艺中的贯穿步骤,以及图3e为根据本发明在用于蚀刻碳化硅的工艺中的主蚀刻步骤以产生蚀刻特征;
图4示出了根据本发明的产生的碳化硅通孔的SEM横截面和光学显微照片;以及
图5为本发明中使用的装置的半示意图。
具体实施方式
图3为本发明工艺的代表图。图3共有了图2中示出的许多步骤和特征,使用相同的附图标记表示这些共有的特征。具体地,图3a至图3c与图2a至图2c基本相同。图3d示出了本发明提供的额外的贯穿步骤。贯穿步骤为穿透表面且通过形成初始蚀刻特征7而开始蚀刻的初始等离子蚀刻步骤。随后,进行在碳化硅工件蚀刻更深的主等离子刻蚀工艺。
采用Ar和O2的常规现有技术贯穿步骤在15分钟内仅仅去除几十纳米的SiC。对于高度抛光的表面,这就足以完成令人满意的没有缺陷的蚀刻。然而,在其它实例下,例如用于经研磨的表面,其导致多于50%的蚀刻特征,例如具有缺陷的通孔。已经发现,附加相对少量的CF4(体积比约为1.4~1.8%)提高了Sic蚀刻速率,从而CF4/Ar/O2蚀刻气体混合物在15分钟内去除300nm的SiC。观察到降低的缺陷水平。已使用SF6替代CF4,即,已经使用包括SF6/Ar/O2的蚀刻气体混合物。已经发现,相似且相对低的混合比在使用SF6观察到的缺陷水平中产生相似的改善。使用较高混合比的CF4或SF6最终导致研磨的SiC上的缺陷水平增加。认为,这是由于研磨损坏处的优先蚀刻最大化,从而导致表面的点蚀。
利用可商购的电感耦合等离子(ICP)装置,例如由SPTS技术有限公司(Newport,NP182TA,UK)制造的Omega(RTM)ICP器具对晶片施加RF偏压来进行该蚀刻。图5为用于该实验的装置的半示意图。该装置包括腔室10,该装置10封装有压板12。工件晶片14被放置在压板12上。RF线圈16环绕腔室10的外围放置,以及RF功率由RF功率供应源18以13.56MHz的RF频率供应至RF线圈。通过另一个的RF功率供应源20将独立的RF偏压施加至压板12。工艺气体通过入口22被引入至腔室10。为了表达简单,图5中未示出有助于将工艺出气体供应至腔室10,以及将工艺气体从腔室10中排出的气体供应线路、阀门、质量流量控制器以及泵送器件。然而,技术人员将理解,该装置的设计和其用于进行主蚀刻的操作是本领域所熟知的。该装置进一步包括控制器24,控制器24控制RF功率源18、20的操作和气体供应系统和泵送器件(未示出)的操作以控制工艺气体供应至腔室10。技术人员将理解,利用控制器24控制这些工艺参数的常规原理是周知的,并且可用作控制器24的装置的类型也是周知的。本发明通过采用这些已知的控制器控制本发明提供的初始等离子蚀刻步骤来进行。控制器24也被配置为在合适的时间停止初始等离子蚀刻步骤,并且在合适的时间使主等离子蚀刻开始。在这些实验中,在同一腔室中进行初始的穿透等离子蚀刻以及主蚀刻。主蚀刻为常规SF6/O2蚀刻。也可加入氩或氦。在不同的腔室中进行两个蚀刻步骤也在本发明的范围内,但是认为使用单一的腔室在操作上更具有吸引力。还发现通过改变多个工艺参数可优化该工艺。具体地,发现增加工艺压力和RF偏压使得在15分钟内初始等离子蚀刻期间得到的蚀刻深度从300nm增加到大于800nm。这进一步将缺陷水平降低至非常令人满意的水平。表1中示出了工艺参数和结果。
工艺A 工艺B 工艺C
CF4(sccm) 0 3 3
Ar(sccm) 130 130 130
O2(sccm) 50 50 50
压力(mT) 5 5 10
RF偏压(W) 150 150 300
15分钟内去除的SiC(nm) 20~40 300 800
缺陷率(%) 50~100 0~1.5
表1贯穿步骤总结:用于上述工艺的源功率被固定在1000WRF(13.56Mhz),压板温度在10~20℃。
图4a示出了根据工艺A蚀刻的SiC通孔的SEM横截面,图4b为根据工艺A蚀刻的SiC通孔的光学显微照片,图4c还示出了根据工艺C蚀刻的SiC通孔的SEM横截面以及图4d为根据工艺C蚀刻的SiC通孔的光学显微照片。在通孔中消除缺陷显然有利于去除约800nm或更多的研磨的SiC表面。
已经证实,通过改变初始穿透等离子蚀刻的工艺条件以及通过改变在该蚀刻步骤期间得到的蚀刻深度,能够改变得到的缺陷水平。取决于待蚀刻的SiC晶片的质量,可同时优化初始穿透等离子蚀刻的持续时间和其他工艺参数。

Claims (14)

1.一种等离子蚀刻碳化硅工件的方法,所述方法包括以下步骤:
在所述碳化硅工件的表面上形成掩模;
利用第一组工艺条件在被遮掩的表面上进行初始等离子蚀刻,其中所述等离子由蚀刻气体混合物产生,所述蚀刻气体混合物包括i)氧气和ii)至少一种富氟气体,所述富氟气体以小于50%的体积比存在于所述蚀刻气体混合物中;以及
随后利用第二组工艺条件进行主等离子蚀刻工艺,所述第二组工艺条件不同于所述第一组工艺条件。
2.根据权利要求1所述的方法,其中,所述富氟气体以0.1~20%,优选0.1~10%,更优选0.5~7%,更进一步优选1.0~50%,且最优选约1.5%的体积比存在于所述蚀刻气体混合物中。
3.根据权利要求1或2所述的方法,其中,所述蚀刻气体混合物进一步包括惰性载气。
4.根据权利要求3所述的方法,其中,所述惰性载气为稀有气体,优选为氩。
5.根据前述权利要求中任一项所述的方法,其中,所述至少一种富氟气体为CF4和/或SF6
6.根据前述权利要求中任一项所述的方法,其中,所述掩模为金属掩模。
7.根据权利要求6所述的方法,其中,所述掩模为镍掩模。
8.根据前述权利要求中任一项所述的方法,其中,其上形成所述掩模的所述碳化硅工件的表面是未抛光的。
9.根据权利要求8所述的方法,其中,其上形成所述掩模的所述碳化硅工件的表面是经研磨的。
10.根据前述权利要求中任一项所述的方法,其中,进行所述初始等离子蚀刻至至少250nm的蚀刻深度。
11.根据权利要求10所述的方法,其中,进行所述初始等离子蚀刻至至少700nm的蚀刻深度。
12.根据前述权利要求中任一项所述的方法,其中,进行所述碳化硅工件的等离子蚀刻以提供一个或多个通孔。
13.一种用于蚀刻碳化硅工件的装置,所述装置包括:
腔室;
放置在所述腔室中的工件支架;
气体供应和泵送器件,用于将蚀刻气体提供至所述腔室;以及
控制器件,配置用以控制包括所述气体供应和泵送器件的装置以进行根据权利要求1至12中任一项所述的方法。
14.一种基本参照附图如前所述的方法或装置。
CN201310465333.7A 2012-10-03 2013-10-08 等离子蚀刻的方法 Active CN103794489B (zh)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
US201261709259P 2012-10-03 2012-10-03
GBGB1217712.7A GB201217712D0 (en) 2012-10-03 2012-10-03 methods of plasma etching
US61/709259 2012-10-03
GB1217712.7 2012-10-03

Publications (2)

Publication Number Publication Date
CN103794489A true CN103794489A (zh) 2014-05-14
CN103794489B CN103794489B (zh) 2019-05-14

Family

ID=47225628

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201310465333.7A Active CN103794489B (zh) 2012-10-03 2013-10-08 等离子蚀刻的方法

Country Status (7)

Country Link
US (1) US9040427B2 (zh)
EP (1) EP2717298B1 (zh)
JP (1) JP6352611B2 (zh)
KR (1) KR102225475B1 (zh)
CN (1) CN103794489B (zh)
GB (1) GB201217712D0 (zh)
TW (1) TWI602242B (zh)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11049725B1 (en) * 2014-05-29 2021-06-29 Corporation For National Research Initiatives Method for etching deep, high-aspect ratio features into silicon carbide and gallium nitride
DE102015101966B4 (de) * 2015-02-11 2021-07-08 Infineon Technologies Austria Ag Verfahren zum Herstellen eines Halbleiterbauelements mit Schottkykontakt und Halbleiterbauelement
GB201502453D0 (en) * 2015-02-13 2015-04-01 Spts Technologies Ltd Plasma producing apparatus
JP6579786B2 (ja) * 2015-04-17 2019-09-25 株式会社日立ハイテクノロジーズ プラズマエッチング方法
CN111128717B (zh) * 2018-10-30 2022-10-04 株洲中车时代半导体有限公司 一种碳化硅沟槽结构的制造方法
GB201919215D0 (en) * 2019-12-23 2020-02-05 Spts Technologies Ltd Method and apparatus for plasma etching

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5571374A (en) * 1995-10-02 1996-11-05 Motorola Method of etching silicon carbide
JP2005056868A (ja) * 2001-06-04 2005-03-03 Matsushita Electric Ind Co Ltd 炭化珪素半導体装置の製造方法
US20070281462A1 (en) * 2006-06-05 2007-12-06 Fuji Electric Holdings Co., Ltd Method for manufacturing silicon carbide semiconductor device
JP2008294210A (ja) * 2007-05-24 2008-12-04 Fuji Electric Device Technology Co Ltd 炭化珪素半導体装置の製造方法
CN102074571A (zh) * 2009-11-17 2011-05-25 富士通株式会社 半导体器件及半导体器件的制造方法

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4946547A (en) * 1989-10-13 1990-08-07 Cree Research, Inc. Method of preparing silicon carbide surfaces for crystal growth
US6410437B1 (en) 2000-06-30 2002-06-25 Lam Research Corporation Method for etching dual damascene structures in organosilicate glass
US7432207B2 (en) * 2001-08-31 2008-10-07 Tokyo Electron Limited Method for etching object to be processed
US6930048B1 (en) 2002-09-18 2005-08-16 Lam Research Corporation Etching a metal hard mask for an integrated circuit structure
JP4256347B2 (ja) * 2003-04-30 2009-04-22 富士通マイクロエレクトロニクス株式会社 半導体装置の製造方法
JP2006024811A (ja) * 2004-07-09 2006-01-26 Sony Corp 半導体装置の製造方法
JP4612534B2 (ja) * 2005-12-01 2011-01-12 三菱電機株式会社 半導体装置の製造方法
JP5135879B2 (ja) * 2007-05-21 2013-02-06 富士電機株式会社 炭化珪素半導体装置の製造方法
JP5072531B2 (ja) * 2007-10-24 2012-11-14 東京エレクトロン株式会社 プラズマエッチング方法及び記憶媒体
DE102009028256B4 (de) 2009-08-05 2019-01-24 Robert Bosch Gmbh Verfahren zum Ätzen von Siliziumcarbid mittels eines Plasmaätzverfahrens und Siliziumcarbidsubstrat

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5571374A (en) * 1995-10-02 1996-11-05 Motorola Method of etching silicon carbide
JP2005056868A (ja) * 2001-06-04 2005-03-03 Matsushita Electric Ind Co Ltd 炭化珪素半導体装置の製造方法
US20070281462A1 (en) * 2006-06-05 2007-12-06 Fuji Electric Holdings Co., Ltd Method for manufacturing silicon carbide semiconductor device
JP2008294210A (ja) * 2007-05-24 2008-12-04 Fuji Electric Device Technology Co Ltd 炭化珪素半導体装置の製造方法
CN102074571A (zh) * 2009-11-17 2011-05-25 富士通株式会社 半导体器件及半导体器件的制造方法

Also Published As

Publication number Publication date
GB201217712D0 (en) 2012-11-14
CN103794489B (zh) 2019-05-14
KR102225475B1 (ko) 2021-03-08
EP2717298A3 (en) 2017-08-23
JP6352611B2 (ja) 2018-07-04
US9040427B2 (en) 2015-05-26
TW201423862A (zh) 2014-06-16
JP2014078712A (ja) 2014-05-01
EP2717298B1 (en) 2020-12-02
EP2717298A2 (en) 2014-04-09
TWI602242B (zh) 2017-10-11
KR20140043880A (ko) 2014-04-11
US20140097153A1 (en) 2014-04-10

Similar Documents

Publication Publication Date Title
CN103794489A (zh) 等离子蚀刻的方法
CN101920256A (zh) 等离子体处理装置用的消耗部件的再利用方法
US11189480B2 (en) Element chip manufacturing method
WO2005050705A3 (en) Silicon carbide components of semiconductor substrate processing apparatuses treated to remove free-carbon
SG118291A1 (en) A method for the treatment of a surface of a metal-carbide substrate for use in semiconductor manufacturing processes as well as such a metal-carbide substrate
JP5203340B2 (ja) 半導体装置の製造方法
JP6387131B2 (ja) プラズマ加工方法及びこの方法を用いて製造された基板
Barker et al. Advances in back-side via etching of SiC for GaN device applications
JP5179219B2 (ja) 付着物除去方法及び基板処理方法
CN104795358B (zh) 钴阻挡层的形成方法和金属互连工艺
JP2009076711A (ja) 半導体装置の製造方法
US8877610B2 (en) Method of patterning a substrate
JP6281276B2 (ja) プラズマ処理装置用電極板の製造方法
CN107342221A (zh) 一种SiC基GaN晶体的深孔刻蚀方法
JP2016181385A (ja) プラズマ処理装置用電極板の製造方法
JP2018137483A (ja) プラズマ加工方法及びこの方法を用いて製造された基板
JP4378234B2 (ja) エッチング方法
KR101131740B1 (ko) 원격 플라즈마 발생장치를 이용한 웨이퍼 뒷면 건식 식각 방법
JP2006253222A (ja) エッチング方法及びエッチング装置
US9947558B2 (en) Method for conditioning silicon part
US9524866B2 (en) Method for making semiconductor devices including reactant treatment of residual surface portion
JP5349805B2 (ja) 半導体デバイス製造装置の製造方法及び半導体デバイス製造装置の洗浄方法
TW201802906A (zh) 晶圓的加工方法
JP2005259805A (ja) プラズマエッチング処理装置及び処理方法。

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant