CN103730491A - 高电子迁移率晶体管及驱动高电子迁移率晶体管的方法 - Google Patents

高电子迁移率晶体管及驱动高电子迁移率晶体管的方法 Download PDF

Info

Publication number
CN103730491A
CN103730491A CN201310168042.1A CN201310168042A CN103730491A CN 103730491 A CN103730491 A CN 103730491A CN 201310168042 A CN201310168042 A CN 201310168042A CN 103730491 A CN103730491 A CN 103730491A
Authority
CN
China
Prior art keywords
layer
electrode
grid electrode
grid
hemt
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201310168042.1A
Other languages
English (en)
Inventor
全佑彻
金钟燮
朴基烈
朴永焕
吴在浚
河种奉
申在光
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Electronics Co Ltd
Original Assignee
Samsung Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Electronics Co Ltd filed Critical Samsung Electronics Co Ltd
Publication of CN103730491A publication Critical patent/CN103730491A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
    • H01L29/7781—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with inverted single heterostructure, i.e. with active layer formed on top of wide bandgap layer, e.g. IHEMT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66446—Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET]
    • H01L29/66462—Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET] with a heterojunction interface channel or gate, e.g. HFET, HIGFET, SISFET, HJFET, HEMT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
    • H01L29/7782—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with confinement of carriers by at least two heterojunctions, e.g. DHHEMT, quantum well HEMT, DHMODFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
    • H01L29/7786—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with direct single heterostructure, i.e. with wide bandgap layer formed on top of active layer, e.g. direct single heterostructure MIS-like HEMT
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K3/00—Circuits for generating electric pulses; Monostable, bistable or multistable circuits
    • H03K3/01—Details
    • H03K3/012—Modifications of generator to improve response time or to decrease power consumption
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H01L29/0619—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE] with a supplementary region doped oppositely to or in rectifying contact with the semiconductor containing or contacting region, e.g. guard rings with PN or Schottky junction
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1066—Gate region of field-effect devices with PN junction gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L29/2003—Nitride compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66431—Unipolar field-effect transistors with a heterojunction interface channel or gate, e.g. HFET, HIGFET, SISFET, HJFET, HEMT

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Junction Field-Effect Transistors (AREA)

Abstract

一种高电子迁移率晶体管（HEMT）和驱动该HEMT的方法。HEMT包括：用于在沟道层内部感应出二维电子气（2DEG）的沟道提供层；在沟道提供层上形成的耗尽形成层；在耗尽形成层上并且在源极电极和漏极电极之间形成的第一栅极电极；以及在耗尽形成层上并且在源极电极和漏极电极之间形成的至少一个第二栅极电极。

Description

高电子迁移率晶体管及驱动高电子迁移率晶体管的方法
相关申请的交叉引用
本申请要求2012年10月11日向韩国特许厅提交的韩国专利申请第10-2012-0113034号的权益，通过引用将其全部内容并入于此。
技术领域
本公开涉及半导体器件及驱动半导体器件的方法，更具体地，涉及高电子迁移率晶体管（high electron mobility transistor，HEMT）和驱动高电子迁移率晶体管的方法。
背景技术
各种电力变换系统（power transform system）要求通过其导通（ON）/截止（OFF）切换来控制电流流动的器件，即功率器件。电力变换系统的效率可以取决于电力变换系统中的功率器件的效率。
目前商用的大多数功率器件是基于硅（Si）的功率金属氧化物半导体场效应晶体管（MOSFET）和绝缘栅双极型晶体管（IGBT）。然而，由于硅的物理性质的限制、制造工艺的限制等等，很难增加基于硅的功率器件的效率。为了克服这些限制，已经进行了通过将Ⅲ-Ⅴ族化合物半导体应用于功率器件以增加变换效率的研究和开发。与此相关联，使用化合物半导体的异质结结构的高电子迁移率晶体管（HEMT）引人注目。
HEMT包括具有不同电极化（polarization）特性的半导体层。在HEMT中，具有相对高的极化性的半导体层可以向与其附接的另一半导体层感应出二维电子气（two-dimensional electron gas，2DEG），该2DEG可以具有非常高的电子迁移率。
发明内容
提供了具有常断（normally-off）特性和高阈值电压的高电子迁移率晶体管（HEMT）、以及驱动该高电子迁移率晶体管的方法。
其他方面将部分地在下面的描述中提出，将部分地从描述中显而易见，或者可以通过实践提出的实施例而习得。
根据本发明一方面，一种高电子迁移率晶体管（HEMT）包括：包括第一半导体材料的沟道层；包括第二半导体材料并且向沟道层感应出二维电子气（2DEG）的沟道提供层；在沟道提供层两侧形成的源极电极和漏极电极；在沟道提供层上形成的耗尽形成层，其用于形成2DEG中的耗尽区；在耗尽形成层上并且在源极电极和漏极电极之间形成的第一栅极电极；以及至少一个第二栅极电极，其在耗尽形成层上并且在源极电极和漏极电极之间形成，并且与第一栅极电极分开。
第二栅极电极可以是浮置电极，在向第一栅极电极施加第一栅极电压时向该浮置电极感应出第二栅极电压。
第一栅极电极和第二栅极电极可以通过耗尽形成层彼此连接，以便经由耗尽形成层向第二栅极电极感应出第二栅极电压。可以在第一栅极电极和第二栅极电极之间形成例如条形形状的耗尽形成层。
第二栅极电极和源极电极可以通过耗尽形成层彼此连接。可以在源极电极和第二栅极电极之间形成例如条形形状的耗尽形成层。
可以形成涂覆层以便覆盖沟道提供层的上表面的至少一部分。涂覆层可以与耗尽形成层具有相同材料。在此情况下，涂覆层可以被形成为具有比耗尽形成层薄的厚度。
可以经由沟道提供层的上表面向第二栅极电极感应出第二栅极电压。
向第二栅极电极感应出的第二栅极电压可以由施加到第一栅极电极的第一栅极电压、第一栅极电极和第二栅极电极之间的间隙、以及第二栅极电极和源极电极之间的间隙来确定。HEMT的阈值电压可以由感应到第二栅极电极的第二栅极电压来确定。
第一半导体材料可以是例如氮化镓(GaN)族材料，第二半导体材料可以是例如自氮化物中选出的至少一种，该氮化物包括从由铝(Al)、镓(Ga)、铟(In)和硼(B)构成的组中选择的至少一种。耗尽形成层可以包括P型半导体材料。耗尽形成层可以包括Ⅲ-Ⅴ族氮化物半导体材料。
根据本发明另一方面，一种驱动上述的HEMT的方法包括：通过向第一栅极电极施加第一栅极电压，而向作为浮置电极的第二栅极电极感应出第二栅极电压。
附图说明
结合附图，这些和/或其他方面将从以下实施例描述中变得明显并且将更容易被理解，在附图中，
图1是根据示例性实施例的高电子迁移率晶体管（HEMT）的透视图；
图2是图1的HEMT的俯视图；
图3是通过图2的Ⅲ-Ⅲ’的截面图；
图4是通过图2的Ⅳ-Ⅳ’的截面图；
图5A到图5C图示了根据图1的HEMT中的第一栅极电压的沟道形成过程；
图6是根据另一示例性实施例的HEMT的透视图；
图7是图6的HEMT的截面图；
图8是根据另一示例性实施例的HEMT的透视图；以及
图9是图8的HEMT的截面图。
具体实施方式
现在将具体参考实施例，在附图中图示了实施例的示例，在附图中相似参考标记始终指代相似元件。组件的大小和厚度可能为了描述清楚而被夸大。在这点上，本实施例可以具有不同形式并且不应被解释为限于这里提出的描述。相应地，下面仅仅通过参考附图来描述实施例，以便解释本描述的各方面。如这里使用的，术语“和/或”包括相关联地列出项目的一个或多个中的任何一个和全部组合。当位于一列元素之后时，诸如“的至少一个”的表达修饰整列元素，不修饰该列中的单个元素。
图1是根据示例性实施例的高电子迁移率晶体管（HEMT）100的透视图，图2是图1的HEMT100的俯视图，图3是通过图2的Ⅲ-Ⅲ’的截面图，图4是通过图2的Ⅳ-Ⅳ’的截面图。
参考图1到图4，在衬底（substrate）110上形成沟道层112。衬底110可以包括例如蓝宝石（sapphire）、硅(Si)、碳化硅(SiC)或氮化镓(GaN)。然而，这仅仅是例示性的，衬底110可以包括其他各种材料。沟道层112可以包括第一半导体材料。该第一半导体材料可以是Ⅲ-Ⅴ族化合物半导体材料，但不限于此。例如，沟道层112可以是GaN族材料层，具体地，可以是GaN层。在此情况下，沟道层112可以是未掺杂的GaN层，并且在一些情况下，沟道层112可以是掺有预定杂质的GaN层。
尽管未示出，还可以在衬底110和沟道层112之间形成缓冲层（bufferlayer）。形成缓冲层，以便通过缓和衬底110和沟道层112之间的晶格常数差和热膨胀系数差来防止沟道层112的可结晶性的降低。缓冲层包括自氮化物中选择的一种或多种材料，所述氮化物包括从由Al、Ga、In和B所构成的组中选择的至少一种，并且缓冲层可以具有单层结构或多层结构。例如，缓冲层可以包括从AlN、GaN、AlGaN、InGaN、AlInN或AlGaInN所构成的组中选择的至少一个。还可以在衬底110和缓冲层之间形成用于生成缓冲层的种子层（seed layer）（未示出）。
可以在沟道层112上形成沟道提供层（channel supply layer）114。沟道提供层114可以向沟道层112感应出二维电子气（2DEG）。2DEG可以在沟道层112和沟道提供层114之间的界面下、在沟道层112中形成。沟道提供层114可以包括与形成沟道层112的第一半导体材料不同的第二半导体材料。第二半导体材料可以关于从极化特性、能带隙和晶格常数所构成的组中选择的至少一种而与第一半导体材料不同。具体地，关于从极化性和能带隙所构成的组中选择的至少一种，第二半导体材料可以比第一半导体材料高。
沟道提供层114可以包括自氮化物中选择的至少一种，所述氮化物包括从由例如Al、Ga、In和B构成的组中选择的至少一种，并且沟道提供层114可以具有单层结构或多层结构。具体地，沟道提供层114可以包括从由AlGaN、AlInN、InGaN、AlN和AlGaInN构成的组中选择的至少一种，但不限于此。沟道提供层114可以是未掺杂的层或掺有预定杂质的层。沟道提供层114的厚度可以例如小于几十nm。例如，沟道提供层114的厚度可以等于或小于大约50nm，但不限于此。
可以在沟道提供层114两侧、在沟道层112上形成源极电极151和漏极电极152。源极电极151和漏极电极152可以电连接到2DEG。源极电极151和漏极电极152可以被形成在沟道提供层114上，或者被形成为插入沟道提供层114或沟道层112内部。此外，源极电极151和漏极电极152可以被多样化地形成。
可以在沟道提供层114上、并且在源极电极151和漏极电极152之间形成具有预定厚度的耗尽形成层（depletion-forming layer）130。耗尽形成层130可以用于在2DEG中形成耗尽区。沟道提供层114的位于耗尽形成层130下面的部分的能带隙可以由于耗尽形成层130而增加，导致在与耗尽形成层130对应的沟道层112的部分形成2DEG的耗尽区。因此，2DEG中与耗尽形成层130对应的部分可以被切断，或者具有与其剩余部分不同的特性（例如，电子密度等等）。其中2DEG被切断的区可以是“切断区”，HEMT100可以由于切断区而具有常断（normally-off）特性。
耗尽形成层130可以包括P型半导体材料。也就是说，耗尽形成层130可以是P型半导体层或掺有P型杂质的半导体层。另外，耗尽形成层130可以包括Ⅲ-Ⅴ族氮化物半导体。例如，耗尽形成层130可以包括从由GaN、AlGaN、InN、AlInN、InGaN和AlInGaN构成的组中选择的至少一种，或者可以掺有诸如镁（Mg）的P型杂质。具体地，耗尽形成层130可以是P-GaN层或P-AlGaN层。耗尽形成层130可以造成其下方的沟道提供层114部分的能带隙增加，由此形成2DEG的切断区。
可以在将在下面描述的第一栅极电极121和第二栅极电极122之间形成如图1所示的条形形状的耗尽形成层130。另外，可以在源极电极151和第二栅极电极122之间形成条形形状的耗尽形成层130。然而，耗尽形成层130不限于此，并且可以被形成为各种其它形状。
可以在耗尽形成层130上形成第一栅极电极121。第一栅极电极121可以包括各种金属材料、金属化合物等等。第一栅极电极121可以被形成为与耗尽形成层130具有相同宽度。可替代地，第一栅极电极121可以被形成为具有比耗尽形成层130更宽的宽度。第一栅极电极121可以更接近源极电极151而不是更接近漏极电极152。然而，这仅仅是例示性的，第一栅极电极121的位置可以被多样化地改变。
可以在耗尽形成层130上、并且在源极电极151和第一栅极电极121之间形成第二栅极电极122。第二栅极电极122可以被形成为与第一栅极电极121分开预定距离。第二栅极电极122可以包括与第一栅极电极121相同的材料。然而，第二栅极电极122不是必须局限于此。另外，可以在第一栅极电极121和第二栅极电极122之间、以及在源极电极151和第二栅极电极122之间形成耗尽形成层130，以便将源极电极151电连接到第二栅极电极122、并且将第二栅极电极122电连接到第一栅极电极121。在第一栅极电极121和第二栅极电极122之间的耗尽形成层130以及在源极电极151和第二栅极电极122之间的耗尽形成层130可以被形成为条形形状，并且可以具有相同的每单位长度电阻值。然而，耗尽形成层130不必局限于此。
在当前实施例中，第二栅极电极122是浮置电极，当第一栅极电压被施加到第一栅极电极121时，向该浮置电极感应出第二栅极电压。可以向第二栅极电极122感应出比施加到第一栅极电极121的电压低的电压。向第二栅极电极122感应出的第二栅极电压可以由施加到第一栅极电极121的第一栅极电压、第一栅极电极121和第二栅极电极122之间的间隙、以及源极电极151和第二栅极电极122之间的间隙确定。具体地，当第一栅极电压为Vg1、第一栅极电极121和第二栅极电极122之间的间隙为Lfg、并且源极电极151和第二栅极电极122之间的间隙为Lsf时，向第二栅极电极122感应出的第二栅极电压Vg2可以为Vg1×Lsf/(Lfg+Lsf)。通过改变第一栅极电极121和/或第二栅极电极122的位置，可以调节第二栅极电压Vg2。
如下所述，作为浮置电极的第二栅极电极122用来增加HEMT100的阈值电压Vth，HEMT100的阈值电压Vth可以由向第二栅极电极122感应出的第二栅极电压Vg2来确定。
图5A到图5C图示了根据施加到图1的HEMT100的第一栅极电极121的电压的沟道形成过程。在图5A到图5C中，预定源极电压Vs和预定漏极电压Vd可以分别被施加到源极电极151和漏极电极152。在被施加到第一栅极电极121的第一栅极电压为Vg1、第一栅极电极121和第二栅极电极122之间的间隙为Lfg、并且源极电极151和第二栅极电极122之间的间隙为Lsf时，向第二栅极电极122感应出的第二栅极电压Vg2可以通过Vg1×Lsf/(Lfg+Lsf)来计算。
图5A示出了施加到第一栅极电极121的第一栅极电压Vg1低于第一阈值电压Vth1的情况。第一阈值电压Vth1是指使得分别在第一栅极电极121和第二栅极电极122下面形成的第一沟道121a和第二沟道122a处于导通状态的最小电压。参考图5A，当施加到第一栅极电极121的第一栅极电压Vg1低于第一阈值电压Vth1时，向第二栅极电极122感应出的第二栅极电压Vg2也低于第一阈值电压Vth1。因此，在第一栅极电极121下面形成的第一沟道121a和在第二栅极电极122下面形成的第二沟道122a两者都处于截止状态。
图5B示出了施加到第一栅极电极121的第一栅极电压Vg1高于第一阈值电压Vth1且低于第二阈值电压Vth2的情况。第二阈值电压Vth2为Vth1×(Lfg+Lsf)/Lsf。参考图5B，在施加到第一栅极电极121的第一栅极电压Vg1高于第一阈值电压Vth1且低于第二阈值电压Vth2时，向第二栅极电极122感应出的第二栅极电压Vg2低于第一阈值电压Vth1。因此，在形成在第一栅极电极121下面的第一沟道121a处于导通状态的同时，形成在第二栅极电极122下面的第二沟道122a处于截止状态。
图5C示出了施加到第一栅极电极121的第一栅极电压Vg1高于第二阈值电压Vth2的情况。参考图5C，在施加到第一栅极电极121的第一栅极电压Vg1高于第二阈值电压Vth2时，向第二栅极电极122感应出的第二栅极电压Vg2高于第一阈值电压Vth1。因此，形成在第一栅极电极121下面的第一沟道121a和形成在第二栅极电极122下面的第二沟道122a两者都处于导通状态，结果电流流过HEMT100的沟道层111。
如上所述，HEMT100具有常断特性。另外，HEMT100具有作为在源极电极151和第一栅极电极121之间的浮置电极的第二栅极电极122，由此将HEMT100的阈值电压Vth从第一阈值电压Vth1增加到第二阈值电压Vth2。另外，通过改变第一栅极电极121和/或第二栅极电极122的位置，可以调节HEMT100的阈值电压Vth。尽管已经描述了在源极电极151和第二栅极电极122之间形成条形形状的耗尽形成层130，但是耗尽形成层130可以不被形成在源极电极151和第二栅极电极122之间。另外，尽管已经描述了在源极电极151和第一栅极电极121之间形成一个第二栅极电极122，但是可以在源极电极151和第一栅极电极121之间形成多个第二栅极电极122。
图6是根据另一示例性实施例的HEMT200的透视图，图7是图6的HEMT200的截面图。下文中，将主要描述与上述实施例不同的内容。
参考图6和图7，在衬底210上形成沟道层212。沟道层212可以包括第一半导体材料。该第一半导体材料可以是Ⅲ-Ⅴ族化合物半导体材料，但不限于此。例如，沟道层212可以是GaN族材料层，具体地说可以是GaN层。尽管未示出，还可以在衬底210和沟道层212之间提供预定缓冲层。
可以在沟道层212上形成沟道提供层214。沟道提供层214可以向沟道层212感应出2DEG。沟道提供层214可以包括与形成沟道层212的第一半导体材料不同的第二半导体材料。第二半导体材料可以关于从极化特性、能带隙和晶格常数所构成的组中选择的至少一种而与第一半导体材料不同。具体地，关于从极化性和能带隙所构成的组中选择的至少一种，第二半导体材料可以比第一半导体材料高。沟道提供层214可以包括自氮化物中选择的至少一种，所述氮化物包括从由例如Al、Ga、In和B构成的组中选择的至少一种，并且沟道提供层214可以具有单层结构或多层结构。具体地，沟道提供层214可以包括从由AlGaN、AlInN、InGaN、AlN和AlGaInN构成的组中选择的至少一种，但不限于此。
可以在沟道提供层214两侧、在沟道层212上形成源极电极251和漏极电极252。源极电极251和漏极电极252可以被形成在沟道提供层214上，或者被形成为插入沟道提供层214或沟道层212内部。此外，源极电极151和漏极电极152可以被多样化地形成。
可以在沟道提供层214上、并且在源极电极251和漏极电极252之间形成有预定厚度的耗尽形成层230。耗尽形成层230可以用于在2DEG中形成耗尽区。耗尽形成层230可以包括P型半导体材料。也就是说，耗尽形成层230可以是P型半导体层或掺有P型杂质的半导体层。另外，耗尽形成层230可以包括Ⅲ-Ⅴ族氮化物半导体。例如，耗尽形成层230可以包括从由GaN、AlGaN、InN、AlInN、InGaN和AlInGaN构成的组中选择的至少一种，或者可以被掺有P型杂质，诸如镁（Mg）。具体地，耗尽形成层230可以是P-GaN层或P-AlGaN层。耗尽形成层230可以造成其下方的沟道提供层214部分的能带隙增加，由此形成2DEG的切断区。耗尽形成层230可以被形成为具有与下面要描述的第一栅极电极221和第二栅极电极222对应的形状。
可以在耗尽形成层230上形成第一栅极电极221。另外，可以在耗尽形成层230上、并且在源极电极251和第一栅极电极221之间形成第二栅极电极222。可以形成涂覆层（coating layer）231，以便覆盖沟道提供层214暴露的上表面。涂覆层231可以用来保护其下面的沟道提供层214。在当前实施例中，涂覆层231可以与耗尽形成层230具有相同的材料。在此情况下，涂覆层231可以被形成为具有与耗尽形成层230相比非常薄的厚度，使得在涂覆层231中不形成耗尽区。涂覆层231可以由与耗尽形成层230不同的材料形成。尽管在图6和图7中图示了涂覆层231被形成为覆盖沟道提供层214的整个暴露的上表面。但是涂覆层231不限于此，并且可以被形成为仅覆盖沟道提供层214暴露的上表面的一部分。
第二栅极电极222是浮置电极，当第一栅极电压被施加到第一栅极电极221时，向该浮置电极感应出第二栅极电压。在当前实施例中，当第一栅极电压被施加到第一栅极电极221时，可以经由沟道提供层214的接触涂覆层231的上表面向第二栅极电极222感应出第二栅极电压。可以向第二栅极电极222感应出比施加到第一栅极电极221的电压低的电压。向第二栅极电极222感应出的第二栅极电压可以由施加到第一栅极电极221的第一栅极电压、第一栅极电极221和第二栅极电极222之间的间隙、以及源极电极251和第二栅极电极222之间的间隙来确定。通过改变第一栅极电极221和/或第二栅极电极222的位置，可以调节向第二栅极电极222感应出的第二栅极电压。尽管已经描述了在源极电极251和第一栅极电极221之间形成一个第二栅极电极222，但是可以在源极电极251和第一栅极电极221之间形成多个第二栅极电极222。
图8是根据另一示例性实施例的HEMT300的透视图，图9是图8的HEMT300的截面图。
下文中，将主要描述与上述实施例不同的内容。
参考图8和图9，在衬底310上形成包括第一半导体材料的沟道层312。例如，沟道层312可以是GaN族材料层，具体地，可以是GaN层。尽管未示出，还可以在衬底310和沟道层312之间提供预定缓冲层。可以在沟道层312上形成包括与第一半导体材料不同的第二半导体材料的沟道提供层314。沟道提供层314可以向沟道层312感应出2DEG。沟道提供层314可以包括自氮化物中选择的至少一种，所述氮化物包括从由例如Al、Ga、In和B构成的组中选择的至少一种，并且沟道提供层314可以具有单层结构或多层结构。具体地，沟道提供层314可以包括从由AlGaN、AlInN、InGaN、AlN和AlGaInN构成的组中选择的至少一种，但不限于此。
在沟道提供层314两侧、在沟道层312上形成源极电极351和漏极电极352。源极电极351和漏极电极352可以被形成在沟道提供层314上，或者被形成为插入沟道提供层314或沟道层312内部。可以在沟道提供层314上形成耗尽形成层330。耗尽形成层330可以包括P型半导体材料。耗尽形成层330可以包括Ⅲ-Ⅴ族氮化物半导体，例如，从由GaN、AlGaN、InN、AlInN、InGaN和AlInGaN构成的组中选择的至少一种。具体地，耗尽形成层330可以是P-GaN层或P-AlGaN层。耗尽形成层330可以被形成为具有与下面要描述的第一栅极电极321和第二栅极电极322对应的形状。
可以在耗尽形成层330上形成第一栅极电极321。另外，可以在耗尽形成层330上、并且在源极电极351和第一栅极电极321之间形成第二栅极电极322。第二栅极电极322是浮置电极，当第一栅极电压被施加到第一栅极电极321时，向该浮置电极感应出第二栅极电压。在当前实施例中，在第一栅极电压被施加到第一栅极电极321时，可以经由第一栅极电极321和第二栅极电极322之间的沟道提供层314的上表面，向第二栅极电极322感应出第二栅极电压。可以向第二栅极电极322感应出比施加到第一栅极电极321的电压低的电压。向第二栅极电极322感应出的第二栅极电压可以由施加到第一栅极电极321的第一栅极电压、第一栅极电极321和第二栅极电极322之间的间隙、以及源极电极351和第二栅极电极322之间的间隙来确定。通过改变第一栅极电极321和/或第二栅极电极322的位置，可以调节向第二栅极电极322感应出的第二栅极电压。尽管已经描述了在源极电极351和第一栅极电极321之间形成一个第二栅极电极322，但是可以在源极电极351和第一栅极电极321之间形成多个第二栅极电极322。
如上所述，根据本发明以上实施例中的一个或多个，通过在源极电极和第一栅极电极之间形成作为浮置电极的第二栅极电极，HEMT具有常闭特性并且可以具有高阈值电压。另外，通过改变第一栅极电极和第二栅极电极的位置，可以调节HEMT的阈值电压。
应理解，应当仅仅在描述性意义上考虑这里描述的示例性实施例，并且这里描述的示例性实施例不用于限制目的。每个实施例内的特征或方面的描述应典型地被考虑为可用于其它实施例中的其它类似特征或方面。

Claims (23)

1.一种高电子迁移率晶体管（HEMT），包括：
沟道层，包括第一半导体材料；
沟道提供层，其包括第二半导体材料，并且向沟道层感应出二维电子气（2DEG）；
源极电极和漏极电极，其在沟道提供层两侧形成；
耗尽形成层，其在沟道提供层上形成，用于形成2DEG中的耗尽区；
第一栅极电极，其在耗尽形成层上并且在源极电极和漏极电极之间形成；以及
至少一个第二栅极电极，其在耗尽形成层上并且在源极电极和漏极电极之间形成，并且与第一栅极电极分开。
2.根据权利要求1的HEMT，其中，第二栅极电极是浮置电极，在向第一栅极电极施加第一栅极电压时，向该浮置电极感应出第二栅极电压。
3.根据权利要求2的HEMT，其中，第一栅极电极和第二栅极电极通过耗尽形成层彼此连接，以便经由耗尽形成层向第二栅极电极感应出第二栅极电压。
4.根据权利要求3的HEMT，其中，在第一栅极电极和第二栅极电极之间形成条形形状的耗尽形成层。
5.根据权利要求3的HEMT，其中，第二栅极电极和源极电极通过耗尽形成层彼此连接。
6.根据权利要求5的HEMT，其中，在源极电极和第二栅极电极之间形成条形形状的耗尽形成层。
7.根据权利要求2的HEMT，还包括涂覆层，用于覆盖沟道提供层的上表面的至少一部分。
8.根据权利要求7的HEMT，其中，涂覆层与耗尽形成层具有相同材料。
9.根据权利要求8的HEMT，其中，涂覆层被形成为具有比耗尽形成层薄的厚度。
10.根据权利要求2的HEMT，其中，经由沟道提供层的上表面向第二栅极电极感应出第二栅极电压。
11.根据权利要求2的HEMT，其中，向第二栅极电极感应出的第二栅极电压由施加到第一栅极电极的第一栅极电压、第一栅极电极和第二栅极电极之间的间隙、以及第二栅极电极和源极电极之间的间隙来确定。
12.根据权利要求11的HEMT，其中，HEMT的阈值电压由向第二栅极电极感应出的第二栅极电压来确定。
13.根据权利要求1的HEMT，其中，第一半导体材料是氮化镓(GaN)族材料。
14.根据权利要求1的HEMT，其中，第二半导体材料是自氮化物中选出的至少一种，所述氮化物包括从由铝(Al)、镓(Ga)、铟(In)和硼(B)构成的组中选择的至少一种。
15.根据权利要求1的HEMT，其中，耗尽形成层包括P型半导体材料。
16.根据权利要求15的HEMT，其中，耗尽形成层包括Ⅲ-Ⅴ族氮化物半导体材料。
17.一种驱动高电子迁移率晶体管（HEMT）的方法，其中，该HEMT包括：
沟道层，包括第一半导体材料，
沟道提供层，其包括第二半导体材料，并且向沟道层感应出二维电子气（2DEG），
源极电极和漏极电极，其在沟道提供层两侧形成，
耗尽形成层，其在沟道提供层上形成，用于形成2DEG中的耗尽区，
第一栅极电极，其在耗尽形成层上并且在源极电极和漏极电极之间形成，以及
至少一个第二栅极电极，其在耗尽形成层上并且在源极电极和漏极电极之间形成，并且与第一栅极电极分开，
该方法包括：
通过向第一栅极电极施加第一栅极电压而向第二栅极电极感应出第二栅极电压，该第二栅极电极是浮置电极。
18.根据权利要求17的方法，其中，第一栅极电极和第二栅极电极通过耗尽形成层彼此连接。
19.根据权利要求18的方法，其中，第二栅极电极和源极电极通过耗尽形成层彼此连接。
20.根据权利要求17的方法，其中，HEMT还包括用于覆盖沟道提供层的上表面的至少一部分的涂覆层。
21.根据权利要求17的方法，其中，经由沟道提供层的上表面向第二栅极电极感应出第二栅极电压。
22.根据权利要求17的方法，其中，HEMT的阈值电压由向第二栅极电极感应出的第二栅极电压来确定。
23.根据权利要求17的方法，其中，向第二栅极电极感应出的第二栅极电压由施加到第一栅极电极的第一栅极电压、第一栅极电极和第二栅极电极之间的间隙、以及第二栅极电极和源极电极之间的间隙来确定。
CN201310168042.1A 2012-10-11 2013-05-06 高电子迁移率晶体管及驱动高电子迁移率晶体管的方法 Pending CN103730491A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1020120113034A KR101946009B1 (ko) 2012-10-11 2012-10-11 고전자이동도 트랜지스터 및 그 구동방법
KR10-2012-0113034 2012-10-11

Publications (1)

Publication Number Publication Date
CN103730491A true CN103730491A (zh) 2014-04-16

Family

ID=48625855

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201310168042.1A Pending CN103730491A (zh) 2012-10-11 2013-05-06 高电子迁移率晶体管及驱动高电子迁移率晶体管的方法

Country Status (5)

Country Link
US (1) US8772834B2 (zh)
EP (1) EP2720272B1 (zh)
JP (1) JP6381881B2 (zh)
KR (1) KR101946009B1 (zh)
CN (1) CN103730491A (zh)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107154397A (zh) * 2016-03-04 2017-09-12 北京大学 双向开关晶体管制作方法和双向开关晶体管
CN107154430A (zh) * 2016-03-04 2017-09-12 北京大学 双向开关晶体管
CN107527952A (zh) * 2017-08-28 2017-12-29 电子科技大学 一种Nano‑Fin栅结构的混合阳极二极管
CN110783401B (zh) * 2018-07-25 2023-07-25 维西埃-硅化物公司 高电子迁移率晶体管esd保护结构

Families Citing this family (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9147738B2 (en) * 2012-11-30 2015-09-29 Samsung Electronics Co., Ltd. High electron mobility transistor including plurality of gate electrodes
KR102065113B1 (ko) 2013-05-01 2020-01-10 삼성전자주식회사 고전자이동도 트랜지스터 및 그 제조 방법
KR102100928B1 (ko) * 2013-10-17 2020-05-15 삼성전자주식회사 고전자 이동도 트랜지스터
US10530360B2 (en) * 2016-02-29 2020-01-07 Infineon Technologies Austria Ag Double gate transistor device and method of operating
WO2018004650A1 (en) * 2016-07-01 2018-01-04 Intel Corporation 1t-1r rram cell including group iii-n access transistor
US10854718B2 (en) 2017-02-21 2020-12-01 Semiconductor Components Industries, Llc Method of forming a semiconductor device
US11336279B2 (en) * 2017-07-14 2022-05-17 Cambridge Enterprise Limited Power semiconductor device with a series connection of two devices
US11257811B2 (en) 2017-07-14 2022-02-22 Cambridge Enterprise Limited Power semiconductor device with an auxiliary gate structure
GB2564482B (en) * 2017-07-14 2021-02-10 Cambridge Entpr Ltd A power semiconductor device with a double gate structure
JP7316757B2 (ja) * 2018-02-23 2023-07-28 ローム株式会社 半導体装置
JP6689424B2 (ja) * 2019-03-08 2020-04-28 ローム株式会社 半導体装置
US11081578B2 (en) * 2019-05-07 2021-08-03 Cambridge Gan Devices Limited III-V depletion mode semiconductor device
US11955478B2 (en) * 2019-05-07 2024-04-09 Cambridge Gan Devices Limited Power semiconductor device with an auxiliary gate structure

Family Cites Families (23)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6031263A (en) 1997-07-29 2000-02-29 Micron Technology, Inc. DEAPROM and transistor with gallium nitride or gallium aluminum nitride gate
EP2267784B1 (en) 2001-07-24 2020-04-29 Cree, Inc. INSULATING GATE AlGaN/GaN HEMT
TWI313060B (en) 2003-07-28 2009-08-01 Japan Science & Tech Agency Feild effect transisitor and fabricating method thereof
US7550783B2 (en) 2004-05-11 2009-06-23 Cree, Inc. Wide bandgap HEMTs with source connected field plates
KR100860070B1 (ko) 2004-07-20 2008-09-24 도요다 지도샤 가부시끼가이샤 트랜지스터
JP4705412B2 (ja) 2005-06-06 2011-06-22 パナソニック株式会社 電界効果トランジスタ及びその製造方法
JP2007150282A (ja) * 2005-11-02 2007-06-14 Sharp Corp 電界効果トランジスタ
JP5192683B2 (ja) 2006-11-17 2013-05-08 古河電気工業株式会社 窒化物系半導体ヘテロ接合電界効果トランジスタ
JP2008311355A (ja) * 2007-06-13 2008-12-25 Rohm Co Ltd 窒化物半導体素子
JP2009111217A (ja) 2007-10-31 2009-05-21 Toshiba Corp 半導体装置
JP5262101B2 (ja) * 2007-12-17 2013-08-14 パナソニック株式会社 電力変換回路
JP2009231396A (ja) 2008-03-19 2009-10-08 Sumitomo Chemical Co Ltd 半導体装置および半導体装置の製造方法
US7985986B2 (en) 2008-07-31 2011-07-26 Cree, Inc. Normally-off semiconductor devices
JP5534661B2 (ja) * 2008-09-11 2014-07-02 株式会社東芝 半導体装置
KR101008272B1 (ko) 2008-09-25 2011-01-13 전자부품연구원 노멀 오프 특성을 갖는 질화물계 고전자 이동도 트랜지스터및 그 제조방법
JP5564791B2 (ja) * 2008-12-26 2014-08-06 富士通株式会社 化合物半導体装置及びその製造方法
US8564020B2 (en) * 2009-07-27 2013-10-22 The Hong Kong University Of Science And Technology Transistors and rectifiers utilizing hybrid electrodes and methods of fabricating the same
JP5595685B2 (ja) * 2009-07-28 2014-09-24 パナソニック株式会社 半導体装置
KR20110058332A (ko) 2009-11-26 2011-06-01 페어차일드코리아반도체 주식회사 플로팅 게이트 구조를 이용한 인핸스먼트 질화물계 반도체 소자
US8816395B2 (en) * 2010-05-02 2014-08-26 Visic Technologies Ltd. Field effect power transistors
US9171963B2 (en) * 2011-04-11 2015-10-27 University Of Central Florida Research Foundation, Inc. Electrostatic discharge shunting circuit
US9373688B2 (en) * 2011-05-04 2016-06-21 Infineon Technologies Austria Ag Normally-off high electron mobility transistors
US8921893B2 (en) * 2011-12-01 2014-12-30 Taiwan Semiconductor Manufacturing Company, Ltd. Circuit structure having islands between source and drain

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107154397A (zh) * 2016-03-04 2017-09-12 北京大学 双向开关晶体管制作方法和双向开关晶体管
CN107154430A (zh) * 2016-03-04 2017-09-12 北京大学 双向开关晶体管
CN107154430B (zh) * 2016-03-04 2020-06-16 北京大学 双向开关晶体管
CN107527952A (zh) * 2017-08-28 2017-12-29 电子科技大学 一种Nano‑Fin栅结构的混合阳极二极管
CN107527952B (zh) * 2017-08-28 2021-02-12 电子科技大学 一种Nano-Fin栅结构的混合阳极二极管
CN110783401B (zh) * 2018-07-25 2023-07-25 维西埃-硅化物公司 高电子迁移率晶体管esd保护结构

Also Published As

Publication number Publication date
US8772834B2 (en) 2014-07-08
KR20140046855A (ko) 2014-04-21
JP2014078710A (ja) 2014-05-01
EP2720272A2 (en) 2014-04-16
EP2720272B1 (en) 2021-03-10
US20140103969A1 (en) 2014-04-17
KR101946009B1 (ko) 2019-02-08
EP2720272A3 (en) 2016-02-24
JP6381881B2 (ja) 2018-08-29

Similar Documents

Publication Publication Date Title
CN103730491A (zh) 高电子迁移率晶体管及驱动高电子迁移率晶体管的方法
JP6367533B2 (ja) ノーマリーオフ高電子移動度トランジスタ
CN1957474B (zh) Ⅲ-氮电流控制装置及其制造方法
JP6173661B2 (ja) Ｉｉｉ−窒化物デバイスの製造方法およびｉｉｉ−窒化物デバイス
KR101927408B1 (ko) 고전자 이동도 트랜지스터 및 그 제조방법
US9252255B2 (en) High electron mobility transistor and method of manufacturing the same
US9245738B2 (en) High electron mobility transistor and method of manufacturing the same
JP2008277640A (ja) 窒化物半導体素子
KR20140011791A (ko) 고전자이동도 트랜지스터 및 그 제조방법
KR101946008B1 (ko) 고전자 이동도 트랜지스터 및 그 제조방법
KR101927409B1 (ko) 고전자이동도 트랜지스터
US20130146888A1 (en) Monolithic semiconductor device and method for manufacturing the same
JP6575224B2 (ja) 半導体装置
KR102005451B1 (ko) 고전자 이동도 트랜지스터
US20210399120A1 (en) High electron mobility transistor and method of manufacturing the same
KR102038618B1 (ko) 고전자이동도 트랜지스터
KR101887535B1 (ko) 고전자 이동도 트랜지스터 및 그 제조방법
JP2009044035A (ja) 電界効果半導体装置

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C02 Deemed withdrawal of patent application after publication (patent law 2001)
WD01 Invention patent application deemed withdrawn after publication

Application publication date: 20140416