CN103730363A - 半导体结构及其制造方法 - Google Patents

半导体结构及其制造方法 Download PDF

Info

Publication number
CN103730363A
CN103730363A CN201210385128.5A CN201210385128A CN103730363A CN 103730363 A CN103730363 A CN 103730363A CN 201210385128 A CN201210385128 A CN 201210385128A CN 103730363 A CN103730363 A CN 103730363A
Authority
CN
China
Prior art keywords
semiconductor layer
substrate
side wall
device stack
grid
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201210385128.5A
Other languages
English (en)
Other versions
CN103730363B (zh
Inventor
朱慧珑
尹海洲
骆志炯
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Institute of Microelectronics of CAS
Original Assignee
Institute of Microelectronics of CAS
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Institute of Microelectronics of CAS filed Critical Institute of Microelectronics of CAS
Priority to CN201210385128.5A priority Critical patent/CN103730363B/zh
Priority to PCT/CN2012/085343 priority patent/WO2014056277A1/zh
Priority to US14/001,216 priority patent/US8829576B2/en
Publication of CN103730363A publication Critical patent/CN103730363A/zh
Application granted granted Critical
Publication of CN103730363B publication Critical patent/CN103730363B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66568—Lateral single gate silicon transistors
    • H01L29/66636—Lateral single gate silicon transistors with source or drain recessed by etching or first recessed by etching and then refilled
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7842—Field effect transistors with field effect produced by an insulated gate means for exerting mechanical stress on the crystal lattice of the channel region, e.g. using a flexible substrate
    • H01L29/7848—Field effect transistors with field effect produced by an insulated gate means for exerting mechanical stress on the crystal lattice of the channel region, e.g. using a flexible substrate the means being located in the source/drain region, e.g. SiGe source and drain
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/764—Air gaps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/823412—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type with a particular manufacturing method of the channel structures, e.g. channel implants, halo or pocket implants, or channel materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/823468—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type with a particular manufacturing method of the gate sidewall spacers, e.g. double spacers, particular spacer material or shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/823481—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type isolation region manufacturing related aspects, e.g. to avoid interaction of isolation region with adjacent structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/84—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being other than a semiconductor body, e.g. being an insulating body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78651—Silicon transistors
    • H01L29/78654—Monocrystalline silicon transistors

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Thin Film Transistor (AREA)
  • Element Separation (AREA)

Abstract

本发明提供了一种半导体结构，包括衬底、栅堆叠、侧墙、基底区、源/漏区以及支撑结构，其中：所述基底区位于所述衬底上方并通过空腔与所述衬底之间隔离；所述支撑隔离结构位于所述空腔的两侧，其中，部分所述支撑隔离结构与所述衬底相连接；所述栅堆叠位于所述基底区之上，所述侧墙环绕所述栅堆叠；所述源/漏区位于所述栅堆叠、基底区和支撑隔离结构的两侧，其中，该源/漏区中的应力沿高度方向由下至上先逐步增加再逐步降低。本发明还提供了一种半导体结构的制造方法。本发明利于抑制短沟道效应，以及向沟道提供最优的应力效果。

Description

半导体结构及其制造方法
技术领域
本发明涉及半导体技术领域，尤其涉及一种半导体结构及其制造方法。
背景技术
工业需求要求IC电路具有更高的密度并由此减小MOS晶体管的尺寸。然而，MOS晶体管的缩小导致了两个众所周知的寄生效应的出现，即，随着栅极长度的减小而出现的短沟道效应和漏致势垒降低效应，易于恶化器件的电学性能，如造成栅极阈值电压下降、功耗增加以及信噪比下降等问题。从物理上，上述效应可以解释为：当晶体管关断时(栅极电压为零)，非常小的器件中的源/漏区的静电影响或在沟道区上向漏极施加的电压降低了沟道中电子或空穴的能量势垒，并且导致较高的关断电流。
为了控制短沟道效应，人们不得不向沟道中掺杂更多的磷、硼等杂质元素，但此举易导致器件沟道中载流子迁移率下降；而且用来向沟道中掺杂杂质的分布也存在很难控制陡度的问题，容易造成严重的短沟道效应；栅极氧化物介质的厚度方面也将出现发展瓶颈问题，栅极氧化物厚度减薄的速度已经很难再跟上栅极宽度缩小的步伐，栅介质漏电越来越大；关键尺寸不断缩小，易于导致源漏区电阻的不断增大和器件的功耗越来越大。
应变硅技术可以有效地控制短沟道效应，已有使用应变硅作为衬底的MOS晶体管，其利用硅锗的晶格常数与单晶硅不同的特性，使硅锗外延层产生结构上应变而形成应变硅。由于硅锗层的晶格常数比硅大，这使得沟道区中产生机械应力，而造成载流子移动性改变。在FET中，拉应力能够提高电子迁移率，降低空穴迁移率，可以有利地提高NMOS的性能；而压应力可以提高空穴迁移率，降低电子迁移率，可以有利地提高PMOS的性能。
但是，传统的硅锗应变硅技术也开始面临瓶颈，很难再为沟道提供更强的应变，无法有效提升半导体器件的工作性能。
发明内容
为了解决上述问题，本发明提供了一种半导体结构及其制造方法，利于抑制短沟道效应，以及向沟道提供最优的应力。
根据本发明的一个方面，提供了一种半导体结构的制造方法，该制造方法包括以下步骤：
a)提供衬底，在该衬底之上形成第一半导体层，在该第一半导体层之上形成第二半导体层，在该第二半导体层之上形成栅堆叠以及围绕该栅堆叠的第一侧墙；
b)去除位于所述栅堆叠两侧的所述第二半导体层，形成器件堆叠；
c)在所述器件堆叠的两侧形成第二侧墙，并去除位于所述器件堆叠两侧的部分所述第一半导体层，保留一定厚度的第一半导体层；
d)在所述器件堆叠的宽度方向上的部分区域中，去除位于所述器件堆叠两侧的所述第一半导体层，以暴露所述衬底；
e)在所述器件堆叠的宽度方向上的所述部分区域中，在第二侧墙以及器件堆叠的两侧边缘下方形成连接衬底的支撑隔离结构；
f)去除剩余的所述第一半导体层，在所述器件堆叠下方形成空腔；
g)去除所述第二侧墙，并在所述器件堆叠的两侧形成源/漏区，其中，该源/漏区中的应力沿高度方向由下至上先逐步增加再逐步降低。
根据本发明的另一个方面，还提供了一种半导体结构，包括衬底、栅堆叠、侧墙、基底区、源/漏区以及支撑结构，其中：
所述基底区位于所述衬底上方并通过空腔与所述衬底之间隔离；
所述支撑隔离结构位于所述空腔的两侧，其中，部分所述支撑隔离结构与所述衬底相连接；
所述栅堆叠位于所述基底区之上，所述侧墙环绕所述栅堆叠；以及
所述源/漏区位于所述栅堆叠、基底区和支撑隔离结构的两侧，其中，该源/漏区中的应力沿高度方向由下至上先逐步增加再逐步降低。
与现有技术相比，采用本发明提供的技术方案具有如下优点：
(1)在沟道两侧存在具有渐变应力的源/漏区，该源/漏区中的应力沿高度方向由下至上先逐步增加再逐步降低，从而使器件沟道区中的应力最大化。其中，对于PMOS器件，源/漏区的材料为SiGe，Ge元素的比例在5%-75%的范围内并且沿高度方向由下至上先逐步增加再逐步降低；对于NMOS器件，源/漏区的材料为Si:C，C元素的比例在0.1%-3%的范围内并且沿高度方向由下至上先逐步增加再逐步降低。
(2)由于形成的沟道其厚度较薄，且在沟道和衬底之间形成空腔，所以有利于抑制短沟道效应；此外，由于沟道下方是空腔，所以利于位于沟道两侧的源/漏区中的应力尽可能地作用于沟道，从而有效地提升了应力对沟道载流子迁移率的影响，增强对沟道性能的控制作用，进而可以更好地抑制和控制短沟道效应。
附图说明
通过阅读参照以下附图所作的对非限制性实施例所作的详细描述，本发明的其它特征、目的和优点将会变得更明显。
图1为根据本发明的半导体结构制造方法的流程图；
图2为提供衬底并在其上形成第一半导体层和第二半导体层后的剖面示意图；
图3为形成栅堆叠以及第一侧墙后的剖面示意图；
图4为去除栅堆叠两侧的第二半导体层后的剖面示意图；
图5为在第一侧墙和基底区的侧面形成停止层以及第二侧墙后的剖面示意图；
图6为刻蚀部分第一半导体层后的剖面示意图；
图7为覆盖光刻胶后的俯视示意图；
图8刻蚀第一半导体层以暴露部分衬底后的俯视示意图；
图8a和图8b分别为图8的沿剖线AA’和沿剖线BB’的剖视示意图；
图9为对第二半导体层进行横向选择性腐蚀后的俯视示意图；
图9a和图9b分别为图9的沿剖线AA’和沿剖线BB’的剖视示意图；
图10为形成支撑隔离结构后的俯视示意图；
图10a和图10b分别为图10的沿剖线AA’和沿剖线BB’的剖视示意图；
图11为去除第二半导体层在所述栅堆叠下方形成空腔后的俯视示意图；
图11a和图11b分别为图11的沿剖线AA’和沿剖线BB’的剖视示意图；
图12为在栅堆叠的两侧形成具有应力的源/漏区后的俯视示意图；以及
图12a和图12b分别为图12的沿剖线AA’和沿剖线BB’的剖视示意图。
具体实施方式
下面详细描述本发明的实施例。
所述实施例的示例在附图中示出，其中自始至终相同或类似的标号表示相同或类似的元件或具有相同或类似功能的元件。下面通过参考附图描述的实施例是示例性的，仅用于解释本发明，而不能解释为对本发明的限制。下文的公开提供了许多不同的实施例或例子用来实现本发明的不同结构。为了简化本发明的公开，下文中对特定例子的部件和设置进行描述。当然，它们仅仅为示例，并且目的不在于限制本发明。此外，本发明可以在不同例子中重复参考数字和/或字母。这种重复是为了简化和清楚的目的，其本身不指示所讨论各种实施例和/或设置之间的关系。此外，本发明提供了的各种特定的工艺和材料的例子，但是本领域普通技术人员可以意识到其他工艺的可应用于性和/或其他材料的使用。另外，以下描述的第一特征在第二特征之“上”的结构可以包括第一和第二特征形成为直接接触的实施例，也可以包括另外的特征形成在第一和第二特征之间的实施例，这样第一和第二特征可能不是直接接触。
根据本发明的一个方面，提供了一种半导体结构，请参考图12、图12a和图12b，其中，图12为该半导体结构的俯视示意图，图12a和图12b分别为图12的沿剖线AA’和沿剖线BB’的剖视示意图。如图所示，所述半导体结构包括衬底130、栅堆叠、侧墙240、基底区100、源/漏区以及支撑结构123，其中，所述基底区100位于所述衬底130上方并通过空腔112与所述衬底130之间隔离；所述支撑隔离结构123位于所述基底区100和所述衬底130之间，其中，部分所述支撑隔离结构123与所述衬底130相连接；所述栅堆叠位于所述基底区100之上，所述侧墙240环绕所述栅堆叠；所述源/漏区位于所述栅堆叠、基底区100和支撑隔离结构123的两侧，其中，该源/漏区中的应力沿高度方向由下至上先逐步增加再逐步降低。
具体地，在本实施例中，所述衬底130的材料为单晶Si，在其他实施例中，所述衬底130的材料还可以是多晶Si、多晶Ge、多晶SiGe、非晶Si、非晶Ge、非晶SiGe、III-V或II-VI族化合物半导体或其任意组合。所述衬底130的厚度范围为0.1nm-2mm。
所述基底区100位于所述衬底130上方，并通过空腔112与所述衬底100隔离。半导体结构的沟道形成于所述基底区100中。在本实施例中，所述基底区100的材料为单晶硅，在其他实施例中，所述基底区100的材料还可以是其他合适半导体材料。所述基底区100的厚度范围为10nm-30nm。
所述支撑隔离结构123位于所述空腔112的两侧，其目的在于使带有侧墙240的栅堆叠和基底区100悬于所述衬底130之上。其中，部分所述支撑隔离结构123与所述衬底130进行连接，即，存在部分所述支撑隔离结构123和所述衬底130之间具有一定的距离，并非直接接触。在本实施例中，所述支撑隔离结构123的材料与所述衬底130和所述基底区100的材料相同，为单晶Si，在其他实施例中，所述支撑隔离结构123的材料还可以是其他合适半导体材料。
所述栅堆叠包括栅介质层102、栅极200以及帽层220。其中，所述栅介质层102位于基底区100之上，所述栅极200位于所述栅介质层102之上，所述帽层220位于所述栅极200的上方，用以保护栅极200在后续的步骤中不受到破坏。所述栅极200的材料可以选用Poly-Si、Ti、Co、Ni、Al、W、合金、金属硅化物及其组合。所述栅介质层102其可以是热氧化层，包括氧化硅、氮氧化硅，也可为高K介质，例如HfO2、HfSiO、HfSiON、HfTaO、HfTiO、HfZrO、Al2O3、La2O3、ZrO2、LaAlO中的一种或其组合，栅介质层220的厚度可以为2nm-10nm，例如5nm或8nm。通过沉积例如TaC、TiN、TaTbN、TaErN、TaYbN、TaSiN、HfSiN、MoSiN、RuTax、NiTa中的一种或其组合。所述帽层220可以选用硅的氮化物，厚度范围为10nm-40nm，例如10nm或20nm。所述侧墙240环绕在所述栅介质层102、栅极200和帽层220的侧壁上。侧墙240的材料包括氮化硅、氧化硅、氮氧化硅、碳化硅中的一种及其组合，和/或其他合适的材料形成。侧墙240可以是单层结构，也可以具有多层结构。所述侧墙240的厚度范围为10nm-100nm，如30nm、50nm或80nm。
所述源/漏区位于带有侧墙240的栅堆叠、基底区100和支撑隔离结构123的两侧。所述源/漏区的上表面优选高于所述栅堆叠的底部或者与所述栅堆叠的底部齐平。在本实施例中，当所述半导体结构为PMOS器件、衬底130的材料为单晶Si时，所述源/漏区的材料为SiGe，其中，Ge元素的比例在5%-75%的范围内并且沿高度方向由下至上先逐步增加再逐步降低，从而使PMOS器件沟道区中的应力最大化；当所述半导体结构为NMOS器件、衬底130的材料为单晶Si时，所述源/漏区的材料为Si:C，其中，C元素的比例在0.1%-3%的范围内并且沿高度方向由下至上先逐步增加再逐步降低，从而使NMOS器件沟道区中的应力最大化。需要说明的是，支撑结构123与衬底130未直接接触的部分，其二者之间会夹有SiGe或Si:C。
优选地，本发明所提供的半导体结构还包括源/漏延伸区150，位于所述基底区100中靠近所述源/漏区的部分。
本发明提供的半导体结构具有以下优点：
(1)在沟道两侧形成具有渐变应力的源/漏区，该源/漏区中的应力沿高度方向由下至上先逐步增加再逐步降低，从而使器件沟道区中的应力最大化；
(2)由于形成的沟道其厚度较薄，且在沟道和衬底之间形成空腔，所以有利于抑制短沟道效应；此外，由于沟道下方是空腔，所以利于位于沟道两侧的源/漏区中的应力尽可能地作用于沟道，从而有效地提升了应力对沟道载流子迁移率的影响，增强对沟道性能的控制作用，进而可以更好地抑制和控制短沟道效应。
根据本发明的另一个方面，还提供了一种半导体结构的制造方法。下面，将结合图2至图12b通过本发明的一个实施例对图1形成半导体结构的方法进行具体描述。如图1所示，本发明所提供的制造方法包括以下步骤：
在步骤S101中，提供衬底130，首先在所述衬底130上形成第一半导体层110，然后在所述第一半导体层110上形成第二半导体层101，在该第二半导体层101之上形成栅堆叠以及围绕该栅堆叠的第一侧墙240。
具体地，如图2所示，提供衬底130，在本实施例中，所述衬底130的材料为单晶Si。在其他实施例中，所述衬底130的材料还可以是多晶Si、多晶Ge、多晶SiGe、非晶Si、非晶Ge、非晶SiGe、III-V或II-VI族化合物半导体或其任意组合。所述衬底130的厚度范围为0.1nm-2mm。
在所述衬底130上沉积第一半导体层110，其中，该第一半导体层110的材料不同于所述衬底130的材料。在本实施例中，所述第一半导体层110的材料优选为SiGe，其中，Ge的比例为5%-15%，所述第一半导体层110的厚度范围为20nm-60nm。
在所述第一半导体层110上沉积一层薄的第二半导体层101，在后续步骤中，所述第二半导体层101将用于形成沟道区。在本实施例中，所述第二半导体层101的材料为单晶硅，其厚度范围为10nm-30nm。在其他实施例中，所述第二半导体层101的材料还可以是其他不同于所述第一半导体层110的材料。
接着，如图3所示，在所述衬底130、第一半导体层110和第二半导体层101中形成隔离区，例如浅沟槽隔离(STI)结构120，以便电隔离连续的半导体器件。然后，在所述第二半导体层101之上形成由栅介质层102、栅极200和帽层220所构成的栅堆叠，其中，所述栅介质层102位于第二半导体层101上，所述栅极200位于所述栅介质层102之上，所述帽层220位于所述栅极200的上方，用以保护栅极200在后续的步骤中不受到破坏。其中，所述栅极200的材料可以选用Poly-Si、Ti、Co、Ni、Al、W、合金、金属硅化物及其组合。所述栅介质层102其可以是热氧化层，包括氧化硅、氮氧化硅，也可为高K介质，例如HfO2、HfSiO、HfSiON、HfTaO、HfTiO、HfZrO、Al2O3、La2O3、ZrO2、LaAlO中的一种或其组合，栅介质层220的厚度可以为2nm-10nm，例如5nm或8nm。通过沉积例如TaC、TiN、TaTbN、TaErN、TaYbN、TaSiN、HfSiN、MoSiN、RuTax、NiTa中的一种或其组合。所述帽层220可以选用硅的氮化物，厚度范围为10nm-40nm，例如10nm或20nm。形成栅堆叠后，对位于栅堆叠两侧的所述第二半导体层101的表面进行轻掺杂，用以形成源/漏延伸区150。对于PMOS器件，向所述第二半导体层101中掺杂P型杂质，例如硼和铟，对于NMOS器件，向所述第二半导体层101中掺杂N型杂质，例如砷和磷。源/漏延伸区150形成后，形成环绕在所述栅介质层102、栅极200和帽层220的侧壁上的第一侧墙240。第一侧墙240的材料包括氮化硅、氧化硅、氮氧化硅、碳化硅中的一种及其组合，和/或其他合适的材料形成。第一侧墙240可以是单层结构，也可以具有多层结构。第一侧墙240的厚度范围为10nm-100nm，如30nm、50nm或80nm。
在步骤S102中，去除位于所述栅堆叠两侧的所述第二半导体层101，形成器件堆叠。
具体地，如图4所示，以带有第一侧墙240的栅堆叠为掩模、以第一半导体层110为停止层，刻蚀去除所述栅堆叠两侧的第二半导体层101，形成器件堆叠。其中，位于所述栅堆叠以及第一侧墙240下方的第二半导体层101，在刻蚀结束后形成基底区100。如图4中虚线圈起的部分所示，所述器件堆叠包括栅堆叠、第一侧墙240以及位于所述栅堆叠和第一侧墙240之下的基底区100。所述刻蚀优选为干法刻蚀，所述干法刻蚀的方法包括等离子体刻蚀、离子铣、反溅射、反应离子刻蚀。在本实施例中，采用反应离子刻蚀。
在步骤S103中，在器件堆叠的两侧形成第二侧墙260，并去除位于所述器件堆叠两侧的部分所述第一半导体层110，保留一定厚度的第一半导体层110。
具体地，如图5所示，首先，形成环绕所述第一侧墙240和基底区100侧壁的停止层250、以及环绕在所述停止层250上的第二侧墙260。其中，所述第二侧墙260的材料包括氮化硅、氧化硅、氮氧化硅、碳化硅中的一种及其组合，和/或其他合适的材料，其厚度范围在5nm-10nm，所述停止层250的材料优选为不同于所述第一侧墙240和第二侧墙260的绝缘材料，例如，所述第一侧墙240和第二侧墙260的材料为氮化硅，而所述停止层250的材料为氧化硅。所述停止层250的厚度范围为1nm-3nm。
接着，如图6所示，以带有第二侧墙260的器件堆叠为掩模，采用例如干法刻蚀等方式对位于所述第二侧墙260两侧的第一半导体层110进行刻蚀。在刻蚀过程中，并不完全去除所述第一半导体层110，而是在所述第二侧墙260的两侧仍保留了一定厚度的第一半导体层110。
在步骤S104中，在所述器件堆叠的宽度方向上的部分区域中，去除位于所述器件堆叠两侧的部分所述第一半导体层110，以暴露所述衬底130。
具体地，在本实施例中，如图7所示，在半导体结构上形成光刻掩模300，覆盖中间部分而露出半导体结构宽度方向上的末端区域，使得在后续步骤中，位于所述光刻掩模300下的第一半导体层110不被刻蚀掉。需要说明的是，所述半导体结构宽度方向是相对于半导体结构的沟道长度方向而言的。所述光刻掩模300的材料可以是光刻胶、有机聚合物、氧化硅、氮化硅、硼硅玻璃、硼磷硅玻璃及其组合。其中，形成光刻掩模300的方法为本领域技术人员所熟悉的工艺。为了简明起见，在此不再赘述。光刻掩模300的作用是对在半导体结构的宽度方向上位于中间部分的，器件堆叠两侧的部分第一半导体层110进行保护。即，在后续步骤中刻蚀光刻掩模300未覆盖的第一半导体层110之后，使在半导体结构的宽度方向上位于中间部分的器件堆叠两侧还存在部分第一半导体层110。如下面将说明的，本发明中的光刻掩模300的位置不仅限于图7中所示的位置，凡是可以在半导体结构宽度方向上的部分区域中覆盖位于所述器件堆叠两侧的所述第一半导体层110的光刻掩模300均适用于本发明所提供的制造方法，在此不再一一列举说明。
如图8所示，以光刻掩模300和带有第二侧墙260的器件堆叠为掩模，以及以所述衬底130为刻蚀停止层，对在所述器件堆叠的宽度方向上的两个末端区域中(在其他实施例中，为在所述器件堆叠的宽度方向上未被光刻掩模300所覆盖的区域中)，位于器件堆叠和第二侧墙260以外的第一半导体层110进行刻蚀，直至暴露衬底130。然后，去除所述光刻掩模300。请参考图8a和图8b，图8a和图8b分别为图8的沿剖线AA’和沿剖线BB’的剖视示意图，如图8a所示，在半导体结构的宽度方向上的中间部分，位于第二侧墙260两侧的、且被光刻掩模300所覆盖的第二半导体层110得以保留，而在半导体结构的宽度方向上的两个末端区域中，位于第二侧墙260两侧的、且未被光刻掩模300所覆盖的第二半导体层110被去除，并暴露出位于其下方的衬底130，如图8b所示。
在步骤S105中，在所述器件堆叠的宽度方向上的所述部分区域中，在侧墙260以及器件堆叠的两侧边缘下方形成连接衬底的支撑隔离结构123。
具体地，请参考图9、图9a和图9b所示，其中，所述图9a和图9b分别为图9的沿剖线AA’和沿剖线BB’的剖视示意图。如图所示，对位于栅堆叠和第二侧墙260下方的第一半导体层110进行回刻蚀，通过控制刻蚀时间使横向腐蚀深度略大于第二侧墙260和停止层250的厚度之和。
接着，请参考图10、图10a和图10b所示，其中，所述图10a和图10b分别为图10的沿剖线AA’和沿剖线BB’的剖视示意图。如图所示，利用例如外延生长的方法暴露的半导体的表面形成第三半导体层(未示出)，并通过各向异性的刻蚀方式（例如RIE，基本上仅在垂直方向上刻蚀）去除在垂直方向上暴露的第三半导体层，而保留带有第二侧墙260的器件堆叠下方（主要在第二侧墙260下方）的第三半导体层，以形成支撑隔离结构123。在横向上支撑隔离结构123大致位于第二侧墙260以及器件堆叠的两侧边缘下方。在本实施例中，所述支撑隔离结构123的材料为单晶硅，在其他实施例中，所述支撑隔离结构123的材料还可以是其他不同于所述第一半导体层110的半导体材料。如图10a所示，由于在半导体结构的宽度方向上的中间部分，所述第一半导体层110在所述光刻掩模300(请参考图8)的保护下没有刻蚀完全，所以，在先前被所述光刻掩模300所覆盖的第一半导体层110的侧壁上形成支撑隔离结构123的时候，该支撑隔离结构123是形成在所述第一半导体层110之上的，即，所述支撑隔离结构123与衬底130之间存在第一半导体层110；而如图11b所示，在没有所述光刻掩模300保护的在半导体结构的宽度方向上的两个末端区域中，刻蚀停止在所述衬底130的表面，所以在形成所述支撑隔离结构123时，其下方没有第一半导体层110，即，所述支撑隔离结构123直接形成在所述衬底130之上，与所述衬底130相连接。尽管本实施例中以在半导体结构的宽度方向上的两个末端区域形成支撑隔离结构123为例进行了说明，但是本领域的技术人员应该可以理解，所述支撑隔离结构123的具体位置不限于此。例如，本领域技术人员可以理解，只要是与衬底相连接，可以起到形成空腔的目的并对器件堆叠起到支撑作用，所述支撑隔离结构123可以位于半导体结构的宽度方向上的任何位置，为简明起见，在此不再赘述。
在步骤S106中，去除剩余的所述第一半导体层110，在所述器件堆叠下方形成空腔112。
具体地，如图11、图11a和图11b，其中，所述图11a和图11b分别为图11的沿剖线AA’和沿剖线BB’的剖视示意图。如图所示，利用湿法刻蚀的方式，选择性去除剩余的所述第一半导体层110，在所述器件堆叠的下方形成空腔112。由于所述第一半导体层110的材料不同于衬底130、基底区101和支撑结构123的材料，所以通过选择相应的腐蚀溶液，可以仅仅将剩余的第一半导体层110去除。腐蚀溶液首先对位于支撑隔离结构123之外的第一半导体层110进行腐蚀，然后将位于支撑隔离结构123和衬底130之间的第一半导体层110去除，这时，在半导体结构的宽度方向上的中间部分，在所述支撑隔离结构123和衬底130之间形成间隙，腐蚀溶液通过该间隙对位于器件堆叠下方的第一半导体层110继续进行腐蚀，直至将所有第一半导体层110完全被去除，在器件堆叠下方形成空腔112。此时，如图11a所示，对于之前支撑隔离结构123和衬底130之间存在第一半导体层110的区域，在所述第一半导体层110被去除后，所述支撑隔离结构123和衬底130之间形成间隙，而如图11b所示，对于之前支撑隔离结构123和衬底130之间不存在第一半导体层110的区域，所述支撑隔离结构123和衬底130相连接，从而可以对器件堆叠起到支撑作用，使器件堆叠可以悬于衬底130之上。
在步骤S 107中，去除所述第二侧墙260，并在所述器件堆叠的两侧形成源/漏区，其中，该源/漏区中的应力沿高度方向由下至上先逐步增加再逐步降低。
具体地，参考图12、图12a和图12b所示，其中，所述图12a和图12b分别为图12的沿剖线AA’和沿剖线BB’的剖视示意图。如图所示，首先，以停止层250为刻蚀停止层，利用干法刻蚀的方式去除第二侧墙260；接着，以第一侧墙240为刻蚀停止层，继续利用干法刻蚀的方式去除所述停止层250，暴露出器件堆叠，此时，所述器件堆叠通过支撑隔离结构123与衬底130相连接；然后，通过外延生长的方式对所述器件堆叠两侧的凹槽进行填充形成材料层113，并对该材料层113进行重掺杂，以形成源/漏区。对于PMOS器件，向所述材料层113中掺杂P型杂质，例如硼和铟，对于NMOS器件，向所述材料层113中掺杂N型杂质，例如砷和磷。在外延生长的过程中，由于支撑隔离结构123的存在，所以填充材料基本存在于支撑隔离结构123之外，进而保证空腔112不被填充。如图12a所示，在所述支撑隔离结构123没有直接接触衬底130的区域，由于所述支撑隔离结构123和衬底130之间存在一定的间隙，所以会有少量填充材料从该间隙内进入所述空腔112，但该少量填充材料进入缝隙后堆积形成屏障，致使只有该部分填充材料进入了所述空腔112，而大部分填充材料被隔离在外；如图12b所示，在所述支撑隔离结构123和衬底130相连接的区域，所述填充材料完全被所述支撑隔离结构123阻挡在所述空腔112之外。优选地，对于PMOS器件，所述填充材料为掺杂硼的硅锗（SiGe），可以对PMOS器件沟道区产生压应力，其中，为了最大化PMOS器件沟道区中的应力，在外延生长的过程中，需要将Ge元素的比例保持在5%-75%的范围内，并且在从下至上的方向上使Ge元素的比例先逐步增加然后再逐步降低；对于NMOS器件，所述填充材料为掺杂磷或砷的硅碳（Si:C），可以对NMOS器件沟道区产生压拉力，其中，为了最大化NMOS器件沟道中的应力，在外延生长过程中，需要将C元素的比例保持在0.1%-3%的范围内，并且在从下至上的方向上使C元素的比例先逐步增加然后再逐步降低。
与现有技术相比，本发明所提供的制造方法具有以下优点：
(1)在沟道两侧形成具有渐变应力的源/漏区，该源/漏区中的应力沿高度方向由下至上先逐步增加再逐步降低，从而使器件沟道区中的应力最大化；
(2)由于形成的沟道其厚度较薄，且在沟道和衬底之间形成空腔，所以有利于抑制短沟道效应；此外，由于沟道下方是空腔，所以利于位于沟道两侧的源/漏区中的应力尽可能地作用于沟道，从而有效地提升了应力对沟道载流子迁移率的影响，增强对沟道性能的控制作用，进而可以更好地抑制和控制短沟道效应。
虽然关于示例实施例及其优点已经详细说明，应当理解在不脱离本发明的精神和所附权利要求限定的保护范围的情况下，可以对这些实施例进行各种变化、替换和修改。对于其他例子，本领域的普通技术人员应当容易理解在保持本发明保护范围内的同时，工艺步骤的次序可以变化。
此外，本发明的应用范围不局限于说明书中描述的特定实施例的工艺、机构、制造、物质组成、手段、方法及步骤。从本发明的公开内容，作为本领域的普通技术人员将容易地理解，对于目前已存在或者以后即将开发出的工艺、机构、制造、物质组成、手段、方法或步骤，其中它们执行与本发明描述的对应实施例大体相同的功能或者获得大体相同的结果，依照本发明可以对它们进行应用。因此，本发明所附权利要求旨在将这些工艺、机构、制造、物质组成、手段、方法或步骤包含在其保护范围内。

Claims (17)

1.一种半导体结构的制造方法，该方法包括以下步骤：
a)提供衬底(130)，在该衬底(130)之上形成第一半导体层(110)，在该第一半导体层(110)之上形成第二半导体层(101)，在该第二半导体层(101)之上形成栅堆叠以及围绕该栅堆叠的第一侧墙(240)；
b)去除位于所述栅堆叠两侧的所述第二半导体层(101)，形成器件堆叠；
c)在所述器件堆叠的两侧形成第二侧墙(260)，并去除位于所述器件堆叠两侧的部分所述第一半导体层(110)，保留一定厚度的第一半导体层(110)；
d)在所述器件堆叠的宽度方向上的部分区域中，去除位于所述器件堆叠两侧的所述第一半导体层(110)，以暴露所述衬底(130)；
e)在所述器件堆叠的宽度方向上的所述部分区域中，在第二侧墙(260)以及器件堆叠的两侧边缘下方形成连接衬底的支撑隔离结构(123)；
f)去除剩余的所述第一半导体层(110)，在所述器件堆叠下方形成空腔(112)；
g)去除所述第二侧墙(260)，并在所述器件堆叠的两侧形成源/漏区，其中，该源/漏区中的应力沿高度方向由下至上先逐步增加再逐步降低。
2.根据权利要求1所述的制造方法，其中，通过外延生长的方式形成源/漏区。
3.根据权利要求1或2所述的制造方法，其中：
当器件堆叠为PMOS器件、所述衬底(130)为硅衬底时，所述源/漏区的材料为SiGe，Ge元素的比例在5%-75%的范围内并且沿高度方向由下至上先逐步增加再逐步降低。
4.根据权利要求1或2所述的制造方法，其中：
当器件堆叠为NMOS器件、所述衬底(130)为硅衬底时，所述源/漏区的材料为Si:C，C元素的比例在0.1%-3%的范围内并且沿高度方向由下至上先逐步增加再逐步降低。
5.根据权利要求1或2所述的制造方法，其中：
所述源/漏区的上表面高于所述栅堆叠的底部或者与所述栅堆叠的底部齐平。
6.根据权利要求1或2所述的制造方法，其中所述器件堆叠的宽度方向上的所述部分区域为所述器件堆叠的宽度方向上的两个末端区域。
7.根据权利要求1或2所述的制造方法，其中：
所述第一半导体层(110)的材料不同于所述衬底(130)和所述第二半导体层(101)的材料。
8.根据权利要求1或2所述的制造方法，其中，所述第二半导体层(101)的厚度范围为10nm-30nm。
9.根据权利要求1或2所述的制造方法，其中，所述步骤b)包括：
以所述带有第一侧墙(240)的栅堆叠为掩模、以及以所述第一半导体层(101)为刻蚀停止层，对所述第二半导体层(110)进行刻蚀，在所述栅堆叠下方形成基底区(100)，该基底区(100)与所述栅堆叠以及第一侧墙(240)构成器件堆叠。
10.根据权利要求9所述的制造方法，其中，所述步骤c)包括：
在所述器件堆叠的侧壁上形成停止层(250)、以及在该停止层(250)的侧壁上形成第二侧墙(260)；
以带有所述第二侧墙(260)的器件堆叠为掩模，对位于所述第二侧墙(260)两侧的第一半导体层(110)进行刻蚀，去除部分所述第一半导体层(110)。
11.根据权利要求10所述的制造方法，其中，所述步骤d)包括：
在所述半导体结构上形成光刻掩模(300)，覆盖所述器件堆叠的宽度方向上的部分区域；
以所述光刻掩模(300)和带有所述第二侧墙(260)的器件堆叠为掩模，刻蚀第一半导体层(110)，直至暴露所述衬底(130)；以及
去除所述光刻掩模(300)。
12.根据权利要求11所述的制造方法，其中，所述步骤e)包括：
对位于所述带有第二侧墙(260)的器件堆叠下方的第一半导体层(110)进行回刻蚀，其中，横向刻蚀深度大于所述第二侧墙(260)和停止层(250)的厚度之和；
通过外延生长在所述第一半导体层(110)的上表面和侧壁上形成第三半导体层；以及
利用各向异性的刻蚀方式去除位于所述第一半导体层(110)上表面上的第三半导体层，形成支撑隔离结构(123)。
13.一种半导体结构，包括衬底(130)、栅堆叠、侧墙(240)、基底区(100)、源/漏区以及支撑结构(123)，其中：
所述基底区(100)位于所述衬底(130)上方并通过空腔(112)与所述衬底(100)之间隔离；
所述支撑隔离结构(123)位于所述空腔(112)的两侧，其中，部分所述支撑隔离结构(123)与所述衬底(130)相连接；
所述栅堆叠位于所述基底区(100)之上，所述侧墙(240)环绕所述栅堆叠；以及
所述源/漏区位于所述栅堆叠、基底区(100)和支撑隔离结构(123)的两侧，其中，该源/漏区中的应力沿高度方向由下至上先逐步增加再逐步降低。
14.根据权利要求13所述的半导体结构，其中：
当所述半导体结构为PMOS器件、所述衬底(130)为硅衬底时，所述源/漏区的材料为SiGe，Ge元素的比例在5%-75%的范围内并且沿高度方向由下至上先逐步增加再逐步降低。
15.根据权利要求13所述的半导体结构，其中：
当所述半导体结构为NMOS器件、所述衬底(130)为硅衬底时，所述源/漏区的材料为Si:C，C元素的比例在0.1%-3%的范围内并且沿高度方向由下至上先逐步增加再逐步降低。
16.根据权利要求13至15中任一项所述的半导体结构，其中：
所述源/漏区的上表面高于所述栅堆叠的底部或者与所述栅堆叠的底部齐平。
17.根据权利要求13至15中任一项所述的半导体结构，其中，所述基底区(100)的厚度范围为10nm-30nm。
CN201210385128.5A 2012-10-11 2012-10-11 半导体结构及其制造方法 Active CN103730363B (zh)

Priority Applications (3)

Application Number Priority Date Filing Date Title
CN201210385128.5A CN103730363B (zh) 2012-10-11 2012-10-11 半导体结构及其制造方法
PCT/CN2012/085343 WO2014056277A1 (zh) 2012-10-11 2012-11-27 半导体结构及其制造方法
US14/001,216 US8829576B2 (en) 2012-10-11 2012-11-27 Semiconductor structure and method of manufacturing the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201210385128.5A CN103730363B (zh) 2012-10-11 2012-10-11 半导体结构及其制造方法

Publications (2)

Publication Number Publication Date
CN103730363A true CN103730363A (zh) 2014-04-16
CN103730363B CN103730363B (zh) 2016-08-03

Family

ID=50454385

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201210385128.5A Active CN103730363B (zh) 2012-10-11 2012-10-11 半导体结构及其制造方法

Country Status (3)

Country Link
US (1) US8829576B2 (zh)
CN (1) CN103730363B (zh)
WO (1) WO2014056277A1 (zh)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105489477A (zh) * 2014-09-18 2016-04-13 中国科学院微电子研究所 一种半导体器件及其制造方法
CN105702680A (zh) * 2014-11-26 2016-06-22 中国科学院微电子研究所 一种半导体器件及其制造方法
CN105702618A (zh) * 2014-11-26 2016-06-22 中国科学院微电子研究所 一种半导体器件及其制造方法
CN105990213A (zh) * 2015-01-29 2016-10-05 中国科学院微电子研究所 一种半导体器件及其制造方法

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2013118248A1 (ja) * 2012-02-06 2013-08-15 株式会社日立製作所 発光素子
US9941388B2 (en) * 2014-06-19 2018-04-10 Globalfoundries Inc. Method and structure for protecting gates during epitaxial growth
US10164050B2 (en) 2014-12-24 2018-12-25 Taiwan Semiconductor Manufacturing Co., Ltd. Structure and formation method of semiconductor device structure with gate stack
US20180083098A1 (en) * 2016-09-21 2018-03-22 Qualcomm Incorporated Rf device with reduced substrate coupling
US10756205B1 (en) * 2019-02-13 2020-08-25 International Business Machines Corporation Double gate two-dimensional material transistor
CN116504745B (zh) * 2023-06-25 2023-09-19 合肥晶合集成电路股份有限公司 一种半导体结构及其制作方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20070018205A1 (en) * 2005-07-21 2007-01-25 International Business Machines Corporation STRUCTURE AND METHOD FOR IMPROVED STRESS AND YIELD IN pFETS WITH EMBEDDED SiGe SOURCE/DRAIN REGIONS
CN101170134A (zh) * 2007-11-30 2008-04-30 西安理工大学 全耗尽Air_AlN_SOI MOSFETs器件结构及其制备方法
CN102412202A (zh) * 2011-05-13 2012-04-11 上海华力微电子有限公司 一种具有自对准空洞层的son互补型金属氧化物半导体制备方法

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100353468B1 (en) * 2000-12-26 2002-09-19 Hynix Semiconductor Inc Method for manufacturing semiconductor device
JP2003298047A (ja) * 2002-04-02 2003-10-17 Takehide Shirato 半導体装置及びその製造方法
US7923782B2 (en) * 2004-02-27 2011-04-12 International Business Machines Corporation Hybrid SOI/bulk semiconductor transistors
CN100590839C (zh) * 2005-05-03 2010-02-17 Nxp股份有限公司 制作半导体器件的方法和通过该方法获得的半导体器件
JP4670524B2 (ja) * 2005-07-22 2011-04-13 セイコーエプソン株式会社 半導体装置の製造方法
JP2008053638A (ja) * 2006-08-28 2008-03-06 Nec Corp 半導体素子及びその製造方法
US20090035911A1 (en) * 2007-07-30 2009-02-05 Willy Rachmady Method for forming a semiconductor device having abrupt ultra shallow epi-tip regions
US8106468B2 (en) * 2008-06-20 2012-01-31 Taiwan Semiconductor Manufacturing Company, Ltd. Process for fabricating silicon-on-nothing MOSFETs
US8361847B2 (en) * 2011-01-19 2013-01-29 International Business Machines Corporation Stressed channel FET with source/drain buffers
CN102446960A (zh) * 2011-11-29 2012-05-09 上海华力微电子有限公司 1t-dram单元结构及其制备方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20070018205A1 (en) * 2005-07-21 2007-01-25 International Business Machines Corporation STRUCTURE AND METHOD FOR IMPROVED STRESS AND YIELD IN pFETS WITH EMBEDDED SiGe SOURCE/DRAIN REGIONS
CN101170134A (zh) * 2007-11-30 2008-04-30 西安理工大学 全耗尽Air_AlN_SOI MOSFETs器件结构及其制备方法
CN102412202A (zh) * 2011-05-13 2012-04-11 上海华力微电子有限公司 一种具有自对准空洞层的son互补型金属氧化物半导体制备方法

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105489477A (zh) * 2014-09-18 2016-04-13 中国科学院微电子研究所 一种半导体器件及其制造方法
CN105489477B (zh) * 2014-09-18 2018-09-11 中国科学院微电子研究所 一种半导体器件及其制造方法
CN105702680A (zh) * 2014-11-26 2016-06-22 中国科学院微电子研究所 一种半导体器件及其制造方法
CN105702618A (zh) * 2014-11-26 2016-06-22 中国科学院微电子研究所 一种半导体器件及其制造方法
CN105702680B (zh) * 2014-11-26 2018-08-31 中国科学院微电子研究所 一种半导体器件及其制造方法
CN105702618B (zh) * 2014-11-26 2019-06-04 中国科学院微电子研究所 一种半导体器件及其制造方法
CN105990213A (zh) * 2015-01-29 2016-10-05 中国科学院微电子研究所 一种半导体器件及其制造方法

Also Published As

Publication number Publication date
CN103730363B (zh) 2016-08-03
WO2014056277A1 (zh) 2014-04-17
US8829576B2 (en) 2014-09-09
US20140217421A1 (en) 2014-08-07

Similar Documents

Publication Publication Date Title
CN103730363B (zh) 半导体结构及其制造方法
CN103367440B (zh) 用于FinFET器件的鳍结构
US10312155B2 (en) FinFET device and fabrication method thereof
US8518758B2 (en) ETSOI with reduced extension resistance
CN103794560B (zh) 半导体结构及其制造方法
CN109427582B (zh) 半导体结构及其形成方法
CN103985636A (zh) 调整多阈值电压的FinFET/三栅极沟道掺杂
CN109427779B (zh) 半导体结构及其形成方法
CN103632973A (zh) 半导体器件及其制造方法
US20160079400A1 (en) A junction-modulated tunneling field effect transistor and a fabrication method thereof
US9583622B2 (en) Semiconductor structure and method for manufacturing the same
CN103377946B (zh) 一种半导体结构及其制造方法
CN103779229B (zh) 半导体结构及其制造方法
CN109087861B (zh) 半导体器件及其形成方法
US8067281B1 (en) Method of fabricating complementary metal-oxide-semiconductor (CMOS) Device
CN103247624B (zh) 一种半导体结构及其制造方法
CN103123899A (zh) FinFET器件制造方法
CN104576376A (zh) 一种mosfet结构及其制造方法
CN103779212A (zh) 半导体结构及其制造方法
CN104465377A (zh) Pmos晶体管及其形成方法
CN103165622B (zh) 一种半导体结构及其制造方法
CN102856376B (zh) 一种半导体结构及其制造方法
CN110957219B (zh) 半导体器件及其形成方法
CN102856375B (zh) 一种半导体结构及其制造方法
CN105633151A (zh) 一种非对称FinFET结构及其制造方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant