CN103617784A - 一种栅极驱动电路及使用其的显示装置 - Google Patents

Abstract

本发明提出一种栅极驱动电路，其包括多级栅极驱动单元，其中每级栅极驱动单元包括第一至第九开关元件。其中，各级栅极驱动单元接收直流电压、第一至第二时序信号、向上相差一级栅极驱动单元输出的上一级反馈信号及向上相差两级栅极驱动单元输出的上两级反馈信号。本发明还提供一种显示装置。本发明的栅极驱动电路及显示装置中的第三开关元件接收直流电压，减少了第三开关元件的寄生电容的耦合效应对栅极驱动电路的输出的稳定性的影响，且本发明的栅极驱动电路及显示装置利用反馈信号的输出端连接各级栅极驱动单元，降低了各级栅极驱动信号的输出端的负载，提高了驱动能力。

Description

一种栅极驱动电路及使用其的显示装置

技术领域

本发明涉及一种驱动电路，特别涉及一种栅极驱动电路及使用其的显示装置。

背景技术

液晶显示装置（Liquid Crystal Display，LCD）具备轻薄、节能、无辐射等诸多优点，因此已经逐渐取代传统的阴极射线管（CRT）显示器。目前液晶显示器被广泛地应用于高清晰数字电视、台式计算机、个人数字助理（PDA）、笔记本电脑、移动电话、数码相机等电子设备中。

以薄膜晶体管（Thin Film Transistor，TFT）液晶显示装置为例，其包括：液晶显示面板和驱动电路，其中，液晶显示面板包括多条栅极线与多条数据线，且相邻的两条栅极线与相邻的两条数据线交叉形成一个像素单元，每个像素单元至少包括一个薄膜晶体管。而驱动电路包括：栅极驱动电路（gate drive circuit）和源极驱动电路（source drive circuit）。随着生产者对液晶显示装置的低成本化追求以及制造工艺的提高，原本设置于液晶显示面板以外的驱动电路集成芯片被设置于液晶显示面板的玻璃基板上成为了可能，例如，将栅极驱动集成电路设置于阵列基板（Gate IC inArray，GIA）上从而简化液晶显示装置的制造过程，并降低生产成本。

液晶显示面板与驱动电路的基本工作原理为：栅极驱动电路通过与栅极线电性连接的上拉晶体管向栅极线送出栅极驱动信号，依序将每一行的TFT打开，然后由源极驱动电路同时将一整行的像素单元充电到各自所需的电压，以显示不同的灰阶。即首先由第一行的栅极驱动电路通过其上拉晶体管将第一行的薄膜晶体管打开，然后由源极驱动电路对第一行的像素单元进行充电。第一行的像素单元充好电时，栅极驱动电路便将该行薄膜晶体管关闭，然后第二行的栅极驱动电路通过其上拉晶体管将第二行的薄膜晶体管打开，再由源极驱动电路对第二行的像素单元进行充放电。如此依序下去，当充好了最后一行的像素单元，便又重新从第一行开始充电。

其中，栅极驱动电路包括由多个晶体管组成的多级栅极驱动单元，每一级栅极驱动单元利用多个交流信号向多个晶体管施加正电压和负电压，以控制多个晶体管的导通与关闭，从而输出栅极驱动信号，且为了保证栅极驱动电路能够输出足够大的电压，一般采用较大的沟道宽长比的上拉晶体管。但是，由于上拉晶体管的沟道宽长比较大，即其自身的栅极与源极的寄生电容较大，因此，当多个交流信号进行正负电压切换时，晶体管的栅极与源极的寄生电容会产生较大的耦合效应（尤其是在高温下），这样就会导致栅极驱动单元输出的栅极驱动信号不稳定。

此外，现有的栅极驱动电路中每一级栅极驱动单元的栅极驱动信号的输出端均与前级和/或后级的栅极驱动单元相连，以将其输出的栅极驱动信号作为前级和/或后级栅极驱动单元的反馈信号，这样就相当于增加了每一级栅极驱动单元的负载，从而导致每一级栅极驱动单元的驱动能力下降。

因此，有必要提供改进的技术方案以克服现有技术中存在的以上技术问题。

发明内容

本发明要解决的主要技术问题是提供一种栅极驱动电路，其能输出稳定的栅极驱动信号，且能提高驱动能力。

本发明还提供一种使用上述栅极驱动电路的显示装置。

为解决上述技术问题，本发明提供了一种栅极驱动电路，其包括多级栅极驱动单元，其中每级栅极驱动单元用于分别驱动显示面板上的一条对应的栅极线，每级栅极驱动单元包括第一至第九开关元件。所述第一开关元件包括第一通路端、第二通路端和第一控制端，所述第一通路端接收直流电压，所述第一控制端接收向上相差一级栅极驱动单元输出的上一级反馈信号。所述第二开关元件包括第三通路端、第四通路端和第二控制端，所述第三通路端接收第一时序信号，所述第二控制端与所述第一开关元件的第二通路端相连，所述第四通路端用于输出反馈信号。所述第三开关元件包括第五通路端、第六通路端和第三控制端，所述第五通路端接收所述直流电压，所述第三控制端与所述第一开关元件的第二通路端相连，所述第六通路端用于输出栅极驱动信号。所述第四开关元件包括第七通路端、第八通路端和第四控制端，所述第七通路端接收所述直流电压，所述第四控制端接收第二时序信号。所述第五开关元件包括第九通路端、第十通路端及第五控制端，所述第九通路端与所述第四开关元件的第八通路端相连，所述第五控制端接收向上相差两级的栅极驱动单元输出的上两级反馈信号，所述第十通路端接收参考低电压。所述第六开关元件包括第十一通路端、第十二通路端及第六控制端，所述第十一通路端与所述第四开关元件的第八通路端相连，所述第六控制端与所述第一开关元件的第二通路端相连，所述第十二通路端接收所述参考低电压。所述第七开关元件包括第十三通路端，第十四通路端及第七控制端，所述第十三通路端与所述第一开关元件的第二通路端相连，所述第十四通路端接收所述参考低电压，所述第七控制端与所述第四开关元件的第八通路端相连。所述第八开关元件包括第十五通路端、第十六通路端和第八控制端，所述第十五通路端与所述第二开关元件的第四通路端相连，且通过第一电容与所述第一开关元件的第二通路端相连，所述第十六通路端接收所述参考低电压，所述第八控制端与所述第四开关元件的第八通路端相连。所述第九开关元件包括第十七通路端、第十八通路端及第九控制端，所述第十七通路端与所述第三开关元件的第六通路端相连，所述第九控制端与所述第四开关元件的第八通路端相连，所述第十八通路端接收所述参考低电压。

本发明还提供一种显示装置，所述显示装置包括栅极驱动电路，所述栅极驱动电路包括多级栅极驱动单元，其中每级栅极驱动单元用于分别驱动显示面板上的一条对应的栅极线，每级栅极驱动单元包括第一至第九开关元件。所述第一开关元件，包括第一通路端、第二通路端和第一控制端，所述第一通路端接收直流电压，所述第一控制端接收向上相差一级栅极驱动单元输出的上一级反馈信号。所述第二开关元件包括第三通路端、第四通路端和第二控制端，所述第三通路端接收第一时序信号，所述第二控制端与所述第一开关元件的第二通路端相连，所述第四通路端用于输出反馈信号。所述第三开关元件包括第五通路端、第六通路端和第三控制端，所述第五通路端接收所述直流电压，所述第三控制端与所述第一开关元件的第二通路端相连，所述第六通路端用于输出栅极驱动信号。所述第四开关元件包括第七通路端、第八通路端和第四控制端，所述第七通路端接收所述直流电压，所述第四控制端接收第二时序信号。所述第五开关元件，包括第九通路端、第十通路端及第五控制端，所述第九通路端与所述第四开关元件的第八通路端相连，所述第五控制端接收向上相差两级的栅极驱动单元输出的上两级反馈信号，所述第十通路端接收参考低电压。所述第六开关元件，包括第十一通路端、第十二通路端及第六控制端，所述第十一通路端与所述第四开关元件的第八通路端相连，所述第六控制端与所述第一开关元件的第二通路端相连，所述第十二通路端接收所述参考低电压。所述第七开关元件包括第十三通路端，第十四通路端及第七控制端，所述第十三通路端与所述第一开关元件的第二通路端相连，所述第十四通路端接收所述参考低电压，所述第七控制端与所述第四开关元件的第八通路端相连。所述第八开关元件，包括第十五通路端、第十六通路端和第八控制端，所述第十五通路端与所述第二开关元件的第四通路端相连，且通过第一电容与所述第一开关元件的第二通路端相连，所述第十六通路端接收所述参考低电压，所述第八控制端与所述第四开关元件的第八通路端相连。所述第九开关元件，包括第十七通路端、第十八通路端及第九控制端，所述第十七通路端与所述第三开关元件的第六通路端相连，所述第九控制端与所述第四开关元件的第八通路端相连，所述第十八通路端接收所述参考低电压。

本发明的栅极驱动电路及显示装置，将直流电压输入第三开关元件（上拉晶体管），减少了第三开关元件的寄生电容的耦合效应对栅极驱动电路的输出的稳定性的影响，从而使栅极驱动电路能输出稳定的栅极驱动信号，利用反馈信号的输出端连接各级栅极驱动单元，降低了各级栅极驱动信号的输出端的负载，提高了驱动能力。

通过以下参考附图的详细说明，本发明的其它方面和特征变得明显。但是应当知道，附图仅仅为解释的目的设计，而不是作为本发明的范围的限定，这是因为其应当参考附加的权利要求。还应当知道，除非另外指出，不必要依比例绘制附图，它们仅仅力图概念地说明此处描述的结构和流程。

附图说明

图1为本发明的栅极驱动电路中的每一级栅极驱动单元的电路结构示意图。

图2为本发明第一实施例的栅极驱动电路中的每一级栅极驱动单元的时序示意图。

图3为本发明第一实施例的栅极驱动电路中的四级栅极驱动单元的电路结构示意图。

图4为本发明第一实施例的栅极驱动电路中的四级栅极驱动单元的输入信号的时序示意图。

图5为本发明第一实施例的栅极驱动电路中的四级栅极驱动单元的输出信号的模拟结果示意图。

图6为本发明的每一级栅极驱动单元在不同温度下节点Q的电压对比示意图。

图7为本发明的每一级栅极驱动单元在不同温度下栅极驱动信号的输出端的电压对比示意图。

具体实施方式

为使本发明的上述目的、特征和优点能够更加明显易懂，下面结合附图对本发明的具体实施方式做详细的说明。

尽管本发明使用第一、第二、第三等术语来描述不同的元件、信号、端口、组件或部分，但是这些元件、信号、端口、组件或部分并不受这些术语的限制。这些术语仅是用来将一个元件、信号、端口、组件或部分与另一个元件、信号、端口、组件或部分区分开来。在本发明中，一个元件、端口、组件或部分与另一个元件、端口、组件或部分“相连”、“连接”，可以理解为直接电性连接，或者也可以理解为存在中间元件的间接电性连接。除非另有定义，否则本发明所使用的所有术语（包括技术术语和科学术语）具有与本发明所属领域的普通技术人员所通常理解的意思。

本发明的栅极驱动电路（也称为移位寄存器）包括多级栅极驱动单元（也称为移位寄存单元），每一级的栅极驱动单元分别与显示面板上的每一行栅极线对应电性连接，从而将栅极驱动信号Gn_out依序逐次施加到每行栅极线上，栅极驱动单元之间的连接关系将在下文中做详细阐述。

图1为本发明第一实施例的栅极驱动电路中的每一级栅极驱动单元的电路结构示意图。本实施例栅极驱动电路，包括多级如图1所示的栅极驱动单元，栅极驱动单元用于输出栅极驱动信号Gn_out，以分别驱动显示面板上的一条对应的栅极线。每级栅极驱动单元包括第一开关元件M1、第二开关元件M2、第三开关元件M3、第四开关元件M4、第五开关元件M5、第六开关元件M6、第七开关元件M7、第八开关元件M8和第九开关元件M9。

具体地，第一开关元件M1包括第一通路端、第二通路端和第一控制端，第一通路端接收直流电压VDD，第一控制端接收向上相差一级栅极驱动单元输出的上一级反馈信号Gn-1_FB。第二开关元件M2包括第三通路端、第四通路端和第二控制端，第三通路端接收第一时序信号CLKA，第二控制端与第一开关元件M1的第二通路端相连，第四通路端用于输出反馈信号Gn_FB。第三开关元件M3包括第五通路端、第六通路端和第三控制端，第五通路端接收直流电压VDD，第三控制端与第一开关元件M1的第二通路端相连，第六通路端用于输出栅极驱动信号Gn_out。第四开关元件M4包括第七通路端、第八通路端和第四控制端，第七通路端接收直流电压VDD，第四控制端接收第二时序信号CLKB。

第五开关元件M5包括第九通路端、第十通路端及第五控制端，第九通路端与第四开关元件M4的第八通路端相连，第五控制端接收向上相差两级的栅极驱动单元输出的上两级反馈信号Gn-2_FB，第十通路端接收参考低电压VGL。第六开关元件M6包括第十一通路端、第十二通路端及第六控制端，第十一通路端与第四开关元件M4的第八通路端相连，第六控制端与第一开关元件M1的第二通路端相连，第十二通路端接收参考低电压VGL。第七开关元件M7包括第十三通路端，第十四通路端及第七控制端，第十三通路端与第一开关元件M1的第二通路端相连，第十四通路端接收参考低电压VGL，第七控制端与第四开关元件M4的第八通路端相连。

第八开关元件M8包括第十五通路端、第十六通路端和第八控制端，第十五通路端与第二开关元件M2的第四通路端相连，且通过第一电容C1与第一开关元件M1的第二通路端相连，第十六通路端接收参考低电压VGL，第八控制端与第四开关元件M4的第八通路端相连。第九开关元件M9包括第十七通路端、第十八通路端及第九控制端，第十七通路端与第三开关元件M3的第六通路端相连，第九控制端与第四开关元件M4的第八通路端相连，第十八通路端接收参考低电压VGL。

其中，第一电容C1为第二开关元件M2的第四通路端与第二控制端之间的寄生电容。当然本领域的技术人员可以理解的是，也可以在第二开关元件M2的第二控制端与第四通路端之间设置独立存储电容，此时，第一电容C1为第二开关元件M2的第四通路端与第二控制端之间的寄生电容与独立存储电容之和。

在本实施例中，第一开关元件至第九开关元件M1～M9为N型晶体管。第一控制端至第九控制端为栅极。第一开关元件M1的第一通路端、第二开关元件M2的第三通路端、第三开关元件M3的第五通路端、第四开关元件M4的第七通路端、第五开关元件M5的第九通路端、第六开关元件M6的第十一通路端、第七开关元件M7的第十三通路端、第八开关元件M8的第十五通路端、第九开关元件M9的第十七通路端均为漏极。第一开关元件M1的第二通路端、第二开关元件M2的第四通路端、第三开关元件M3的第六通路端、第四开关元件M4的第八通路端、第五开关元件M5的第十通路端、第六开关元件M6的第十二通路端、第七开关元件M7的第十四通路端、第八开关元件M8的第十六通路端、第九开关元件M9的第十八通路端均为源极。

当然，本领域技术人员可以理解的是，第一开关元件至第九开关元件M1～M9也可以采用其他的开关元件而实现，例如P型晶体管。以下以第一开关元件M1至第九开关元件M1～M9为N型晶体管为例来具体地介绍本发明的具体实施方式及其工作原理。

第一实施例

请参见图2，其为第一实施例的栅极驱动单元的时序示意图，如图2所示，第一时序信号CLKA及第二时序信号CLKB的占空比为百分之二十五，且第一时序信号CLKA比第二时序信号CLKB早四分之一个周期，上一级的反馈信号Gn-1_FB比第一时序信号CLKA早四分之一个周期，上两级的反馈信号Gn-2_FB比上一级的反馈信号Gn-1_FB早四分之一个周期。

每一级栅极驱动单元的工作过程分为电荷清零阶段、预充电阶段、上拉阶段、下拉阶段、稳定阶段5个阶段：

电荷清零阶段：向上相差两级的栅极驱动单元输出的上两级反馈信号Gn-2_FB为高电平，第五开关元件M5导通，节点QB处的电压通过导通的第五开关元件M5被拉低到参考低电压VGL。

预充电阶段：向上相差一级的栅极驱动单元输出的上一级反馈信号Gn-1_FB由低电平变为高电平，第一开关元件M1导通，节点Q通过导通的第一开关元件M1被预充电。而且，由于节点Q被预充电，第六开关元件M6及第三开关元件M3均导通，节点QB处的电压通过导通的第六开关元件M6被拉低到参考低电压VGL，本级栅极驱动单元输出端的栅极驱动信号Gn_out通过导通的第三开关元件M3被直流电压VDD预充电。

上拉阶段：第一时序信号CLKA的电平由低变高时，由于在预充电阶段节点Q已经被预充电，因此，第二开关元件M2导通，由于第二开关元件M2的导通，且由于第一电容C1的自举作用，节点Q处的电压被进一步拉高，且节点Q处电压的进一步拉高，使得第二开关元件M2导通地更加充分，从而使得本级栅极驱动单元的反馈信号Gn_FB的输出端通过导通的第二开关元件M2被第一时序信号CLKA拉高。

值得注意的是，在本发明中，可以直接采用第二开关元件M2的第四通路端与第二控制端之间的寄生电容作为第一电容C1,或者为了提升上拉效果，还可以在第二开关元件M2的第二控制端与第四通路端之间设置独立存储电容，其中，该独立存储电容与第二开关元件M2的寄生电容并联并共同作为第一电容C1，即第一电容C1等于第二开关元件M2的寄生电容与独立的存储电容之和。

下拉阶段：第二时序信号CLKB的电平由高变低时，第四开关元件M4导通，节点QB被拉高，因此，第七开关元件至第九开关元件M7～M9均导通。节点Q的电压通过导通的第七开关元件M7被拉低到参考低电压VGL，且本级栅极驱动单元的反馈信号Gn_FB的输出端通过导通的第八开关元件M8被拉低到参考低电压VGL，本级栅极驱动单元的栅极驱动信号Gn_out的输出端通过导通的第九开关元件M9被拉低到参考低电压VGL。

稳定阶段：在下拉阶段时，节点Q的电压通过导通的第七开关元件M7被拉低到参考低电压VGL，且本级栅极驱动单元的反馈信号Gn_FB的输出端通过导通的第八开关元件M8被拉低到参考低电压VGL，本级栅极驱动单元的栅极驱动信号Gn_out的输出端通过导通的第九开关元件M9被拉低到参考低电压VGL，因此，在后续的时间内，即稳定阶段，需要使节点Q、本级栅极驱动单元的反馈信号Gn_FB的输出端、本级栅极驱动单元的栅极驱动信号Gn_out的输出端维持在低电平，从而获得理想的波形。

但是，由于第一时序信号CLKA为时钟信号，其在后续的时间内（即稳定阶段之后）还会不停地产生脉冲，将会对本级栅极驱动单元的反馈信号Gn_FB的输出端及本级栅极驱动单元输出端的栅极驱动信号Gn_out产生影响，为了消除这些影响，本发明实施例利用开关元件M7～M9来进行改善。

具体地，在后续的时间内，当第一时序信号CLKA由低变高时，由于第一电容C1的自举作用，节点Q会被第一电容C1耦合而产生噪声，但当第二时序信号CLKB的电平由低变高时，第四开关元件M4导通，节点QB通过导通的第四开关元件M4被充电，因此，第七开关元件至第九开关元件M7～M9均导通。节点Q的电压通过导通的第七开关元件M7维持在参考低电压VGL，且本级栅极驱动单元的反馈信号Gn_FB的输出端通过导通的第八开关元件M8维持在参考低电压VGL，本级栅极驱动单元的栅极驱动信号Gn_out的输出端通过导通的第九开关元件M9维持在参考低电压VGL。

因此，尽管受第一时序信号CLKA高电平的影响，节点Q及本级栅极驱动单元的反馈信号Gn_FB的输出端会被拉升，但是，由于开关元件M7-M9的作用，其可以使节点Q、本级栅极驱动单元的反馈信号Gn_FB的输出端及本级栅极驱动单元的栅极驱动信号Gn_out的输出端的电压均能够维持在低电平。

通过对本实施例时序控制的描述可以看到，本实施例的栅极驱动单元的将直流电压VDD输入第三开关元件M3，减少了第三开关元件M3的第六通路端与第三控制端之间的寄生电容的耦合效应对栅极驱动单元的输出的稳定性的影响，从而使栅极驱动单元能输出稳定的栅极驱动信号Gn_out，且本发明的栅极驱动单元的反馈信号Gn_FB的输出端与栅极驱动信号Gn_out的输出端分开，从而使得栅极驱动单元的反馈信号Gn_FB的输出端与下级栅极驱动单元相连，而栅极驱动信号Gn_out的输出端仅仅与对应的栅极线相连，降低了各级栅极驱动信号Gn_out的输出端的负载，从而各级栅极驱动单元提高了驱动能力。

本实施例栅极驱动单元接收向上相差一级的栅极驱动单元所输出的上一级反馈信号Gn-1_FB、以及向上相差两级的栅极驱动单元输出的上两级反馈信号Gn-2_FB。即假设本实施例栅极驱动单元是第n级栅极驱动单元，其中，n≥3，其输出的反馈信号为Gn_FB，则向上相差一级的栅极驱动单元所输出的上一级栅极驱动信号为Gn-1_FB，以及向上相差两级的栅极驱动单元所输出的上两级栅极驱动信号为Gn-2_FB。

值得注意的是，在这种连接方式下，由于第一级栅极驱动单元没有向上相差一级的栅极驱动单元，第一级及第二级栅极驱动单元没有向上相差两级的栅极驱动单元，所以第一级栅极驱动单元的上一级栅极驱动信号Gn-1_FB，第一级及第二级栅极驱动单元向上相差两级的栅极驱动单元Gn-2_FB均要由外部信号电路提供。

以四级栅极驱动单元为例，如图3所示，其介绍了第一级、第二级、第三级及第四级四级栅极驱动单元的驱动原理，其中，图3所示的每一级栅极驱动单元包括M端口和N端口。对于如图1所示的栅极驱动单元，其输出的栅极驱动信号为Gn_out，其M端口是用来接收向上相差两级的栅极驱动单元输出的上两级反馈信号Gn-2_FB，N端口是用来接收上一级反馈信号Gn-1_FB。而如图3所示，第一级栅极驱动单元没有向上相差一级的栅极驱动单元和向上相差两级的栅极驱动单元，因此第一级栅极驱动单元的M端口接收第一外部信号源STV1提供的信号，N端口接收第二外部信号源STV2提供的信号。第二级栅极驱动单元没有向上相差两级的栅极驱动单元，第二级栅极驱动单元的N端口接收第二外部信号源STV2提供的信号。

其中，第一级至第四级栅极驱动单元均接收直流电压VDD及参考低电压VGL，且第一级栅极驱动单元接收时序产生电路输出的第一时序信号CLKA及第二时序信号CLKB，第二级栅极驱动单元接收时序产生电路输出的第二时序信号CLKB及第三时序信号CLKC，第三级栅极驱动单元接收时序产生电路输出的第三时序信号CLKC及第四时序信号CLKD，第四级栅极驱动单元接收第四时序信号CLKD及第一时序信号CLKA。

图4为如图3所示的四级栅极驱动单元的时序示意图，如图4所示，VDD为直流电压信号。第一时序信号CLKA、第二时序信号CLKB、第三时序信号CLKC及第四时序信号CLKD依次延时四分之一周期，且其占空比均为百分之二十五。

图5为本发明第一实施例的栅极驱动电路中的四级栅极驱动单元的输出信号的模拟结果示意图。如图5所示，第一级栅极驱动单元输出的栅极驱动信号Gn_out与第二级栅极驱动单元输出的下一级栅极驱动信号Gn+1_out、第二级栅极驱动单元输出的下一级栅极驱动信号Gn+1_out与第三级栅极驱动单元输出的下两级栅极驱动信号Gn+2_out、第三级栅极驱动单元输出的下两级栅极驱动信号Gn+2_out与第四级栅极驱动单元输出的下三级栅极驱动信号Gn+3_out均重叠二分之一，从而能对各级栅极驱动单元实现预充电，以改善像素充电能力不足的问题。

图6为本发明的每一级栅极驱动单元在不同温度下上节点Q的电压对比示意图。如图6所示，本发明的栅极驱动单元，在27摄氏度（℃）时，节点Q处的电压变化量△VQ=1.47伏特（V），在80℃时，节点Q处的电压变化量△VQ=1.64V。由以上结果可以看出，本发明的每一级栅极驱动单元中节Q处在不同温度下被电容C1耦合的程度均很小，从而对栅极驱动单元的输出端的影响小，也就是说本发明的栅极驱动电路在不同的温度下稳定性均较好。

图7为本发明的每一级栅极驱动单元在不同温度下栅极驱动信号Gn_out的输出端的电压对比示意图。如图7所示，本发明的栅极驱动单元，在27℃时，栅极驱动信号Gn_out的电压变化量△VGn=0.05V，在80℃时，栅极驱动信号Gn_out的电压变化量VGn=0.06V。由以上结果可以看出，本发明的每一级栅极驱动单元输出的栅极驱动信号Gn_out在不同温度下均能保持稳定。

综上所述，本发明的栅极驱动电路第三开关元件M3（上拉晶体管）的第五通路端接收直流电压VDD，减少了第三开关元件M3的第六通路端与第三控制端之间的寄生电容的耦合效应对栅极驱动单元的输出的稳定性的影响，从而使栅极驱动单元能输出稳定的栅极驱动信号Gn_out，且各级栅极驱动单元输出的栅极驱动信号Gn_out前后交叠二分之一，提高了充电能力。此外，本发明的栅极驱动电路中的反馈信号Gn_FB的输出端与栅极驱动信号Gn_out的输出端分开，从而使得栅极驱动单元的反馈信号Gn_FB的输出端与下级栅极驱动单元相连，而栅极驱动信号Gn_out的输出端仅仅与对应的栅极线相连，降低了各级栅极驱动信号Gn_out的输出端的负载，从而提高了驱动能力。

本文中应用了具体个例对本发明的栅极驱动电路及实施方式进行了阐述，以上实施方式的说明只是用于帮助理解本发明的方法及其核心思想；同时，对于本领域的一般技术人员，依据本发明的思想，在具体实施方式及应用范围上均会有改变之处，综上，本说明书内容不应理解为对本发明的限制，本发明的保护范围应以所附的权利要求为准。

Claims (9)

1.一种栅极驱动电路，包括多级栅极驱动单元，每级栅极驱动单元用于分别驱动显示面板上的一条对应的栅极线，其特征在于，所述每级栅极驱动单元包括：

第一开关元件，包括第一通路端、第二通路端和第一控制端，所述第一通路端接收直流电压，所述第一控制端接收向上相差一级栅极驱动单元输出的上一级反馈信号；

第二开关元件，包括第三通路端、第四通路端和第二控制端，所述第三通路端接收第一时序信号，所述第二控制端与所述第一开关元件的第二通路端相连，所述第四通路端用于输出反馈信号；

第三开关元件，包括第五通路端、第六通路端和第三控制端，所述第五通路端接收所述直流电压，所述第三控制端与所述第一开关元件的第二通路端相连，所述第六通路端用于输出栅极驱动信号；

第四开关元件，包括第七通路端、第八通路端和第四控制端，所述第七通路端接收所述直流电压，所述第四控制端接收第二时序信号；

第五开关元件，包括第九通路端、第十通路端及第五控制端，所述第九通路端与所述第四开关元件的第八通路端相连，所述第五控制端接收向上相差两级的栅极驱动单元输出的上两级反馈信号，所述第十通路端接收参考低电压；

第六开关元件，包括第十一通路端、第十二通路端及第六控制端，所述第十一通路端与所述第四开关元件的第八通路端相连，所述第六控制端与所述第一开关元件的第二通路端相连，所述第十二通路端接收所述参考低电压；

第七开关元件，包括第十三通路端，第十四通路端及第七控制端，所述第十三通路端与所述第一开关元件的第二通路端相连，所述第十四通路端接收所述参考低电压，所述第七控制端与所述第四开关元件的第八通路端相连；

第八开关元件，包括第十五通路端、第十六通路端和第八控制端，所述第十五通路端与所述第二开关元件的第四通路端相连，且通过第一电容与所述第一开关元件的第二通路端相连，所述第十六通路端接收所述参考低电压，所述第八控制端与所述第四开关元件的第八通路端相连；及

第九开关元件，包括第十七通路端、第十八通路端及第九控制端，所述第十七通路端与所述第三开关元件的第六通路端相连，所述第九控制端与所述第四开关元件的第八通路端相连，所述第十八通路端接收所述参考低电压。

2.如权利要求1所述的栅极驱动电路，其特征在于，所述第一电容为所述第二开关元件的第四通路端与第二控制端之间的寄生电容。

3.如权利要求1所述的栅极驱动电路，其特征在于，所述第二开关元件的第二控制端与第四通路端之间设置有独立存储电容，所述第一电容为所述第二开关元件的第四通路端与第二控制端之间的寄生电容与所述独立存储电容之和。

4.如权利要求1所述的栅极驱动电路，其特征在于，所述第一开关元件至第九开关元件为N型晶体管。

5.如权利要求4所述的栅极驱动电路，其特征在于，所述第一控制端至所述第九控制端为栅极，所述第一开关元件的所述第一通路端、所述第二开关元件的第三通路端、所述第三开关元件的第五通路端、所述第四开关元件的第七通路端、所述第五开关元件的第九通路端、所述第六开关元件的第十一通路端、所述第七开关元件的第十三通路端、所述第八开关元件的第十五通路端、所述第九开关元件的第十七通路端均为漏极，且所述第一开关元件的第二通路端、所述第二开关元件的第四通路端、所述第三开关元件的第六通路端、所述第四开关元件的第八通路端、所述第五开关元件的第十通路端、所述第六开关元件的第十二通路端、所述第七开关元件的第十四通路端、所述第八开关元件的第十六通路端、所述第九开关元件的第十八通路端均为源极。

6.如权利要求1所述的栅极驱动电路，其特征在于，所述第一时序信号或所述第二时序信号的占空比为百分之二十五。

7.如权利要求6所述的栅极驱动电路，其特征在于，所述第一时序信号比所述第二时序信号早四分之一个周期。

8.如权利要求1所述的栅极驱动电路，其特征在于，所述第一开关元件至第九开关元件为P型晶体管。

9.一种显示装置，其特征在于，包括如权利要求1～8任意一项的栅极驱动电路。

Images