CN103597588A - 氮化物半导体装置 - Google Patents

氮化物半导体装置 Download PDF

Info

Publication number
CN103597588A
CN103597588A CN201280025683.5A CN201280025683A CN103597588A CN 103597588 A CN103597588 A CN 103597588A CN 201280025683 A CN201280025683 A CN 201280025683A CN 103597588 A CN103597588 A CN 103597588A
Authority
CN
China
Prior art keywords
electrode
wiring
mentioned
nitride semiconductor
gathers
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201280025683.5A
Other languages
English (en)
Other versions
CN103597588B (zh
Inventor
海原一裕
按田义治
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Intellectual Property Management Co Ltd
Original Assignee
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Industrial Co Ltd filed Critical Matsushita Electric Industrial Co Ltd
Publication of CN103597588A publication Critical patent/CN103597588A/zh
Application granted granted Critical
Publication of CN103597588B publication Critical patent/CN103597588B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/528—Geometry or layout of the interconnection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/482—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of lead-in layers inseparably applied to the semiconductor body
    • H01L23/4824—Pads with extended contours, e.g. grid structure, branch structure, finger structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/5226—Via connections in a multilevel interconnection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41725—Source or drain electrodes for field effect devices
    • H01L29/41758—Source or drain electrodes for field effect devices for lateral devices with structured layout for source or drain region, i.e. the source or drain region having cellular, interdigitated or ring structure or being curved or angular
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42356—Disposition, e.g. buried gate electrode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/80—Field effect transistors with field effect produced by a PN or other rectifying junction gate, i.e. potential-jump barrier
    • H01L29/812—Field effect transistors with field effect produced by a PN or other rectifying junction gate, i.e. potential-jump barrier with a Schottky gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
    • H01L29/7786—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with direct single heterostructure, i.e. with wide bandgap layer formed on top of active layer, e.g. direct single heterostructure MIS-like HEMT
    • H01L29/7787—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with direct single heterostructure, i.e. with wide bandgap layer formed on top of active layer, e.g. direct single heterostructure MIS-like HEMT with wide bandgap charge-carrier supplying layer, e.g. direct single heterostructure MODFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Geometry (AREA)
  • Junction Field-Effect Transistors (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

一种氮化物半导体装置，具有：第一电极布线层，其在氮化物半导体层上相互平行地形成，并且在长度方向上被各自分割；第一栅极电极，其沿着第一电极布线层形成；第一栅极电极汇总布线，其形成在第一电极布线层被分割的区域，并与第一栅极电极连接；第一电极汇总布线(13a)，其形成在第一栅极电极汇总布线上，并与第一电极布线层连接；以及第一电极上层布线(20a)，其在形成于第一电极汇总布线上的布线上绝缘膜(16)上形成，并介由布线上绝缘膜的开口部而与第一电极汇总布线连接。

Description

氮化物半导体装置
技术领域
本发明涉及一种氮化物半导体装置，特别涉及一种具有在活性区域上形成的电极焊盘的氮化物半导体装置。
背景技术
用通式AlxGa1-x-yInyN(在此，0≤x≤1，0≤y≤1并且0≤x+y≤1)表示的III-V族氮化物半导体，由于具有作为其物理性特征的宽的带隙和直接跃迁型的能带结构，因此，被应用于短波长光学元件中。而且，由于III-V族氮化物半导体具有高破坏电场以及高饱和电子速度的特征，因此，在电子器件等中应用的研究也在进行。
特别是，作为高输出器件以及高频器件，而正在不断开发着使用在半绝缘性基板上按顺序外延生长的氮化铝镓(AlxGa1-xN，在此，0<x≤1)层与氮化镓(GaN)层的界面上生成的二维电子气体(2Dimensional Electron Gas：2DEG)的异质结场效应晶体管(Hetero-junetion Field Effect Transistor：HFET)。在HFET中，不仅从载流子供应层(N型AlGaN肖特基层)提供电子，而且还通过自发极化以及压电极化的极化效果提供电荷。因此，使用III-V族氮化物半导体的HFET的电子密度超过1013cm-2。这与使用砷化铝镓(AlGaAs)以及砷化镓(GaAs)的HFET相比，要大出1位数左右。在例如非专利文献1等中就提出了以下的这种在使用III-V族氮化物半导体的HFET中，能够期待与使用GaAs的HFET相比漏极电流密度更高并且最大漏极电流超过1A／nm的元件。而且，III-V族氮化物半导体具有宽的带隙(例如，在GaN中为3.4eV)，也显示出了高的耐压特性，因此，在使用III-V族氮化物半导体的HFET中，能够将栅极电极与漏极电极之间的耐压设在100V以上。因此，将使用III-V族氮化物半导体的HFET等的电子器件应用到高频元件以及与过去相比更小型而且能够处理更大功率的元件中的研究在不断进行。
由于具有这些特性，III-V族氮化物半导体装置能够将活性区域的大小缩小到硅(Si)半导体装置的三分之一到十分之一左右。但是，以往的III-V族氮化物半导体装置存在用于连接布线的电极焊盘所占的面积大，因而不能充分小型化的这一问题。特别是，在作为流过大电流的功率器件的用途中，由于优选与电极焊盘连接的线径以及带尺寸大，因此，将电极焊盘缩小的程度有限。
因此，例如专利文献1等提出了在活性区域上形成电极焊盘的所谓的焊盘设置在元件上(pad on element)的结构。由于功率器件处理高电压，因此，在使用焊盘设置在元件上的结构的情况下，需要形成厚膜的层间膜，以使在电极焊盘与下层的电极之间不会生成漏电流。
另外，为了获得高效率的器件，必须要降低器件的导通电阻。而且，在作为功率器件的用途中，需要大电流以及高耐压。为了获得这些特性，能够通过增大栅极宽度并且降低导通电阻，从而获得更大的最大电流。
现有技术文献
专利文献
专利文献1：JP特开2008-177527号公报
非专利文献
非专利文献1：安藤佑二、冈本康宏、宫本广信、中山达峰、井上隆、葛原正明著“高耐压AlGaN／GaN异质接合FET的评估”信学技报，ED2002-214，CPM2002-105(202-10)，pp.29-34
发明内容
发明要解决的技术课题
但是，如果将FET的栅极宽度直线地延长，则由于布线电阻引起的导通电阻增大，而不能充分地降低导通电阻。另外，由于源极电位的上升以及栅极电位的降低会导致栅极与源极之间的电压差(ΔVGS)减少，因此，不能通过栅极宽度的增大来获得所期待的最大电流。
鉴于上述问题，本发明的目的在于：能够获得一种降低导通电阻并且每栅极宽度的最大电流高的氮化物半导体装置。
解决课题的技术手段
为了实现上述目的，本发明将氮化物半导体装置设为具有分割成多个的电极以及与它们连接的多个布线层的结构。
具体而言，本发明的氮化物半导体装置具有：基板；氮化物半导体层，其形成在基板上并具有活性区域；第一电极布线层，其以在氮化物半导体层的活性区域上相互平行延伸的方式形成，并且在长度方向上被各自分割；第一栅极电极，其在氮化物半导体层上沿着第一电极布线层形成；第一栅极电极汇总布线，其在氮化物半导体层上的第一电极布线层被分割的区域中，以在与第一栅极电极的长度方向垂直的方向上延伸的方式形成，并与第一栅极电极电连接；第一电极汇总布线，其在第一栅极电极汇总布线上与该第一栅极电极汇总布线相间隔地形成，并与第一电极布线层电连接；布线上绝缘膜，其形成在第一电极布线层以及第一电极汇总布线层上，并具有露出第一电极汇总布线的开口部；以及第一电极上层布线，其形成在布线上绝缘膜上的第一电极汇总布线上，并且介由第一开口部而与第一电极汇总布线电连接。
根据本发明的氮化物半导体装置，第一电极布线层在其长度方向上被分割，并且沿着第一电极布线层形成第一栅极电极，因此，会由多个岛状的单元构成晶体管。此时，由于各单元的布线长度变短，因此，能够降低各单元内的电极的布线电阻。另外，单元大小变得越小，每相同的芯片大小的单元数就变得越多，对并联连接的这些布线的电阻对器件整体的导通电阻的贡献程度就变小，因此，能够降低器件整体的导通电阻。另外，由于各单元的布线长度变短，因此，能够抑制由源极电位的上升以及栅极电位的降低所导致的ΔVGS的减少，并能够防止最大电流的降低。另外，由于汇总了这些所有单元中的多个单元的第一电极汇总布线与第一栅极电极汇总布线在基板的膜厚方向上是并联形成的，因此，能够减少芯片内的汇总布线所占比例，并增大每单位芯片面积的晶体管的栅极宽度。其结果是，能够降低导通电阻。另外，由于在第一电极汇总布线上形成了与该第一电极汇总布线连接的第一电极上层布线，因此即使第一电极汇总布线较细，也能够防止电子迁移(Electron Migration：EM)的发生。
本发明的氮化物半导体装置还具有：第二电极布线层，其在氮化物半导体层的活性区域上的第一电极彼此之间沿着该第一电极形成，并在长度方向被各自分割；第二电极汇总布线，其形成在第一电极布线层以及第二电极布线层被分割并且未形成第一栅极电极汇总布线的区域上，并且与第二电极布线层电连接；以及第二电极上层布线，其形成在布线上绝缘膜上的第二电极汇总布线上，布线上绝缘膜的开口部还露出第二电极汇总布线，优选第二电极汇总布线与第二电极上层布线介由布线上绝缘膜的开口部而电连接。
这样一来，由于第二电极汇总布线形成在第一电极布线层以及第二电极布线层被分割并且未形成第一电极汇总布线的区域，因此，能够向第二电极布线层施加高电压，能够作为功率器件使用。另外，由于在第二电极汇总布线上形成了与其连接的第二电极上层布线，因此，即使第二电极汇总布线较细也能够防止EM的发生。另外，在各单元的第二电极布线层的宽度较细的情况下，尽管难以形成介由第二电极布线层而与布线上绝缘膜连接的第二电极上层布线，但是，能够通过与第二电极汇总布线连接，从而形成与多个单元组电连接的第二电极上层布线。
在本发明的氮化物半导体装置中，布线上绝缘膜的开口部还露出第一电极布线层，第一电极上层布线优选介由布线上绝缘膜的开口部而与第一电极布线层电连接。
这样一来，第一电极上层布线不仅与第一电极汇总布线直接连接，而且还与第一电极布线层直接连接，因此，能够降低各单元中的第一电极布线层的布线电阻。另外，能够增大第一电极上层布线的宽度，降低该层的电阻。
在本发明的氮化物半导体装置中，布线上绝缘膜的开口部还露出第二电极布线层，第二电极上层布线优选介由布线上绝缘膜的开口部而与第二电极布线层电连接。
这样一来，第二电极上层布线不仅与第二电极汇总布线直接连接，而且还与第二电极布线层直接连接，因此，能够降低各单元中的第二电极布线层的布线电阻。另外，能够增大第二上层电极布线的宽度，降低该层的电阻。
在本发明的氮化物半导体装置中，第一电极布线层包括：第一电极，其以在氮化物半导体层上与该氮化物半导体层直接连接的方式形成；以及形成在第一电极上的第一电极布线，在氮化物半导体层上形成电极上绝缘膜，该电极上绝缘膜覆盖第一栅极电极以及第一栅极电极汇总布线，并且具有露出第一电极的开口部，第一电极布线优选介由电极上绝缘膜的开口部而与第一电极电连接。
在这种情况下，第二电极布线层包括：第二电极，其以在氮化物半导体层上与该氮化物半导体层直接连接的方式形成；以及形成在第二电极上的第二电极布线，电极上绝缘膜的开口部也露出第二电极，第二电极布线优选介由电极上绝缘膜的开口部而与第二电极电连接。
在本发明的氮化物半导体装置中，优选第一栅极电极汇总布线的宽度比第一栅极电极的宽度大。
这样一来，由于设置了具有更大宽度的布线，因此，能够防止EM，另外，也能够防止电位的降低。
在本发明的氮化物半导体装置中，优选第一电极汇总布线的宽度比第一电极布线的宽度大。
这样一来，很容易进行介由布线上绝缘膜的第一电极上层布线与其下层的连接，能够防止EM。
在本发明的氮化物半导体装置中，优选第二电极汇总布线的宽度比第二电极布线的宽度大。
这样一来，很容易进行介由布线上绝缘膜的第二电极上层布线与其下层的连接，能够防止EM。
本发明的氮化物半导体装置优选还具有第一电极焊盘以及第二电极焊盘，它们在布线上绝缘膜上分别与第一电极上层布线以及第二电极上层布线一体形成，并位于活性区域上。
这样一来，由于第一电极上层布线、第二电极上层布线、第一电极焊盘以及第二电极焊盘形成在同一层上，因此，能够以少的金属层来降低导通电阻。
本发明的氮化物半导体装置还具有：第二栅极电极，其在氮化物半导体层上沿着第二电极布线层形成；以及第二栅极电极汇总布线，其在氮化物半导体层上的第一电极布线层以及第二电极布线层被分割并且未形成第一栅极电极汇总布线的区域，以在与第二栅极电极的长度方向垂直的方向上延伸的方式形成，并与第二栅极电极电连接。
这样一来，与单栅极结构相同，即使是具有第一栅极电极以及第二栅极电极的双栅极结构，也能够降低导通电阻，获得充分的最大电流。
在这种情况下，优选第二栅极电极汇总布线的宽度比第二栅极电极的宽度大。
这样一来，由于设置了具有更大宽度的布线，因此，能够防止EM，并防止电位的降低。
发明效果
根据本发明的氮化物半导体装置，能够获得一种降低了导通阻抗并且每栅极宽度的最大电流高的氮化物半导体装置。
附图说明
图1是表示本发明的第一实施方式的氮化物半导体装置的俯视图。
图2是表示本发明的第一实施方式的氮化物半导体装置的图1的II-II线的剖视图。
图3(a)～(d)表示本发明的第一实施方式的氮化物半导体装置的各层，图3(a)是表示与栅极电极、源极电极以及漏极电极相同的层以及比它们更靠下面的层的俯视图；图3(b)是表示与源极电极布线以及漏极电极布线相同的层及比它们更靠下面的层的俯视图；图3(c)是表示第二绝缘膜以及比其更靠下面的层的俯视图；图3(d)是表示源极电极上层布线以及漏极电极上层布线以及比它们更靠下面的层的俯视图。
图4是表示本发明的第二实施方式的氮化物半导体装置的俯视图。
图5(a)～图5(d)表示本发明的第二实施方式的氮化物半导体装置的各层，图5(a)是表示与G1电极、G2电极、S1电极以及S2电极相同的层以及比它们更靠下面的层的俯视图；图5(b)是表示与S1电极布线与S2电极布线相同的层以及比它们更靠下面的层的俯视图；图5(c)是表示第二绝缘膜以及比其更靠下面的层的俯视图；图5(d)是表示S1电极上层布线以及S2电极上层布线以及比它们更靠下面的层的俯视图。
具体实施方式
(第一实施方式)
参照图1～图3对本发明的第一实施方式的氮化物半导体装置进行说明。
如图1以及图2所示，第一实施方式的氮化物半导体装置在例如由硅(Si)形成的基板1上按顺序形成缓冲层2以及氮化物半导体层3。氮化物半导体层3由厚度为2.5μm左右的未掺杂氮化镓(GaN)层4和在其上形成的厚度为50nm左右的未掺杂氮化镓铝(AlGaN)层5构成。在未掺杂GaN层4的与未掺杂AlGaN层5的界面区域生成二维电子气体(2DEG)，2DEG发挥沟道区域的功能。
在氮化物半导体层3上，作为第一电极的源极电极7a以及作为第二电极的漏极电极7b彼此相隔并且交替形成。在本实施方式中，为了降低接触电阻，除去未掺杂AlGaN层5以及未掺杂GaN层4的一部分，源极电极7a以及漏极电极7b形成为：它们的下表面位于比未掺杂AlGaN层5与未掺杂GaN层4的界面更靠下。源极电极7a以及漏极电极7b由钛(Ti)或铝(Al)等的金属构成。另外，在源极电极7a与漏极电极7b之间的宽度为大约1μm的区域中，未掺杂AlGaN层5的膜厚变薄，在其上形成掺杂了厚度为200nm左右的镁(Mg)的p型GaN层9。在p型GaN层9上形成例如由钯(Pd)、金(Au)或铂(Pt)等构成的栅极电极8。因此，通过p型GaN层9和未掺杂AlGaN层5而形成PN结。其结果是，即使在向栅极电极8施加的电压为0V的情况下，空乏层也从p型GaN层9朝着基板1一侧和漏极电极7b一侧扩散到未掺杂AlGaN层5以及未掺杂GaN层4。由此，在沟道区域中流动的电流被切断，因此，可能会进行常关动作(normally off)。
本实施方式的氮化物半导体装置是使用氮化物半导体的具有多指结构的场效应晶体管(FET)，如果将一个源极电极7a、漏极电极7b以及栅极电极8分别设为一个单元，则能够看作是多个单元以漏极电极7b为中心交替反转地配置。各单元的源极电极7a之间、漏极电极7b之间以及栅极电极8之间如后面要说明的那样彼此电连接。由此，能够极大地增大氮化物半导体装置的栅极宽度，能够获得能流过大电流的功率器件。另外，在本实施方式中，将氮化物半导体层3中的形成了一组源极电极7a以及漏极电极7b的区域以及沟道区域，即没有被绝缘分离的区域作为活性区域。
如图3(a)所示，源极电极7a以及漏极电极7b是以成为多指型的方式将各电极平行形成，它们在长度方向的同等位置上被分割。另外，该被分割的区域也可以作为非活性区域。栅极电极8沿着源极电极7a形成于源极电极7a与漏极电极7b之间。在氮化物半导体层3上的源极电极7a以及漏极电极7b被分割的区域中，形成与多个栅极电极8连接并向与栅极电极8的长度方向垂直的方向延伸的栅极电极垂直汇总布线10。这样一来，能够缩短栅极电极的布线长度，因此，能够防止栅极漏电流引起的栅极电极的电压降低。其结果是，能够使ΔVGS成为所希望的值，并能防止器件的最大电流的降低。另外，由于被分割成多指型的源极电极7a以及漏极电极7b，因此，能够降低各单元的源极电极7a以及漏极电极7b的布线电阻，从而能够降低由源极电极7a的布线电阻引起的源极电位的上升所产生的ΔVGS。其结果是，能够降低器件的导通电阻，并防止器件的最大电流的降低。
在活性区域的外周部的一部分上形成栅极电极平行汇总布线11，其是与多个栅极电极垂直汇总布线10连接，并将它们捆成一束的布线。栅极电极平行汇总布线11在与栅极电极垂直汇总布线10的长度方向垂直的方向、即与栅极电极8的长度方向平行的方向上延伸。另外，栅极电极平行汇总布线11也可以形成在活性区域的内侧、特别是中央部。另外，栅极电极平行汇总布线11不一定需要形成在与栅极电极8相同的层上，也可以形成为与栅极电极垂直汇总布线10的端部连接，并且与在比栅极电极8更靠上面的层上形成的其他布线层连接。另外，虽然优选在氮化物半导体层3与栅极电极垂直汇总布线10以及栅极电极平行汇总布线11之间形成p型GaN层9，但在栅极电极垂直汇总布线10以及栅极电极平行汇总布线11形成在非活性区域上的情况下，不需要p型GaN层9。另外，栅极电极垂直汇总布线10以及栅极电极平行汇总布线11的宽度优选比栅极电极8的宽度大。
在氮化物半导体层3、源极电极7a、漏极电极7b、栅极电极8、p型GaN层9以及栅极电极垂直汇总布线10上形成由例如膜厚300nm左右的氮化硅(SiN)构成的第一绝缘膜6。第一绝缘膜6具有露出源极电极7a以及漏极电极7b的表面(上表面)的一部分的开口部6a。设置第一绝缘膜6的目的是为了使氮化物半导体层3的表面稳定，并防止水分从后面要提到的层间绝缘膜15渗入到氮化物半导体层3。
在源极电极7a上形成由例如Au构成的源极电极布线12a，其介由第一绝缘膜6的开口部6a与源极电极7a连接，由此，形成了第一电极布线层。源极电极布线12a为了提高与第一绝缘膜6的紧密性而包括作为紧贴层的Ti层。源极电极布线12a的膜厚为5μm左右，其宽度比源极电极7a以及漏极电极7b的宽度大。在此，源极电极7a上的源极电极布线12a以覆盖相邻的两个单元的栅极电极8的方式形成，其端部以超过栅极电极8的端部向漏极电极7b一侧扩展的方式形成，也发挥作为源场板的功能。同样，在漏极电极7b上以介由第一绝缘膜6的开口部6a而与漏极电极7b连接的方式形成漏极电极布线12b，由此，形成第二电极布线层。
如图3(b)所示，在源极电极7a上形成的源极电极布线12a与在第一绝缘膜6上的栅极电极垂直汇总布线10上形成的源极电极汇总布线13a连接。另外，在漏极电极7b上形成的漏极电极布线12b与漏极电极汇总布线13b连接，该漏极电极汇总布线13b形成在第一绝缘膜6上的被分割成源极电极7a以及漏极电极7b的区域、并且没有形成栅极电极垂直汇总布线10的区域上。另外，源极电极汇总布线13a以及漏极电极汇总布线13b的宽度优选分别比源极电极布线12a以及漏极电极布线12b的宽度大。这样一来，能够防止由于电流的集中引起的EM的生成以及布线电阻的增大。另外，当在源极电极汇总布线13a、漏极电极汇总布线13b、源极电极布线12a以及漏极电极12b上形成与它们连接的布线层时，该连接变得容易。具体而言，如后面要详细说明的那样，形成布线层，其介由在源极电极布线12a等上形成的第二绝缘膜16的开口部16a而与源极电极汇总布线13a、漏极电极汇总布线13b、源极电极布线12a以及漏极电极布线12b连接。此时，第二绝缘膜16是厚膜，另外，源极电极布线12a以及漏极电极布线12b的宽度取决于晶体管的单元宽度，不能自由地增大，因此，通常很难将源极电极布线12a以及漏极电极12b与它们上面的布线层连接。因此，如上所述，通过增大源极电极汇总布线13a以及漏极电极汇总布线13b的宽度，至少能够在这些汇总布线上进行连接。不过，还是优选通过也与源极电极布线12a以及漏极电极12b连接来降低器件的布线电阻。
另外，优选源极电极汇总布线13a以及漏极电极汇总布线13b在源极电极7a以及漏极电极7b的长度方向上交替形成。在此，优选在源极电极汇总布线13a与栅极电极垂直汇总布线10之间不形成第一绝缘膜6的开口部6a，使它们被充分绝缘，并且，优选第一绝缘膜6具有该绝缘所需要的膜厚。
在第一绝缘膜206、源极电极布线12a、漏极电极布线12b、源极电极汇总布线13a以及漏极电极汇总布线13b上形成例如膜厚为400nm左右的由SiN构成的保护膜14。在保护膜14上形成例如膜厚为10μm左右的由聚对苯撑苯并二恶唑(PBO)等构成的层间绝缘膜15。在此，将保护膜14以及层间绝缘膜15一并称为第二绝缘膜16。与第一绝缘膜6相同，保护膜14是对氮化物半导体层3的耐湿膜，发挥源极电极布线12a以及漏极电极布线12b与层间绝缘膜15的紧贴层的功能。
第二绝缘膜16具有露出源极电极布线12a以及漏极电极布线12b的一部分的开口部16a。具体而言，如图3(c)所示，开口部16a(图3(c)的斜线部)露出源极电极布线12a以及漏极电极布线12b的一部分，并还露出源极电极汇总布线13a以及漏极电极汇总布线13b。在此，虽然开口部16a也可以只露出源极电极汇总布线13a以及漏极电极汇总布线13b，但通过将源极电极布线12a以及漏极电极布线12b的一部分也露出，并在它们的上层形成与它们连接的布线层，从而能进一步降低源极电极布线以及漏极电极布线的布线电阻。另外，源极电极布线12a以及漏极电极布线12b被露出的部分的长度优选是各布线的长度方向的长度的二分之一以下。不过，之后形成的电极焊盘的正下方的源极电极布线12a以及漏极电极布线12b被露出的部分的长度也可以不成为各布线的长度的二分之一以下。具体而言，在电极焊盘的大小比各单元的大小充分大的情况下，优选在源极电极焊盘21a的下面不形成露出漏极电极布线12b的开口部16a，而形成将整个源极电极布线12a露出的开口部16a。另外，优选在漏极电极焊盘21b的下面不形成露出源极电极布线12a的开口部16a，而形成将整个漏极电极布线12b露出的开口部16a。
在第二绝缘膜16上形成介由开口部16a而与源极电极布线12a以及源极电极汇总布线13a选择性连接的源极电极上层布线20a。同样，如图3(d)所示，在第二绝缘膜16上形成介由开口部16a而与漏极电极布线12b以及漏极电极汇总布线13b选择性连接的漏极电极上层布线20b。另外，源极电极上层布线20a沿着源极电极汇总布线13a形成，漏极电极上层布线20b沿着漏极电极汇总布线13b形成。源极电极上层布线20a以及漏极电极上层布线20b通过将由例如钛(Ti)等形成的下层紧贴层17、由铜(Cu)等形成的导电层18以及由镍(Ni)等形成的上层金属层19按顺序层叠而构成。下层紧贴层17的膜厚为100nm左右，导电层18的膜厚为5μm左右，上层金属层19的膜厚为1μm左右。
在第二绝缘膜16上形成与源极电极上层布线20a以及漏极电极上层布线20b分别一体形成的源极电极焊盘21a以及漏极电极焊盘21b。即，源极电极焊盘21a以及漏极电极焊盘21b由与源极电极上层布线20a以及漏极电极上层布线20b相同的材料形成。另外，源极电极焊盘21a以及漏极电极焊盘21b位于活性区域上。源极电极焊盘21a介由第二绝缘膜16的开口部16a而与源极电极汇总布线13a以及源极电极布线12a的一部分连接。同样，漏极电极焊盘21b介由第二绝缘膜16的开口部16a而与漏极电极汇总布线13b以及漏极电极布线12b的一部分连接。另外，在第二绝缘膜16上形成介由其开口部16a而与栅极电极平行汇总布线11连接的栅极电极焊盘22。
在基板1的与形成了氮化物半导体层3的面相反一侧的面(背面)上，形成由例如Au以及锡(Sn)等构成的背面电极23，从外部也能够向基板1施加电位。
在源极电极上层布线20a以及比漏极电极上层布线20b更靠下的层上形成的布线的宽度取决于晶体管的单元的宽度，不能够自由地变大，因此，不能充分降低布线电阻。但是，通过在它们的上层形成不取决于单元的宽度的源极电极上层布线20a以及漏极电极上层布线20b，能够大幅度降低器件的布线电阻。另外，通过在同一层形成源极电极上层布线20a以及漏极电极上层布线20b与源极电极焊盘21a以及漏极电极焊盘21b，能够以较少的布线层获得低导通电阻与充分的最大电流。而且，通过在活性区域上形成各电极焊盘，能够降低器件的芯片面积。
根据本发明的第一实施方式的氮化物半导体装置，能够获得导通电阻降低、每栅极宽度的最大电流高的氮化物半导体装置。
(第二实施方式)
以下，参照图4以及图5对本发明的第二实施方式的氮化物半导体装置进行说明。在本实施方式中，对与第一实施方式相同的部件标注相同的符号，并省略其说明，而只对不同部分进行说明。
本发明的第二实施方式的氮化物半导体装置是具有第一栅极电极G1电极38a以及第二栅极电极G2电极38b这两个作为栅极电极的双栅极型氮化物半导体装置。如图4以及图5所示，在活性区域上形成分别与G1电极38a以及G2电极38b电连接的G1电极焊盘52a以及G2电极焊盘52b。同样，在活性区域上形成分别与作为第一电极的S1电极37a以及作为第二电极的S2电极37b电连接的S1电极焊盘51a以及S2电极焊盘51b。
具体而言，如图5(a)所示，在氮化物半导体层3上形成多指状的S1电极37a以及S2电极37b，它们分别被在长度方向的同等位置上分割。该被分割的区域也可以作为非活性区域。另外，G1电极38a以及G2电极38b分别沿着S1电极37a以及S2电极37b而形成。在S1电极37a以及S2电极37b被分割的区域分别交替形成G1电极垂直汇总布线40a以及G2电极垂直汇总布线40b。G1电极垂直汇总布线40a以及G2电极垂直汇总布线40b分别与G1电极38a以及G2电极38b连接，并在与G1电极38a以及G2电极38b的长度方向垂直的方向上延伸。由此，能够缩短各栅极电极的布线长度，并能够防止由于栅极漏电流的缘故而导致的栅极电极的电压降低。其结果是，能够将ΔVGS设为所希望的值，并能够防止器件的最大电流的降低。另外，由于S1电极37a以及S2电极37b被分割，能够降低各单元的S1电极37a以及S2电极37b的布线电阻，因此，能够降低由于各电极的布线电阻引起的电压的上升所产生的ΔVGS。其结果是，能够降低由S1电极37a以及S2电极37b的布线电阻所产生的器件的导通电阻，并能够防止器件的最大电流的降低。
在活性区域的外周部的一部分上，形成与多个G1电极垂直汇总布线40a以及G2电极垂直汇总布线40b分别连接，并将它们结成一束的作为布线的G1电极平行汇总布线41a以及G2电极平行汇总布线41b。这些布线在与G1电极38a以及G2电极38b的长度方向平行的方向上延伸。G1电极平行汇总布线41a以及G2电极平行汇总布线41b也可以形成在活性区域的内侧、特别是中央部。不过，优选G1电极平行汇总布线41a形成在S1电极焊盘51a之下或其附近；G2电极平行汇总布线41b形成在S2电极焊盘51b之下或其附近。另外，它们不一定需要与G1电极38a以及G2电极38b形成在同一层，也可以形成为与连接于G1电极垂直汇总布线40a以及G2电极垂直汇总布线40b的各自的端部的G1电极38a以及比G2电极38b更靠上层的其他布线层连接。另外，与第一实施方式相同，在将G1电极垂直汇总布线40a、G2电极垂直汇总布线40b、G1电极平行汇总布线41a以及G2电极平行汇总布线41b形成在非活性区域上的情况下，在它们的下层不一定需要形成p型GaN层。另外，优选G1电极垂直汇总布线40a以及G1电极平行汇总布线41a的宽度比G1电极38a的宽度大；G2电极垂直汇总布线40b以及G2电极平行汇总布线41b的宽度比G2电极38b的宽度大。
如图5(b)所示，在上述各电极以及布线上形成第一绝缘膜6，第一绝缘膜6具有露出S1电极37a以及S2电极37b的一部分的开口部6a。在第一绝缘膜6上的S1电极37a以及S2电极37b的各自上形成S1电极布线42a以及S2电极布线42b。S1电极布线42a以及S2电极布线42b分别介由开口部6a而与S1电极37a以及S2电极37b连接，由此就形成了第一电极布线层以及第二电极布线层。在第一绝缘膜6上的G1电极垂直汇总布线40a以及G2电极垂直汇总布线40b上分别形成S1电极汇总布线43a以及S2电极汇总布线43b。S1电极汇总布线43a与S1电极布线42a连接；S2电极汇总布线43b与S2电极布线42b连接。另外，优选S1电极汇总布线43a以及S2电极汇总布线43b的宽度分别比S1电极布线42a以及S2电极布线42b的宽度大。这样一来，能够防止电流的集中产生EM，并能够防止布线电阻的增大。另外，当在S1电极汇总布线43a、S2电极汇总布线43b、S1电极布线42a以及S2电极布线42b上形成与它们连接的布线层时，该连接变得容易。具体而言，如后面要详细说明的那样，形成布线层，其介由在S1电极布线42a等上形成的第二绝缘膜16的开口部16a而与S1电极汇总布线43a、S2电极汇总布线43b、S1电极布线42a以及S2电极布线42b连接。此时，第二绝缘膜16是厚膜，另外，S1电极布线42a以及S2电极布线42b的宽度取决于晶体管的单元宽度，不能够自由地变大，因此，S1电极布线42a以及S2电极布线42b与它们之上的布线层的连接常常很困难。因此，如上所述，通过增大S1电极汇总布线43a以及S2电极汇总布线43b的宽度，至少能够在这些汇总布线上进行连接。不过，还是优选也与S1电极布线42a以及S2电极布线42b连接来降低器件的布线电阻。
优选S1电极汇总布线43a以及S2电极汇总布线43b在S1电极37a以及S2电极37b的长度方向上交替形成。在此，优选在S1电极汇总布线43a与G1电极垂直汇总布线40a之间、以及在S2电极汇总布线43b与G2电极垂直汇总布线40b之间不形成第一绝缘膜6的开口部6a，而各自被充分地绝缘，并且，第一绝缘膜6优选具有该绝缘所需要的膜厚。
如图5(c)所示，在S1电极布线42a、S2电极布线42b、S1电极汇总布线43a以及S2电极汇总布线43b上形成第二绝缘膜16。第二绝缘膜16具有露出S1电极布线42a、S2电极布线42b、S1电极汇总布线43a以及S2电极汇总布线43b的一部分的开口部16a(图5(c)的斜线部)。虽然开口部16a可以只露出S1电极汇总布线43a以及S2电极汇总布线43b，但通过将S1电极布线42a以及S2电极布线42b的一部分也露出，并在它们的上层形成与它们连接的布线层，能够进一步降低S1电极布线42a以及S2电极布线42b的布线电阻。露出S1电极布线42a以及S2电极布线42b的开口部16a的长度优选是S1电极布线38a以及S2电极布线38b的长度方向的长度的二分之一以下。不过，在S1电极焊盘51a以及S2电极焊盘51b的正下方，露出S1电极布线42a以及S2电极布线42b的开口部16a的长度也可以不成为S1电极布线38a以及S2电极布线38b的长度方向的长度的二分之一以下。具体而言，在各电极焊盘的大小比各单元的大小充分大的情况下，优选在S1电极焊盘51a的下面不形成露出S2电极布线37b的开口部16a，而形成将S1电极布线37a全部露出的开口部16a。另外，优选在S2电极焊盘51b的下面不形成露出S1电极布线37a的开口部16a，而形成将S2电极布线37b全部露出的开口部16a。
如图5(d)所示，在第二绝缘膜16上的S1电极汇总布线43a以及S2电极汇总布线43b上分别形成S1电极上层布线50a以及S2电极上层布线50b。S1电极上层布线50a介由第二绝缘膜16的开口部16a而与S1电极汇总布线43a连接。同样，S2电极上层布线50b介由开口部16a而与S2电极汇总布线43b连接。这些布线具有与第一实施方式的源极电极上层布线等相同的结构，即，具有由例如Ti形成的下层紧贴层、由Cu形成的导电层以及由Ni形成的上层金属层的层叠结构。另外，在第二绝缘体16上形成与S1电极上层布线50a以及S2电极上层布线50b分别一体形成的S1电极焊盘51a以及S2电极焊盘51b。即，S1电极焊盘51a以及S2电极焊盘51b由与S1电极上层布线50a以及S2电极焊盘51b相同的材料构成。另外，S1电极焊盘51a以及S2电极焊盘51b位于活性区域上。另外，G1电极焊盘52a以及G2电极焊盘52b也形成在与S1电极焊盘51a以及S2电极焊盘51b相同的层上。在此，G1电极焊盘52a以及G2电极焊盘52b是以与从例如最接近它们的G1电极垂直汇总布线40a以及G2电极垂直汇总布线40b拉出的布线等分别连接的方式形成的。另外，与第一实施方式相同，在形成于活性区域的外周部的G1电极平行汇总布线41a以及G2电极平行汇总布线41b上，也可以形成与它们分别连接的G1电极焊盘52a以及G2电极焊盘52b。
在比S1电极上层布线50a以及S2电极上层布线50b更靠下的层上形成的布线的宽度取决于晶体管的单元的宽度，不能够自由地增大，因此，不能充分地降低布线电阻。但是，通过在它们的上层形成不取决于单元的宽度的S1电极上层布线50a以及S2电极上层布线50b，能够大幅度地降低器件的布线电阻。另外，通过将S1电极上层布线50a以及S2电极上层布线50b与S1电极焊盘51a以及S2电极焊盘51b形成在同一层，能够以较少的布线层获得低导通电阻和充分大的最大电流。而且，通过在活性区域上形成各电极焊盘，能够降低器件的芯片面积。
根据本发明的第二实施方式的氮化物半导体装置，能够获得导通电阻降低，每栅极宽度的最大电流高，并且具有双栅极结构的氮化物半导体装置。
产业上的可利用性
本发明的氮化物半导体装置在降低导通电阻，能够提高每栅极宽度的最大电流，特别是在具有在活性区域上形成的电极焊盘的氮化物半导体装置等中很有用。
附图标记的说明
1    基板
2    缓冲层
3    氮化物半导体层
4    未掺杂GaN层
5    未掺杂AlGaN层
6    第一绝缘膜(电极上绝缘膜)
6a   (第一绝缘膜的)开口部
7a   源极电极(第一电极)
7b   漏极电极(第二电极)
8    栅极电极
9    p型GaN层
10   栅极电极垂直汇总布线(第一栅极电极汇总布线)
11   栅极电极平行汇总布线
12a  源极电极布线(第一电极布线)
12b  漏极电极布线(第二电极布线)
13a  源极电极汇总布线(第一电极汇总布线)
13b  漏极电极汇总布线(第二电极汇总布线)
14   保护膜
15   层间绝缘膜
16   第二绝缘膜(布线上绝缘膜)
16a  (第二绝缘膜的)开口部
17   下层紧贴层
18   导电层
19   上层金属层
20a  源极电极上层布线(第一电极上层布线)
20b  漏极电极上层布线(第二电极上层布线)
21a  源极电极焊盘(第一电极焊盘)
21b  漏极电极焊盘(第二电极焊盘)
22   栅极电极焊盘
23   背面电极
37a  S1电极(第一电极)
37b  S2电极(第二电极)
38a  G1电极(第一栅极电极)
38b  G2电极(第二栅极电极)
40a  G1电极垂直汇总布线(第一栅极电极汇总布线)
40b  G2电极垂直汇总布线(第二栅极电极汇总布线)
41a  G1电极平行汇总布线
41b  G2电极平行汇总布线
42a  S1电极布线(第一电极布线)
42b  S2电极布线(第二电极布线)
43a  S1电极汇总布线(第一电极汇总布线)
43b  S2电极汇总布线(第二电极汇总布线)
50a  S1电极上层布线(第一电极上层布线)
50b  S2电极上层布线(第二电极上层布线)
51a  S1电极焊盘(第一电极焊盘)
51b  S2电极焊盘(第二电极焊盘)
52a  G1电极焊盘
52b  G2电极焊盘

Claims (12)

1.一种氮化物半导体装置，
具有：基板；
氮化物半导体层，其形成在上述基板上，并具有活性区域；
第一电极布线层，其以在上述氮化物半导体层的上述活性区域上相互平行延伸的方式形成，并且在长度方向上被各自分割；
第一栅极电极，其在上述氮化物半导体层上沿着上述第一电极布线层形成；
第一栅极电极汇总布线，其在上述氮化物半导体层上的上述第一电极布线层被分割的区域，以在与上述第一栅极电极的长度方向垂直的方向上延伸的方式形成，并与上述第一栅极电极电连接；
第一电极汇总布线，其在上述第一栅极电极汇总布线上与该第一栅极电极汇总布线相间隔地形成，并与上述第一电极布线层电连接；
布线上绝缘膜，其形成在上述第一电极布线层以及第一电极汇总布线层上，并具有露出上述第一电极汇总布线的开口部；以及
第一电极上层布线，其形成在上述布线上绝缘膜上的上述第一电极汇总布线上，并且介由上述第一开口部而与上述第一电极汇总布线电连接。
2.根据权利要求1所述的氮化物半导体装置，其中，
还具有：
第二电极布线层，其在上述氮化物半导体层的上述活性区域上的上述第一电极彼此之间沿着该第一电极形成，并在长度方向上被各自分割；
第二电极汇总布线，其形成在上述第一电极布线层以及第二电极布线层被分割并且未形成上述第一栅极电极汇总布线的区域上，并且与上述第二电极布线层电连接；以及
第二电极上层布线，其形成在上述布线上绝缘膜上的上述第二电极汇总布线上，
上述布线上绝缘膜的开口部还露出上述第二电极汇总布线，上述第二电极汇总布线与上述第二电极上层布线介由上述布线上绝缘膜的开口部而电连接。
3.根据权利要求1或2所述的氮化物半导体装置，其中，
上述布线上绝缘膜的开口部还露出上述第一电极布线层，
上述第一电极上层布线介由上述布线上绝缘膜的开口部而与上述第一电极布线层电连接。
4.根据权利要求2或3所述的氮化物半导体装置，其中，
上述布线上绝缘膜的开口部还露出上述第二电极布线层，
上述第二电极上层布线介由上述布线上绝缘膜的开口部而与上述第二电极布线层电连接。
5.根据权利要求1～4中任一项所述的氮化物半导体装置，其中，
上述第一电极布线层包括：
第一电极，其以在上述氮化物半导体层上与该氮化物半导体层直接连接的方式形成；以及
形成在上述第一电极上的第一电极布线，
在上述氮化物半导体层上形成电极上绝缘膜，该电极上绝缘膜覆盖上述第一栅极电极以及第一栅极电极汇总布线，并且具有露出上述第一电极的开口部，
上述第一电极布线介由上述电极上绝缘膜的开口部而与上述第一电极电连接。
6.根据权利要求5所述的氮化物半导体装置，其中，
上述第二电极布线层包括：
第二电极，其以在上述氮化物半导体层上与该氮化物半导体层直接连接的方式形成；以及
形成在上述第二电极上的第二电极布线，
上述电极上绝缘膜的开口部还露出上述第二电极，
上述第二电极布线介由上述电极上绝缘膜的开口部而与上述第二电极电连接。
7.根据权利要求1～6中任一项所述的氮化物半导体装置，其中，
上述第一栅极电极汇总布线的宽度比上述第一栅极电极的宽度大。
8.根据权利要求5～7中任一项所述的氮化物半导体装置，其中，
上述第一电极汇总布线的宽度比上述第一电极布线的宽度大。
9.根据权利要求6～8中任一项所述的氮化物半导体装置，其中，
上述第二电极汇总布线的宽度比上述第二电极布线的宽度大。
10.根据权利要求2～9中任一项所述的氮化物半导体装置，其中，
还具有第一电极焊盘以及第二电极焊盘，
上述第一电极焊盘以及第二电极焊盘，在上述布线上绝缘膜上分别与上述第一电极上层布线以及第二电极上层布线一体形成，并位于上述活性区域上。
11.根据权利要求2～10中任一项所述的氮化物半导体装置，其中，
还具有：
第二栅极电极，其在上述氮化物半导体层上沿着上述第二电极布线层形成；以及
第二栅极电极汇总布线，其在上述氮化物半导体层上的上述第一电极布线层以及第二电极布线层被分割并且未形成上述第一栅极电极汇总布线的区域，以在与上述第二栅极电极的长度方向垂直的方向上延伸的方式形成，并与上述第二栅极电极电连接。
12.根据权利要求11所述的氮化物半导体装置，其中，
上述第二栅极电极汇总布线的宽度比第二栅极电极的宽度大。
CN201280025683.5A 2011-07-12 2012-06-05 氮化物半导体装置 Active CN103597588B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2011154123 2011-07-12
JP2011-154123 2011-07-12
PCT/JP2012/003676 WO2013008382A1 (ja) 2011-07-12 2012-06-05 窒化物半導体装置

Publications (2)

Publication Number Publication Date
CN103597588A true CN103597588A (zh) 2014-02-19
CN103597588B CN103597588B (zh) 2016-10-05

Family

ID=47505693

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201280025683.5A Active CN103597588B (zh) 2011-07-12 2012-06-05 氮化物半导体装置

Country Status (4)

Country Link
US (1) US8866231B2 (zh)
JP (1) JP5919521B2 (zh)
CN (1) CN103597588B (zh)
WO (1) WO2013008382A1 (zh)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6338832B2 (ja) * 2013-07-31 2018-06-06 ルネサスエレクトロニクス株式会社 半導体装置
US9837324B2 (en) 2013-11-12 2017-12-05 Skyworks Solutions, Inc. Devices and methods related to radio-frequency switches having improved on-resistance performance
US11901243B2 (en) * 2013-11-12 2024-02-13 Skyworks Solutions, Inc. Methods related to radio-frequency switching devices having improved voltage handling capability
WO2017200544A1 (en) * 2016-05-19 2017-11-23 Alrawaili Sattam Humood Electronic rotating chapel oratory
JP6812764B2 (ja) * 2016-11-29 2021-01-13 日亜化学工業株式会社 電界効果トランジスタ

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001203219A (ja) * 2000-01-20 2001-07-27 Nec Corp 電界効果トランジスタ
JP3686226B2 (ja) * 1997-09-01 2005-08-24 株式会社ルネサステクノロジ 化合物半導体装置

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO1985002061A1 (en) 1983-10-28 1985-05-09 Hughes Aircraft Company Multi-gate field effect transistor
NO153790C (no) 1983-12-16 1986-05-28 Alf Mortensen Kontrollsystem for avledning/utligning av elektriske potensialer mellom to gjenstander, f.eks. tankanlegg og tankkjoeretoey ved omlasting av brann-/eksplosjonsfarlige fluider.
JPH022179A (ja) 1988-06-13 1990-01-08 Fujitsu Ltd メタル・セミコンダクタ・ｆｅｔ
JPH05251479A (ja) * 1991-11-27 1993-09-28 Nec Corp 高周波用電界効果トランジスタ
JPH0677258A (ja) * 1992-08-26 1994-03-18 Nec Kansai Ltd 電界効果トランジスタ及びその製造方法
JP3379376B2 (ja) * 1997-03-14 2003-02-24 松下電器産業株式会社 電界効果トランジスタおよびそれを用いた電力増幅器
JP2000049169A (ja) 1998-07-28 2000-02-18 Mitsubishi Electric Corp 電界効果トランジスタ
JP2004134434A (ja) * 2002-10-08 2004-04-30 Sanyo Electric Co Ltd スイッチ回路装置および化合物半導体装置の製造方法
US7465997B2 (en) 2004-02-12 2008-12-16 International Rectifier Corporation III-nitride bidirectional switch
US7550781B2 (en) 2004-02-12 2009-06-23 International Rectifier Corporation Integrated III-nitride power devices
JP5300238B2 (ja) 2006-12-19 2013-09-25 パナソニック株式会社 窒化物半導体装置
JP2010080877A (ja) * 2008-09-29 2010-04-08 Oki Electric Ind Co Ltd 半導体装置
JP5608322B2 (ja) 2008-10-21 2014-10-15 パナソニック株式会社 双方向スイッチ
US7915645B2 (en) * 2009-05-28 2011-03-29 International Rectifier Corporation Monolithic vertically integrated composite group III-V and group IV semiconductor device and method for fabricating same
JP5487749B2 (ja) * 2009-06-17 2014-05-07 富士通株式会社 半導体装置及びその製造方法
JP5457292B2 (ja) 2010-07-12 2014-04-02 パナソニック株式会社 窒化物半導体装置

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3686226B2 (ja) * 1997-09-01 2005-08-24 株式会社ルネサステクノロジ 化合物半導体装置
JP2001203219A (ja) * 2000-01-20 2001-07-27 Nec Corp 電界効果トランジスタ

Also Published As

Publication number Publication date
JP5919521B2 (ja) 2016-05-18
WO2013008382A1 (ja) 2013-01-17
US8866231B2 (en) 2014-10-21
US20140124867A1 (en) 2014-05-08
CN103597588B (zh) 2016-10-05
JPWO2013008382A1 (ja) 2015-02-23

Similar Documents

Publication Publication Date Title
JP5300238B2 (ja) 窒化物半導体装置
US8748995B2 (en) Nitride semiconductor device with metal layer formed on active region and coupled with electrode interconnect
US9177915B2 (en) Nitride semiconductor device
CN102893392B (zh) 采用孤岛拓扑结构的高密度氮化镓器件
US8829568B2 (en) Gallium nitride semiconductor device and method for producing the same
US9245845B2 (en) Semiconductor device
CN101299437A (zh) 场效应晶体管
CN102203936A (zh) 半导体器件及其制造方法
CN103597588A (zh) 氮化物半导体装置
US20230163209A1 (en) Water and ion barrier for iii-v semiconductor devices
TWI717745B (zh) 半導體裝置
JP2011142182A (ja) 電界効果トランジスタ
US20240234563A9 (en) Nitride semiconductor element and nitride semiconductor device
WO2023224092A1 (ja) 窒化物半導体装置
US12062651B2 (en) Semiconductor device
TWI795022B (zh) 高電子遷移率電晶體
CN110875395B (zh) 开关元件
US20240128338A1 (en) Switching element and semiconductor device
JP2024131591A (ja) 窒化物半導体装置および窒化物半導体モジュール
CN115985894A (zh) 高电子迁移率晶体管
JP4876418B2 (ja) 半導体装置
KR20160111636A (ko) 서로 분리된 스위칭부 및 전도부를 구비하는 질화물계 트랜지스터

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C41 Transfer of patent application or patent right or utility model
TA01 Transfer of patent application right

Effective date of registration: 20150930

Address after: Japan Osaka

Applicant after: PANASONIC INTELLECTUAL PROPERTY MANAGEMENT Co.,Ltd.

Address before: Osaka Japan

Applicant before: Matsushita Electric Industrial Co.,Ltd.

C14 Grant of patent or utility model
GR01 Patent grant