CN103581581A - 固态成像器件以及制造方法 - Google Patents

固态成像器件以及制造方法 Download PDF

Info

Publication number
CN103581581A
CN103581581A CN201310306078.1A CN201310306078A CN103581581A CN 103581581 A CN103581581 A CN 103581581A CN 201310306078 A CN201310306078 A CN 201310306078A CN 103581581 A CN103581581 A CN 103581581A
Authority
CN
China
Prior art keywords
fet
row
comparator
transistor
inverting input
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201310306078.1A
Other languages
English (en)
Other versions
CN103581581B (zh
Inventor
植野洋介
情野奈津子
高宫健一
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Corp
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp filed Critical Sony Corp
Priority to CN201710947345.1A priority Critical patent/CN107682648A/zh
Priority to CN201710947352.1A priority patent/CN107592476B/zh
Publication of CN103581581A publication Critical patent/CN103581581A/zh
Application granted granted Critical
Publication of CN103581581B publication Critical patent/CN103581581B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/76—Addressed sensors, e.g. MOS or CMOS sensors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14634—Assemblies, i.e. Hybrid structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14609—Pixel-elements with integrated switching, control, storage or amplification elements
    • H01L27/14612—Pixel-elements with integrated switching, control, storage or amplification elements involving a transistor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14636—Interconnect structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14643—Photodiode arrays; MOS imagers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14643—Photodiode arrays; MOS imagers
    • H01L27/14645—Colour imagers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14683—Processes or apparatus peculiar to the manufacture or treatment of these devices or parts thereof
    • H01L27/14689—MOS based technologies
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14683—Processes or apparatus peculiar to the manufacture or treatment of these devices or parts thereof
    • H01L27/1469—Assemblies, i.e. hybrid integration
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N23/00—Cameras or camera modules comprising electronic image sensors; Control thereof
    • H04N23/50—Constructional details
    • H04N23/54—Mounting of pick-up tubes, electronic image sensors, deviation or focusing coils
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/60—Noise processing, e.g. detecting, correcting, reducing or removing noise
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/71—Charge-coupled device [CCD] sensors; Charge-transfer registers specially adapted for CCD sensors
    • H04N25/75—Circuitry for providing, modifying or processing image signals from the pixel array
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/76—Addressed sensors, e.g. MOS or CMOS sensors
    • H04N25/77—Pixel circuitry, e.g. memories, A/D converters, pixel amplifiers, shared circuits or shared components
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/76—Addressed sensors, e.g. MOS or CMOS sensors
    • H04N25/77—Pixel circuitry, e.g. memories, A/D converters, pixel amplifiers, shared circuits or shared components
    • H04N25/772—Pixel circuitry, e.g. memories, A/D converters, pixel amplifiers, shared circuits or shared components comprising A/D, V/T, V/F, I/T or I/F converters

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Electromagnetism (AREA)
  • Signal Processing (AREA)
  • Multimedia (AREA)
  • Manufacturing & Machinery (AREA)
  • Transforming Light Signals Into Electric Signals (AREA)
  • Solid State Image Pick-Up Elements (AREA)
  • Analogue/Digital Conversion (AREA)

Abstract

本发明提供了一种固态成像器件，其包含：包括多个图像传感器的成像单元；以及包括在行方向排列的多个模拟到数字（AD）转换器的AD转换单元，每个AD转换器对由图像传感器输出的电信号执行AD转换。每个AD转换器包括在输入级上具有差分对的比较器，该差分对包括第一晶体管和第二晶体管，该第一晶体管和第二晶体管各自被划分成相等数量的多个分割晶体管，以及构成预定列中的比较器的多个分割晶体管的排列模式和构成与预定列相邻的相邻列中的比较器的多个分割晶体管的排列模式相互不同。

Description

固态成像器件以及制造方法
技术领域
本技术涉及固态成像器件以及制造方法，更具体地，涉及固态成像器件以及例如在诸如包括所谓列并行型AD转换单元的图像传感器的固态成像器件中，没有副作用地改善相邻列中构成AD转换器的比较器之间的串扰特性的制造方法，该列并行型AD转换单元含有在行方向排列的多个AD转换器。
背景技术
捕获图像的固态成像器件的示例包括CCD（电荷耦合器件）图像传感器或CMOS（互补金属氧化物半导体）图像传感器。近年来，由于小型化等的要求，CMOS图像传感器正引人注意。
CMOS图像传感器包括AD转换单元，其AD（模拟到数字）转换由执行光电转换的像素输出的模拟电信号。作为CMOS图像传感器的AD转换单元，根据高速处理等的要求，采用了列并行型AD转换单元（下文也称为列并行AD转换单元），其能够并行地对诸如排列在一个行输出上的所有多个像素的两个或更多像素输出的电信号执行AD转换（日本专利No.4470700）。
例如，通过在行方向并排排列其数目等于像素的列数的多个ADC（AD转换器）配置列并行AD转换单元，每个列中的ADC执行由该列中的像素输出的电信号的AD转换。
构成列并行AD转换单元的ADC的示例包括所谓的参考信号比较型ADC，该参考信号比较型ADC包括比较器和计数器，通过将预定参考信号与电信号相比较对像素输出的电信号执行AD转换。
该参考信号比较型ADC的示例包括单斜率ADC。
在单斜率ADC中，通过将其电平以恒定斜率变化的参考信号（诸如斜坡信号）与像素输出的电信号相比较的比较器、和对参考信号的电平的改变直到参考信号和电信号的电平匹配所需的时间计数的计数器，来AD转换像素输出的电信号（日本专利No.4470700）。
发明内容
多个ADC排列成行的列并行AD转换单元的一个重要性能指标包括串扰特性。在列并行AD转换单元中，构成ADC的比较器之间（任何列中的ADC的比较器与和该列相邻的列中的ADC的比较器之间）的串扰特性（基本上）支配着整个列并行AD转换单元的串扰特性。
使构成ADC的比较器之间的串扰特性劣化的一个因素是耦合相邻列中的ADC的两个比较器、在两个比较器之间形成的寄生电容。
在CMOS图像传感器中，构成ADC的比较器之间的串扰特性并且因此列并行AD转换单元的串扰特性的劣化导致图像质量的退化，诸如颜色混合、光影模糊、或CMOS图像传感器捕获的图像的缺陷像素的影响增大。
进一步，最近，按照减小CMOS图像传感器的像素尺寸的要求，列间距，即，相邻ADC的列之间的距离趋向于进一步减小（更短）。
进一步，在执行将作为包括像素的裸芯片的像素芯片堆叠在上侧和将包括列并行AD转换单元、作为包括除了像素之外的其他电路的裸芯片的电路芯片堆叠在下侧的安装的堆叠型图像传感器中，为了小型化，有必要形成尺寸与像素芯片（基本）相同的电路芯片。
在这种情况下，因为各种电路以及列并行AD转换单元需要在电路芯片中形成，所以列并行AD转换单元的ADC的列间距必须小于像素的列间距。
进一步，当ADC的列间距较小时，相邻列中的ADC的两个比较器之间的距离变得较小。结果，相邻列中的ADC的两个比较器之间的寄生电容增大，并且串扰特性也劣化。
改善列并行AD转换单元的串扰特性的方法的示例包括在相邻列中的ADC之间提供强屏蔽的方法，或通过物理形成构成每个列中的ADC的比较器的晶体管以便在列方向拉长来增加相邻列中的（ADC的）比较器之间的距离的方法。
但是，在提供相邻列中的ADC之间的屏蔽的方法中，出现列并行AD转换单元的面积增加提供的屏蔽那么多的副作用。
进一步，在形成构成比较器的晶体管以便拉长的方法中，因为接口的比例增加，所以相对于地的寄生电容增加。因此，出现噪声特性退化或诸如RTS（随机电报信号）噪声的所谓过程导致噪声的噪声增大的副作用。
本技术就是考虑到这样的情况做出的，旨在没有副作用地改善串扰特性。
按照本技术的实施例，提供了一种固态成像器件，其包括：包括多个图像传感器的成像单元；以及包括在行方向排列的多个AD转换器的模拟到数字（AD）转换单元，每个AD转换器对图像传感器输出的电信号执行AD转换。每个AD转换器包括在输入级上具有差分对的比较器，该差分对包括第一晶体管和第二晶体管，该第一晶体管和第二晶体管各自被划分成相等数量的多个分割晶体管，以及构成预定列中的比较器的多个分割晶体管的排列模式和构成与预定列相邻的相邻列中的比较器的多个分割晶体管的排列模式相互不同。
在如上所述的固态成像器件中，含有在行方向排列的多个AD转换器的AD转换单元包括在输入级上具有差分对的比较器，该差分对包括第一晶体管和第二晶体管，并且该第一晶体管和第二晶体管被划分成相同数量的多个分割晶体管。构成预定列中的比较器的多个分割晶体管的排列模式和构成与预定列相邻的相邻列中的比较器的多个分割晶体管的排列模式相互不同。
按照本技术的实施例，提供了一种制造固态成像器件的方法，该固态成像器件包括：包括多个图像传感器的成像单元、和包括在行方向排列的多个AD转换器的模拟到数字（AD）转换单元，每个AD转换器对图像传感器输出的电信号执行AD转换，该方法包括将在输入级上具有差分对的比较器包括在每个AD转换器中，该差分对包括第一晶体管和第二晶体管；将该第一晶体管和第二晶体管各自划分成相等数量的多个分割晶体管；以及以不同排列模式排列构成预定列中的比较器的多个分割晶体管和构成与预定列相邻的相邻列中的比较器的多个分割晶体管。
在如上所述的制造方法中，以不同排列模式排列构成预定列中的比较器的多个分割晶体管和构成与预定列相邻的相邻列中的比较器的多个分割晶体管。
进一步，该固态成像器件可以是独立器件或可以是构成一个器件的内部块。
按照本技术的实施例，可以改善串扰特性。尤其，在包括含有在行方向排列的多个AD转换器的AD转换单元的固态成像器件中，可以没有副作用地改善相邻列中构成AD转换器的比较器之间的串扰特性。
附图说明
图1是图示已经应用了本技术的数字相机的实施例的配置示例的方块图；
图2是图示图像传感器2的配置示例的方块图；
图3是图示像素11m,n的配置示例的电路图；
图4是图示ADC31n的配置示例的方块图；
图5是图示比较器61n的配置示例的电路图；
图6是图示半导体芯片（成对芯片）上的图像传感器2的安装的图；
图7是图示FET#An和FET#Bn被分别划分成两个FET#A1n和FET#A2n和两个FET#B1n和FET#B2n时比较器61n的差分对的配置示例的电路图；
图8是图示FET#An所划分的FET#A1n和FET#A2n和FET#Bn所划分的FET#B1n和FET#B2n在列区域中的排列的示例的图；
图9是图示产生了寄生电容、彼此相邻的第（n-1）列中的比较器61n-1的差分对和第n列中的比较器61n的差分对的电路图；
图10是图示改善串扰特性的FET#An和FET#Bn的排列的第一示例的图；
图11是图示产生了寄生电容、彼此相邻的第（n-1）列中的比较器61n-1的差分对和第n列中的比较器61n的差分对的电路图；
图12是图示产生了寄生电容、彼此相邻的第（n-1）列中的比较器61n-1的差分对和第n列中的比较器61n的差分对的电路图；
图13是图示改善串扰特性的FET#An和FET#Bn的排列的第二示例的图；
图14是图示产生了寄生电容、彼此相邻的第（n-1）列中的比较器61n-1的差分对和第n列中的比较器61n的差分对的电路图；
图15是图示改善串扰特性的FET#An和FET#Bn的排列的第三示例的图；
图16是图示产生了寄生电容、彼此相邻的第（n-1）列中的比较器61n-1的差分对和第n列中的比较器61n的差分对的电路图；
图17是图示改善串扰特性的FET#An和FET#Bn的排列的第四示例的图；
图18是图示产生了寄生电容、彼此相邻的第（n-1）列中的比较器61n-1的差分对和第n列中的比较器61n的差分对的电路图；
图19是图示图像传感器2被配置成半导体芯片时的配置示例的概况图；以及
图20是图示将半导体芯片制造为图像传感器2的方法的流程图。
具体实施方式
在下文，将参考附图详细描述本公开的优选实施例。注意，在本说明书和附图中，具有基本相同功能和结构的结构元件用相同标号表示，并省略对这些结构元件的重复说明。
[已经应用了本技术的数字相机的实施例]
图1是图示已经应用了本技术的数字相机的一个实施例的配置示例的方块图。
进一步，该数字相机可以捕获静止图像或运动图像。
在图1中，该数字相机包括光学系统1、图像传感器2、存储器3、信号处理单元4、输出单元5、和控制单元6。
例如，光学系统1包括未图示出来的变焦透镜、聚焦透镜、光圈等，使来自外部的光线入射在图像传感器2上。
图像传感器2例如是CMOS图像传感器，接收来自光学系统1的入射光，执行光电转换，并输出与来自光学系统1的入射光相对应的图像数据。
存储器3暂时存储图像传感器2输出的图像数据。
信号处理单元4例如执行像噪声消除或白平衡调整那样的过程作为使用存储在存储器3中的图像数据的信号处理，并将所得图像数据输出到输出单元5。
输出单元5输出来自图像处理单元4的图像数据。
换句话说，输出单元5包括例如包括液晶等的显示器（未图示出来），显示与来自图像处理单元4的图像数据相对应的图像作为所谓的通过图像。
进一步，输出单元5包括例如驱动像半导体存储器、磁盘或光盘那样的记录介质的驱动器（未图示出来），将来自信号处理单元4的图像数据记录在记录介质中。
控制单元6按照用户等的操纵控制构成数字相机的每个方块。
在如上所述构成的数字相机中，图像传感器2接收来自光学系统1的入射光，并按照入射光输出图像数据。
将图像传感器2输出的图像数据供应给存储器3并存储在存储器3中。
信号处理单元4对存储在存储器3中的图像数据执行信号处理，并将图像数据供应给输出单元5。
在输出单元5中，输出来自信号处理单元4的图像数据。
[图像传感器2的配置示例]
图2是图示图1的图像传感器2的配置示例的方块图。
在图2中，图像传感器2包括像素阵列10、像素驱动单元21、列并行AD转换单元22、和输出单元23。
像素阵列10是包括作为执行捕获的图像传感器的M×N（M和N是等于或大于1的整数）个像素111,1，111,2，...，111,N，112,1，112,2，...，112,N，...，11M,1，11M,2，...，11M,N的成像单元。
M×N个像素111,1-11M,N以M行N列的矩阵（点阵）排列在二维平面上。
这里，在本实施例中，列数N为多个，因此，在像素阵列10中在行方向至少排列着多（N）个像素11m,1，11m,2，...，11m,N。
将在行方向（水平方向）延伸的像素控制线41m与像素阵列10中在第m（m=1，2，...，M）行（从顶端算起）的行方向排列的N个像素11m,1-11m,N连接。
进一步，将在列方向（垂直方向）延伸的像素信号线42n与在第n（n=1，2，...，N）列（从左侧算起）的列方向排列的M个像素111,n-11M,n连接。
像素11m,n对入射在像素11m,n上的光线（入射光）执行光电转换。而且，像素11m,n按照经由像素控制线41m来自像素驱动单元21的控制，将与通过电光转换获得的电荷相对应的电压（电信号）输出到垂直信号线42n上。
进一步，像素11m,n例如可以对经由拜耳（Bayer）阵列等的滤色器（未图示出来）入射的预定颜色光线执行光电转换。
像素驱动单元21例如按照控制单元6（图1）等的控制，经由像素控制线41m控制（驱动）与像素控制线41m连接的像素11m,1-11m,N。
列并行AD转换单元22经由垂直信号线421-42N与在一行排列的像素11m,1-11m,N连接。因此，经由垂直信号线42n将像素11m,n输出的电压（电信号）供应给列并行AD转换单元22。
列并行AD转换单元22并行地对经由垂直信号线421-42N从在一行排列的像素11m,1-11m,N供应的电压（电信号）执行AD转换，并将所得数字数据供应给输出单元23作为像素11m,1-11m,N的像素值（像素数据）。
这里，列并行AD转换单元22可以并行地对在一行排列的N个像素11m,1-11m,N的所有电信号执行AD转换，以及可以并行地对N个像素11m,1-11m,N当中数量少于N的多个像素的电信号执行AD转换。
但是，在下文中，为了简化描述，假设列并行AD转换单元22并行地对在一行排列的所有N个像素11m,1-11m,N的电信号执行AD转换。
列并行AD转换单元22包括并行地对在一行排列的所有N个像素11m,1-11m,N的电信号执行AD转换的许多ADC（模拟到数字转换器）311-31N。
进一步，列并行AD转换单元22还包括参考信号输出单元32和时钟脉冲输出单元33。
参考信号输出单元32经由参考信号线32A向ADC311-31N供应（输出），例如，像斜坡信号那样，其电平以恒定斜率从预定初始值变化到预定最终值的参考信号。
时钟脉冲输出单元33经由时钟线33A以预定频率向ADC311-31N供应（输出）时钟脉冲。
ADC31n与垂直信号线41n连接，因此经由垂直信号线41n向ADC31n供应像素11m,n的电信号（像素11m,n输出的电信号）。
ADC31n使用来自参考信号输出单元32的参考信号和来自时钟脉冲输出单元33的时钟脉冲对经由垂直信号线41n从像素11m,n供应的电信号执行CDS（相关双采样）和AD转换。
换句话说，ADC31n通过将来自像素11m,n的电信号与来自参考信号输出单元32的参考信号相比较，和计数改变参考信号的电平直到来自像素11m,n的电信号和参考信号的电平匹配所需的时间，对来自像素11m,n的电信号执行AD转换和CDS。
这里，在ADC31n中，改变参考信号的电平直到来自像素11m,n的电信号和参考信号的电平匹配所需的时间的计数通过计数来自时钟脉冲输出单元33的时钟脉冲来执行。
ADC31n将可以作为AD转换和CDS的结果获得的数字数据供应给输出单元23作为像素11m,n的像素值（像素数据）。
进一步，将像素阵列10的第1行到第M行每一行的N个像素11m,1-11m,N的电信号，例如，从第1行开始依次供应给N个ADC311-31N，并且可以这么说，以行为单位执行电信号的AD转换和CDS。
输出单元23暂时存储来自ADC311-31N的像素11m,1-11m,N的像素数据，并且将该像素数据作为第m行的图像数据输出到外界（在本实施例中，存储器3（图1））。
进一步，虽然这里假设CDS以及AD转换都在ADC31n中执行，但在ADC31n中可以只执行AD转换和可以在输出单元23中执行CDS。
[像素11m,n的配置示例]
图3是图示图2的像素11m,n的配置示例的电路图。
在图3中，像素11m,n包括PD（光电二极管）51和四个nMOS（负沟道MOS）FET（场效应晶体管）52，54，55和56。
进一步，在像素11m,n中，FET52的漏极、FET54的源极和FET55的栅极连接在一起，在连接点上形成将电荷转换成电压的FD（浮动扩散）（电容）53。
PD51是作为图像传感器的光电转换元件的示例，接收入射光并累积与入射光相对应的电荷以便执行电光转换。
PD51的阳极与地连接（接地），PD51的阴极与FET52的源极连接。
FET52是将累积在PD51中的电荷从PD51转移到FD53的FET，在下文中称为转移Tr52。
转移Tr52的源极与PD51的阴极连接，转移Tr52的漏极经由FD53与FET54的源极连接。
进一步，转移Tr52的栅极与像素控制线41m连接，经由像素控制线41m将转移脉冲TRG供应给转移Tr52的栅极。
这里，由于像素驱动单元21（图2）经由像素控制线41m驱动（控制）像素11m,n，所以流入像素控制线41m中的控制信号包括下面将描述的复位脉冲RST和选择脉冲SEL，以及转移脉冲TRG。
FD53是像在转移Tr52的漏极、FET54的源极和FET55的栅极的连接点上形成的电容器那样，将电荷转换成电压的区域。
FET54是使累积在FD53中的电荷（电压；电位）复位的FET，在下文中称为复位Tr54。
复位Tr54的漏极与电源Vd连接。
进一步，复位Tr54的栅极与像素控制线41m连接，经由像素控制线41m将复位脉冲RST供应给复位Tr54的栅极。
FET55是放大FD53的电压的FET，在下文中称为放大Tr55。
放大Tr55的栅极与FD53连接，放大Tr55的漏极与电源Vdd连接。进一步，放大Tr55的源极与FET56的漏极连接。
FET56是选择电信号（电压）到垂直信号线42n的输出的FET，在下文中称为选择Tr56。
选择Tr56的源极与垂直信号线42n连接。
进一步，选择Tr56的栅极与像素控制线41m连接，经由像素控制线41m将选择脉冲SEL供应给选择Tr56的栅极。
这里，可以在没有选择Tr56的情况下配置像素11m,n。
进一步，可以采用多个PD51和转移Tr52共享FD53到选择Tr56的共享像素的配置作为像素11m,n的配置。
在如上配置的像素11m,n中，PD51通过接收入射光和执行光电转换，按照入射光量开始电荷的累积。
当PD51中的电荷累积开始之后经过了预定时间（曝光时间）时，像素驱动单元21（图2）暂时将转移脉冲TRG设置成H（高）电平（从L（低）电平）。
随着转移脉冲TRG暂时处在H电平上，转移Tr52暂时处在ON（接通）状态下。
当转移Tr52进入ON状态时，累积在PD51中的电荷经由转移Tr52转移到FD53并得到累积。
这里，在暂时将转移脉冲TRG设置成H电平之前，像素驱动单元21暂时将复位脉冲RST设置成H电平，从而暂时将复位Tr54设置成ON状态。
随着复位Tr54处在ON状态下，FD53中的电荷经由复位Tr54被清扫到电源Vdd并得到复位。
在FD53的电荷得到复位之后，像素驱动单元21暂时将转移脉冲TRG设置成H电平，从而如上所述，暂时将转移Tr52设置成ON状态。
随着转移Tr52进入ON状态，累积在PD51中的电荷经由转移Tr52转移到FD53并得到累积。
同时，放大Tr55向它的源极输出与与栅极连接的FD53中的电荷相对应的电压（电位）。
如上所述，放大Tr55的源极与选择Tr56的漏极连接。当选择Tr56进入ON状态时，选择Tr56将在放大Tr55的源极中输出（出现）的电压输出到与选择Tr56的源极连接的垂直信号线42n，以便供应给与垂直信号线42n连接的ADC31n（图2）。
在正好在随着复位Tr54进入ON状态FD53（FD53中的电荷）得到复位之后的定时、和随着转移Tr52进入ON状态累积在PD51中的电荷经由转移Tr52转移到复位FD53和累积在复位FD53中之后的定时上，像素驱动单元21暂时将选择脉冲SEL设置成H电平。
随着选择脉冲SEL在正好在FD53得到复位之后的定时上暂时处在H电平上，选择Tr56进入ON状态，经由放大Tr55、和处在ON状态下的选择Tr56将复位FD53的电压（在下文中称为复位电平）供应给与垂直信号线42n连接的ADC31n。
进一步，随着选择脉冲SEL在累积在PD51中的电荷转移到复位FD53和累积在复位FD53中之后的定时上暂时处在H电平上，选择Tr56进入ON状态，经由放大Tr55、和处在ON状态下的选择Tr56将已经从PD51转移了电荷之后的复位FD53的电压，即，相对于复位电平的与像素数据（像素值）相对应的电压（称为信号电平）供应给与垂直信号线42n连接的ADC31n。
在ADC31n中，执行信号电平和复位电平的AD转换、和从信号电平中减去复位电平和提取与累积在PD51中的电荷相对应的电压（电信号）作为像素数据的CDS。
[ADC31n的配置示例]
图4是图示图2的ADC31n的配置示例的方块图。
ADC31n包括比较器61n和计数器62n，执行参考信号比较型ADC、和CDS。
将来自参考信号输出单元32的参考信号和来自像素11m,n的电信号（复位电平或信号电平）之一，例如，参考信号供应给作为比较器61n的两个输入端之一的反相输入端（-）。将来自参考信号输出单元32的参考信号和来自像素11m,n的电信号的另一个，例如，电信号供应给作为比较器61n的两个输入端的另一个的非反相输入端（+）。
比较器61n将供应给反相输入端的参考信号与供应给非反相输入端的电信号相比较。进一步，当供应给反相输入端的参考信号高于供应给非反相输入端的电信号的电压时，比较器61n输出H和L电平之一，例如，H电平。
进一步，当供应给非反相输入端的电信号等于或高于供应给反相输入端的参考信号的电压时（当供应给反相输入端的参考信号的电压等于或低于供应给非反相输入端的电信号的电压时），比较器61n输出H和L电平的另一个，例如，L电平。
将比较器61n的输出和来自时钟脉冲输出单元33的时钟脉冲供应给计数器62n。
当参考信号输出单元32将参考信号的初始值供应给比较器61n时，计数器62n开始计数来自时钟脉冲输出单元33的时钟脉冲。例如，当比较器61n的输出从H电平变成L电平时，换句话说，当供应给比较器61n的反相输入端的参考信号的电平和供应给非反相输入端的电信号的电平相等时，计数器62n停止计数来自时钟脉冲输出单元33的时钟脉冲。
进一步，计数器62n输出时钟脉冲的计数值，作为供应给比较器61n的非反相输入端的电信号的AD转换结果。
这里，参考信号输出单元32输出，例如，以某个速率从预定初始值（例如，等于或大于像素11m,n输出的电信号的最大值的数值）下降到预定最终值（例如，等于或小于像素11m,n输出的电信号的最小值的数值）的斜坡信号作为参考信号。
在这种情况下，在计数器62n中，直到作为参考信号的斜坡信号从预定初始值变化到供应给比较器61n的非反相输入端的电信号的电压（或更小）的作为时间的时钟脉冲的计数值得到计数，变成供应给比较器61n的非反相输入端的电信号的AD转换结果。
当ADC31n获得复位电平和信号电平的AD转换结果作为像素11m,n供应给比较器61n的非反相输入端的电信号时，ADC31n通过从信号电平的AD转换结果减去复位电平的AD转换结果执行CDS，并输出所得相关电平作为像素11m,n的像素数据（像素值）。
进一步，取代通过实际执行从信号电平的AD转换结果减去复位电平的AD转换结果的运算执行CDS，ADC31n可以，例如，通过控制计数器62n中的时钟脉冲的计数执行CDS。
换句话说，计数器62n可以，例如，通过对于复位电平将计数值减1地计数时钟脉冲，和将复位电平的时钟脉冲的计数值用作初始值，对于信号电平将计数值加1地计数时钟脉冲，在执行复位电平和信号电平的AD转换的同时执行从信号电平中减去复位电平的CDS。
[比较器61n的配置示例]
图5是图示图4中的比较器61n的配置示例的电路图。
在图5中，比较器61n包括FET#An、FET#Bn、FET#Cn、FET#Dn和电流源In。
FET#An和FET#Bn是NMOS（负沟道MOS）FET，FET#An和FET#Bn的源极相互连接。进一步，FET#An和FET#Bn的源极之间的连接点与一端接地的电流源In的另一端连接。FET#An和FET#Bn构成所谓的差分对。
FET#An的栅极与比较器61n的反相输入端IN1n连接，FET#Bn的栅极与比较器61n的非反相输入端IN2n连接。
因此，比较器61n包括在输入级上包括FET#An和FET#Bn的差分对。
这里，构成比较器61n的差分对的FET#An和FET#Bn之一，例如，FET#An被称为第一晶体管，而另一个FET#Bn被称为第二晶体管。
FET#Cn和FET#Dn是PMOS（正沟道MOS）FET，FET#Cn和FET#Dn的源极相互连接。
进一步，FET#Cn和FET#Dn的源极与电源Vdd连接，FET#Cn和FET#Dn的栅极之间的连接点与FET#Cn的漏极连接。因此，FET#Cn和FET#Dn构成电流镜。
在如上所述构成电流镜的FET#Cn和FET#Dn当中，FET#Cn的漏极与FET#An的漏极连接，FET#Dn的漏极与FET#Bn的漏极连接。
进一步，FET#Bn和FET#Dn的漏极之间的连接点与比较器61n的输出端OUTn连接。
进一步，在FET#Bn和FET#Dn的漏极之间的连接点与输出端OUTn之间配备从比较器61n执行所希望输出的电路，但本文省略了该电路的图示。
在如上配置的比较器61n中，当反相输入端IN1n的电压高于非反相输入端IN2n的电压时，大体上，FET#An被接通，FET#Bn被断开。随着FET#An被接通，FET#Cn和因此FET#Dn也被接通，电流经由FET#Dn从电源Vdd流到输出端OUTn。于是，输出端OUTn处在H电平上。
另一方面，当非反相输入端IN2n的电压高于反相输入端IN1n的电压时，大体上，FET#An被断开，FET#Bn被接通。随着FET#An被断开，FET#Cn和FET#Dn也被断开，电流经由FET#Bn从输出端OUTn吸到电流源In。于是，输出端OUTn处在L电平上。
进一步，虽然在图5中使用FET来配置比较器61n，但比较器61n也可以由，例如，双极晶体管等构成。
[半导体芯片上图像传感器2的安装]
图6是图示半导体芯片（成对芯片）上图2的图像传感器2的安装的图。
在图2的图像传感器2中，包括在列并行AD转换单元22中的N个ADC311-31N在行方向并排排列（形成）在半导体芯片上，例如，以便并行地对在一行排列的所有像素11m,1-11m,N的电信号执行AD转换。
进一步，由于CMOS图像传感器2小型化的要求，排列（形成）列并行AD转换单元22的半导体芯片的区域受到限制，并且，排列包括在列并行AD转换单元22中的N个ADC311-31N的半导体芯片的区域也受到限制。
尤其，对于在行方向并排排列的N个ADC311-31N，排列一个ADC31n的一列的宽度（在行方向的长度）受每行像素（在水平方向）的数量N等限制。
例如，现在，半导体芯片上的长方形区域被指定成排列一个ADC31n。该长方形区域被称为列区域。
当列区域的宽度L受到限制时，可能无法将构成ADC31n的比较器61n（图5）的差分对、具有所希望规范的FET#An和FET#Bn直接排列在该列区域中（就它们的尺寸而言）。
换句话说，当具有所希望规范的FET#An和FET#Bn的水平W和垂直H的某一个大于如图6所图示的列区域的宽度L时，难以直接将FET#An和FET#Bn排列在列区域中。
于是，如图6所图示，将FET#An和FET#Bn划分成要排列在列区域中的具有小尺寸的相同数量的多个分割晶体管，并排列在列区域中。
这里，在图6中，将FET#An划分成两个FET，即，FET#A1n和FET#A2n，作为排列在列区域中、具有相同尺寸的多个分割晶体管。
FET#Bn与FET#An一样，也被划分成具有相同尺寸和排列在列区域中的两个FET#B1n和FET#B2n。
进一步，在图6中，将FET#A1n、FET#A2n、FET#B1n和FET#B2n从底下开始按这个次序排列在列区域中。
图7是图示如图6所图示，FET#An和FET#Bn被分别划分成两个FET#A1n和FET#A2n和两个FET#B1n和FET#B2n时比较器61n的差分对的配置示例的电路图。
进一步，在下面的图中，为了有助于理解，作为第一晶体管的FET#An和FET#An所划分的FET用实线图示，作为第二晶体管的FET#Bn和FET#Bn所划分的FET用虚线图示。
将FET#An所划分的FET#A1n和FET#A2n并联起来。
换句话说，在FET#An所划分的FET#A1n和FET#A2n中，将FET#A1n和FET#A2n的栅极相互连接，将它们的漏极相互连接，以及将它们的源极相互连接。
FET#Bn所划分的FET#B1n和FET#B2n与FET#A1n和FET#A2n一样，也被并联起来。
图8是图示FET#An所划分的FET#A1n和FET#A2n和FET#Bn所划分的FET#B1n和FET#B2n在列区域中的排列的示例的图。
在图8中，图示了第（n-1）列的FET#A1n-1、FET#A2n-1、FET#B1n-1和FET#B2n-1（排列在形成ADC31n-1的列区域中的FET#A1n-1、FET#A2n-1、FET#B1n-1和FET#B2n-1）、第n列的FET#A1n、FET#A2n、FET#B1n和FET#B2n、和第（n+1）列的FET#A1n+1、FET#A2n+1、FET#B1n+1和FET#B2n+1的三个列的排列（这同样适应于下面将描述的图10，13，15和17）。
在第n列中，如图6所示，FET#A1n、FET#A2n、FET#B1n和FET#B2n从底下开始按这个次序排列。这同样适应于其他列。
换句话说，在图8中，任何第n列的FET#A1n、FET#A2n、FET#B1n和FET#B2n的排列模式都与任何其他第n′列的FET#A1n′、FET#A2n′、FET#B1n′和FET#B2n′的排列模式相同。
于是，在两个相邻列，例如，第（n-1）和第n列中，第（n-1）列的FET#A1n-1和第n列的FET#A1n相互面对，以及第（n-1）列的FET#A2n-1和第n列的FET#An相互面对。进一步，第（n-1）列的FET#B1n-1和第n列的FET#B1n相互面对，以及第（n-1）列的FET#B2n-1和第n列的FET#Bn相互面对。
这里，构成差分对的作为第一晶体管的FET#An所划分的FET#A1n和FET#A2n被称为第一分割FET，作为第二晶体管的FET#Bn所划分的FET#B1n和FET#B2n被称为第二分割FET。在图8中，在第（n-1）和第n列中，第（n-1）的第一分EFT和第n列的第一分EFT相互面对，第（n-1）的第二分EFT和第n列的第二分EFT相互面对。
列间距（相邻第（n-1）和第n列之间的距离）由于CMOS图像传感器3小型化的要求而很小，因此，在第（n-1）和第n列中，在相互面对FET之间形成耦合相互面对FET的寄生电容。
在图8中，在相互面对的第（n-1）列的FET#A1n-1和第n列的FET#A1n之间形成寄生电容C#A1n-1。类似地，在相互面对的第（n-1）列的FET#A2n-1和第n列的FET#A2n之间形成寄生电容C#A2n-1，在相互面对的第（n-1）列的FET#B1n-1和第n列的FET#B1n之间形成寄生电容C#B1n-1，以及在相互面对的第（n-1）列的FET#B2n-1和第n列的FET#B2n之间形成寄生电容C#B2n-1。
进一步，由于相互面对的第（n-1）列的FET#A1n-1和第n列的FET#A1n之间的距离、相互面对的第（n-1）列的FET#A2n-1和第n列的FET#A2n之间的距离、相互面对的第（n-1）列的FET#B1n-1和第n列的FET#B1n之间的距离、和相互面对的第（n-1）列的FET#B2n-1和第n列的FET#B2n之间的距离相等，以及FET#A1n-1、FET#A2n-1、FET#A1n和FET#A2n具有相同尺寸，所以C#A1n-1、C#A2n-1、C#B1n-1和C#B2n-1具有（基本）相同值。
图9是图示如图8所图示形成了寄生电容、彼此相邻的第（n-1）列的比较器61n-1的差分对和第n列的比较器61n的差分对的电路图。
如图9所图示，相邻的第（n-1）列的比较器61n-1的反相输入端IN1n-1（与FET#A1n-1和FET#A2n-1的栅极连接）和第n列的比较器61n的反相输入端IN1n（与FET#A1n和FET#A2n的栅极连接）经由寄生电容C#A1n-1和C#A2n-1连接在一起。
进一步，相邻的第（n-1）列的比较器61n-1的非反相输入端IN2n-1（与FET#B1n-1和FET#B2n-1的栅极连接）和第n列的比较器61n的非反相输入端IN2n（与FET#B1n和FET#B2n的栅极连接）经由寄生电容C#B1n-1和C#B2n-1连接在一起。
于是，例如，如果由于噪声等在第（n-1）列的比较器61n-1的反相输入端IN1n-1中出现电压起伏，则该电压起伏经由寄生电容C#A1n-1和C#A2n-1影响与第（n-1）列相邻的第n列的比较器61n的反相输入端IN1n，其结果是，使第n列的比较器61n的输出（输出端OUTn的电压）起伏。
类似地，例如，当由于噪声等在第（n-1）列的比较器61n-1的非反相输入端IN2n-1中出现电压起伏时，该电压起伏经由寄生电容C#B1n-1和C#B2n-1影响与第（n-1）列相邻的第n列的比较器61n的非反相输入端IN2n，其结果是，使第n列的比较器61n的输出起伏。
进一步，第n列的比较器61n的反相输入端IN1n或非反相输入端IN2n的电压起伏与第（n-1）列的比较器61n-1的反相输入端IN1n-1或非反相输入端IN2n-1的电压起伏一起，经由第n列和第（n+1）列之间的寄生电容影响第（n+1）列的比较器61n+1的反相输入端IN1n+1或非反相输入端IN2n+1。
因此，第（n-1）列的比较器61n-1的反相输入端IN1n-1或非反相输入端IN2n-1的电压起伏影响与第（n-1）列相邻的第n列的比较器61n的反相输入端IN1n和非反相输入端IN2n，以及经由第n列和第（n+1）列之间的寄生电容影响第（n+1）列的比较器61n+1的反相输入端IN1n+1或非反相输入端IN2n+1。
在下文中，类似地，第（n-1）列的比较器61n-1的反相输入端IN1n-1和非反相输入端IN2n-1的电压起伏经由寄生电容以链式反应传播到其他列，使列并行AD转换单元22的串扰特性劣化。
当任何第n列的FET#A1n、FET#A2n、FET#B1n和FET#B2n的排列模式和任何其他第n′列的FET#A1n′、FET#A2n′、FET#B1n′和FET#B2n′的排列模式与如图8所图示相同时，任何第n列的比较器61n的反相输入端IN1n或非反相输入端IN2n的电压起伏都经由寄生电容传播到其他列，使列并行AD转换单元22的串扰特性劣化。
[改善串扰特性的FET#An和FET#Bn的排列]
图10是图示改善串扰特性的FET#An和FET#Bn的排列的第一示例的图。
在图10中，与图8的情况一样，FET#An和FET#Bn被分别划分成作为两个第一分割FET的FET#A1n和FET#A2n、和作为两个第二分割FET的FET#B1n和FET#B2n。
进一步，在图10中，第（n-1）列的FET#A1n-1、FET#A2n-1、FET#B1n-1和FET#B2n-1和与第（n-1）列相邻的第n列（相邻列）的FET#A1n、FET#A2n、FET#B1n和FET#B2n被排列成使第（n-1）列的FET#A1n-1、FET#A2n-1、FET#B1n-1和FET#B2n-1的排列模式和第n列的FET#A1n、FET#A2n、FET#B1n和FET#B2n的排列模式相互不同。
换句话说，在图10中，第（n-1）列的第一分割FET（FET#A1n-1和FET#A2n-1）和第二分割FET（FET#B1n-1和FET#B2n-1）和第n列的第一分割FET（FET#A1n和FET#A2n）和第二分割FET（FET#B1n和FET#B2n）被排列成形成耦合在第（n-1）列的作为第一晶体管的FET#An-1与与第（n-1）列相邻的第n列（相邻列）的作为第一晶体管的FET#An和作为第二晶体管的FET#Bn的每一个之间的寄生电容，和形成耦合在第（n-1）列的作为第二晶体管的FET#B1n-1与与第（n-1）列相邻的第n列的作为第一晶体管的FET#An和作为第二晶体管的FET#Bn的每一个之间的寄生电容。
更具体地说，在第（n-1）列和第n列中，第（n-1）列的FET#A1n-1、FET#A2n-1、FET#B1n-1和FET#B2n-1和第n列的FET#A1n、FET#A2n、FET#B1n和FET#B2n被排列成相互面对的第（n-1）列的第一分割FET和第n列的第一分割FET的第一数量num11、相互对应的第（n-1）列的第二分割FET和第n列的第二分割FET的第二数量num22、相互面对的第（n-1）列的第一分割FET和第n列的第二分割FET的第三数量num12、和相互面对的第（n-1）列的第二分割FET和第n列的第一分割FET的第四数量num21都相等。
这里，将FET#A1n-1、FET#A2n-1、FET#B1n-1和FET#B2n-1从底下开始按这个次序排列在第（n-1）中（这同样适用于...，第（n-5）列，第（n-3）列，第（n+1）列，第（n+3）列，...）为图10和图8所共有。
但是，图10与第n列中的FET#A1n、FET#A2n、FET#B1n和FET#B2n按与第（n-1）列相同的次序FET#A1n、FET#A2n、FET#B1n和FET#B2n排列的图8的不同之处在于，与第（n-1）列相邻的第n列中的FET#A1n、FET#A2n、FET#B1n和FET#B2n从底下开始按FET#A1n、FET#B1n、FET#A2n和FET#B2n的次序排列（这同样适用于...，第（n-4）列，第（n-2）列，第（n+2）列，第（n+4）列，...）。
于是，在图10中，在相邻的第（n-1）和第n列中，第（n-1）列的FET#A1n-1和第n列的FET#A1n相互面对，以及第（n-1）列的FET#B2n-1和第n列的FET#B2n相互面对。进一步，在相互面对的第（n-1）列的FET#A1n-1和第n列的FET#A1n之间形成寄生电容C#A1n-1，以及在相互面对的第（n-1）列的FET#B2n-1和第n列的FET#B2n之间形成寄生电容C#B2n-1。这一点与图8共有。
进一步，在图10中，在相邻的第（n-1）和第n列中，第（n-1）列的FET#A2n-1和第n列的FET#B1n相互面对，以及第（n-1）列的FET#B1n-1和第n列的FET#A2n相互面对。进一步，在相互面对的第（n-1）列的FET#A2n-1和第n列的FET#B1n之间形成寄生电容C#A2B1n-1，以及在相互面对的第（n-1）列的FET#B1n-1和第n列的FET#A2n之间形成寄生电容C#B1A2n-1。这一点与图8不同。
这里，在图10中，在第（n-1）和第n列中，相互面对的第（n-1）列的第一分割FET和第n列的第一分割FET的第一数量num11只是1，即，一组第（n-1）的FET#A1n-1和第n列的FET#A1n。
进一步，相互对应的第（n-1）列的第二分割FET和第n列的第二分割FET的第二数量num22只是1，即，一组第（n-1）的FET#B2n-1和第n列的FET#B2n。
进一步，相互面对的第（n-1）列的第一分割FET和第n列的第二分割FET的第三数量num12只是1，即，第（n-1）的FET#A2n-1和第n列的FET#B1n，以及相互面对的第（n-1）列的第二分割FET和第n列的第一分割FET的第四数量num21只是1，即，第（n-1）的FET#B1n-1和第n列的FET#A2n。
于是，第一数量num11、第二数量num22、第三数量num12、和第四数量num21都是1，是相等的。
进一步，寄生电容C#A1n-1、C#A2B1n-1、C#B1A2n-1、和C#B2n-1由于与参考图8所述的寄生电容C#A1n-1、C#A2n-1、C#B1n-1、和C#B2n-1相同的原因而具有（基本）相同的数值。
图11和12是图示如图10所图示形成了寄生电容、彼此相邻的第（n-1）列的比较器61n-1的差分对和第n列的比较器61n的差分对的电路图。
进一步，图11是图示使用通过划分FET#An和FET#Bn获得的FET#A1n、FET#A2n、FET#B1n和FET#B2n构成比较器61n的差分对的FET#An和FET#Bn的电路图，而图12是图示没有划分FET#An和FET#Bn地按原样构成比较器61n的差分对的FET#An和FET#Bn的电路图。于是，图11和12是基本相同的电路图。
如图11和12所图示，彼此相邻的第（n-1）列的比较器61n-1的反相输入端IN1n-1（与FET#An-1（FET#A1n-1和FET#A2n-1）的栅极连接）和第n列的比较器61n的反相输入端IN1n（与FET#An（FET#A1n和FET#A2n）的栅极连接）经由寄生电容C#A1n-1连接在一起。这一点与图9的情况共有。
进一步，彼此相邻的第（n-1）列的比较器61n-1的非反相输入端IN2n-1（与FET#Bn-1（FET#B1n-1和FET#B2n-1）的栅极连接）和第n列的比较器61n的非反相输入端IN2n（与FET#Bn（FET#B1n和FET#B2n）的栅极连接）经由寄生电容C#B2n-1连接在一起。这一点也与图9的情况共有。
但是，在图11和12中，彼此相邻的第（n-1）列的比较器61n-1的反相输入端IN1n-1（与FET#An-1的栅极连接）和第n列的比较器61n的非反相输入端IN2n（与FET#Bn的栅极连接）经由寄生电容C#A2B1n-1连接在一起。
进一步，第（n-1）列的比较器61n-1的非反相输入端IN2n-1（与FET#Bn-1的栅极连接）和第n列的比较器61n的反相输入端IN1n（与FET#An的栅极连接）经由寄生电容C#B1A2n-1连接在一起。
于是，例如，当在第（n-1）列的比较器61n-1的反相输入端IN1n-1中出现由噪声等引起的电压起伏时，该电压起伏经由寄生电容C#A1n-1影响与第（n-1）列相邻的第n列的比较器61n的反相输入端IN1n。这与图9的情况相同。
但是，在图11和12中，当在第（n-1）列的比较器61n-1的反相输入端IN1n-1中出现由噪声等引起的电压起伏时，该电压起伏经由寄生电容C#A2B1n-1影响与第（n-1）列相邻的第n列的比较器61n的非反相输入端IN2n。
如参考图10所述，寄生电容C#A1n-1和C#A2B1n-1具有相同值，因此，出现在第（n-1）列的比较器61n-1的反相输入端IN1n-1中的电压起伏经由寄生电容C#A1n-1影响与第（n-1）列相邻的第n列的比较器61n的反相输入端IN1n的程度和该电压起伏经由寄生电容C#A2B1n-1影响比较器61n的非反相输入端IN2n的程度相同。
换句话说，当在第（n-1）列的比较器61n-1的反相输入端IN1n-1中出现电压起伏时，经由寄生电容C#A1n-1出现在第n列的比较器61n的反相输入端IN1n中的电压起伏和伏经由寄生电容C#A2B1n-1出现在第n列的比较器61n的非反相输入端IN2n中的电压起伏具有相同程度。
在第n列的比较器61n中与反相输入端IN1n和非反相输入端IN2n连接的差分对（FET#An和FET#Bn）中，由于出现在反相输入端IN1n和非反相输入端IN2n两者中的相同程度的电压起伏是同相信号，所以电压起伏相消（抵消），不影响第n列的比较器61n的输出（输出端OUTn的电压）。
进一步，例如，当在第（n-1）列的比较器61n-1的非反相输入端IN2n-1中出现由噪声等引起的电压起伏时，该电压起伏经由寄生电容C#B2n-1影响与第（n-1）列相邻的第n列的比较器61n的非反相输入端IN2n，并经由寄生电容C#B1A2n-1影响与第（n-1）列相邻的第n列的比较器61n的反相输入端IN1n，在第n列的比较器61n的反相输入端IN1n和非反相输入端IN2n中出现相同程度的电压起伏。
在第n列的比较器61n中与反相输入端IN1n和非反相输入端IN2n连接的差分对中，由于出现在反相输入端IN1n和非反相输入端IN2n两者中的相同程度的电压起伏是同相信号，所以电压起伏相消，不影响第n列的比较器61n的输出。
进一步，第n列的比较器61n的反相输入端IN1n或非反相输入端IN2n的电压起伏经由第n列与第（n+1）列之间的寄生电容影响第（n+1）列的比较器61n+1的反相输入端IN1n+1或非反相输入端IN2n+1，但在第（n+1）列的比较器61n+1的差分对中，与上述一样，电压起伏相消，不影响第（n+1）列的比较器61n+1的输出。
于是，第（n-1）列的比较器61n-1的反相输入端IN1n-1或非反相输入端IN2n-1的电压起伏不影响与第（n-1）列相邻的第n列的比较器61n的输出，也不经由第n列与第（n+1）列之间的寄生电容影响第（n+1）列的比较器61n+1的输出。
由于如上所述第（n-1）列的比较器61n-1的反相输入端IN1n-1或非反相输入端IN2n-1的电压起伏不经由寄生电容影响另一个列的比较器61n′的输出，所以改善了列并行AD转换单元22的串扰特性。
换句话说，通过将第（n-1）列的FET#A1n-1、FET#A2n-1、FET#B1n-1和FET#B2n-1和第n列的FET#A1n、FET#A2n、FET#B1n和FET#B2n排列成使第（n-1）列的FET#A1n-1、FET#A2n-1、FET#B1n-1和FET#B2n-1的排列模式和与第（n-1）相邻的第n列（相邻列）的FET#A1n、FET#A2n、FET#B1n和FET#B2n的排列模式相互不同，可以分散在第（n-1）和第n列之间形成的寄生电容，以便在比较器61n的差分对中消除串扰，其结果是，可以尤其没有副作用地改善串扰特性。
图13是图示改善串扰特性的FET#An和FET#Bn的排列的第二示例的图。
进一步，在图13中省略了第n列与第（n+1）列之间的寄生电容（指示它的电容器）的图示（这同样适用于下面的图）。
在图13中，与图和10的情况一样，FET#An和FET#Bn被分别划分成作为两个第一分割FET的FET#A1n和FET#A2n、和作为两个第二分割FET的FET#B1n和FET#B2n。
在图13中，将FET#A1n-1、FET#A2n-1、FET#B1n-1和FET#B2n-1从底下开始按这个次序排列在第（n-1）中（这同样适用于...，第（n-5）列，第（n-3）列，第（n+1）列，第（n+3）列，...）。
进一步，在图13中，将FET#A1n、FET#A2n、FET#B1n和FET#B2n从底下开始按FET#A1n、FET#B2n、FET#B1n和FET#A2n的次序排列（这同样适用于...，第（n-4）列，第（n-2）列，第（n+2）列，第（n+4）列，...）。
于是，即使在图13中，也与图10的情况一样，第（n-1）列的第一分割FET（FET#A1n-1和FET#A2n-1）和第二分割FET（FET#B1n-1和FET#B2n-1）和第n列的第一分割FET（FET#A1n和FET#A2n）和第二分割FET（FET#B1n和FET#B2n）被排列成形成耦合在第（n-1）列的作为第一晶体管的FET#An-1与与第（n-1）列相邻的第n列（相邻列）的作为第一晶体管的FET#An和作为第二晶体管的FET#Bn的每一个之间的寄生电容，和形成耦合在第（n-1）列的作为第二晶体管的FET#B1n-1与与第（n-1）列相邻的第n列的作为第一晶体管的FET#An和作为第二晶体管的FET#Bn的每一个之间的寄生电容。
进一步，在图13中，与图10的情况一样，在第（n-1）列和第n列中，第（n-1）列的FET#A1n-1、FET#A2n-1、FET#B1n-1和FET#B2n-1和第n列的FET#A1n、FET#A2n、FET#B1n和FET#B2n被排列成相互面对的第（n-1）列的第一分割FET和第n列的第一分割FET的第一数量num11、相互对应的第（n-1）列的第二分割FET和第n列的第二分割FET的第二数量num22、相互面对的第（n-1）列的第一分割FET和第n列的第二分割FET的第三数量num12、和相互面对的第（n-1）列的第二分割FET和第n列的第一分割FET的第四数量num21都相等。
换句话说，在图13中，在相邻的第（n-1）和第n列中，第（n-1）列的FET#A1n-1和第n列的FET#A1n相互面对，以及第（n-1）列的FET#B1n-1和第n列的FET#B1n相互面对。进一步，在相互面对的第（n-1）列的FET#A1n-1和第n列的FET#A1n之间形成寄生电容C#A1n-1，以及在相互面对的第（n-1）列的FET#B1n-1和第n列的FET#B1n之间形成寄生电容C#B2n-1。
进一步，在图13中，在相邻的第（n-1）和第n列中，第（n-1）列的FET#A2n-1和第n列的FET#B2n相互面对，以及第（n-1）列的FET#B2n-1和第n列的FET#A2n相互面对。进一步，在相互面对的第（n-1）列的FET#A2n-1和第n列的FET#B2n之间形成寄生电容C#A2B2n-1，以及在相互面对的第（n-1）列的FET#B2n-1和第n列的FET#A2n之间形成寄生电容C#B2A2n-1。
于是，在图13中，在第（n-1）和第n列中，相互面对的第（n-1）列的第一分割FET和第n列的第一分割FET的第一数量num11只是1，即，一组第（n-1）的FET#A1n-1和第n列的FET#A1n。
进一步，相互对应的第（n-1）列的第二分割FET和第n列的第二分割FET的第二数量num22只是1，即，一组第（n-1）的FET#B1n-1和第n列的FET#B1n。
进一步，相互面对的第（n-1）列的第一分割FET和第n列的第二分割FET的第三数量num12只是1，即，一组第（n-1）的FET#A2n-1和第n列的FET#B2n，以及相互面对的第（n-1）列的第二分割FET和第n列的第一分割FET的第四数量num21只是1，即，一组第（n-1）的FET#B2n-1和第n列的FET#A2n。
于是，第一数量num11、第二数量num22、第三数量num12、和第四数量num21都是1，是相等的。
进一步，寄生电容C#A1n-1、C#A2B2n-1、C#B2A2n-1、和C#B1n-1由于与参考图8或10所述的相同的原因而具有（基本）相同的数值。
图14是图示如图13所图示形成了寄生电容、彼此相邻的第（n-1）列的比较器61n-1的差分对和第n列的比较器61n的差分对的电路图。
进一步，图14是图示与图12一样没有划分FET#An和FET#Bn地按原样构成比较器61n的差分对的FET#An和FET#Bn的电路图。
如图14所图示，彼此相邻的第（n-1）列的比较器61n-1的反相输入端IN1n-1（与FET#An-1的栅极连接）和第n列的比较器61n的反相输入端IN1n（与FET#An的栅极连接）经由寄生电容C#A1n-1连接在一起。
进一步，彼此相邻的第（n-1）列的比较器61n-1的非反相输入端IN2n-1（与FET#Bn-1的栅极连接）和第n列的比较器61n的非反相输入端IN2n（与FET#Bn的栅极连接）经由寄生电容C#B1n-1连接在一起。
进一步，彼此相邻的第（n-1）列的比较器61n-1的反相输入端IN1n-1（与FET#An-1的栅极连接）和第n列的比较器61n的非反相输入端IN2n（与FET#Bn的栅极连接）经由寄生电容C#A2B2n-1连接在一起。
进一步，彼此相邻的第（n-1）列的比较器61n-1的非反相输入端IN2n-1（与FET#Bn-1的栅极连接）和第n列的比较器61n的反相输入端IN1n（与FET#An的栅极连接）经由寄生电容C#B2A2n-1连接在一起。
于是，例如，当在第（n-1）列的比较器61n-1的反相输入端IN1n-1中出现由噪声等引起的电压起伏时，该电压起伏经由寄生电容C#A1n-1影响与第（n-1）列相邻的第n列的比较器61n的反相输入端IN1n，并经由经由寄生电容C#A2B2n-1影响比较器61n的非反相输入端IN2n，在第n列的比较器61n的反相输入端IN1n和非反相输入端IN2n中出现相同程度的电压起伏。
在第n列的比较器61n中与反相输入端IN1n和非反相输入端IN2n连接的差分对中，由于出现在反相输入端IN1n和非反相输入端IN2n两者中的相同程度的电压起伏是同相信号，所以电压起伏相消，不影响第n列的比较器61n的输出。
进一步，例如，当在第（n-1）列的比较器61n-1的非反相输入端IN2n-1中出现由噪声等引起的电压起伏时，该电压起伏经由寄生电容C#B1n-1影响与第（n-1）列相邻的第n列的比较器61n的非反相输入端IN2n，并经由寄生电容C#B2A2n-1影响比较器61n的反相输入端IN1n，在第n列的比较器61n的反相输入端IN1n和非反相输入端IN2n中出现相同程度的电压起伏。
在第n列的比较器61n中与反相输入端IN1n和非反相输入端IN2n连接的差分对中，由于出现在反相输入端IN1n和非反相输入端IN2n两者中的相同程度的电压起伏是同相信号，所以电压起伏相消，不影响第n列的比较器61n的输出。
如上所述，第（n-1）列的比较器61n-1的反相输入端IN1n-1或非反相输入端IN2n-1的电压起伏不经由寄生电容影响相邻列的比较器61n（和其他列的比较器61n′）的输出。于是，在相邻的第（n-1）和第n列中，当第（n-1）列的FET#A1n-1、FET#A2n-1、FET#B1n-1和FET#B2n-1和第n列的FET#A1n、FET#A2n、FET#B1n和FET#B2n以如图13所图示的不同排列模式排列时，与图10的情况一样，可以改善列并行AD转换单元22的串扰特性。
图15是图示改善串扰特性的FET#An和FET#Bn的排列的第三示例的图。
在图15中，FET#An和FET#Bn被分别划分成具有相同尺寸、作为四个第一分割FET的FET#A1n、FET#A2n、FET#A3n和FET#A4n、和作为四个第二分割FET的FET#B1n、FET#B2n、FET#B3n和FET#B4n。
进一步，在图15中，在第（n-1）列中，将FET#A1n-1-FET#A4n-1和FET#B1n-1-FET#B4n-1从底下开始按FET#A1n-1、FET#A2n-1、FET#A3n-1、FET#A4n-1、FET#B1n-1、FET#B2n-1、FET#B3n-1和FET#B4n-1的次序排列（这同样适用于...，第（n-5）列，第（n-3）列，第（n+1）列，第（n+3）列，...）。
进一步，在图15中，在与第（n-1）列相邻的第n列中，将FET#A1n-FET#A4n和FET#B1n-FET#B4n从底下开始按FET#A1n、FET#A2n、FET#B1n、FET#B2n、FET#A3n、FET#A4n、FET#B3n和FET#B4n的次序排列（这同样适用于...，第（n-4）列，第（n-2）列，第（n+2）列，第（n+4）列，...）。
于是，即使在图15中，也与图10和13一样，任何第（n-1）列的FET#A1n-1-FET#A4n-1和FET#B1n-1-FET#B4n-1的排列模式（在列方向并排排列的FET#A1n-1-FET#A4n-1和FET#B1n-1-FET#B4n-1的排列次序）和与第（n-1）列相邻的第n列（相邻列）的FET#A1n-FET#A4n和FET#B1n-FET#B4n的排列模式相互不同。
在图15中，与图10或13的情况一样，第（n-1）列中作为第一分割FET的FET#A1n-1-FET#A4n-1和作为第二分割FET的FET#B1n-1-FET#B4n-1和第n列中作为第一分割FET的FET#A1n-FET#A4n和作为第二分割FET的FET#B1n-FET#B4n被排列成形成耦合在第（n-1）列中的作为第一晶体管的FET#An-1与与第（n-1）列相邻的第n列中的作为第一晶体管的FET#An和作为第二晶体管的FET#Bn的每一个之间的寄生电容，和形成耦合在第（n-1）列中的作为第二晶体管的FET#B1n-1与与第（n-1）列相邻的第n列的作为第一晶体管的FET#An和作为第二晶体管的FET#Bn的每一个之间的寄生电容。
进一步，在图15中，与图10或13的情况一样，在第（n-1）列和第n列中，第（n-1）列的FET#A1n-1-FET#A4n-1和FET#B1n-1-FET#B4n-1和第n列的FET#A1n-FET#A4n和FET#B1n-FET#B4n被排列成相互面对的第（n-1）列的第一分割FET和第n列的第一分割FET的第一数量num11、相互面对的第（n-1）列的第二分割FET和第n列的第二分割FET的第二数量num22、相互面对的第（n-1）列的第一分割FET和第n列的第二分割FET的第三数量num12、和相互面对的第（n-1）列的第二分割FET和第n列的第一分割FET的第四数量num21都相等。
换句话说，在图15中，在相邻的第（n-1）和第n列中，第（n-1）列的FET#A1n-1和第n列的FET#A1n相互面对，以及第（n-1）列的FET#A2n-1和第n列的FET#A2n相互面对。进一步，在相互面对的第（n-1）列的FET#A1n-1和第n列的FET#A1n之间形成寄生电容C#A1n-1，以及在相互面对的第（n-1）列的FET#A2n-1和第n列的FET#A2n之间形成寄生电容C#A2n-1。
进一步，在图15中，在相邻的第（n-1）和第n列中，第（n-1）列的FET#A3n-1和第n列的FET#B1n相互面对，以及第（n-1）列的FET#A4n-1和第n列的FET#B2n相互面对。进一步，在相互面对的第（n-1）列的FET#A3n-1和第n列的FET#B1n之间形成寄生电容C#A3B1n-1，以及在相互面对的第（n-1）列的FET#A4n-1和第n列的FET#B2n之间形成寄生电容C#A4B2n-1。
进一步，在图15中，在相邻的第（n-1）和第n列中，第（n-1）列的FET#B1n-1和第n列的FET#A3n相互面对，以及第（n-1）列的FET#B2n-1和第n列的FET#A4n相互面对。进一步，在相互面对的第（n-1）列的FET#B1n-1和第n列的FET#A3n之间形成寄生电容C#B1A3n-1，以及在相互面对的第（n-1）列的FET#B2n-1和第n列的FET#A4n之间形成寄生电容C#B2A4n-1。
进一步，在图15中，在相邻的第（n-1）和第n列中，第（n-1）列的FET#B3n-1和第n列的FET#B3n相互面对，以及第（n-1）列的FET#B4n-1和第n列的FET#B4n相互面对。进一步，在相互面对的第（n-1）列的FET#B3n-1和第n列的FET#B3n之间形成寄生电容C#B3n-1，以及在相互面对的第（n-1）列的FET#B4n-1和第n列的FET#B4n之间形成寄生电容C#B4n-1。
于是，在图15中，在第（n-1）和第n列中，相互面对的第（n-1）列的第一分割FET和第n列的第一分割FET的第一数量num11是2：一组第（n-1）的FET#A1n-1和第n列的FET#A1n、和一组第（n-1）的FET#A2n-1和第n列的FET#A2n。
进一步，相互对应的第（n-1）列的第二分割FET和第n列的第二分割FET的第二数量num22是2：一组第（n-1）的FET#B3n-1和第n列的FET#B3n、和一组第（n-1）的FET#B4n-1和第n列的FET#B4n。
进一步，相互面对的第（n-1）列的第一分割FET和第n列的第二分割FET的第三数量num12是2：一组第（n-1）的FET#A3n-1和第n列的FET#B1n、和一组第（n-1）的FET#A4n-1和第n列的FET#B2n，以及相互面对的第（n-1）列的第二分割FET和第n列的第一分割FET的第四数量num21是2：一组第（n-1）的FET#B1n-1和第n列的FET#A3n、和一组第（n-1）的FET#B2n-1和第n列的FET#A4n。
于是，第一数量num11、第二数量num22、第三数量num12、和第四数量num21都相等，是2。
进一步，寄生电容C#A1n-1、C#A2n-1、C#A3B1n-1、C#A4B2n-1、C#B1A3n-1、C#B2A4n-1、C#B3n-1和C#B4n-1由于与如图8或10所图示相同的原因而具有（基本）相同的数值。
图16是图示彼此相邻、和如图15所图示形成了寄生电容的第（n-1）列的比较器61n-1的差分对和第n列的比较器61n的差分对的电路图。
进一步，图16是图示与图12一样没有划分FET#An和FET#Bn地按原样构成比较器61n的差分对的FET#An和FET#Bn的电路图。
如图16所图示，彼此相邻的第（n-1）列的比较器61n-1的反相输入端IN1n-1和第n列的比较器61n的反相输入端IN1n通过寄生电容C#A1n-1和C#A2n-1的每一个耦合在一起。
进一步，彼此相邻的第（n-1）列的比较器61n-1的非反相输入端IN2n-1和第n列的比较器61n的非反相输入端IN2n通过寄生电容C#B3n-1和C#B4n-1的每一个耦合在一起。
更进一步，彼此相邻的第（n-1）列的比较器61n-1的反相输入端IN1n-1和第n列的比较器61n的非反相输入端IN2n通过寄生电容C#A3B1n-1和C#A4B2n-1的每一个耦合在一起。
进一步，彼此相邻的第（n-1）列的比较器61n-1的非反相输入端IN2n-1和第n列的比较器61n的反相输入端IN1n通过寄生电容C#B2A4n-1和C#B1A3n-1的每一个耦合在一起。
于是，例如，当在第（n-1）列的比较器61n-1的反相输入端IN1n-1中出现由噪声等引起的电压起伏时，该电压起伏经由寄生电容C#A1n-1和C#A2n-1的每一个影响与第（n-1）列相邻的第n列的比较器61n的反相输入端IN1n，并经由经由寄生电容C#A3B1n-1和C#A4B2n-1的每一个影响与第（n-1）列相邻的第n列的比较器61n的非反相输入端IN2n，在第n列的比较器61n的反相输入端IN1n和非反相输入端IN2n中出现相同程度的电压起伏。
进一步，例如，当在第（n-1）列的比较器61n-1的非反相输入端IN2n-1中出现由噪声等引起的电压起伏时，该电压起伏经由寄生电容C#B3n-1和C#B4n-1的每一个影响与第（n-1）列相邻的第n列的比较器61n的非反相输入端IN2n，并经由寄生电容C#B2A4n-1和C#B1A3n-1的每一个影响与第（n-1）列相邻的第n列的比较器61n的反相输入端IN1n，在第n列的比较器61n的反相输入端IN1n和非反相输入端IN2n中出现相同程度的电压起伏。
在第n列的比较器61n中，由于在与反相输入端IN1n和非反相输入端IN2n连接的差分对中，出现在反相输入端IN1n和非反相输入端IN2n两者中的相同程度的电压起伏是同相信号，所以电压起伏相消，不影响第n列的比较器61n的输出。
如上所述，第（n-1）列的比较器61n-1的反相输入端IN1n-1或非反相输入端IN2n-1的电压起伏不经由寄生电容影响相邻第n列的比较器61n（和其他列的比较器61n′）的输出。于是，在相邻的第（n-1）和第n列中，当第（n-1）列的FET#A1n-1-FET#A4n-1和FET#B1n-1-FET#B4n-1和第n列的FET#A1n-FET#A4n和FET#B1n-FET#B4n以图示在图15中的不同排列模式排列时，与图10的情况一样，可以改善列并行AD转换单元22的串扰特性。
这里，在相邻的第（n-1）和第n列中，如图10到16所图示，第（n-1）列的第一分割FET和第二分割FET和第n列的第一分割FET和第二分割FET被排列成相互面对的第（n-1）列的第一分割FET和第n列的第一分割FET的第一数量num11、相互对应的第（n-1）列的第二分割FET和第n列的第二分割FET的第二数量num22、相互面对的第（n-1）列的第一分割FET和第n列的第二分割FET的第三数量num12、和相互面对的第（n-1）列的第二分割FET和第n列的第一分割FET的第四数量num21都相等，于是，例如，即使在第（n-1）列的比较器61n-1的反相输入端IN1n-1和非反相输入端IN2n-1中出现电压起伏，这个电压起伏也经由多个相同寄生电容的每一个在与第（n-1）列相邻的第n列中的比较器61n的反相输入端IN1n和非反相输入端IN2n两者中引起相同程度的电压起伏。
进一步，在第n列的比较器61n的差分对中，出现在反相输入端IN1n和非反相输入端IN2n两者中的相同程度的电压起伏是相消的，其结果是，出现在第（n-1）列的比较器61n-1的反相输入端IN1n-1和非反相输入端IN2n-1中的电压起伏不影响第n列的比较器61n的输出，从而改善列并行AD转换单元22的串扰特性。
如上所述，有必要使排列在相邻第（n-1）和第n列中的第一分割FET和第二分割FET的第一数量num11到第四数量num21匹配（相等），以便对于出现在第（n-1）列的比较器61n-1的反相输入端IN1n-1和非反相输入端IN2n-1中的电压起伏，使出现在与第（n-1）列相邻的第n列的比较器61n的反相输入端IN1n和非反相输入端IN2n两者中的相同程度的电压起伏相消。
进一步，有必要将构成差分对的FET#An和FET#Bn的每一个划分成（相同）偶数个。以便使第一数量num11到第四数量num21匹配。
但是，与以与如图8所图示相同的排列模式执行排列的情况相比，即使将构成差分对的FET#An和FET#Bn的每一个划分成奇数个，也可以通过以不同排列模式排列构成第（n-1）列中的差分对、FET#An-1所划分的第一分割FET和FET#Bn-1所划分的第二分割FET、和构成与第（n-1）列相邻的第n列中的差分对、FET#An所划分的第一分割FET和FET#B1n所划分的第二分割FET，以便如果有可能，使第一数量num11到第四数量num21匹配来改善列并行AD转换单元的串扰特性。
图17是图示改善串扰特性的FET#An和FET#Bn的排列的第四示例的图。
在图17中，FET#An和FET#Bn被分别划分成具有相同尺寸、作为奇数个，即，三个第一分割FET的FET#A1n、FET#A2n和FET#A3n、和具有相同尺寸、作为奇数个，即，三个第二分割FET的FET#B1n、FET#B2n和FET#B3n。
进一步，在图17中，将FET#A1n-1-FET#A3n-1和FET#B1n-1-FET#B3n-1从底下开始按FET#A1n-1、FET#A2n-1、FET#A3n-1、FET#B1n-1、FET#B2n-1和FET#B3n-1的次序排列在第（n-1）列中（这同样适用于...，第（n-5）列，第（n-3）列，第（n+1）列，第（n+3）列，...）。
进一步，在图17中，将FET#A1n-FET#A3n和FET#B1n-FET#B3n从底下开始按FET#A1n、FET#A2n、FET#B1n、FET#A3n、FET#B2n和FET#B3n的次序排列在与第（n-1）列相邻的第n列中（这同样适用于...，第（n-4）列，第（n-2）列，第（n+2）列，第（n+4）列，...）。
于是，在图17中，与图10，13或15一样，任何第（n-1）列的FET#A1n-1-FET#A3n-1和FET#B1n-1-FET#B3n-1的排列模式不同于与第（n-1）列相邻的第n列（相邻列）的FET#A1n-FET#A3n和FET#B1n-FET#B3n的排列模式。
进一步，在图17中，与图10，13或15的情况一样，第（n-1）列的作为第一分割FET的FET#A1n-1-FET#A3n-1和作为第二分割FET的FET#B1n-1-FET#B3n-1和第n列的作为第一分割FET的FET#A1n-FET#A3n和作为第二分割FET的FET#B1n-FET#B3n被排列成形成耦合在第（n-1）列的作为第一晶体管的FET#An-1与与第（n-1）列相邻的第n列的作为第一晶体管的FET#An和作为第二晶体管的FET#Bn的每一个之间的寄生电容，和形成耦合在第（n-1）列的作为第二晶体管的FET#B1n-1与与第（n-1）列相邻的第n列（相邻列）的作为第一晶体管的FET#An和作为第二晶体管的FET#Bn的每一个之间的寄生电容。
然而，在图17中，由于FET#An和FET#Bn的每一个被划分成奇数个，即，三个，所以相互面对的第（n-1）列的第一分割FET和第n列的第一分割FET的第一数量num11、相互面对的第（n-1）列的第二分割FET和第n列的第二分割FET的第二数量num22、相互面对的第（n-1）列的第一分割FET和第n列的第二分割FET的第三数量num12、和相互面对的第（n-1）列的第二分割FET和第n列的第一分割FET的第四数量num21在第（n-1）列和第n列中不完全匹配。于是，在图17中，将第（n-1）列的FET#A1n-1-FET#A3n-1和FET#B1n-1-FET#B3n-1和第n列的FET#A1n-FET#A3n和FET#B1n-FET#B3n排列成如果有可能，使第一数量num11、第二数量num22、第三数量num12和第四数量num21匹配。
换句话说，在图17中，在相邻的第（n-1）和第n列中，第（n-1）列的FET#A1n-1和第n列的FET#A1n相互面对，以及第（n-1）列的FET#A2n-1和第n列的FET#A2n相互面对。进一步，在相互面对的第（n-1）列的FET#A1n-1和第n列的FET#A1n之间形成寄生电容C#A1n-1，以及在相互面对的第（n-1）列的FET#A2n-1和第n列的FET#A2n之间形成寄生电容C#A2n-1。
进一步，在图17中，在相邻的第（n-1）和第n列中，第（n-1）列的FET#A3n-1和第n列的FET#B1n相互面对，以及第（n-1）列的FET#B1n-1和第n列的FET#A3n相互面对。进一步，在相互面对的第（n-1）列的FET#A3n-1和第n列的FET#B1n之间形成寄生电容C#A3B1n-1，以及在相互面对的第（n-1）列的FET#B1n-1和第n列的FET#A3n之间形成寄生电容C#B1A3n-1。
进一步，在图17中，在相邻的第（n-1）和第n列中，第（n-1）列的FET#B2n-1和第n列的FET#B2n相互面对，以及第（n-1）列的FET#B3n-1和第n列的FET#B3n相互面对。进一步，在相互面对的第（n-1）列的FET#B2n-1和第n列的FET#B2n之间形成寄生电容C#B2n-1，以及在相互面对的第（n-1）列的FET#B3n-1和第n列的FET#B3n之间形成寄生电容C#B3n-1。
于是，在图17中，在第（n-1）和第n列中，相互面对的第（n-1）列的第一分割FET和第n列的第一分割FET的第一数量num11是2：一组第（n-1）的FET#A1n-1和第n列的FET#A1n、和一组第（n-1）的FET#A2n-1和第n列的FET#A2n。
进一步，相互对应的第（n-1）列的第二分割FET和第n列的第二分割FET的第二数量num22是2：一组第（n-1）的FET#B2n-1和第n列的FET#B2n、和一组第（n-1）的FET#B3n-1和第n列的FET#B3n。
进一步，相互面对的第（n-1）列的第一分割FET和第n列的第二分割FET的第三数量num12是1，即，一组第（n-1）的FET#A3n-1和第n列的FET#B1n，以及相互面对的第（n-1）列的第二分割FET和第n列的第一分割FET的第四数量num21是1，即，一组第（n-1）的FET#B1n-1和第n列的FET#A3n。
于是，第一数量num11、第二数量num22、第三数量num12、和第四数量num21具有至多1的差异，并且如果有可能，具有匹配值。
进一步，寄生电容C#A1n-1、C#A2n-1、C#A3B1n-1、C#B1A3n-1、C#B2n-1和C#B3n-1由于与如参考图8或10所述相同的原因而具有（基本）相同的数值。
图18是图示彼此相邻、如图17所图示形成了寄生电容的第（n-1）列的比较器61n-1的差分对和第n列的比较器61n的差分对的电路图。
进一步，图18是图示与图12或16一样没有划分FET#An和FET#Bn地按原样构成比较器61n的差分对的FET#An和FET#Bn的电路图。
如图18所图示，彼此相邻的第（n-1）列的比较器61n-1的反相输入端IN1n-1和第n列的比较器61n的反相输入端IN1n通过相应寄生电容C#A1n-1和C#A2n-1耦合在一起。
进一步，彼此相邻的第（n-1）列的比较器61n-1的非反相输入端IN2n-1和第n列的比较器61n的非反相输入端IN2n通过相应寄生电容C#B2n-1和C#B3n-1耦合在一起。
进一步，彼此相邻的第（n-1）列的比较器61n-1的反相输入端IN1n-1和第n列的比较器61n的非反相输入端IN2n通过寄生电容C#A3B1n-1耦合在一起。
进一步，彼此相邻的第（n-1）列的比较器61n-1的非反相输入端IN2n-1和第n列的比较器61n的反相输入端IN1n通过寄生电容C#B1A3n-1耦合在一起。
于是，例如，当在第（n-1）列的比较器61n-1的反相输入端IN1n-1中出现由噪声等引起的电压起伏时，该电压起伏经由相应两个寄生电容C#A1n-1和C#A2n-1影响与第（n-1）列相邻的第n列的比较器61n的反相输入端IN1n，并经由一个寄生电容C#A3B1n-1影响与第（n-1）列相邻的第n列的比较器61n的非反相输入端IN2n，在第n列的比较器61n的反相输入端IN1n和非反相输入端IN2n中出现电压起伏。
出现电压起伏的程度在经由两个寄生电容C#A1n-1和C#A2n-1的每一个受反相输入端IN1n-1的电压起伏影响的反相输入端IN1n与经由一个寄生电容C#A3B1n-1受反相输入端IN1n-1的电压起伏影响的非反相输入端IN2n之间是不同的，但不过，在第n列的比较器61n的差分对中，出现在反相输入端IN1n和非反相输入端IN2n之一中的电压起伏的一部分（同相成分）被出现在另一个中的电压起伏抵消。
进一步，例如，当在第（n-1）列的比较器61n-1的非反相输入端IN2n-1中出现由噪声等引起的电压起伏时，该电压起伏经由相应两个寄生电容C#B2n-1和C#B3n-1影响与第（n-1）列相邻的第n列的比较器61n的非反相输入端IN2n，并经由一个寄生电容C#B1A3n-1影响与第（n-1）列相邻的第n列的比较器61n的反相输入端IN1n，在第n列的比较器61n的反相输入端IN1n和非反相输入端IN2n中出现电压起伏。
出现电压起伏的程度在经由两个寄生电容C#B2n-1和C#B3n-1的每一个受非反相输入端IN2n-1的电压起伏影响的非反相输入端IN2n与经由一个寄生电容C#B1A3n-1受非反相输入端IN2n-1的电压起伏影响的反相输入端IN1n之间是不同的，但不过，在第n列的比较器61n的差分对中，出现在反相输入端IN1n和非反相输入端IN2n之一中的电压起伏的一部分被出现在另一个中的电压起伏抵消。
如上所述，当构成差分对的FET#An和FET#Bn的每一个被划分成奇数个时，与第（n-1）列相邻的第n列的差分对的反相输入端IN1n和非反相输入端IN2n中由第（n-1）列的差分对的反相输入端IN1n-1和非反相输入端IN2n-1的电压起伏经由寄生电容引起的电压起伏的程度是不同的，但不过，在第n列的比较器61n的差分对中，出现在反相输入端IN1n和非反相输入端IN2n之一中的电压起伏的一部分被出现在另一个中的电压起伏抵消。
于是，与以与如图8所图示相同的排列模式执行排列的情况相比，即使将构成差分对的FET#An和FET#Bn的每一个划分成奇数个，也可以通过以不同排列模式排列构成第（n-1）列中的差分对、FET#An-1所划分的第一分割FET和FET#Bn-1所划分的第二分割FET、和构成与第（n-1）列相邻的第n列中的差分对、FET#An所划分的第一分割FET和FET#B1n所划分的第二分割FET，以便如果有可能，使第一数量num11到第四数量num21匹配来改善列并行AD转换单元的串扰特性。
[使图像传感器4形成半导体芯片时的配置示例]
图19是图示使图2的图像传感器2形成半导体芯片时的配置示例的概况图。
换句话说，图19A是图示使用一个裸芯片构成图像传感器2时的配置示例的平面图，而图19B是图示使用垂直堆叠的两个裸芯片构成图像传感器2时的配置示例的透视图。
当使用一个裸芯片构成图像传感器2时，例如，如图19A所示，可以在一个裸芯片上形成像素阵列10，并且形成围绕像素阵列10地包括像素驱动单元21、列并行AD转换单元22、输出单元23和除了像素阵列10之外的其他电路的电路块81A，81B和81C。
当使用垂直堆叠的两个裸芯片使图像传感器2形成堆叠型图像传感器时，例如，如图19B所示，可以在堆叠在两个裸芯片的上侧的上芯片中形成像素阵列10，可以在堆叠在下侧的下芯片中形成包括像素驱动单元21、列并行AD转换单元22、输出单元23和除了像素阵列10之外的其他电路的电路块82。
当如图19B所图示将图像传感器2配置成堆叠型图像传感器时，换句话说，当将形成像素阵列10的上芯片和形成电路块82的下芯片用作垂直堆叠的两个裸芯片地配置图像传感器2时，可能有必要形成具有与上芯片相同的尺寸的下芯片。
形成像素阵列10的上芯片可以形成具有与在图19A的一个裸芯片上形成的像素阵列10相同的尺寸。当下芯片形成具有与上芯片相同的尺寸时，有必要形成包括在图19的电路块81A-83C中的所有电路作为形成具有与上芯片相同的尺寸的下芯片中的电路块82。
于是，有必要进一步将包括在电路块82中的列并行AD转换单元22等的电路小型化。例如，对于列并行AD转换单元22，有必要使相邻列之间的距离（列间距）短于在图示在图19A中、使用一个裸芯片配置图像传感器2的情况下的距离。
在这样的情况下，当以与如图8所图示相同的排列模式排列构成第（n-1）列中的差分对、FET#An-1所划分的第一分割FET和FET#Bn-1所划分的第二分割FET、和构成与第（n-1）列相邻的第n列中的差分对、FET#An所划分的第一分割FET和FET#B1n所划分的第二分割FET时，列并行AD转换单元22的串扰特性严重劣化。
按照本技术，可以没有副作用地改善串扰特性。本技术尤其可用在，例如，如图19B所示列间距短的时候。
[制造图像传感器2的方法]
图20是图示将半导体芯片制造成图像传感器2的方法，尤其，制造列并行AD转换单元22的方法的流程图。
在步骤S11中，在列并行AD转换单元22中，在裸芯片上形成奇数列的列区域中构成差分对的FET#A所划分的第一分割FET和FET#B所划分的第二分割FET，以便分割FET的排列模式变成第一排列模式，并且形成偶数列的列区域中的第一FET和第二FET，以便分割FET的排列模式变成与第一排列模式不同的第二排列模式。
这里，第一排列模式和第二排列模式被确定成使第一数量num11到第四数量num21都相等（如果有可能）。
进一步，当前，对于堆叠型图像传感器，构成列并行AD转换单元22的差分对的FET#A和FET#B的每一个被划分成数量相等的10个或更多个第一分割FET和10个或更多个第二分割FET。
进一步，对于10个或更多个第一分割FET和10个或更多个第二分割FET，作为第一数量num11到第四数量num21都相等（如果有可能）的第一排列模式和第二排列模式的组合，存在大量组合。
例如，可以从第一排列模式和第二排列模式的这样组合当中选择提供列并行AD转换单元22的最卓越串扰特性的组合。
进一步，在日本专利第4640507号中公开了每隔一列使构成列并行AD转换单元22的参考信号型ADC的比较器的输入侧上的连接极性反向的技术。
按照公开在日本专利第4640507号中的技术，例如，对于偶数列中的比较器，将参考信号s1输入反相输入端（-）中，将像素输出的电信号s2输入非反相输入端（+）中，而对于奇数列中的比较器，将像素输出的电信号s2输入反相输入端（-）中，将参考信号s1输入非反相输入端（+）中，从而防止由称为拖影的横向条纹引起的图像质量劣化出现在图像的均匀纹理区中。
但是，在公开在日本专利第4640507号中的技术中，由于在两个相邻区中未以不同排列模式排列构成差分对的两个FET的每一个所划分的第一分割FET和第二分割FET，所以难以改善列并行AD转换单元的串扰特性。
换句话说，本技术完全不同于公开在日本专利第4640507号的说明书中的技术，因为在本技术中，在两个相邻区中以不同排列模式排列构成差分对的FET#An和FET#Bn两者所划分的第一分割FET和第二分割FET，而在公开在日本专利第4640507号的说明书中的技术中，每隔一列地使列并行AD转换单元22的的比较器的输入侧上的连接极性反向。
进一步，由于公开在日本专利第4640507号的说明书中的技术不是影响本技术的技术，所以可以与本技术一起使用。
本领域的普通技术人员应该明白，只要在所附权利要求书或其等效物的范围之内，视设计要求和其它因素而定，可以作出各种各样的修改、组合、分组合和变更。
换句话说，本技术可以应用于含有接收辐射或其他电磁波的图像传感器的固态成像器件，以及作为捕获图像的固态成像器件的图像传感器2。
进一步，在本实施例中，在列并行AD转换单元22中，为像素阵列10的像素11m,n的一个列配备一个ADC31n。但是，在列并行AD转换单元22中，例如，可以为像素阵列10的像素11m,n的像两个列那样的多个列配备一个ADC，该ADC可以以时分方式AD转换来自像素11m,n的两个列的电信号。
进一步，在本技术中，在相邻第（n-1）和第n列中，第（n-1）列的第一分割FET和第二分割FET和第n列的第一分割FET和第二分割FET必须以不同排列模式排列，并且，在像一组第（n-1）列和第（n+1）列、和一组第n列和第（n+2）列那样的每组两个列的每个列中的第一分割FET和第二分割FET的排列模式可以相同也可以不同。
另外，本技术也可以如下构成。
[1]
一种固态成像器件，其包括：
包括多个图像传感器的成像单元；以及
包括在行方向排列的多个AD转换器的模拟到数字（AD）转换单元，每个AD转换器对图像传感器输出的电信号执行AD转换，
其中每个AD转换器包括在输入级上具有差分对的比较器，该差分对包括第一晶体管和第二晶体管，
其中该第一晶体管和第二晶体管各自被划分成相等数量的多个分割晶体管，以及
其中构成预定列中的比较器的多个分割晶体管的排列模式和构成与预定列相邻的相邻列中的比较器的多个分割晶体管的排列模式相互不同。
[2]
按照[1]所述的固态成像器件，
其中AD转换器通过在比较器中将预定参考信号与图像传感器输出的电信号相比较执行电信号的AD转换。
[3]
按照[2]所述的固态成像器件，
其中参考信号是电平随时间变化的信号，以及
其中AD转换器进一步包括计数改变参考信号的电平直到参信号和图像传感器输出的电信号的电平匹配所需的时间的计数器。
[4]
按照[1]-[3]的任何一项所述的固态成像器件，
其中第一晶体管和第二晶体管各自被划分成偶数个分割晶体管。
[5]
按照[1]-[4]的任何一项所述的固态成像器件，
其中在预定列和相邻列的每一个中将第一分割晶体管和第二分割晶体管排列成形成耦合在预定列中的第一晶体管与相邻列中的第一晶体管和第二晶体管的每一个之间的寄生电容，和形成耦合在预定列中的第二晶体管与相邻列中的第一晶体管和第二晶体管的每一个之间的寄生电容。
[6]
按照[1]-[4]的任何一项所述的固态成像器件，
其中，在预定列和相邻列的每一个中，第一分割晶体管和第二分割晶体管被排列成使相互面对的预定列中的第一晶体管所划分的第一分割晶体管和相邻列中的第一分割晶体管的数量、相互面对的预定列中的第二晶体管所划分的第二分割晶体管和相邻列中的第二分割晶体管的数量、相互面对的预定列中的第一分割晶体管和相邻列中的第二分割晶体管的数量、和相互面对的预定列中的第二分割晶体管和相邻列中的第一分割晶体管的数量都相等。
[7]
按照[1]-[6]的任何一项所述的固态成像器件，
其中固态成像器件包括垂直堆叠的两个裸芯片，
其中成像单元包括在堆叠在两个裸芯片的上侧的上芯片中，以及
其中AD转换单元包括在堆叠在两个裸芯片的下侧的下芯片中。
[8]
一种制造固态成像器件的方法，该固态成像器件包括：包括多个图像传感器的成像单元、和包括在行方向排列的多个AD转换器的模拟到数字（AD）转换单元，每个AD转换器对图像传感器输出的电信号执行AD转换，该方法包括：
将在输入级上具有差分对的比较器包括在每个AD转换器中，该差分对包括第一晶体管和第二晶体管；
将该第一晶体管和第二晶体管各自划分成相等数量的多个分割晶体管；以及
以不同排列模式排列构成预定列中的比较器的多个分割晶体管和构成与预定列相邻的相邻列中的比较器的多个分割晶体管。
本公开包含与公开在2012年7月20日向日本专利局提交的日本优先权专利申请JP2012-161998中的主题有关的主题，特此通过引用并入其全部内容。

Claims (8)

1.一种固态成像器件，其包含：
包括多个图像传感器的成像单元；以及
包括在行方向排列的多个模拟到数字AD转换器的AD转换单元，每个AD转换器对图像传感器输出的电信号执行AD转换，
其中每个AD转换器包括在输入级上具有差分对的比较器，该差分对包括第一晶体管和第二晶体管，
其中该第一晶体管和第二晶体管各自划分成相等数量的多个分割晶体管，以及
其中构成预定列中的比较器的多个分割晶体管的排列模式、和构成与预定列相邻的相邻列中的比较器的多个分割晶体管的排列模式相互不同。
2.按照权利要求1所述的固态成像器件，
其中AD转换器通过在比较器中将预定参考信号与由图像传感器输出的电信号相比较，执行电信号的AD转换。
3.按照权利要求2所述的固态成像器件，
其中参考信号是其电平随时间变化的信号，以及
其中AD转换器进一步包括计数器，其对改变参考信号的电平直到参信号和由图像传感器输出的电信号的电平匹配所需的时间计数。
4.按照权利要求3所述的固态成像器件，
其中第一晶体管和第二晶体管各自划分成偶数个分割晶体管。
5.按照权利要求4所述的固态成像器件，
其中在预定列和相邻列的每一个中排列第一分割晶体管和第二分割晶体管，使得产生耦合在预定列中的第一晶体管与相邻列中的第一晶体管和第二晶体管的每一个之间的寄生电容，并且产生耦合在预定列中的第二晶体管与相邻列中的第一晶体管和第二晶体管的每一个之间的寄生电容。
6.按照权利要求5所述的固态成像器件，
其中，在预定列和相邻列的每一个中，排列第一分割晶体管和第二分割晶体管，使得相互面对的预定列中的第一晶体管被划分为的第一分割晶体管和相邻列中的第一分割晶体管的数量、相互面对的预定列中的第二晶体管被划分为的第二分割晶体管和相邻列中的第二分割晶体管的数量、相互面对的预定列中的第一分割晶体管和相邻列中的第二分割晶体管的数量、以及相互面对的预定列中的第二分割晶体管和相邻列中的第一分割晶体管的数量全部相等。
7.按照权利要求6所述的固态成像器件，
其中固态成像器件包括垂直堆叠的两个裸芯片，
其中成像单元包括在堆叠在两个裸芯片的上侧的上芯片中，以及
其中AD转换单元包括在堆叠在两个裸芯片的下侧的下芯片中。
8.一种制造固态成像器件的方法，该固态成像器件包括：包括多个图像传感器的成像单元、以及包括在行方向排列的多个模拟到数字AD转换器的AD转换单元，每个AD转换器对图像传感器输出的电信号执行AD转换，该方法包含：
将在输入级上具有差分对的比较器包括在每个AD转换器中，该差分对包括第一晶体管和第二晶体管；
将该第一晶体管和第二晶体管各自划分成相等数量的多个分割晶体管；以及
以不同排列模式排列构成预定列中的比较器的多个分割晶体管、和构成与预定列相邻的相邻列中的比较器的多个分割晶体管。
CN201310306078.1A 2012-07-20 2013-07-19 固态成像器件以及制造方法 Active CN103581581B (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
CN201710947345.1A CN107682648A (zh) 2012-07-20 2013-07-19 固态成像器件和电子设备
CN201710947352.1A CN107592476B (zh) 2012-07-20 2013-07-19 成像器件

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JPJP2012-161998 2012-07-20
JP2012-161998 2012-07-20
JP2012161998A JP6019870B2 (ja) 2012-07-20 2012-07-20 固体撮像装置、及び、製造方法

Related Child Applications (2)

Application Number Title Priority Date Filing Date
CN201710947345.1A Division CN107682648A (zh) 2012-07-20 2013-07-19 固态成像器件和电子设备
CN201710947352.1A Division CN107592476B (zh) 2012-07-20 2013-07-19 成像器件

Publications (2)

Publication Number Publication Date
CN103581581A true CN103581581A (zh) 2014-02-12
CN103581581B CN103581581B (zh) 2017-12-08

Family

ID=49946241

Family Applications (3)

Application Number Title Priority Date Filing Date
CN201710947345.1A Pending CN107682648A (zh) 2012-07-20 2013-07-19 固态成像器件和电子设备
CN201710947352.1A Active CN107592476B (zh) 2012-07-20 2013-07-19 成像器件
CN201310306078.1A Active CN103581581B (zh) 2012-07-20 2013-07-19 固态成像器件以及制造方法

Family Applications Before (2)

Application Number Title Priority Date Filing Date
CN201710947345.1A Pending CN107682648A (zh) 2012-07-20 2013-07-19 固态成像器件和电子设备
CN201710947352.1A Active CN107592476B (zh) 2012-07-20 2013-07-19 成像器件

Country Status (3)

Country Link
US (5) US9071783B2 (zh)
JP (1) JP6019870B2 (zh)
CN (3) CN107682648A (zh)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106464264A (zh) * 2015-03-04 2017-02-22 索尼公司 模拟数字转换器、固态成像装置和电子设备
CN106537595A (zh) * 2014-07-25 2017-03-22 索尼公司 固态成像装置、ad转换器和电子设备
CN106899814A (zh) * 2014-07-14 2017-06-27 索尼公司 比较器、ad转换器、固态成像器件、电子装置及比较器控制方法
CN107347142A (zh) * 2016-05-05 2017-11-14 豪威科技股份有限公司 用于在图像传感器中实施h条带消除的方法及系统
CN107736015A (zh) * 2015-12-22 2018-02-23 索尼公司 图像传感器、电子设备、控制装置、控制方法和程序
CN107925734A (zh) * 2015-08-25 2018-04-17 佳能株式会社 光电转换装置和光电转换系统

Families Citing this family (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6041500B2 (ja) * 2012-03-01 2016-12-07 キヤノン株式会社 撮像装置、撮像システム、撮像装置の駆動方法、撮像システムの駆動方法
JP6386722B2 (ja) * 2013-11-26 2018-09-05 キヤノン株式会社 撮像素子、撮像装置及び携帯電話機
JP2016012903A (ja) * 2014-06-02 2016-01-21 ソニー株式会社 撮像素子、撮像方法、および電子機器
WO2016031066A1 (ja) * 2014-08-29 2016-03-03 オリンパス株式会社 撮像装置および撮像システム
CN108140652B (zh) * 2015-03-05 2022-08-30 达特茅斯学院 图像传感器像素的无栅极复位
EP3101812B1 (en) * 2015-06-05 2022-10-26 Cmosis Bvba In-pixel differential transconductance amplifier for adc and image sensor architecture
US9881949B2 (en) * 2015-06-17 2018-01-30 Taiwan Semiconductor Manufacturing Company Ltd. Sensing device, image sensing system and method thereof
US9602120B1 (en) * 2016-04-04 2017-03-21 International Business Machines Corporation Analog to digital converter with digital reference voltage signal
KR102458186B1 (ko) * 2017-01-17 2022-10-25 소니 세미컨덕터 솔루션즈 가부시키가이샤 아날로그-디지털 변환기, 고체 촬상 소자, 및, 전자기기
EP3382712B1 (en) * 2017-03-31 2020-11-04 Nxp B.V. Memory system
CN107786863A (zh) * 2017-11-08 2018-03-09 深圳市英唐光显技术有限公司 一种基于spd技术改善成像产品的方法
JP2021158396A (ja) 2018-06-28 2021-10-07 ソニーセミコンダクタソリューションズ株式会社 固体撮像素子及び電子機器
US11363225B2 (en) 2018-08-16 2022-06-14 Sony Semiconductor Solutions Corporation Image sensor
JP2021193760A (ja) * 2018-09-26 2021-12-23 ソニーセミコンダクタソリューションズ株式会社 撮像素子及び光検出素子
WO2020073624A1 (en) 2018-10-09 2020-04-16 Shenzhen GOODIX Technology Co., Ltd. Image sensor and semiconductor structure
CN110383824B (zh) * 2018-10-09 2021-08-06 深圳市汇顶科技股份有限公司 图像传感器、半导体结构、及操作图像传感器的方法
US11917317B2 (en) * 2018-11-21 2024-02-27 Sony Semiconductor Solutions Corporation Solid-state imaging element and imaging device that detects address event
KR20210046102A (ko) * 2019-10-17 2021-04-28 삼성전자주식회사 이미지 센서
CN114245984B (zh) * 2021-09-17 2023-04-04 迪克创新科技有限公司 模拟数字转换单元及相关图像传感器及电子装置
CN115550579B (zh) * 2022-10-09 2023-09-26 成都微光集电科技有限公司 一种图像传感器读出方法和图像传感器

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20020166948A1 (en) * 2001-04-19 2002-11-14 Giuseppe Rossi Amplifier with variable signal gain and matched gain bandwidth
CN102334293A (zh) * 2009-09-11 2012-01-25 松下电器产业株式会社 模拟/数字变换器、图像传感器系统、照相机装置
CN102461158A (zh) * 2009-04-10 2012-05-16 宽银幕电影成像有限责任公司 每列图像传感器adc和cds
CN102545900A (zh) * 2010-12-20 2012-07-04 意法半导体研发（上海）有限公司 用于模数(a/d)转换的系统和方法

Family Cites Families (28)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4599602A (en) * 1983-08-03 1986-07-08 Matsushita Electric Industrial Co., Ltd. Serial-type A/D converter utilizing folding circuit cells
DE69306603T2 (de) * 1992-02-11 1997-06-05 Philips Electronics Nv Stromteiler sowie integrierte Schaltung mit mehreren Stromteilern
US6836291B1 (en) * 1998-04-30 2004-12-28 Minolta Co., Ltd. Image pickup device with integral amplification
KR100352766B1 (ko) * 2000-03-07 2002-09-16 삼성전자 주식회사 반도체 메모리 디바이스에서 컬럼 경로 레이아웃 구조 및방법
US6310571B1 (en) * 2001-03-30 2001-10-30 Pixim, Incorporated Multiplexed multi-channel bit serial analog-to-digital converter
US6788237B1 (en) * 2001-03-30 2004-09-07 Pixim, Inc. Electrically and optically symmetrical analog-to-digital converter for digital pixel sensors
WO2003079538A1 (fr) * 2002-03-15 2003-09-25 Mitsubishi Denki Kabushiki Kaisha Convertisseur de frequence
JP3704112B2 (ja) * 2002-08-20 2005-10-05 株式会社東芝 信号電圧検出回路
JP2004349814A (ja) * 2003-05-20 2004-12-09 Seiko Epson Corp デジタル・アナログ変換回路、電気光学装置及び電子機器
JP4018644B2 (ja) * 2004-01-29 2007-12-05 キヤノン株式会社 光電変換装置及び同光電変換装置を用いた撮像システム
US7126512B2 (en) * 2004-03-19 2006-10-24 Charles Douglas Murphy Comparing circuits for time-to-threshold A/D conversion in digital imaging arrays
EP1635470A1 (en) * 2004-09-09 2006-03-15 STMicroelectronics Limited Method and apparatus for a CMOS image sensor comprising a distributed amplifier and a multiplexed analog to digital converter
US7315273B2 (en) * 2004-11-08 2008-01-01 Sony Corporation Analog-to-digital conversion method, analog-to-digital converter, semiconductor device for detecting distribution of physical quantity, and electronic apparatus
US7054219B1 (en) * 2005-03-31 2006-05-30 Matrix Semiconductor, Inc. Transistor layout configuration for tight-pitched memory array lines
US7446573B1 (en) * 2006-02-24 2008-11-04 Lattice Semiconductor Corporation Comparator systems and methods
JP4615472B2 (ja) * 2006-04-03 2011-01-19 ソニー株式会社 物理量分布検出装置および撮像装置
JP4238900B2 (ja) * 2006-08-31 2009-03-18 ソニー株式会社 固体撮像装置、撮像装置
US7839439B2 (en) * 2007-01-12 2010-11-23 Sony Corporation Solid-state imaging device and imaging device
US7609093B2 (en) * 2007-08-03 2009-10-27 Tower Semiconductor Ltd. Comparator with low supply current spike and input offset cancellation
JP2009124514A (ja) * 2007-11-15 2009-06-04 Sony Corp 固体撮像素子、およびカメラシステム
JP5233828B2 (ja) * 2009-05-11 2013-07-10 ソニー株式会社 固体撮像装置、固体撮像装置の駆動方法および電子機器
JP5254140B2 (ja) * 2009-07-14 2013-08-07 株式会社東芝 Ａ／ｄ変換器及びそれを備えた固体撮像装置
JP5434502B2 (ja) * 2009-11-13 2014-03-05 ソニー株式会社 固体撮像素子およびその駆動方法、カメラシステム
US8586903B2 (en) * 2009-11-23 2013-11-19 Samsung Electronics Co., Ltd. Counter circuits, analog to digital converters, image sensors and digital imaging systems including the same
JP2011229120A (ja) * 2010-03-30 2011-11-10 Sony Corp 固体撮像装置、固体撮像装置の信号処理方法、及び、電子機器
JP5864086B2 (ja) * 2010-07-28 2016-02-17 ラピスセミコンダクタ株式会社 差動増幅回路
US8605173B2 (en) * 2010-08-16 2013-12-10 SK Hynix Inc. Differential column ADC architectures for CMOS image sensor applications
US8368570B2 (en) * 2011-01-31 2013-02-05 SK Hynix Inc. Method and system for calibrating column parallel ADCs

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20020166948A1 (en) * 2001-04-19 2002-11-14 Giuseppe Rossi Amplifier with variable signal gain and matched gain bandwidth
CN102461158A (zh) * 2009-04-10 2012-05-16 宽银幕电影成像有限责任公司 每列图像传感器adc和cds
CN102334293A (zh) * 2009-09-11 2012-01-25 松下电器产业株式会社 模拟/数字变换器、图像传感器系统、照相机装置
CN102545900A (zh) * 2010-12-20 2012-07-04 意法半导体研发（上海）有限公司 用于模数(a/d)转换的系统和方法

Cited By (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106899814A (zh) * 2014-07-14 2017-06-27 索尼公司 比较器、ad转换器、固态成像器件、电子装置及比较器控制方法
CN106899814B (zh) * 2014-07-14 2021-05-14 索尼公司 比较器、ad转换器、固态成像器件、电子装置及比较器控制方法
CN106537595A (zh) * 2014-07-25 2017-03-22 索尼公司 固态成像装置、ad转换器和电子设备
CN112187279A (zh) * 2015-03-04 2021-01-05 索尼公司 模拟数字转换器和光检测装置
CN112187279B (zh) * 2015-03-04 2024-05-14 索尼公司 模拟数字转换器和光检测装置
CN106464264A (zh) * 2015-03-04 2017-02-22 索尼公司 模拟数字转换器、固态成像装置和电子设备
CN106464264B (zh) * 2015-03-04 2020-09-18 索尼公司 模拟数字转换器、固态成像装置和电子设备
CN107925734A (zh) * 2015-08-25 2018-04-17 佳能株式会社 光电转换装置和光电转换系统
US10547807B2 (en) 2015-08-25 2020-01-28 Canon Kabushiki Kaisha Photoelectric conversion apparatus and photoelectric conversion system
CN107925734B (zh) * 2015-08-25 2020-10-20 佳能株式会社 光电转换装置和光电转换系统
CN110265416A (zh) * 2015-12-22 2019-09-20 索尼公司 成像器件和电子设备
CN107736015B (zh) * 2015-12-22 2021-02-19 索尼公司 图像传感器、电子设备、控制装置、控制方法和程序
CN107736015A (zh) * 2015-12-22 2018-02-23 索尼公司 图像传感器、电子设备、控制装置、控制方法和程序
CN107347142A (zh) * 2016-05-05 2017-11-14 豪威科技股份有限公司 用于在图像传感器中实施h条带消除的方法及系统

Also Published As

Publication number Publication date
CN107592476B (zh) 2019-11-15
JP6019870B2 (ja) 2016-11-02
US20170155864A1 (en) 2017-06-01
JP2014023065A (ja) 2014-02-03
CN107682648A (zh) 2018-02-09
US20160373681A1 (en) 2016-12-22
US9071783B2 (en) 2015-06-30
US9602748B2 (en) 2017-03-21
US10313623B2 (en) 2019-06-04
CN103581581B (zh) 2017-12-08
US9549136B2 (en) 2017-01-17
US20150271430A1 (en) 2015-09-24
US20180109748A1 (en) 2018-04-19
CN107592476A (zh) 2018-01-16
US9900540B2 (en) 2018-02-20
US20140022430A1 (en) 2014-01-23

Similar Documents

Publication Publication Date Title
CN103581581A (zh) 固态成像器件以及制造方法
US11394912B2 (en) Comparator, AD converter, solid-state imaging device, electronic apparatus, and method of controlling comparator
KR102419229B1 (ko) 촬상 소자, 촬상 방법, 및 전자 기기
CN106537595B (zh) 固态成像装置、ad转换器和电子设备
CN101189863B (zh) 耦合电容匹配的共享放大器像素
EP2378764B1 (en) A camera
JP2021141621A (ja) 固体撮像素子、電子機器、および、固体撮像素子の制御方法
US8125553B2 (en) Solid-state imaging device
US9659982B2 (en) Image sensor pixel structure with optimized uniformity
JP2023502340A (ja) スケーラブルなピクセルサイズの画像センサ
CN112449135A (zh) 具有可调放大器电路的成像系统
CN103609097A (zh) 固体摄像装置用信号处理装置以及固体摄像装置
US20150334323A1 (en) Solid-state imaging device
US20220116557A1 (en) Pixel array and image sensor including the same
JP3950726B2 (ja) 固体撮像装置及び撮影システム
CN103988495A (zh) 固体摄像装置
JP2010278904A (ja) 固体撮像装置、カメラおよび固体撮像装置の駆動方法
US10951840B1 (en) Versatile image sensor circuit
KR20170038981A (ko) 이미지 센싱 장치
JP4459210B2 (ja) 固体撮像装置及び撮影システム

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant