CN103579150B - 用于球栅阵列的焊料凸块 - Google Patents

用于球栅阵列的焊料凸块 Download PDF

Info

Publication number
CN103579150B
CN103579150B CN201210454405.3A CN201210454405A CN103579150B CN 103579150 B CN103579150 B CN 103579150B CN 201210454405 A CN201210454405 A CN 201210454405A CN 103579150 B CN103579150 B CN 103579150B
Authority
CN
China
Prior art keywords
layer
bump
solder
solder projection
projection
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201210454405.3A
Other languages
English (en)
Other versions
CN103579150A (zh
Inventor
张容华
黄震麟
林俊成
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Taiwan Semiconductor Manufacturing Co TSMC Ltd
Original Assignee
Taiwan Semiconductor Manufacturing Co TSMC Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Taiwan Semiconductor Manufacturing Co TSMC Ltd filed Critical Taiwan Semiconductor Manufacturing Co TSMC Ltd
Publication of CN103579150A publication Critical patent/CN103579150A/zh
Application granted granted Critical
Publication of CN103579150B publication Critical patent/CN103579150B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H01L23/49816—Spherical bumps on the substrate for external connection, e.g. ball grid arrays [BGA]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/11—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/118—Post-treatment of the bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/1301—Shape
    • H01L2224/13016—Shape in side view
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/1319—Material with a principal constituent of the material being a polymer, e.g. polyester, phenolic based polymer, epoxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/06—Polymers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/06—Polymers
    • H01L2924/0665—Epoxy resin
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/156—Material
    • H01L2924/15786—Material with a principal constituent of the material being a non metallic, non metalloid inorganic material
    • H01L2924/15788—Glasses, e.g. amorphous oxides, nitrides or fluorides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/37—Effects of the manufacturing process
    • H01L2924/37001—Yield

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Wire Bonding (AREA)
  • Electric Connection Of Electric Components To Printed Circuits (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

本发明涉及一种用于球栅阵列(BGA)的焊料凸块。一种用于球栅阵列的焊料凸块结构包括：至少一个凸块下金属化(UBM)层；以及焊料凸块，形成在至少一个UBM层上方。焊料凸块具有凸块宽度和凸块高度，并且凸块高度与凸块宽度的比值小于1。

Description

用于球栅阵列的焊料凸块
技术领域
本公开总体上涉及一种集成电路，更具体地，涉及一种用于球栅阵列(BGA)的焊料凸块。
背景技术
球栅阵列(BGA)的一些焊料球结构经受着由于在经过焊料球的连接区域时焊料破裂引起的电连接退化。另外，阵列中的焊料球之间的焊点高度(stand-off height(SOH))变化可能使电连接和可靠性退化。
发明内容
为解决上述问题，本发明提供了一种用于球栅阵列(BGA)的焊料凸块结构，包括：至少一个凸块下金属化(UBM)层；以及焊料凸块，形成在至少一个UBM层上方，焊料凸块具有凸块宽度和凸块高度，其中，凸块高度与凸块宽度的比值小于1。
该结构进一步包括至少一个非金属芯，位于焊料凸块的内部。
该结构进一步包括导电层，包围至少一个非金属芯。
其中，至少一个非金属芯包括塑料。
该结构进一步包括铜层，位于至少一个UBM层和焊料凸块之间。
其中，焊料凸块是无铅的。
其中，至少一个UBM层包括第一层和第二层。
其中，第一层包括Ti、W、Cr、TiW、或其任意组合。
其中，第二层包括Cu、Ni、Ni-V合金、或其任意组合。
此外，还提供了一种形成用于球栅阵列(BGA)的焊料凸块结构的方法，包括：在衬底上方形成至少一个凸块下金属化(UBM)层；以及在至少一个UBM层上方形成焊料凸块，其中，焊料凸块具有凸块宽度和凸块高度，并且凸块高度与凸块宽度的比值小于1。
该方法进一步包括在焊料凸块的内部形成至少一个非金属芯。
其中，导电层包围至少一个非金属芯。
其中，至少一个非金属芯包括环氧树脂。
其中，形成至少一个非金属芯包括：在焊料凸块的上部放置非金属芯；以及回流焊料凸块。
该方法进一步包括在至少一个UBM层与焊料凸块之间形成铜层。
其中，至少一个UBM层包括第一层和第二层。
其中，第一层包括Ti、W、Cr、TiW、或其任意组合。
其中，第二层包括Cu、Ni、Ni-V合金、或其任意组合。
此外，还提供了一种集成电路，包括：衬底；至少一个凸块下金属化(UBM)层，形成在衬底上方；以及无铅焊料凸块，形成在至少一个UBM层上方，其中，焊料凸块的内部具有至少一个塑料芯，其中，焊料凸块具有凸块宽度和凸块高度，并且凸块高度与凸块宽度的比值小于1。
该集成电路进一步包括铜层，位于至少一个UBM层和焊料凸块之间。
附图说明
现将结合附图所进行的描述作为参考，其中：
图1示出了根据一些实施例的用于球栅阵列(BGA)的示例性焊料凸块结构的截面图；
图2示出了根据一些实施例的另一示例性焊料凸块结构的截面图；以及
图3A-图3G示出了根据一些实施例的图1所示焊料凸块结构的示例性制造工艺的中间步骤。
具体实施方式
下面，详细讨论本发明各实施例的制造和使用。然而，应该理解，本公开提供了许多可以在各种具体环境中实现的可应用的发明的概念。所讨论的具体实施例仅仅示出了制造和使用本发明的具体方式，而不用于限制本发明的范围。
另外，本公开可以在多个实例中重复参考符号和/或字符。这种重复用于简化和清楚，并且其本身不表示所述多个实施例和/或配置之间的关系。此外，在本公开中，一个部件形成在、连接、和/或耦合到另一个部件上可以包括部件直接接触的实施例，也可以包括其他部件可以形成在部件之间使得两个部件不直接接触的实施例。另外，可以使用诸如“下面的”、“上面的”、“水平的”、“垂直的”、“在...的上面”、“在...的下面”、“在...之上”、“在...之下”、“在...的顶部”、“在...的底部”等以及它们的派生词(如，“水平地”“向下地”“向上地”等)的空间关系术语，以容易地描述本公开中的一个部件与另一个部件的关系。空间关系术语将包括含有部件的器件的不同方位。
图1示出了根据一些实施例的用于球栅阵列(BGA)的示例性焊料凸块结构100的截面图。在焊料凸块结构100中，衬底101包括由粘合层104粘合在一起的玻璃衬底102和硅衬底106。在其它实施例中，衬底101可以包括硅、二氧化硅、氧化铝、蓝宝石、锗、砷化锗(GaAs)、硅和锗的合金、磷化铟(InP)、或其他适合的材料。此外，衬底101可以具有一个衬底层而不是图1所示的多个衬底层。
重布线层(RDL)108是用于电连接的导电层。例如，重布线层108连接位于其它位置的输入/输出(I/O)焊盘。在一些实施例中，重布线层108包括金属，如铜、铝、或其他适合的材料。钝化层110在一些实施例中包括氧化物或者氮化物，并且降低表面的化学和/或电反应性。
焊料凸块结构100包括凸块下金属化(UBM)层112和114。在一些实施例中，UBM层的第一层112包括Ti、W、Cr、TiW、其任何组合、或其他适合的材料。第二层114包括Cu、Ni、Ni-V合金、其任何组合、或其他适合的材料。在一些实施例中，UBM层112和114的直径介于20μm到600μm的范围之间。例如，通过溅射能够形成UBM层112和114。尽管图1中示出了两个UBM层112和114，但是UBM可以使用不同数量的层。
铜层116形成于第二(UBM)层114的上方。在一些实施例中，铜层116的厚度(高度)介于5μm至20μm的范围之间。焊料凸块122形成于铜层116和第二(UBM)层114的上方。焊料凸块122具有凸块宽度Da和凸块高度Db。在一些实施例中，比值α＝Da/Db的范围是0.05≤α＜1，因此，与球形焊料球的形状相比，焊料凸块122的形状相对平坦。这就为焊料凸块122提供了更大的接触面积，从而降低了焊料凸块122的缺陷电连接并且提高了可靠性。
根据应用，由UMB层112和114的直径以及期望的比值α来确定凸块高度Db。焊料凸块122可以包括任何适合的材料，并且，在一些实施例中，无铅材料用于焊料凸块122。
图1所示的焊料凸块122的内部具有一个非金属芯118，且在其它实施例中可以具有多个非金属芯118或者没有非金属芯。非金属芯118包括环氧树脂、聚合物、或其他适合的材料，并且在此备选地被称为塑料芯。在一个实例中，二乙烯基苯交联聚合物(divinyl benzene cross-linkedpolymer)用于塑料芯118。在一些实施例中，塑料芯118的直径介于10μm到700μm的范围之间。在一些实施例中，导电层120包围塑料芯118。导电层120可以包括铜或其他适合的材料。在一些实施例中，导电层120的厚度介于3μm到20μm的范围之间。
塑料芯118为组装提供了稳定的焊点高度，这样，有助于避免发生焊料桥接的问题。并且，塑料芯118有助于分散焊料凸块结构100中的应力以及避免或减少焊料破裂。因此，提高了可靠性。
图2示出了根据一些实施例的另一个示例性焊料凸块结构200的截面图。除了具有三个塑料芯118之外，焊料凸块结构200与图1所示的焊料凸块结构100相似。在其它实施例中，可以有其他任意数量的塑料芯118或者没有塑料芯。
图3A-图3G示出了根据一些实施例的图1所示焊料凸块结构的示例性制造工艺的中间步骤。在图3A中，光刻胶层302(例如，干膜阻剂(DFR))沉积在UBM层112和114的上方，并且通过光刻被部分地去除，以露出第二UBM层114。在一些实施例中，第一(UBM)层112包括Ti、W、Cr、TiW、其任何组合、或其他适合的材料。第二(UBM)层114包括Cu、Ni、Ni-V合金、其任何组合、或其他适合的材料。
在图3B中，进行凸块镀工艺，以沉积铜层116和焊料凸块122。在一些实施例中，铜层116的厚度(高度)介于5μm到20μm的范围之间。焊料凸块122具有图1所示的凸块宽度Da和凸块高度Db。在一些实施例中，比值α＝Da/Db的范围是0.05≤α＜1，因此，与球形焊料球的形状相比，焊料凸块122的形状相对平坦。这就为焊料凸块122提供了更大接触面积，因此，降低了焊料凸块122的缺陷电连接，并且提高了可靠性。
在一些实施例中，可以由第二(UMB)层114的直径和比值α来确定凸块高度Db。焊料凸块122可以包括任何适合的材料，并且在一些实施例中，无铅材料用于焊料凸块122。例如，通过电镀，可以在铜层116的上方形成焊料凸块122。在一些实施例中，焊料凸块122包括锡，其作为主要元素。
在图3C中，在上述的凸块镀之后，剥离(去除)光刻胶层302。
在图3D中，使用焊料凸块122作为掩模，以蚀刻(第一)UBM层112。
在图3E中，使用模板(stencil)306，在焊料凸块122的上方印刷焊剂304。在一些实施例中，模板306的开口尺寸是UBM层112和114的直径的大约90％。
在图3F中，使用模板308安装(即，球安装)具有围绕的导电层120的塑料芯118。塑料芯118可以包括环氧树脂、聚合物、或其他适合的材料。在一个实例中，二乙烯基苯交联聚合物用于塑料芯118。在一些实施例中，导电层120包括铜或其他适合的材料。塑料芯118为组装提供了稳定的焊点高度，这有助于避免发生焊料桥接。并且，塑料芯118能有助于分散焊料凸块结构100中的应力以及避免焊料破裂，因此，提高了可靠性。在一些实施例中，模板308的开口尺寸是塑料芯118和导电层120的总直径的大约120％。
在图3G中，回流焊料凸块122并且塑料芯118设置在焊料凸块122的内部。在一些实施例中，根据焊料凸块122的材料，当峰值温度介于230℃到270℃的范围之间时，进行回流。此后，例如，使用水清洁焊剂304。
根据一些实施例，用于球栅阵列(BGA)的焊料凸块结构包括至少一个凸块下金属化(UBM)层和形成于至少一个UBM层之上的焊料凸块。焊料凸块具有凸块宽度和凸块高度，并且凸块高度与凸块宽度的比值小于1。
根据一些实施例，形成用于球栅阵列(BGA)的焊料凸块结构的方法包括在衬底的上方形成至少一个凸块下金属化(UBM)层。在至少一个UBM层的上方形成焊料凸块。焊料凸块具有凸块宽度和凸块高度。凸块高度与凸块宽度的比值小于1。
根据一些实施例，集成电路包括衬底、形成于衬底之上的至少一个凸块下金属化(UBM)层和形成于至少一个UBM层之上的无铅焊料凸块。焊料凸块的内部具有至少一个塑料芯。焊料凸块具有凸块宽度和凸块高度，并且凸块高度与凸块宽度的比值小于1。
本领域的技术人员应该理解，本公开可以具有许多实施例的变化。尽管已经详细地描述了实施例及其优势，但应该理解，可以在不背离实施例的主旨和范围的情况下，做各种不同的改变，替换和更改。而且，本申请的范围并不仅限于本说明书中描述的工艺、机器、制造、材料组分、装置、方法和步骤的特定实施例。作为本领域普通技术人员应理解，通过本公开，现有的或今后开发的用于执行与根据本发明所采用的所述相应实施例基本相同的功能或获得基本相同结构的工艺、机器、制造、材料组分、装置、方法或步骤本届本发明可以被使用。
上述方法实施例示出了示例性的步骤，但是没有必要按照所示顺序执行这些步骤。根据本发明的实施例的主旨和范围，可以适当地对这些步骤进行添加、替换、改变顺序和/或删除。结合了不同权利要求和/或不同实施例的实施例都处在本发明的范围内并且在阅读完本发明之后，其对本领域的技术人员是显而易见的。。

Claims (17)

1.一种用于球栅阵列(BGA)的焊料凸块结构，包括：
至少一个凸块下金属化(UBM)层；
焊料凸块，形成在所述至少一个凸块下金属化层上方，所述焊料凸块具有凸块宽度和凸块高度，
其中，所述凸块高度与所述凸块宽度的比值小于1；
所述凸块高度由所述至少一个凸块下金属化层的直径和所述比值确定；以及
至少一个非金属芯，位于所述焊料凸块的内部。
2.根据权利要求1所述的结构，进一步包括导电层，包围所述至少一个非金属芯。
3.根据权利要求2所述的结构，其中，所述至少一个非金属芯包括塑料。
4.根据权利要求1所述的结构，进一步包括铜层，位于所述至少一个凸块下金属化层和所述焊料凸块之间。
5.根据权利要求1所述的结构，其中，所述焊料凸块是无铅的。
6.根据权利要求1所述的结构，其中，所述至少一个凸块下金属化层包括第一层和第二层。
7.根据权利要求6所述的结构，其中，所述第一层包括Ti、W、Cr、TiW、或其任意组合。
8.根据权利要求6所述的结构，其中，所述第二层包括Cu、Ni、Ni-V合金、或其任意组合。
9.一种形成用于球栅阵列(BGA)的焊料凸块结构的方法，包括：
在衬底上方形成至少一个凸块下金属化(UBM)层；
在所述至少一个凸块下金属化层上方形成焊料凸块，其中，所述焊料凸块具有凸块宽度和凸块高度，并且所述凸块高度与所述凸块宽度的比值小于1；
所述凸块高度由所述至少一个凸块下金属化层的直径和所述比值确定；以及
在所述焊料凸块的内部形成至少一个非金属芯，其中，形成至少一个非金属芯包括：
在所述焊料凸块的上部放置所述非金属芯；以及
回流所述焊料凸块。
10.根据权利要求9所述的方法，其中，导电层包围所述至少一个非金属芯。
11.根据权利要求10所述的方法，其中，所述至少一个非金属芯包括环氧树脂。
12.根据权利要求9所述的方法，进一步包括在所述至少一个凸块下金属化层与所述焊料凸块之间形成铜层。
13.根据权利要求9所述的方法，其中，所述至少一个凸块下金属化层包括第一层和第二层。
14.根据权利要求13所述的方法，其中，所述第一层包括Ti、W、Cr、TiW、或其任意组合。
15.根据权利要求13所述的方法，其中，所述第二层包括Cu、Ni、Ni-V合金、或其任意组合。
16.一种集成电路，包括：
衬底；
至少一个凸块下金属化(UBM)层，形成在所述衬底上方；以及
无铅焊料凸块，形成在所述至少一个凸块下金属化层上方，其中，所述焊料凸块的内部具有至少一个塑料芯，
其中，所述焊料凸块具有凸块宽度和凸块高度，并且所述凸块高度与所述凸块宽度的比值小于1；
所述凸块高度由所述至少一个凸块下金属化层的直径和所述比值确定。
17.根据权利要求16所述的集成电路，进一步包括铜层，位于所述至少一个凸块下金属化层和所述焊料凸块之间。
CN201210454405.3A 2012-07-31 2012-11-13 用于球栅阵列的焊料凸块 Active CN103579150B (zh)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
US201261677891P 2012-07-31 2012-07-31
US61/677,891 2012-07-31
US13/572,302 US9159687B2 (en) 2012-07-31 2012-08-10 Solder bump for ball grid array
US13/572,302 2012-08-10

Publications (2)

Publication Number Publication Date
CN103579150A CN103579150A (zh) 2014-02-12
CN103579150B true CN103579150B (zh) 2016-12-21

Family

ID=50024677

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201210454405.3A Active CN103579150B (zh) 2012-07-31 2012-11-13 用于球栅阵列的焊料凸块

Country Status (4)

Country Link
US (3) US9159687B2 (zh)
KR (1) KR101591632B1 (zh)
CN (1) CN103579150B (zh)
TW (1) TWI512861B (zh)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11257774B2 (en) * 2014-08-31 2022-02-22 Skyworks Solutions, Inc. Stack structures in electronic devices including passivation layers for distributing compressive force
DE102015206198A1 (de) * 2015-04-08 2016-10-13 Robert Bosch Gmbh Verfahren und Vorrichtung zur Übertragung von Nachrichten in einem Rechnernetz
KR102634946B1 (ko) 2016-11-14 2024-02-07 삼성전자주식회사 반도체 칩
IT201700006901A1 (it) * 2017-01-23 2018-07-23 Pietro Fiorentini Spa Metodo per il monitoraggio di un dispositivo di regolazione del flusso di un gas e sistema di regolazione impiegante tale metodo
US20200152494A1 (en) * 2018-11-14 2020-05-14 Cyberoptics Corporation Wafer-like sensor

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5872399A (en) * 1996-04-01 1999-02-16 Anam Semiconductor, Inc. Solder ball land metal structure of ball grid semiconductor package
US6158644A (en) * 1998-04-30 2000-12-12 International Business Machines Corporation Method for enhancing fatigue life of ball grid arrays
CN101609806A (zh) * 2008-06-16 2009-12-23 英特尔公司 用于印刷电路板表面安装元件的薄型焊栅阵列技术

Family Cites Families (25)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH02199794A (ja) 1989-01-27 1990-08-08 Clarion Co Ltd 薄膜ｅｌ素子
DE69618458T2 (de) * 1995-05-22 2002-11-07 Hitachi Chemical Co Ltd Halbleiterteil mit einem zu einem verdrahtungsträger elektrisch verbundenem chip
JPH09199506A (ja) * 1995-11-15 1997-07-31 Citizen Watch Co Ltd 半導体素子のバンプ形成方法
US6267650B1 (en) 1999-08-09 2001-07-31 Micron Technology, Inc. Apparatus and methods for substantial planarization of solder bumps
US6740577B2 (en) * 2002-05-21 2004-05-25 St Assembly Test Services Pte Ltd Method of forming a small pitch torch bump for mounting high-performance flip-flop devices
JP4571781B2 (ja) * 2003-03-26 2010-10-27 ルネサスエレクトロニクス株式会社 半導体装置およびその製造方法
KR20050019664A (ko) 2003-08-20 2005-03-03 삼성전자주식회사 솔더볼을 갖는 반도체 패키지
KR100659527B1 (ko) * 2003-10-22 2006-12-20 삼성전자주식회사 3차원 범프 하부 금속층을 갖는 플립 칩 본딩용 반도체칩과 그 실장 구조
TW200607030A (en) * 2004-08-04 2006-02-16 Univ Nat Chiao Tung Process for protecting solder joints and structure for alleviating electromigration and joule heating in solder joints
US7361990B2 (en) 2005-03-17 2008-04-22 Taiwan Semiconductor Manufacturing Company, Ltd. Reducing cracking of high-lead or lead-free bumps by matching sizes of contact pads and bump pads
JP4097660B2 (ja) * 2005-04-06 2008-06-11 シャープ株式会社 半導体装置
KR100636364B1 (ko) * 2005-04-15 2006-10-19 한국과학기술원 플립칩 패키지의 솔더패드 접합방법
JP4183199B2 (ja) * 2005-12-28 2008-11-19 インターナショナル・ビジネス・マシーンズ・コーポレーション 半導体パッケージ及びその製造方法
JP4791244B2 (ja) * 2006-05-11 2011-10-12 新光電気工業株式会社 電子部品内蔵基板及びその製造方法
US8035226B1 (en) 2008-06-05 2011-10-11 Maxim Integrated Products, Inc. Wafer level package integrated circuit incorporating solder balls containing an organic plastic-core
US7755200B2 (en) * 2008-09-15 2010-07-13 National Semiconductor Corporation Methods and arrangements for forming solder joint connections
US8841766B2 (en) 2009-07-30 2014-09-23 Taiwan Semiconductor Manufacturing Company, Ltd. Cu pillar bump with non-metal sidewall protection structure
JP2012033692A (ja) * 2010-07-30 2012-02-16 Renesas Electronics Corp 半導体装置および半導体装置の製造方法
JP2012080043A (ja) 2010-10-06 2012-04-19 Renesas Electronics Corp 半導体装置及び半導体装置の製造方法
TWI541964B (zh) * 2010-11-23 2016-07-11 矽品精密工業股份有限公司 半導體基板之製法
KR20120089150A (ko) * 2011-02-01 2012-08-09 삼성전자주식회사 패키지 온 패키지
US20130043573A1 (en) * 2011-08-15 2013-02-21 Advanced Analogic Technologies (Hong Kong) Limited Solder Bump Bonding In Semiconductor Package Using Solder Balls Having High-Temperature Cores
JP6115060B2 (ja) * 2012-09-21 2017-04-19 富士通株式会社 電子デバイスの製造方法
US8809181B2 (en) * 2012-11-07 2014-08-19 Intel Corporation Multi-solder techniques and configurations for integrated circuit package assembly
KR101926187B1 (ko) * 2016-12-15 2018-12-06 스마트모듈러 테크놀러지스 엘엑스 에스에이알엘 반도체 패키지의 범프 형성방법

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5872399A (en) * 1996-04-01 1999-02-16 Anam Semiconductor, Inc. Solder ball land metal structure of ball grid semiconductor package
US6158644A (en) * 1998-04-30 2000-12-12 International Business Machines Corporation Method for enhancing fatigue life of ball grid arrays
CN101609806A (zh) * 2008-06-16 2009-12-23 英特尔公司 用于印刷电路板表面安装元件的薄型焊栅阵列技术

Also Published As

Publication number Publication date
US9711472B2 (en) 2017-07-18
US20170317044A1 (en) 2017-11-02
US10134701B2 (en) 2018-11-20
US20140339697A1 (en) 2014-11-20
US9159687B2 (en) 2015-10-13
TWI512861B (zh) 2015-12-11
KR101591632B1 (ko) 2016-02-03
CN103579150A (zh) 2014-02-12
US20140035135A1 (en) 2014-02-06
TW201405681A (zh) 2014-02-01
KR20150118062A (ko) 2015-10-21

Similar Documents

Publication Publication Date Title
US11398440B2 (en) Polymer layers embedded with metal pads for heat dissipation
US7977789B2 (en) Bump with multiple vias for semiconductor package and fabrication method thereof, and semiconductor package utilizing the same
US10269747B2 (en) Semiconductor devices, methods of manufacture thereof, and packaged semiconductor devices
EP2229694B1 (en) Semiconductor chip under-bump metallization structure and manufacturing method thereof
CN103681563A (zh) 集成电路中具有开口的金属焊盘
CN103579150B (zh) 用于球栅阵列的焊料凸块
US20160064309A1 (en) Semiconductor package and method of forming the same
US20150200182A1 (en) Packaging Methods for Semiconductor Devices, Packaged Semiconductor Devices, and Design Methods Thereof
CN106898596A (zh) 半导体结构及其制造方法
US11075182B2 (en) Semiconductor package and method of forming the same
CN102201351A (zh) 半导体器件和形成用于无铅凸块连接的双ubm结构的方法
US20110244675A1 (en) Structure and method of forming pillar bumps with controllable shape and size
CN106057767A (zh) 半导体器件中的导电迹线及其形成方法
CN107039392A (zh) 半导体结构及其制造方法
US9524944B2 (en) Method for fabricating package structure
TWI419284B (zh) 晶片之凸塊結構及凸塊結構之製造方法
CN108269780B (zh) 半导体装置及其制造方法
CN106098569A (zh) 用于半导体封装件的模制层的形成方法
KR101009200B1 (ko) 웨이퍼 레벨 칩 스케일 패키지 및 그 제조방법
CN105575823A (zh) 半导体器件扇出封装结构的制作方法
CN111293099B (zh) 半导体线路结构及其制作方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant