CN103548264A - 耐高电压接收器 - Google Patents

耐高电压接收器 Download PDF

Info

Publication number
CN103548264A
CN103548264A CN201280010497.4A CN201280010497A CN103548264A CN 103548264 A CN103548264 A CN 103548264A CN 201280010497 A CN201280010497 A CN 201280010497A CN 103548264 A CN103548264 A CN 103548264A
Authority
CN
China
Prior art keywords
ended signal
circuit
threshold value
schmitt trigger
input
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201280010497.4A
Other languages
English (en)
Other versions
CN103548264B (zh
Inventor
安基特·斯里瓦斯塔瓦
许浩·黄
全孝宏
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Qualcomm Inc
Original Assignee
Qualcomm Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Qualcomm Inc filed Critical Qualcomm Inc
Publication of CN103548264A publication Critical patent/CN103548264A/zh
Application granted granted Critical
Publication of CN103548264B publication Critical patent/CN103548264B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K3/00—Circuits for generating electric pulses; Monostable, bistable or multistable circuits
    • H03K3/02—Generators characterised by the type of circuit or by the means used for producing pulses
    • H03K3/353—Generators characterised by the type of circuit or by the means used for producing pulses by the use, as active elements, of field-effect transistors with internal or external positive feedback
    • H03K3/356—Bistable circuits
    • H03K3/3565—Bistables with hysteresis, e.g. Schmitt trigger
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/0175—Coupling arrangements; Interface arrangements
    • H03K19/0185—Coupling arrangements; Interface arrangements using field effect transistors only
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/0175—Coupling arrangements; Interface arrangements
    • H03K19/0185—Coupling arrangements; Interface arrangements using field effect transistors only
    • H03K19/018507—Interface arrangements
    • H03K19/018521—Interface arrangements of complementary type, e.g. CMOS

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Computing Systems (AREA)
  • General Engineering & Computer Science (AREA)
  • Mathematical Physics (AREA)
  • Logic Circuits (AREA)
  • Dc Digital Transmission (AREA)

Abstract

一种耐高电压单端接收器电路包含分压器，所述分压器操作以将大于所述分压器的阈值电压的单端输入信号分割为两半。通过门电路操作以接收低于所述分压器的所述阈值电压的单端信号。来自所述分压器的输出耦合到经修改斯密特触发器电路的第一输入以控制所述斯密特触发器电路的高阈值电平。来自所述通过门电路的输出耦合到所述经修改斯密特触发器电路的第二输入以控制所述斯密特触发器电路的低阈值电平。

Description

耐高电压接收器
技术领域
本发明涉及模拟电路设计，且更特定来说，涉及用于通过在低电压域中操作的电路组件来处理在高电压域中接收的输入信号的电路。
背景技术
随着集成电路设计的尺度日益减小，对集成电路的供电电压也减小。然而，集成电路设计接收处于较高电压电平的信号，即使可用于电路设计的内部电力可能被减小到某些所接收信号的电压电平以下也如此。
举例来说，集成电路设计的芯片上供应电压可能处于约1.8伏的范围内。芯片上的接收器电路可能需要用来处置0V到3.6V的范围内的高电压域I/O信号。如果高电压域I/O信号直接连接到芯片，那么所述高电压域信号将使接收器电路的放大器饱和。因此，在1.8V域中操作的接收器电路可能不会可靠地接收高于1.8伏的共模的直接连接的信号。已经需要涉及源跟随器、电压调节器、电平选择逻辑等的复杂电路设计，来将高电压域I/O信号与低电压域接收器电路设计介接。
例如与USB 2.0相容的电路设计的某些电路设计具有差动接收器和单端接收器两者。在这些电路设计中，差动接收器与单端接收器被分开地处置。要消耗芯片上的大量面积来促进对两种接收器类型的处置。
发明内容
本发明的各方面包含用于通过低电压域电路元件来处置高电压域I/O信号的电路设计。本发明的其它方面包含可在差动接收器与单端接收器之间共享的接口电路。
本发明的一个方面包含晶体管阶梯分压器，所述晶体管阶梯分压器操作以将大于晶体管阶梯的阈值电压的差动输入信号分割为两半。通过门电路操作以接收低于所述晶体管阶梯的所述阈值电压的差动输入信号。将来自晶体管阶梯分压器和通过门电路的输出提供给单独的比较器。将来自比较器的输出进行组合以产生接收器电路的电压域中的信号。
本发明的另一方面包含晶体管分压器，所述晶体管分压器操作以将大于晶体管分压器的阈值电压的单端输入信号分割为两半。通过门电路操作以接收低于所述晶体管分压器的所述阈值电压的单端信号。来自所述晶体管分压器的输出耦合到经修改斯密特触发器电路的第一输入以控制所述斯密特触发器电路的高阈值电平。来自所述通过门电路的输出耦合到所述经修改斯密特触发器电路的第二输入以控制所述斯密特触发器电路的低阈值电平。
附图说明
图1是根据本发明的实施例的在高电压范围中的输入输出(I/O)信号电压电平的图。
图2是根据本发明的一方面的阶梯电路的示意图。
图3是根据本发明的一方面而可使用的通过门电路的示意图。
图4展示的是根据本发明的实施例的比较器部分的内部组件的示意图。
图5是展示用于根据本发明的一方面的耐高电压差动接收器的瞬态响应图的图表。
图6是根据本发明的一方面的用于通过在第二电压域中操作的接收器来接收在第一电压域中的差动信号的方法的过程流程图。
图7a是展示根据本发明的说明性实施例的用于接收单端信号的通过门的示意图。
图7b是展示根据本发明的说明性实施例的用于接收单端信号的阶梯电路的示意图。
图8是展示根据本发明的各方面的节点Pp和节点Lp到经修改斯密特触发器电路的耦合的示意图。
图9是展示根据本发明的说明性实施例的耦合到通过门和阶梯电路的斯密特触发器电路的响应的图表。
图10是根据本发明的一方面的用于通过在第二电压域中操作的接收器来接收在第一电压域中的单端信号的方法的过程流程图。
图11是展示根据本发明的说明性实施例的耐高电压差动接收器电路的示意图。
图12是展示其中可有利地使用本发明的实施例的示范性无线通信系统的方框图。
图13是说明根据本发明的各方面的用于例如耐高电压差动接收器电路等半导体组件的电路、布局和逻辑设计的设计工作站的方框图。
具体实施方式
根据本发明的各方面，具有约1.8V的供应电压的电路可以可靠地接收具有在0.8V到2.5V的范围内的共模电压的信号。图1涉及在从0V到3.6V的范围内的高电压域中的I/O信号的尺度。此尺度对应于针对USB 2.0应用而指定的I/O信号尺度，在USB 2.0应用中，用于I/O信号的共模可在0.8V与2.5V之间变化。在说明性实施例中，用于USB 2.0应用的差动输入信号的信号摆动可在约200mV的范围内。
本发明的各方面将0.8V到2.5V的信号电压范围分割为两个范围。具有在第一范围中的共模电压的信号被阶梯电路可靠地接收，且具有在第二范围中的共模电压的信号被通过门电路可靠地接收。在图1中所示的实例中，所述范围仅是示范性的，且还涵盖其它值。
参考图2来描述根据本发明的一方面的阶梯电路。阶梯电路200被配置成用于接收差动输入信号的差动接收器。在差动接收器中，节点Dp接收差动输入信号的正部分，且节点Dn接收差动输入信号的负部分。根据本发明的各方面，节点Dp和Dn是输入引脚，其中节点Dp是正数据引脚且Dn是负数据引脚，以用于接收差动数据信号。
在说明性实施例中，阶梯电路200是耦合到节点Dp和Dn的PMOS阶梯。PMOS阶梯充当高带宽分压器。在低频处，阶梯电路200的行为受到晶体管202的电阻支配，且阶梯的每一支路作为电阻性分压器而起作用。在高频处，归因于阶梯的每一支路中的晶体管202的并联的栅极-源极电容，阶梯电路200作为电容性分压器而起作用。
阶梯电路200针对在晶体管202的栅极-源极电压的两倍(2*Vgs)的范围内的信号而表现良好。在此实例中，每一晶体管的栅极-源极电压是约0.6V，因此，2*Vgs是约1.2V。因此，阶梯电路200可用于将具有2.5V的共模的输入信号向下分割为具有1.2V的共模的信号，使得所述信号可被1.8V接收器可靠地检测到。来自阶梯电路的被分割信号耦合到比较器CMP1的输入节点Lp和Ln。
根据本发明的各方面，当I/O信号的共模电压低于1.2V时，阶梯电路200关闭。在那种情况下，经由与阶梯电路并联耦合的通过门电路来接收所述信号。图3中展示根据本发明的一方面而可使用的通过门电路的一实例。通过门300可传送具有高达约1.8V到对应于约1.2V的Vd的共模电压的信号。来自通过门电路300的晶体管302的输出耦合到比较器CMP2的输入节点Pp和Pn。
根据本发明的各方面，图2中所示的阶梯电路200与图3中所示的通过门电路300并联地耦合到节点Dp和Dn。使用图2中所示的阶梯电路200来接收在节点Dp和Dn上接收的具有在2.5V与1.2V之间的共模电压的差动数据信号，且使用图3中所示的通过门电路300来接收具有在0.8V与1.2伏之间的共模电压的信号。
根据本发明的各方面，阶梯电路200的晶体管202是高度电阻性的，以防止穿过阶梯电路从节点Dp和Dn到节点vssa的过高漏电流。在本发明的说明性实施例中的晶体管202的物理长度是约10微米，从而提供高电阻。由于晶体管202的高电阻，从节点Dp和Dn看到的输入阻抗的最差情况是约620K欧姆。这导致仅约0.5微安的漏电流。对于例如USB 2.0应用等应用，此漏电流是可接受的。晶体管202的栅极-源极电容提供穿过晶体管的电容性耦合。因此，不会因为使用根据本发明的各方面的具有高电阻的晶体管202而显著地减小带宽。
图4展示比较器CMP1 402和比较器CMP2 404的示范性内部组件。在说明性实施例中，比较器CMP1 402和比较器CMP2 404是运算跨导放大器(OTA)差动接收器。根据本发明的各方面，比较器CMP1 402和比较器CMP2 404的输出信号在差动接收器电路406中被一起求和。在图4中所示的说明性实施例中，来自差动接收器电路406的输出耦合到电平移位电路408，电平移位电路408将信号电平移位以提供1.2V域中的输出信号OUT。或者，可将来自差动接收器406电路的输出直接用作1.8V域中的输出信号OUT18。
如图2到4中所示的根据本发明的耐高电压差动接收器的实施例可以可靠地检测约100mV的小信号，且可用于其中指定约200mV的信号的USB 2.0应用。
图5展示根据本发明的一方面的耐高电压差动接收器的一组示范性瞬态响应图。每一图表示在没有电平移位的情况下响应于160mV差动输入信号的来自图4中所示的差动接收器电路406的输出。对于图5中所示的四个图中的每一者，差动输入信号的共模电压电平是不同的。具体来说，所述图展示具有0.8V、1.7V、1.9V和2.5V的共模电平的差动输入信号的瞬态响应。所述瞬态响应展示差动接收器电路406可针对输入信号的共模域中的每一者而提供差动接收器电路406的电压域中的全尺度输出。
参考图6来描述根据本发明的一方面的用于通过在第二电压域中操作的接收器来接收在第一电压域中的差动信号的方法。在方框602中，接收在第一信号域中的差动信号。所述差动信号包含共模分量和差动分量。在方框604中，当共模分量高于阶梯电路的阈值时，通过阶梯电路来分割所述差动信号以产生二等分差动信号。根据本发明的各方面，举例来说，可将阶梯电路实施为NMOS晶体管阶梯或PMOS晶体管阶梯。在替代性实施例中，举例来说，可使用用电阻器实施的分压器阶梯来取代晶体管阶梯。
在方框606中，当共模分量高于阶梯电路的阈值时，通过第一比较器来接收二等分差动信号。在方框608中，当共模分量低于阶梯电路的阈值时，通过通过门将差动信号传输到第二比较器。
在方框610中，将来自第一比较器和第二比较器的输出电流一起求和以产生合计的比较器输出。在方框612中，对所述合计的比较器输出进行电平移位以产生第二信号域中的信号。
在说明性实施例中，可使通过门参考约等于晶体管阶梯的阈值的电压，以用于在共模分量低于晶体管阶梯的阈值时启用通过门。
举例来说，晶体管阶梯可经配置以在差动输入信号的共模分量在约2.5伏与约1.2伏之间时操作，且通过门可经配置以在差动输入信号的共模分量在约0.8伏与约1.2伏之间时操作。
根据本发明的另一方面，具有约1.8V的供应电压的电路可以可靠地接收具有从0V到3.6V的全摆动电压范围的单端信号。举例来说，此些单端信号可用于USB 2.0应用中。在USB 2.0应用中，用于接收单端信号的低电压阈值(Vil)是0.8V，且用于接收单端信号的高电压阈值(Vih)是2.0V。具有1.8V的供应电压的先前电路可能不满足USB 2.0应用的2.0V高电压阈值。
图7a展示根据本发明的说明性实施例的用于接收单端信号的通过门700。通过门700在节点Dp上接收单端输入信号，且在节点Pp上输出信号。
图7b展示根据本发明的说明性实施例的用于接收单端信号的阶梯电路702。阶梯电路702在节点Dp上接收单端输入信号，且在节点Lp上输出具有输入信号的一半电压的被分压信号。
根据本发明的各方面，分别将通过门700和阶梯电路702的输出Pp、Lp输入到图8中所示的经修改斯密特触发器电路800。图7b中所示的阶梯电路702的节点Lp耦合到斯密特触发器电路800的一个输入。图7a中所示的通过门700的节点Pp耦合到斯密特触发器电路800的另一输入。图8展示根据本发明的各方面的节点Pp和节点Lp到经修改斯密特触发器电路800的耦合。
当到斯密特触发器电路800的输入信号从低转变为高时，需要斯密特触发器电路800在高阈值电压Vih(其在USB 2.0实例中是2V)处进行切换。当到斯密特触发器电路800的输入信号从高转变为低时，需要斯密特触发器电路800在低阈值电压Vil(其在USB 2.0实例中是0.8V)处进行切换。根据本发明的各方面的耦合到图7b中所示的阶梯电路702和图7a中所示的通过门700的经修改斯密特触发器电路800响应于单端输入信号的转变而在所要的阈值处执行切换。
被阶梯分割的输出耦合到节点Lp 802，节点Lp 802是斯密特触发器电路800的实施高阈值电压Vih的部分。因此，当单端输入信号从低转变为高时，斯密特触发器电路800将在其处进行切换的电压阈值取决于阶梯电路702的为输入信号的电压的一半的输出。在说明性实施例中，斯密特触发器的高阈值电压Vih被设定到1.0V，从而考虑到阶梯电路的被分压的输出且实施相对于输入信号的2.0V的有效Vih。
在节点Pp 804处提供通过门输出，节点Pp 804是斯密特触发器电路800的实施低阈值电压Vin的部分。当信号从高变为低时，通过门700是完全可操作的。因此，当单端输入信号从高转变为低时，斯密特触发器电路800将在其处进行切换的电压阈值取决于通过门700的与输入信号的电压相同的输出。
图9展示根据本发明的说明性实施例的耦合到图7a中所示的通过门700和图7b中所示的阶梯电路702的图8中所示的斯密特触发器电路800的示范性响应。输入信号902对应于斯密特触发器电路800的节点Pp处的信号。二等分输入信号904对应于斯密特触发器电路800的节点Lp处的信号。当输入信号904从低升为高时，当二等分输入信号904越过1.0V Vih阈值时，斯密特触发器电路800将其输出从低切换为高。这使得具有1.8V供应的斯密特触发器电路800能够接收更高电压输入信号，所述更高电压输入信号具有相对于针对USB 2.0应用所指定的输入信号的为2.0V的有效Vih。
当输入信号902从高降为低时，当从通过门700接收的全输入信号越过0.8V Vil阈值时，斯密特触发器电路800将其输出从高切换为低。举例来说，使低电压阈值参考来自通过门700的全输入信号，而不是使二等分阶梯输出信号Lp参考0.4V阈值，因为阶梯电路702可能不适合于传输处于低于约1.2伏的电压的二等分信号Lp。
根据本发明的另一方面，在单个电路中提供耐高电压差动接收器以及耐高电压单端接收器。图11展示以上文参考图2到4所描述的方式响应于差动输入信号而操作的耐高电压差动接收器电路1100。施密特触发器1102连接到阶梯电路1104的节点Lp且连接到通过门1106的节点Pp。施密特触发器1102与阶梯电路1104和通过门1106的组合作为单端接收器以与上文参考图6到8所描述的电路相同的方式操作。
参考图10来描述根据本发明的一方面的用于通过在第二电压域中操作的接收器来接收在第一电压域中的单端信号的方法。在方框1002中，接收在第一信号域中的单端信号。在方框1004中，通过分压器来分割单端信号以产生二等分单端信号。在方框1006中，通过斯密特触发器电路的第一输入来接收二等分单端信号。斯密特触发器电路的第一输入控制斯密特触发器电路的高阈值。在方框1008中，通过通过门将单端信号接收到斯密特触发器电路的第二输入。第二输入控制斯密特触发器电路的低阈值。
在说明性实施例中，可使通过门参考约等于分压器的阈值的电压，以用于在单端信号低于晶体管分压器的阈值时启用通过门。举例来说，分压器可经配置以在单端输入信号高于约1.2伏时操作，且通过门可经配置以在差动输入信号的共模分量低于约1.2伏时操作。在一个实施例中，分压器是晶体管，PMOS或NMOS。在另一实施例中，分压器是电阻器分压器。
图12是展示其中可有利地使用本发明的实施例的示范性无线通信系统1200的方框图。出于说明的目的，图12展示三个远程单元1220、1230和1250以及两个基站1240。将认识到，无线通信系统可具有更多的远程单元和基站。远程单元1220、1230和1250包含IC装置1225A、1225C和1225B，IC装置1225A、1225C和1225B包含所揭示的电路。将认识到，含有IC的任何装置还可包含此处所揭示的电路，包含基站、切换装置以及网络设备。图12展示从基站1240到远程单元1220、1230和1250的前向链路信号1280，以及从远程单元1220、1230和1250到基站1240的反向链路信号1290。
在图12中，将远程单元1220展示为移动电话，将远程单元1230展示为便携式计算机，且将远程单元1250展示为无线本地环路系统中的固定位置远程单元。举例来说，远程单元可为移动电话、手持式个人通信系统(PCS)单元、例如个人数据助理等便携式数据单元、具备GPS功能的装置、导航装置、机顶盒、音乐播放器、视频播放器、娱乐单元、例如仪表读取装备等固定位置数据单元，或存储或检索数据或计算机指令的任何其它装置，或其任何组合。虽然图12说明根据本发明的教示的远程单元，但本发明不限于这些示范性所说明单元。可在包含集成电路(IC)的任何装置中合适地使用本发明的实施例。
图13是说明用于例如上文所揭示的耐高电压差动接收器电路等半导体组件的电路、布局和逻辑设计的设计工作站的方框图。设计工作站1300包含硬盘1301，硬盘1301含有操作系统软件、支持文件和例如Cadence或OrCAD等设计软件。设计工作站1300还包含显示器以促进例如具有耐高电压差动接收器电路的集成电路等电路1310或半导体组件1312的设计。提供存储媒体1304以用于有形地存储电路设计1310或半导体组件1312。电路设计1310或半导体组件1312可以按例如GDSII或GERBER等文件格式存储于存储媒体1304上。存储媒体1304可为CD-ROM、DVD、硬盘、快闪存储器或其它适当装置。此外，设计工作站1300包含驱动设备1303以用于从存储媒体1304接受输入或将输出写入到存储媒体1304。
记录于存储媒体1304上的数据可指定逻辑电路配置、用于光刻掩模的模式数据，或用于例如电子束光刻等串行写入工具的掩模模式数据。数据可进一步包含逻辑验证数据，例如与逻辑模拟相关联的时序图或网状电路。在存储媒体1304上提供数据通过减少用于设计半导体晶片的工艺的数目而促进电路设计1310或半导体组件1312的设计。
对于固件和/或软件实施方案，可用执行本文所描述的功能的模块(例如，程序、函数等)来实施方法。有形地体现指令的任何机器可读媒体可用于实施本文中所描述的方法中。举例来说，软件代码可存储于存储器中且由处理器单元执行。存储器可实施于处理器单元内或处理器单元外部。如本文中所使用，术语“存储器”指代任何类型的长期、短期、易失性、非易失性或其它存储器，且不限于任何特定类型的存储器或任何特定数目的存储器，或上面存储存储器的任何特定类型的媒体。
如果以固件和/或软件实施，则可将功能作为一个或一个以上指令或代码而存储在计算机可读媒体上。实例包含编码有数据结构的计算机可读媒体和编码有计算机程序的计算机可读媒体。计算机可读媒体包含物理计算机存储媒体。存储媒体可为可由计算机存取的任何可用媒体。举例来说且非限制，此类计算机可读媒体可包括RAM、ROM、EEPROM、CD-ROM或其它光盘存储装置、磁盘存储装置或其它磁性存储装置，或可用于存储呈指令或数据结构的形式的所要程序代码且可由计算机存取的任何其它媒体；如本文中所使用，磁盘和光盘包含压缩光盘(CD)、激光光盘、光学光盘、数字多功能光盘(DVD)、软盘和蓝光光盘，其中磁盘通常以磁性方式再现数据，而光盘用激光以光学方式再现数据。以上各者的组合也应包含在计算机可读媒体的范围内。
除了存储在计算机可读媒体上之外，可在包含于通信设备中的传输媒体上将指令和/或数据作为信号来提供。举例来说，通信设备可包含具有指示指令和数据的信号的收发器。所述指令和数据经配置以致使一个或一个以上处理器实施权利要求书中概述的功能。
在一个配置中，一种被配置为耐高电压接收器的设备包含：用于接收在第一信号域中的单端信号的装置；用于通过晶体管分压器来分割单端信号以产生二等分单端信号的装置；以及用于通过斯密特触发器电路的第一输入来接收二等分单端信号的装置，其中第一输入控制斯密特触发器电路的高阈值。所述设备还包含用于通过通过门将单端信号接收到斯密特触发器电路的第二输入的装置，所述第二输入控制斯密特触发器电路的低阈值。在一个方面中，前述装置可为经配置以执行由前述装置叙述的功能的处理器和存储器。在另一方面中，前述装置可为经配置以执行由前述装置叙述的功能的模块或任何设备。
虽然已经陈述了特定电路，但所属领域的技术人员将了解，不需要全部所揭示的电路来实践本发明。另外，未描述某些众所周知的电路，从而维持聚焦于本发明。
虽然已详细描述本发明和其优点，但应理解，在不脱离如所附权利要求书所界定的本发明的技术的情况下，可在本文中作出各种改变、替代和更改。此外，本申请案的范围无意限于说明书中所描述的过程、机器、制造、物质组成、手段、方法及步骤的特定实施例。如所属领域的技术人员将容易从本发明了解到的，可根据本发明利用目前现有或稍后将开发的执行与本文中所描述的对应实施例大体上相同的功能或实现与其大体上相同的结果的过程、机器、制造、物质组成、手段、方法或步骤。因此，所附权利要求书既定在其范围内包含此些过程、机器、制造、物质组成、手段、方法或步骤。

Claims (19)

1.一种方法，其包括：
接收在第一信号域中的单端信号；
通过分压器来分割所述单端信号以产生二等分单端信号；
通过斯密特触发器电路的第一输入来接收所述二等分单端信号，所述第一输入控制所述斯密特触发器电路的高阈值；以及
通过通过门将所述单端信号接收到所述斯密特触发器电路的第二输入，所述第二输入控制所述斯密特触发器电路的低阈值。
2.根据权利要求1所述的方法，其包括：
在所述单端信号高于所述分压器的阈值时，将来自所述分压器的所述二等分单端信号传输到所述斯密特触发器电路的所述第一输入；以及
在所述单端信号低于所述分压器的阈值时，将来自所述通过门的所述单端信号传输到所述斯密特触发器电路的所述第二输入。
3.根据权利要求2所述的方法，其包括：
使所述通过门参考约等于所述分压器的所述阈值的电压，以用于在所述单端信号低于所述分压器的所述阈值时启用所述通过门。
4.根据权利要求2所述的方法，其中所述分压器经配置以在所述单端信号高于约1.2伏时操作，且其中所述通过门经配置以在所述单端信号的共模分量低于约1.2伏时操作。
5.根据权利要求1所述的方法，其进一步包括在移动电话、机顶盒、音乐播放器、视频播放器、娱乐单元、导航装置、计算机、手持式个人通信系统PCS单元、便携式数据单元和固定位置数据单元中的至少一者中执行所述接收在所述第一信号域中的所述单端信号、分割、接收所述二等分单端信号，以及通过所述通过门来接收所述单端信号。
6.一种电路，其包括：
斯密特触发器电路，其具有用于决定高阈值的第一输入以及用于决定低阈值的第二输入；
分压器电路，其耦合到所述第一输入；以及
通过门电路，其耦合到所述第二输入。
7.根据权利要求6所述的电路，其中所述分压器电路和所述通过门电路各自接收在第一信号域中的单端信号，所述分压器电路分割所述单端信号以产生二等分单端信号；
所述斯密特触发器电路的所述第一输入接收所述二等分单端信号。
8.根据权利要求7所述的电路，其中所述分压器电路经配置以在所述单端信号高于所述分压器电路的阈值时，将所述二等分单端信号传输到所述斯密特触发器电路的所述第一输入；且
其中所述通过门电路经配置以在所述单端信号低于所述分压器电路的阈值时，将所述单端信号传输到所述斯密特触发器电路的所述第二输入。
9.根据权利要求8所述的电路，其中使所述通过门电路参考约等于所述分压器电路的所述阈值的电压，以用于在所述单端信号低于所述分压器电路的所述阈值时启用所述通过门电路。
10.根据权利要求8所述的电路，其中所述分压器电路经配置以在所述单端信号高于约1.2伏时操作，且其中所述通过门电路经配置以在所述单端信号的共模分量低于约1.2伏时操作。
11.根据权利要求6所述的电路，其被集成到移动电话、机顶盒、音乐播放器、视频播放器、娱乐单元、导航装置、计算机、手持式个人通信系统PCS单元、便携式数据单元和固定位置数据单元中的至少一者中。
12.一种系统，其包括：
用于接收在第一信号域中的单端信号的装置；
用于分割所述单端信号以产生二等分单端信号的装置；
用于接收所述二等分单端信号以控制所述二等分单端信号接收装置的高阈值的装置；以及
用于接收所述单端信号以控制所述单端信号接收装置的低阈值的装置。
13.根据权利要求12所述的系统，其进一步包括：
用于在所述单端信号高于所述分割装置的阈值时将来自所述分割装置的所述二等分单端信号传输到所述二等分单端信号接收装置的装置；以及
用于在所述单端信号低于所述分割装置的阈值时将所述单端信号传输到所述单端信号接收装置的装置。
14.根据权利要求13所述的系统，其进一步包括：
用于使所述单端信号接收装置参考约等于所述分割装置的所述阈值的电压以用于在所述单端信号低于所述分割装置的所述阈值时启用所述单端信号接收装置的装置。
15.根据权利要求12所述的系统，其被集成到移动电话、机顶盒、音乐播放器、视频播放器、娱乐单元、导航装置、计算机、手持式个人通信系统PCS单元、便携式数据单元和固定位置数据单元中的至少一者中。
16.一种方法，其包括以下步骤：
接收在第一信号域中的单端信号；
通过分压器来分割所述单端信号以产生二等分单端信号；
通过斯密特触发器电路的第一输入来接收所述二等分单端信号，所述第一输入控制所述斯密特触发器电路的高阈值；以及
通过通过门将所述单端信号接收到所述斯密特触发器电路的第二输入，所述第二输入控制所述斯密特触发器电路的低阈值。
17.根据权利要求16所述的方法，其包括以下步骤：
在所述单端信号高于所述分压器的阈值时，将来自所述分压器的所述二等分单端信号传输到所述斯密特触发器电路的所述第一输入；以及
在所述单端信号低于所述分压器的阈值时，将来自所述通过门的所述单端信号传输到所述斯密特触发器电路的所述第二输入。
18.根据权利要求16所述的方法，其包括以下步骤：
使所述通过门参考约等于所述分压器的所述阈值的电压，以用于在所述单端信号低于所述分压器的所述阈值时启用所述通过门。
19.根据权利要求16所述的方法，其进一步包括在移动电话、机顶盒、音乐播放器、视频播放器、娱乐单元、导航装置、计算机、手持式个人通信系统PCS单元、便携式数据单元和固定位置数据单元中的至少一者中执行所述接收在第一信号域中的单端信号的步骤、分割步骤、接收所述二等分单端信号的步骤，以及通过通过门来接收所述单端信号的步骤。
CN201280010497.4A 2011-01-27 2012-01-27 耐高电压接收器 Active CN103548264B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US13/014,740 US8446204B2 (en) 2011-01-27 2011-01-27 High voltage tolerant receiver
US13/014,740 2011-01-27
PCT/US2012/022968 WO2012103477A1 (en) 2011-01-27 2012-01-27 High voltage tolerant receiver

Publications (2)

Publication Number Publication Date
CN103548264A true CN103548264A (zh) 2014-01-29
CN103548264B CN103548264B (zh) 2016-10-26

Family

ID=45856004

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201280010497.4A Active CN103548264B (zh) 2011-01-27 2012-01-27 耐高电压接收器

Country Status (6)

Country Link
US (1) US8446204B2 (zh)
EP (1) EP2668720B1 (zh)
JP (1) JP5706002B2 (zh)
KR (1) KR101612411B1 (zh)
CN (1) CN103548264B (zh)
WO (1) WO2012103477A1 (zh)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8680891B2 (en) 2011-01-27 2014-03-25 Qualcomm Incorporated High voltage tolerant differential receiver
US9746501B1 (en) 2014-09-29 2017-08-29 Microsemi Solutions (U.S.), Inc. Apparatus for voltage detection in an integrated circuit
KR102242582B1 (ko) 2014-10-10 2021-04-22 삼성전자주식회사 수신 회로 및 그것의 신호 수신 방법
US9735763B1 (en) * 2016-03-28 2017-08-15 Qualcomm Incorporated High voltage input receiver using low-voltage devices
CN107769766B (zh) * 2016-08-17 2023-05-16 恩智浦美国有限公司 差分接收器
JP6251355B2 (ja) * 2016-11-10 2017-12-20 ルネサスエレクトロニクス株式会社 差動出力回路
US10700683B1 (en) 2018-08-28 2020-06-30 Qualcomm Incorporated Dynamic power supply shifting

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5336942A (en) * 1992-08-12 1994-08-09 Western Digital (Singapore) Pty, Ltd. High speed Schmitt trigger with process, temperature and power supply independence
CN2250587Y (zh) * 1995-09-07 1997-03-26 薛小平 过压、欠压、过流、延时、自保全自动保护装置
US20030071673A1 (en) * 2001-10-12 2003-04-17 Jordanger Ricky Dale System and method of translating wide common mode voltage ranges into narrow common mode voltage ranges
US20060044023A1 (en) * 2004-08-25 2006-03-02 Jae-Cheol Yun Integrated circuit comparators and devices that compensate for reference voltage fluctuations

Family Cites Families (26)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5319259A (en) 1992-12-22 1994-06-07 National Semiconductor Corp. Low voltage input and output circuits with overvoltage protection
JPH06224701A (ja) * 1993-01-25 1994-08-12 Nec Corp シュミットトリガ回路
US6356099B1 (en) * 1994-11-10 2002-03-12 Advanced Micro Devices, Inc. Transmission-line-noise immune input buffer
US5541534A (en) 1995-02-13 1996-07-30 International Business Machines Corporation Mixed voltage interface converter
EP0908679A1 (de) * 1997-10-10 1999-04-14 Electrowatt Technology Innovation AG Flammenüberwachungsschaltung
WO2000001070A1 (en) 1998-06-30 2000-01-06 Stmicroelectronics Limited An 'on-chip' higher-to-lower voltage input stage
JP3802239B2 (ja) 1998-08-17 2006-07-26 株式会社東芝 半導体集積回路
US6342996B1 (en) * 1999-07-09 2002-01-29 Ati International Srl Single gate oxide high to low level converter circuit with overvoltage protection
US6362653B1 (en) 2001-02-06 2002-03-26 International Business Machines Corporation High voltage tolerant receivers
JP2002300011A (ja) * 2001-03-30 2002-10-11 Seiko Instruments Inc ヒステリシス付き電圧比較器
JP2004531154A (ja) * 2001-06-20 2004-10-07 コーニンクレッカ　フィリップス　エレクトロニクス　エヌ　ヴィ 改良されたノイズ耐性および出力特性を有する入力パッド
US6759692B1 (en) 2002-02-04 2004-07-06 Ixys Corporation Gate driver with level shift circuit
JP4314967B2 (ja) * 2003-10-28 2009-08-19 ヤマハ株式会社 シュミット回路
US6930530B1 (en) 2004-02-02 2005-08-16 Taiwan Semiconductor Manufacturing Co., Ltd. High-speed receiver for high I/O voltage and low core voltage
US7109770B1 (en) 2004-03-08 2006-09-19 Altera Corporation Programmable amplifiers with positive and negative hysteresis
US7164305B2 (en) * 2004-06-08 2007-01-16 Stmicroelectronics Pvt. Ltd. High-voltage tolerant input buffer circuit
US7457090B2 (en) 2004-11-12 2008-11-25 Lsi Corporation Use of a known common-mode voltage for input overvoltage protection in pseudo-differential receivers
KR100672987B1 (ko) 2004-12-20 2007-01-24 삼성전자주식회사 고속 아날로그 인벨롭 디텍터
US7382159B1 (en) * 2005-03-30 2008-06-03 Integrated Device Technology, Inc. High voltage input buffer
KR100723535B1 (ko) 2006-07-19 2007-05-30 삼성전자주식회사 채널의 상호 심볼 간섭(ｉｓｉ)을 줄이고 신호 이득 손실을보상하는 수신단
CN101641865B (zh) 2007-03-28 2012-08-08 新思科技有限公司 具有耐高电压单元的电子器件
US7660090B1 (en) * 2007-08-27 2010-02-09 National Semiconductor Corporation Apparatus and method for input voltage transient protection with a low-voltage reset circuit
DE102007040856B4 (de) 2007-08-29 2009-04-23 Texas Instruments Deutschland Gmbh Komparator mit Empfindlichkeitssteuerung
US7884646B1 (en) 2008-02-28 2011-02-08 Marvell Israel (Misl) Ltd. No stress level shifter
US7804334B2 (en) 2008-07-29 2010-09-28 Qualcomm Incorporated High signal level compliant input/output circuits
US8680891B2 (en) 2011-01-27 2014-03-25 Qualcomm Incorporated High voltage tolerant differential receiver

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5336942A (en) * 1992-08-12 1994-08-09 Western Digital (Singapore) Pty, Ltd. High speed Schmitt trigger with process, temperature and power supply independence
CN2250587Y (zh) * 1995-09-07 1997-03-26 薛小平 过压、欠压、过流、延时、自保全自动保护装置
US20030071673A1 (en) * 2001-10-12 2003-04-17 Jordanger Ricky Dale System and method of translating wide common mode voltage ranges into narrow common mode voltage ranges
US20060044023A1 (en) * 2004-08-25 2006-03-02 Jae-Cheol Yun Integrated circuit comparators and devices that compensate for reference voltage fluctuations

Also Published As

Publication number Publication date
CN103548264B (zh) 2016-10-26
US8446204B2 (en) 2013-05-21
EP2668720A1 (en) 2013-12-04
JP2014511588A (ja) 2014-05-15
US20120194254A1 (en) 2012-08-02
EP2668720B1 (en) 2019-04-10
WO2012103477A1 (en) 2012-08-02
KR20130130812A (ko) 2013-12-02
KR101612411B1 (ko) 2016-04-14
JP5706002B2 (ja) 2015-04-22

Similar Documents

Publication Publication Date Title
CN103548264A (zh) 耐高电压接收器
CN205071039U (zh) 具有补偿阻抗的芯片、处理器以及包含处理器的系统
CN103430453B (zh) 耐高电压差动接收器
CN103620431B (zh) 用于使用高速输入/输出接口进行测试的集成电路
US8928365B2 (en) Methods and devices for matching transmission line characteristics using stacked metal oxide semiconductor (MOS) transistors
CN101719095A (zh) 一种回归测试的管理方法及装置
KR20170112280A (ko) 복수의 통신 규격들을 지원하는 수신 인터페이스 회로 및 이를 포함하는 메모리 시스템
CN103095281A (zh) 输出缓冲器，其操作方法及包括输出缓冲器的设备
KR20160108387A (ko) 고 전압 허용 워드-라인 구동기
JP5847948B2 (ja) 差動電圧モードドライバにおいて対称的なシングルエンド終端をインプリメントするための装置
CN104052454A (zh) 用于高密度集成电路的电平转换器
CN104993574B (zh) 一种适用于otp存储器的电源切换电路
CN104111903A (zh) 驱动器以及具有该驱动器的存储器控制器
CN109783911A (zh) 一种基于fpga自动更新布局布线的方法及系统
CN106018933A (zh) 电子芯片的电压报警方法及系统
CN106199149A (zh) 电子芯片的电流报警方法及系统
CN103138738B (zh) 跟踪电路
CN106898382B (zh) 存储器的读取电路及其读取方法
CN104715795A (zh) 行译码电路以及存储器
CN106126390A (zh) 电子芯片的功率报警方法及系统
EP3716481A1 (en) Tuning cell for capacitively tuning digitally-controlled oscillator core
CN104793685A (zh) 基准电压产生电路
CN105632555A (zh) 一种闪存式存储器及其读取电路及其读取方法
KR20230104923A (ko) 저-드롭아웃 레귤레이터의 누전 차단
CN112466372A (zh) 一种小尺寸Latch单元电路及Flash芯片

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant