JP5847948B2 - 差動電圧モードドライバにおいて対称的なシングルエンド終端をインプリメントするための装置 - Google Patents

差動電圧モードドライバにおいて対称的なシングルエンド終端をインプリメントするための装置 Download PDF

Info

Publication number
JP5847948B2
JP5847948B2 JP2014533453A JP2014533453A JP5847948B2 JP 5847948 B2 JP5847948 B2 JP 5847948B2 JP 2014533453 A JP2014533453 A JP 2014533453A JP 2014533453 A JP2014533453 A JP 2014533453A JP 5847948 B2 JP5847948 B2 JP 5847948B2
Authority
JP
Japan
Prior art keywords
output
driver
voltage mode
replica
differential voltage
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2014533453A
Other languages
English (en)
Other versions
JP2014534670A (ja
Inventor
ジョン、チェン
ダング、バンナム
リ、ミャオ
マーロウフ、ファレス・ケー.
ソウラティ、ティアダッド
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Qualcomm Inc
Original Assignee
Qualcomm Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Qualcomm Inc filed Critical Qualcomm Inc
Publication of JP2014534670A publication Critical patent/JP2014534670A/ja
Application granted granted Critical
Publication of JP5847948B2 publication Critical patent/JP5847948B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04LTRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L25/00Baseband systems
    • H04L25/02Details ; arrangements for supplying electrical power along data transmission lines
    • H04L25/0264Arrangements for coupling to transmission lines
    • H04L25/0272Arrangements for coupling to multiple lines, e.g. for differential transmission
    • H04L25/0274Arrangements for ensuring balanced coupling
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04LTRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L25/00Baseband systems
    • H04L25/02Details ; arrangements for supplying electrical power along data transmission lines
    • H04L25/0264Arrangements for coupling to transmission lines
    • H04L25/0278Arrangements for impedance matching

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Logic Circuits (AREA)
  • Dc Digital Transmission (AREA)

Description

[0001] 本開示は、一般的には電圧モードドライバに関する。より具体的には、本開示は、差動電圧モードドライバにおいて対称的なシングルエンド終端(symmetric single ended termination)をインプリメントするための装置に関する。
[0002] バッテリ寿命を増大させるために回路の電力消費を低減させることは、特に、携帯用アプリケーションにおいて、主要な設計上の関心事項(concerns)のうちの1つである。M−PHYなどのバックプレーン規格に準拠するような、多くのシリアライザ/デシリアライザ(SerDes)の設計では、低スイング差動出力ドライバのスキームが、低電力消費および良好なシグナルインテグリティ(signal integrity)を達成しうる。このスキームには、2つのタイプの出力ドライバが存在し、電流モードドライバおよび電圧モードドライバである。電流モードドライバと比較して、電圧モードドライバは、同じ出力電圧スイングを得るためにより少ない電流を使用することによって、より良い電力効率である。電圧モードドライバは、差動出力および/またはシングルエンド出力を有しうる。
[0003] 電圧モードドライバの設計では、設計課題のうちの1つが、設計仕様を満たすために、差動出力とシングルエンド出力の両方において適正な終端インピーダンスに整合するように、どのようにアクティブな出力抵抗またはインピーダンスを設定するかである。例えば、適正な終端インピーダンスは、電圧モードドライバが、反射減衰量(return loss)、出力コモンモード電圧、およびシングルエンド/差動出力抵抗についての仕様を満たすことを可能にしうる。以前の解決策は、差動出力抵抗を適正な終端インピーダンスに設定する。しかしながら、以前の解決策は、シングルエンド出力抵抗のバランスをとることができず、適正な終端インピーダンスを達成するように設定されることができなかった。この不具合は、コモンモード電圧シフト、異なる出力ラインに対する異なる反射を引き起こし、シングルエンド出力抵抗が、仕様外にずれることさえも引き起こしうる。したがって、改善された集積回路と、出力インピーダンスを制御する改善された方法との必要性がある。
[0004] 本開示のいくつかの態様によると、装置が、所定の終端インピーダンスを有する出力ドライバ回路を含む。この装置はまた、独立に制御される第1および第2の部分を有する出力ドライバレプリカを含む。第1および第2の部分は、第1および第2の部分の実質的に等しいオン抵抗を確立するために、独立に制御される。出力ドライバレプリカは、出力ドライバ回路の所定の終端インピーダンスを制御する。
[0005] 本開示のいくつかの態様によると、方法が、電圧モードドライバの出力ドライバレプリカの第1の部分を制御することを含む。この方法はまた、第1および第2の部分の実質的に等しいオン抵抗を確立するために、出力ドライバレプリカの第2の部分を独立に制御することを含む。独立した制御は、電圧モードドライバのバランスのとれたシングルエンド出力抵抗を生成する。
[0006] 本開示のいくつかの態様によると、装置が、所定の終端インピーダンスを有する、電圧モードドライバの出力を駆動する手段を含む。この装置はまた、出力を駆動する手段を複製する(replicating)手段を含み、複製する手段の第1および第2の部分の実質的に等しいオン抵抗を確立するために、複製する手段の第1および第2の部分を独立に制御することによって出力を駆動する手段を複製する。複製する手段は、出力を駆動する手段の所定の終端インピーダンスを制御する。
[0007] これは、以下の詳細な説明がより良く理解されうるように、本開示の特徴および技術的利点をむしろ広く概説している。本開示のさらなる特徴および利点が以下に説明される。この開示が、本開示と同じ目的を実行するための他の構造を修正または設計するための基礎として容易に利用されうることは、当業者によって理解されるべきである。また、そのような等価の構成が、添付された特許請求の範囲に記載の本開示の教示から逸脱しないことも、当業者によって理解されるべきである。さらなる目的および利点とともに、本開示の構成および動作の方法の両方について、本開示の特徴であると考えられる新規な特徴は、添付図面に関連して考慮されるとき、以下の説明からより良く理解されるであろう。しかしながら、各々の図は、例示および説明のみの目的で提供され、本開示の限定の定義として意図されるものではないことが、明確に理解されるべきである。
[0008] 本開示の特徴、性質、および利点は、これら図面とともに考慮されるとき、以下に記載される詳細な説明からより明らかになるであろう。
図1は、出力インピーダンスを制御するために出力ドライバ回路のレプリカを含む、先行技術の電圧モードドライバおよび回路を例示する概略図である。 図2は、本開示のいくつかの態様による、対称的なシングルエンド出力抵抗を含む、典型的な電圧モードドライバを例示する概略図である。 図3は、本開示の態様による、差動電圧モードドライバにおいて対称的なシングルエンド終端をインプリメントするための方法を例示する。 図4は、本開示の実施形態が有利に用いられうる典型的な無線通信システムを示す。
詳細な説明
[00013] 添付図面に関連して以下に記載される詳細な説明は、様々な構成の説明として意図され、ここに説明される概念が実現されうる唯一の構成を表すようには意図されない。詳細な説明は、様々な概念の完全な理解を提供する目的のために特定の詳細を含む。しかしながら、これらの概念が、これらの特定の詳細なしで実現されうることは、当業者にとって明らかであろう。いくつかの事例では、周知の構造およびコンポーネントが、このような概念を不明確にすることを避けるために、ブロック図形式で示される。
[00014] 本開示のいくつかの態様は、適正な終端インピーダンスをもった対称的なシングルエンド出力抵抗またはインピーダンスをインプリメントし、したがって、差動およびシングルエンド終端の両方に有益である。
[00015] オンチップ終端を備えた多くの異なるタイプのドライバ回路が、高速データ通信におけるシグナルインテグリティを改善するために開発されてきた。例えば、オンチップ終端は、トランシーバの出力インピーダンスを、伝送媒体の入力インピーダンスと整合することによって、伝送媒体上のトランシーバとの間の改善されたシグナルインテグリティを提供する。
[00016] 図1は、出力インピーダンスを制御するために出力ドライバ回路116のレプリカ112を含む、典型的な先行技術の差動電圧モードドライバ100を例示する。差動電圧モードドライバ100は、送信機部102および受信機部104を含む。電圧モードドライバおよび回路100の送信機部102は、シリアライザ/デシリアライザ110、レプリカ回路112、プリドライバ114、出力ドライバ回路116、電圧レギュレータ118、演算トランスミッタンス増幅器(OTA:operational transmittance amplifier)120、第1の電圧源VDD、第2の電圧源VSS、および電流ミラーI1を含む。受信機部104は、可変抵抗器140および142、キャパシタ146、および第2の電圧源VSSを含む。送信機部102は、伝送路106および108を介して受信機部104に結合される。伝送路106および108は、データを伝送する。1つの典型的な構成では、伝送路は、50オームの特性インピーダンスを有する。
[00017] シリアライザ/デシリアライザ(SerDes)110は、SerDes110において受信される並列データが直列出力に変換されるように、プリドライバに結合されうる。SerDes110の出力は、差動信号を伝送媒体141(例えば、50オームの伝送媒体)へと駆動する。差動信号の駆動は、両方の信号によって見られる任意のノイズが差動シグナリングによって相殺される(canceled out)ので、コモンモードノイズ除去の利点を有する。
[00018] レプリカ回路112またはリフレクタは、出力または出力ドライバ回路116のレプリカである。レプリカ回路112は、ドライバトランジスタT1、ドライバトランジスタT2、可変抵抗器128および第2の電圧源VSSを含む。ドライバトランジスタT1のソースは、例えば、電流ミラーI1に結合されることができ、ゲートは、OTA 120に結合され、ドレインは、可変抵抗器128に結合される。ドライバトランジスタT2のドレインは、可変抵抗器Rに結合されることができ、ゲートは、OTA 120の出力ノード134に結合されることができ、ソースは、第2の電圧源VSSに結合されることができる。
[00019] レプリカ回路112は、プリドライバ114のために電圧Vr(例えば、調整された電圧)の供給を生成する。図1のインプリメンテーションでは、調整された電圧Vrは、トランジスタT1およびT2の両方のためのバイアス電圧である。調整された電圧Vrは、トランジスタT1およびT2の間のインピーダンス整合に基づいて、単一のフィードバックループにおいて生成されうる。具体的には、演算トランスミッタンス増幅器120は、ノード134および143において、調整された供給電圧またはバイアス電圧Vrを生成し、これらは、それぞれトランジスタT1およびT2のゲート電圧に対応する。トランジスタT1およびT2と演算トランスミッタンス増幅器120は、単一のフィードバックループを形成し、ここで、出力ドライバ回路116のレプリカからの出力は、演算トランスミッタンス増幅器120の入力へとフィードバックされる。単一のフィードバックループは、トランジスタT1およびトランジスタT2を含む2つのパラメータを制御する。
[00020] 演算トランスミッタンス増幅器120は、レプリカ回路112に定電圧を供給する。入力Vref_0p4vは、出力電圧スイングによって定義される。電流ミラーI1は、定電圧に基づいて、レプリカ回路112の所望の抵抗を達成するために、レプリカ回路112に定電流を供給する。レプリカ回路112は、出力ドライバ回路116の出力インピーダンスを制御するプリドライバ114を制御する。プリドライバ114の出力スイングは、調整された電圧Vrによって設定され、これはまた、電圧モードドライバの出力インピーダンスを制御する。プリドライバ114は、例えば、0ボルトと、調整された電圧またはバイアス電圧Vrのような実電圧との間でトグルする(toggles)。出力ドライバ回路の出力スイングは、電圧レギュレータ118からの基準電圧Vrefによって調整される。出力ドライバ回路116は、伝送路106および108に選択的に結合する。
[00021] 出力ドライバ回路116は、トランジスタT3、T4、T5およびT6を含む。出力ドライバ回路116のトランジスタT3およびT5は、レプリカ回路112のトランジスタT1に対応する。出力ドライバ回路116のトランジスタT4およびT6は、レプリカ回路112のトランジスタT2に対応する。出力ドライバ回路116は、通常動作中の出力ドライバ回路116のトランジスタおよびレプリカ回路112の対応するトランジスタのインピーダンスが等価になるように、レプリカ回路112によって駆動される。レプリカ回路112のトランジスタT1およびT2は、出力ドライバ回路116におけるトランジスタT3、T4、T5およびT6の複製である。
[00022] レプリカ回路112におけるドライバトランジスタT1およびT2のオン抵抗の合計は、フィードバックループに基づいてOTA 120によって制御される。しかしながら、ドライブトランジスタT1およびT2の各々のオン抵抗は、ドライブトランジスタT1およびT2の各々のオン抵抗の合計が一定である限り可変でありうる。OTA 120に基づいて調整された電圧Vrは、ドライブトランジスタT1およびT2のためのバイアス電圧でありうる。バイアス電圧は、トランジスタT1およびT2のインピーダンスの合計が、所定の値、例えば、100オーム、になるように可変であることができ、ここで、ドライブトランジスタT1およびT2のインピーダンスは等しくない。トランジスタT1およびトランジスタT2の両方が、レプリカ回路112の出力がOTA 120の入力へとフィードバックされる単一のループによって制御されるので、これらインピーダンスは等しくない。ドライブトランジスタT1およびT2は、独立に制御されないので、これらのオン抵抗は、等しくないことがありうる。
[00023] 図1の構成は、差動出力抵抗を適正な終端インピーダンスに設定して、良好な差動終端を達成しうるが、この構成のシングルエンド出力抵抗は、T1のオン抵抗がT2のオン抵抗に等しくない場合、バランスがとれていないことがありうる。図1の構成のこの特徴は、コモンモード電圧シフト、異なる出力ラインに対する異なる反射を引き起こすことがありえ、シングルエンド出力抵抗が、仕様外となることさえも引き起こしうる。
[00024] したがって、伝送路のインピーダンスに従う、出力ドライバ回路116の適正な終端インピーダンスが望ましい。出力ドライバ回路116の出力インピーダンスを、伝送路106および108のインピーダンスに整合することは、例えば、伝送路106および108の間の反射(reflection)を回避しうる。具体的には、差動およびシングルエンド終端の両方から利益を得る適正な終端インピーダンスをもった対称的なシングルエンド出力抵抗を提供することが可能な電圧モードドライバをインプリメントすることが望ましい。
[00025] 図2は、出力インピーダンスを制御するために使用される、出力ドライバ回路216の改善されたレプリカ212を含む、電圧モードドライバおよび回路200を例示する。電圧モードドライバおよび回路200は、送信機部202および受信機部104を含む。送信機部202は、伝送路106および108を介して受信機部104に結合される。送信機部202は、SerDes110、出力ドライバ回路216のレプリカ212、プリドライバ114、改善されたドライバ回路216、電圧レギュレータ118、第1の演算トランスインピーダンス増幅器OTA1、第2の演算トランスインピーダンス増幅器OTA2、第1の電圧源VDD、第2の電圧源VSS、および電流ミラーI1を含む。図1における例示と同様に、受信機部104は、可変抵抗器140および142、キャパシタ146および第2の電圧源VSSを含む。前述したように、伝送路106および108は、50オームの特性インピーダンスを有しうる。
[00026] 出力ドライバ回路216は、トランジスタT5、T6、T7、T8、T9、T10、T11およびT12を含む。出力ドライバ回路216のトランジスタT5およびT9は、レプリカ回路212のトランジスタT1に対応する。出力ドライバ回路216のトランジスタT10、T11およびT12は、レプリカ回路212のトランジスタT2、T3およびT4に対応する。出力ドライバ回路216のトランジスタT6、T7およびT8もまた、レプリカ回路212のトランジスタT2、T3およびT4に対応する。第2の基準電圧Vr2は、ノードA上の電圧が、Vref_0p2vおよびノードBの電圧の半分に実質的に等しくなることを保証にするように設定される。Vr2の値を適正に設定することは、上部と下部の間のオン抵抗が実質的に等しくなることを保証にする。出力ドライバ回路216は、通常動作中の出力ドライバ回路216のトランジスタおよびレプリカ回路212の対応するトランジスタのインピーダンスが等しくなるように、レプリカ回路212によって駆動される。整合する出力インピーダンスが望ましいので、出力ドライバ回路216は、伝送路の特性インピーダンスに等しい出力インピーダンスを有するべきである。
[00027] レプリカ回路212またはリフレクタは、出力ドライバ回路216のレプリカである。本開示のいくつかの態様では、第2のレプリカ回路212は、2つの独立に制御される部分を含む。第1の制御される部分は、第1のOTA OTA1と関連付けられ、第2の制御される部分は、第2のOTA OTA2と関連付けられる。具体的には、第1の制御される部分は、トランジスタT1と抵抗器238を含み、第2の制御される部分は、トランジスタT2、T3およびT4と抵抗器240を含む。
[00028] 第1のOTA OTA1および第2のOTA OTA2は、レプリカ回路212に定電圧を供給する。電流ミラーI1は、定電圧に基づいて、レプリカ回路212の所望の抵抗を達成するために、レプリカ回路212に定電流を供給する。本開示のいくつかの態様では、第1のOTA OTA1は、第1の制御される部分に定電圧を供給し、第2のOTA OTA2は、第2の制御される部分に定電圧を供給する。
[00029] レプリカ回路212は、プリドライバ114のために電圧Vr1(例えば、調整された電圧またはバイアス電圧)の供給を生成する。バイアス電圧Vr1は、出力ドライバ回路216の出力インピーダンスを制御するプリドライバ114を制御する。バイアス電圧Vr1は、レプリカ回路212のトランジスタ間のインピーダンス整合に基づく。インピーダンス整合は、第1の制御される部分のインピーダンスを、第2の制御される部分のインピーダンスに整合することによってインプリメントされうる。第1の制御される部分のインピーダンスは、第1のフィードバックループインプリメンテーションに基づく。第2の制御される部分のインピーダンスは、第2のフィードバックループインプリメンテーションに基づく。
[00030] トランジスタT2、T3、T4、可変抵抗器238、および第2のOTA OTA2は、第2のフィードバックループを形成し、ここで、第2の制御される部分からの出力は、第2の演算トランスミッタンス増幅器OTA2の入力へとフィードバックされる。トランジスタT1、可変抵抗器238、および第1のOTA OTA1は、第1のフィードバックループを形成し、ここで、第1の制御される部分からの出力は、第1のOTA OTA1の入力へとフィードバックされる。第1のループは、トランジスタT1のインピーダンスを制御し、第2のループは、トランジスタT2、T3、T4のインピーダンスを制御する。OTA1の入力において受信されるフィードバック入力に加えて、OTA1は、出力電圧スイングによって定義される第2の入力Vref_op4vを受信する。OTA2の入力において受信されるフィードバック入力に加えて、OTA2は、Vref_op4vの値の分数、例えば、2分の1である、第2の入力Vref_op2vを受信する。典型的な構成では、第1の制御される部分のオン抵抗が、第2の制御される部分のオン抵抗に実質的に等しくなるように、Vref_op2vは、0.2Vであり、Vref_op4vは、おおよそ0.4Vである。
[00031] 上述したように、第2のOTA OTA2の出力における第2の基準電圧Vr2は、ノードAにおける電圧が、接地とノードBの電圧の中間であることを可能にする。第2のOTA OTA2の第2の基準電圧Vr2を可変にすることによって、(第1の制御される部分の)T1のオン抵抗は、(第2の制御される部分の)T2、T3、およびT4の組み合わせのオン抵抗に等しくなるように構成されうる。このインプリメンテーションは、差動およびシングルエンド終端の両方についての適正な終端インピーダンスをもった対称的なシングルエンド出力抵抗を達成しうる。
[00032] 具体的には、レプリカ回路212は、調整された電圧Vrを生成する。プリドライバ114の出力スイングは、調整された電圧Vrによって設定され、これはまた、電圧モードドライバの出力インピーダンスを制御する。プリドライバ114は、例えば、0ボルトと、調整された電圧またはバイアス電圧Vrのような実電圧との間でトグルする(toggles)。電圧モードドライバの出力スイングは、電圧レギュレータ118からの基準電圧Vrefによって調整される。出力ドライバ回路116は、伝送路106、108に選択的に結合する。プリドライバ114のインバータ258がオンまたはハイ(high)である場合、電圧モードドライバのトランジスタT5は、レプリカ回路212のトランジスタT1と同じ方法でバイアスされる。通常動作下では、トランジスタT5のインピーダンスは、トランジスタT1のインピーダンスと同じである。例えば、トランジスタT1のインピーダンスが50オームである場合には、トランジスタT5のインピーダンスもまた50オームである。トランジスタT5のこの特徴はまた、プリドライバ114でのスイッチングインプリメンテーションに基づいて、トランジスタT9にも適用される。
[00033] 同様に、プリドライバ114のインバータ260がオンまたはハイである場合、出力ドライバ回路216のトランジスタT10、T11およびT12は、レプリカ回路212のトランジスタT2、T3およびT4と同じ方法でバイアスされる。通常動作下では、トランジスタT10、T11およびT12にわたるインピーダンスは、トランジスタT2、T3およびT4にわたるインピーダンスと同じである。例えば、トランジスタT2、T3およびT4にわたるインピーダンスが50オームである場合には、トランジスタT10、T11およびT12にわたるインピーダンスもまた50オームである。トランジスタT10、T11およびT12のこの特徴はまた、プリドライバ114でのスイッチングインプリメンテーションに依存して、トランジスタT6、T7およびT8にも適用される。結果として、伝送路106についての受信機の観点から観測されたインピーダンス(例えば、50オーム)は、伝送路108について観測されたインピーダンス(例えば、50オーム)と等価になる。この特徴は、伝送路106について受信機の観点から観測されたインピーダンスが、伝送路108について観測されたインピーダンスと等価にならないことがある、図1の例示と対照をなすものである。
[00034] これら制御される部分は、特に、第1のOTA OTA1および第2のOTA OTA2によって独立に制御されているが、これら制御される部分は、同じレプリカ回路212の一部である。いくつかの態様では、これら制御される部分は、互いに結合されているが、個別の独立した回路でありうる。第1の制御される部分の抵抗または実効オン抵抗が、第2の制御される部分のものと等しくなることを確実にするためには、2つの個別の部分の独立した制御が望ましい。(T1を含む)第1の制御される部分および(T2、T3およびT4を含む)第2の制御される部分が、実質的に等しいまたは等しい実効オン抵抗を有することを確実にすることによって、差動出力およびシングルエンド出力の両方が、適正な終端インピーダンスを有しうる。
[00035] 2つの独立に制御される部分を有することによって、図2のインプリメンテーションは、適正な終端インピーダンスをもった対称的なシングルエンド出力抵抗を達成し、差動およびシングルエンド終端の両方に有益である。さらに、全体的な電圧ドライバ回路の電力消費または面積に対するこのインプリメンテーションの影響は最小限または低くなる。
[00036] 図3は、 本開示の態様による、差動電圧モードドライバにおいて対称的なシングルエンド終端をインプリメントするための方法を例示する。ブロック300では、この方法は、電圧モードドライバの出力ドライバレプリカの第1の部分を制御することにより開始する。ブロック302では、この方法は、出力ドライバレプリカの第2の部分を独立に制御することを含む。独立した制御は、第1の部分と第2の部分の実質的に等しいオン抵抗を確立する。したがって、電圧モードドライバのバランスのとれたシングルエンド出力抵抗がもたらされる。
[00037] 1つの構成では、この装置は、所定の終端インピーダンスを有する、電圧モードドライバの出力を駆動する手段を含む。本開示の一態様では、出力を駆動する手段は、出力を駆動する手段によって、記載された機能を実行するように構成された出力ドライバ216でありうる。1つの構成では、この装置は、出力を駆動する手段を複製する手段を含み、複製する手段の第1および第2の部分を独立に制御することによって、出力を駆動する手段を複製する。本開示の一態様では、複製する手段は、複製する手段によって、記載された機能を実行するように構成された、出力ドライバのレプリカ212、演算トランスインピーダンス増幅器OTA1および/またはOTA2でありうる。
[00038] 図4は、改善された差動電圧モードドライバの実施形態が有利に用いられうる典型的な無線通信システム400を示す。例示目的のために、図4は、3つの遠隔ユニット420、430、および450と2つの基地局440を示す。無線通信システムは、より多くの遠隔ユニットおよび基地局を有しうることが理解されるであろう。遠隔ユニット420、430、および450は、改善された差動電圧モードドライバを含む。図4は、基地局440からの順方向リンク信号480および遠隔ユニット420、430、および450および遠隔ユニット420、430、および450から基地局440への逆方向リンク信号490を示す。
[00039] 図4において、遠隔ユニット420は、モバイル電話として示され、遠隔ユニット430は、携帯用コンピュータとして示され、遠隔ユニット450は、無線ローカルループシステムにおける固定位置の遠隔ユニットとして示される。例えば、これら遠隔ユニットは、携帯電話、ハンドヘルドパーソナル通信システム(PCS)ユニット、パーソナルデータアシスタントのような携帯用データユニット、またはメーター読み取り機器のような固定位置のデータユニットでありうる。図4は、本開示の教示による、改善された差動電圧モードドライバを用いることができる遠隔ユニットを例示しているが、本開示は、これらの典型的な例示されたユニットに限定されない。例えば、本開示の実施形態による、改善された差動電圧モードドライバは、任意のデバイスにおいて適切に用いられうる。
[00040] 特定の回路が説明されてきたが、当業者であれば、開示された実施形態を実現するために、開示された回路のすべてが必要という訳ではないことを理解するであろう。さらに、本開示に焦点を維持するために、ある特定の周知の回路は説明されていない。
[00041] ここに説明された方法(methodologies)は、アプリケーションに依存して、様々な手段によってインプリメントされうる。例えば、これらの方法は、ハードウェア、ファームウェア、ソフトウェア、またはこれらの任意の組み合わせでインプリメントされうる。ハードウェアのインプリメンテーションの場合、処理ユニットは、1つまたは複数の特定用途向け集積回路(ASIC)、デジタル信号プロセッサ(DSP)、デジタル信号処理デバイス(DSPD)、プログラマブル論理デバイス(PLD)、フィールド・プログラマブル・ゲート・アレイ(FPGA)、プロセッサ、コントローラ、マイクロコントローラ、マイクロプロセッサ、電子デバイス、ここに説明された機能を実行するために設計されたその他の電子ユニット、またはこれらの組み合わせ内でインプリメントされうる。
[00042] ファームウェアおよび/またはソフトウェアのインプリメンテーションの場合、これら方法は、ここに説明された機能を実行するモジュール(例えば、プロシージャ、機能等)でインプリメントされうる。命令を有形に具現化する(tangibly embodying)任意の機械またはコンピュータ読取可能な媒体が、ここに説明された方法をインプリメントする際に使用されうる。例えば、ソフトウェアコードは、メモリ内に記憶されて、プロセッサによって実行されうる。プロセッサによって実行される場合、ソフトウェアコードの実行は、ここに示された教示の異なる態様の様々な方法および機能をインプリメントする動作環境を生成する。メモリは、プロセッサ内部でまたはプロセッサ外部でインプリメントされうる。ここで使用される場合、「メモリ」という用語は、任意のタイプの長期、短期、揮発性、不揮発性、またはその他のメモリを称し、任意の特定のタイプのメモリまたはメモリの数、あるいはメモリが記憶される媒体のタイプに限定されるべきでない。
[00043] ここに説明された方法および機能を定義するソフトウェアコードを記憶する機械またはコンピュータ読取可能な媒体は、物理的コンピュータ記憶媒体を含む。記憶媒体は、コンピュータによってアクセスされうる任意の利用可能な媒体でありうる。限定ではなく例として、このようなコンピュータ読取可能な媒体は、RAM、ROM、EEPROM、CD−ROMまたは他の光ディスク記憶装置、磁気ディスク記憶装置またはその他の磁気記憶デバイス、あるいは、データ構造または命令の形式で所望のプログラムコードを記憶するために使用可能であり、かつコンピュータによってアクセスされうるその他任意の媒体を備えうる。ここで使用される場合、ディスク(disk)および/またはディスク(disc)は、コンパクトディスク(CD)、レーザーディスク(登録商標)、光ディスク、デジタル多目的ディスク(DVD)、フロッピー(登録商標)ディスクおよびブルーレイ(登録商標)ディスクを含み、ここでディスク(disks)は、通常磁気的にデータを再生し、一方ディスク(discs)は、レーザーを用いて光学的にデータを再生する。上記の組み合わせもまた、コンピュータ読取可能な媒体の範囲内に含まれるべきである。
[00044] コンピュータ読取可能な媒体上の記憶に加えて、命令および/またはデータは、通信装置に含まれる伝送媒体上の信号として提供されうる。例えば、通信装置は、命令およびデータを示す信号を有するトランシーバを含みうる。これら命令およびデータは、1つまたは複数のプロセッサに、特許請求の範囲において概説される機能をインプリメントさせるように構成される。
[00045] 本教示およびそれらの利点が詳細に説明されてきたが、添付の特許請求の範囲によって定義される本教示の技術から逸脱することなく、種々の変更、置換、および代替が、本明細書で行われうることが理解されるべきである。さらに、本願の範囲は、本明細書で説明されたプロセス、機械、製造物、組成物、手段、方法およびステップの特定の態様に限定されるようには意図されない。当業者が本開示から容易に理解するであろうように、ここに説明された対応する態様と実質的に同じ結果を達成する、または実質的に同じ機能を実行する、既存の、または後に開発されるプロセス、機械、製造物、組成物、手段、方法、またはステップは、本教示に従って利用されうる。したがって、添付の特許請求の範囲は、このようなプロセス、機械、製造物、組成物、手段、方法、またはステップを、その範囲内に含むように意図される。
以下に、本願出願の当初の特許請求の範囲に記載された発明を付記する。
[C1] 所定の終端インピーダンスを有する出力ドライバ回路と、 独立に制御される第1および第2の部分を有する出力ドライバレプリカと を備え、前記第1および第2の部分は、前記第1および前記第2の部分の実質的に等しいオン抵抗を確立するために独立に制御され、前記出力ドライバレプリカは、前記出力ドライバ回路の前記所定の終端インピーダンスを制御する、装置。
[C2] 前記第1の部分を独立に制御するように構成された第1のコントローラと、前記第2の部分を独立に制御するように構成された第2のコントローラとをさらに備える、[C1]に記載の装置。
[C3] 前記第1および前記第2のコントローラは、前記第1および第2の部分の間のノードにおける電圧を、所定の基準電圧の半分に設定することによって、前記第1および前記第2の部分における実質的に等しいオン抵抗を確立するように構成される、[C2]に記載の装置。
[C4] 前記第1および前記第2のコントローラは、演算トランスミッタンス増幅器を備える、[C2]に記載の装置。
[C5] 前記出力ドライバレプリカの前記第1および前記第2の部分は、単一の回路内でインプリメントされる、[C1]に記載の装置。
[C6] 前記出力ドライバレプリカの前記第1および前記第2の部分は、前記第1および前記第2の部分のトランジスタが同じ回路内に位置されて、前記出力ドライバ回路におけるトランジスタの位置と対応するようにインプリメントされる、[C1]に記載の装置。
[C7] 前記出力ドライバレプリカにおける少なくとも1つのトランジスタの対応するインピーダンスに整合するために、複数のトランジスタは、前記出力ドライバ回路において並列にインプリメントされる、[C1]に記載の装置。
[C8] 前記出力ドライバレプリカによって制御されるプリドライバをさらに備え、前記プリドライバは、前記出力ドライバ回路の出力インピーダンスを制御するように構成される、[C1]に記載の装置。
[C9] モバイル電話、セットトップボックス、音楽プレーヤ、ビデオプレーヤ、エンタテインメントユニット、ナビゲーションデバイス、コンピュータ、ハンドヘルドパーソナル通信システム(PCS)ユニット、携帯用データユニット、および固定位置のデータユニットのうちの少なくとも1つに統合される、[C1]に記載の装置。
[C10] 電圧モードドライバの出力ドライバレプリカの第1の部分を制御することと、 前記第1および第2の部分の実質的に等しいオン抵抗を確立するために、前記出力ドライバレプリカの前記第2の部分を独立に制御し、それによって、前記電圧モードドライバのバランスのとれたシングルエンド出力抵抗を生成することと を備える方法。
[C11] 前記第2の部分を独立に制御することは、前記第1および前記第2の部分の間のノードにおける電圧を、所定の基準電圧の半分に設定することを備える、[C10]に記載の方法。
[C12] 前記出力ドライバ回路の出力インピーダンスを制御するために、前記出力ドライバレプリカでプリドライバを制御すること をさらに備える、[C10]に記載の方法。
[C13] モバイル電話、セットトップボックス、音楽プレーヤ、ビデオプレーヤ、エンタテインメントユニット、ナビゲーションデバイス、コンピュータ、ハンドヘルドパーソナル通信システム(PCS)ユニット、携帯用データユニット、および固定位置のデータユニットのうちの少なくとも1つにおいて、前記電圧モードドライバの出力を適用することをさらに備える、[C10]に記載の方法。
[C14] 電圧モードドライバの出力ドライバレプリカの第1の部分を制御するステップと、 前記第1および第2の部分の実質的に等しいオン抵抗を確立するために、前記出力ドライバレプリカの前記第2の部分を独立に制御し、それによって、前記電圧モードドライバのバランスのとれたシングルエンド出力抵抗を生成するステップと を備える方法。
[C15] モバイル電話、セットトップボックス、音楽プレーヤ、ビデオプレーヤ、エンタテインメントユニット、ナビゲーションデバイス、コンピュータ、ハンドヘルドパーソナル通信システム(PCS)ユニット、携帯用データユニット、および固定位置のデータユニットのうちの少なくとも1つにおいて、前記電圧モードドライバの出力を適用するステップをさらに備える、[C14]に記載の方法。
[C16] 所定の終端インピーダンスを有する、電圧モードドライバの出力を駆動する手段と、 複製する手段の第1および第2の部分の実質的に等しいオン抵抗を確立するために、前記第1および前記第2の部分を独立に制御することによって、前記出力を駆動する手段を複製する手段と を備え、前記複製する手段は、前記出力を駆動する手段の前記所定の終端インピーダンスを制御する、装置。
[C17] 前記第1および第2の部分の間のノードにおける電圧を、所定の基準電圧の半分に設定することによって、前記第1および前記第2の部分の実質的に等しいオン抵抗を確立する手段をさらに備える、[C16]に記載の装置。
[C18] 前記出力を駆動する手段の出力インピーダンスを制御する手段をさらに備え、前記制御する手段は、前記複製する手段によって制御される、[C16]に記載の装置。
[C19] モバイル電話、セットトップボックス、音楽プレーヤ、ビデオプレーヤ、エンタテインメントユニット、ナビゲーションデバイス、コンピュータ、ハンドヘルドパーソナル通信システム(PCS)ユニット、携帯用データユニット、および固定位置のデータユニットのうちの少なくとも1つに統合される、[C16]に記載の装置。

Claims (19)

  1. 所定の終端インピーダンスをもった対照的なシングルエンド出力抵抗を生成するための2つの出力回路を備える出力ドライバ回路と、
    独立に制御される第1および第2の部分を有する、前記出力ドライバ回路の出力ドライバレプリカ、前記第1および第2の部分は、それぞれ、前記出力ドライバ回路の前記2つの出力回路に対応し、前記第1および前記第2の部分の実質的に等しいオン抵抗を確立するために、それぞれ、第1のフィードバックループと第2のフィードバックループによって独立に制御される、
    を備え、
    前記第1の部分の出力が前記第1の部分の入力へと直接フィードバックされ、前記第2の部分の出力が前記第2の部分の入力へと直接フィードバックされ、前記出力ドライバレプリカは前記出力ドライバ回路の前記2つの出力回路の前記所定の終端インピーダンスを制御する、装置。
  2. 前記第1のフィードバックループを用いて前記第1の部分を独立に制御するように構成された第1のコントローラと、前記第2のフィードバックループを用いて前記第2の部分を独立に制御するように構成された第2のコントローラとをさらに備える、請求項1に記載の装置。
  3. 前記第1および前記第2のコントローラは、前記第1および第2の部分の間のノードにおける電圧を、所定の基準電圧の半分に設定することによって、前記第1および前記第2の部分における実質的に等しいオン抵抗を確立するように構成される、請求項2に記載の装置。
  4. 前記第1および前記第2のコントローラは、演算トランスミッタンス増幅器を備える、請求項2に記載の装置。
  5. 前記出力ドライバレプリカの前記第1および前記第2の部分は、単一の回路内でインプリメントされる、請求項1に記載の装置。
  6. 前記出力ドライバレプリカの前記第1および前記第2の部分は、前記第1および前記第2の部分のトランジスタが同じ回路内に位置されて、前記出力ドライバ回路の前記2つの出力回路における前記トランジスタの位置と対応するようにインプリメントされる、請求項1に記載の装置。
  7. 前記出力ドライバレプリカにおける少なくとも1つのトランジスタの対応するインピーダンスに整合するために、複数のトランジスタは、前記出力ドライバ回路の前記2つの出力回路において並列にインプリメントされる、請求項1に記載の装置。
  8. 前記出力ドライバレプリカによって制御されるプリドライバをさらに備え、前記プリドライバは、前記出力ドライバ回路の前記2つの出力回路の各々の出力インピーダンスを制御するように構成される、請求項1に記載の装置。
  9. モバイル電話、セットトップボックス、音楽プレーヤ、ビデオプレーヤ、エンタテインメントユニット、ナビゲーションデバイス、コンピュータ、ハンドヘルドパーソナル通信システム(PCS)ユニット、携帯用データユニット、および/または固定位置のデータユニットに統合される、請求項1に記載の装置。
  10. 第1のフィードバックループによって、差動電圧モードドライバの出力ドライバレプリカの第1の部分を制御することと、ここにおいて、前記第1の部分は、所定の終端インピーダンスをもった対照的なシングルエンド出力抵抗を生成するための、前記差動電圧モードドライバの2つの出力回路の一方に対応する、
    前記第1の部分および前記出力ドライバレプリカの第2の部分の実質的に等しいオン抵抗を確立するために、前記第2の部分を独立に制御することと、ここにおいて、前記第2の部分は、前記差動電圧モードドライバの前記2つの出力回路の他方に対応する、
    前記差動電圧モードドライバの前記2つの出力回路のバランスのとれたシングルエンド出力インピーダンスを生成することと、
    を備え、
    前記第2の部分は、第2のフィードバックループによって制御され、
    前記第1の部分の出力が前記第1の部分の入力へと直接フィードバックされ、前記第2の部分の出力が前記第2の部分の入力へと直接フィードバックされる、方法。
  11. 前記第2の部分を独立に制御することは、前記第1および前記第2の部分の間のノードにおける電圧を、所定の基準電圧の半分に設定することを備える、請求項10に記載の方法。
  12. 前記2つの出力回路の各々の出力インピーダンスを制御するために、前記出力ドライバレプリカでプリドライバを制御することをさらに備える、請求項10に記載の方法。
  13. モバイル電話、セットトップボックス、音楽プレーヤ、ビデオプレーヤ、エンタテインメントユニット、ナビゲーションデバイス、コンピュータ、ハンドヘルドパーソナル通信システム(PCS)ユニット、携帯用データユニット、および/または固定位置のデータユニットにおいて、前記差動電圧モードドライバの出力を適用することをさらに備える、請求項10に記載の方法。
  14. 第1のフィードバックループによって、差動電圧モードドライバの出力ドライバレプリカの第1の部分を制御するステップと、ここにおいて、前記第1の部分は、所定の終端インピーダンスをもった対照的なシングルエンド出力抵抗を生成するための、前記差動電圧モードドライバの2つの出力回路の一方に対応する、
    前記第1の部分および前記出力ドライバレプリカの第2の部分の実質的に等しいオン抵抗を確立するために、前記第2の部分を独立に制御するステップと、ここにおいて、前記第2の部分は、前記差動電圧モードドライバの前記2つの出力回路の他方に対応する、
    前記差動電圧モードドライバの前記2つの出力回路のバランスのとれたシングルエンド出力インピーダンスを生成するステップと、
    を備え、
    前記第2の部分は、第2のフィードバックループによって制御され、前記第1の部分の出力が前記第1の部分の入力へと直接フィードバックされ、前記第2の部分の出力が前記第2の部分の入力へと直接フィードバックされる、方法。
  15. モバイル電話、セットトップボックス、音楽プレーヤ、ビデオプレーヤ、エンタテインメントユニット、ナビゲーションデバイス、コンピュータ、ハンドヘルドパーソナル通信システム(PCS)ユニット、携帯用データユニット、および/または固定位置のデータユニットにおいて、前記差動電圧モードドライバの出力を適用するステップをさらに備える、請求項14に記載の方法。
  16. 所定の終端インピーダンスをもった対照的なシングルエンド出力抵抗を生成するため2つの出力回路を備える差動電圧モードドライバの差動出力を駆動する手段と、
    複製する手段の第1および第2の部分の実質的に等しいオン抵抗を確立するために、前記第1および前記第2の部分を独立に制御することによって、前記差動電圧モードドライバの前記2つの出力回路を複製する手段と、ここにおいて、前記第1と第2の部分は、それぞれ、前記差動電圧モードドライバの前記2つの出力回路に対応し、前記複製する手段は、前記差動電圧モードドライバの前記2つの出力回路の前記所定の終端インピーダンスを制御する、
    を備え、
    前記第1および第2の部分は、それぞれ、第1のフィードバックループと第2のフィードバックループによって独立に制御され、前記第1の部分の出力が前記第1の部分の入力へと直接フィードバックされ、前記第2の部分の出力が前記第2の部分の入力へと直接フィードバックされる、装置。
  17. 前記第1および第2の部分の間のノードにおける電圧を、所定の基準電圧の半分に設定することによって、前記第1および前記第2の部分の実質的に等しいオン抵抗を確立する手段をさらに備える、請求項16に記載の装置。
  18. 前記差動電圧モードドライバの前記2つの出力回路の出力インピーダンスを制御する手段をさらに備え、前記制御する手段は、前記複製する手段によって制御される、請求項16に記載の装置。
  19. モバイル電話、セットトップボックス、音楽プレーヤ、ビデオプレーヤ、エンタテインメントユニット、ナビゲーションデバイス、コンピュータ、ハンドヘルドパーソナル通信システム(PCS)ユニット、携帯用データユニット、および/または固定位置のデータユニットに統合される、請求項16に記載の装置。
JP2014533453A 2011-09-29 2012-09-30 差動電圧モードドライバにおいて対称的なシングルエンド終端をインプリメントするための装置 Expired - Fee Related JP5847948B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US13/248,485 2011-09-29
US13/248,485 US8760189B2 (en) 2011-09-29 2011-09-29 Apparatus to implement symmetric single-ended termination in differential voltage-mode drivers
PCT/US2012/058172 WO2013049757A1 (en) 2011-09-29 2012-09-30 An apparatus to implement symmetric single-ended termination in differential voltage-mode drivers

Publications (2)

Publication Number Publication Date
JP2014534670A JP2014534670A (ja) 2014-12-18
JP5847948B2 true JP5847948B2 (ja) 2016-01-27

Family

ID=47263558

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2014533453A Expired - Fee Related JP5847948B2 (ja) 2011-09-29 2012-09-30 差動電圧モードドライバにおいて対称的なシングルエンド終端をインプリメントするための装置

Country Status (7)

Country Link
US (1) US8760189B2 (ja)
EP (1) EP2761834B1 (ja)
JP (1) JP5847948B2 (ja)
KR (1) KR101538979B1 (ja)
CN (1) CN103959727B (ja)
IN (1) IN2014CN02257A (ja)
WO (1) WO2013049757A1 (ja)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8542039B2 (en) * 2011-11-11 2013-09-24 Qualcomm Incorporated High-speed pre-driver and voltage level converter with built-in de-emphasis for HDMI transmit applications
US9264263B2 (en) * 2014-04-21 2016-02-16 Qualcomm Incorporated Serdes voltage-mode driver with skew correction
KR102279252B1 (ko) * 2015-04-03 2021-07-20 삼성전자주식회사 전압 모드 드라이버 및 이를 포함하는 전자 장치
CN105991124B (zh) * 2015-06-08 2019-01-15 龙迅半导体(合肥)股份有限公司 一种驱动装置
US9843324B1 (en) * 2016-11-10 2017-12-12 Qualcomm Incorporated Voltage-mode SerDes with self-calibration
US10873323B2 (en) * 2019-01-31 2020-12-22 Marvell Asia Pte, Ltd. Systems and methods for calibrating impedance of a low power voltage-mode transmitter driver
US11431530B2 (en) * 2020-09-02 2022-08-30 Huawei Technologies Co., Ltd. Selectable mode transmitter driver

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR0127536B1 (ko) * 1994-12-07 1997-12-29 배순훈 진폭 제한 기능을 갖는 영상 신호 증폭 장치
US6064224A (en) * 1998-07-31 2000-05-16 Hewlett--Packard Company Calibration sharing for CMOS output driver
US6753699B2 (en) 2000-11-13 2004-06-22 Standard Microsystems Corporation Integrated circuit and method of controlling output impedance
US6731135B2 (en) 2001-06-14 2004-05-04 Artisan Components, Inc. Low voltage differential signaling circuit with mid-point bias
CN1252927C (zh) * 2001-12-07 2006-04-19 哉英电子股份有限公司 半导体集成电路
US6771097B1 (en) * 2003-04-22 2004-08-03 Broadcom Corporation Series terminated CMOS output driver with impedance calibration
TWI304529B (en) 2004-01-30 2008-12-21 Realtek Semiconductor Corp Impedance control circuit and method thereof
US7129765B2 (en) 2004-04-30 2006-10-31 Xilinx, Inc. Differential clock tree in an integrated circuit
EP2002623A1 (en) 2006-03-27 2008-12-17 Nxp B.V. A low voltage and low power differential driver with matching output impedances
US7619448B2 (en) * 2007-12-17 2009-11-17 Omnivision Technologies, Inc. Replica bias circuit for high speed low voltage common mode driver
US7635990B1 (en) 2008-07-18 2009-12-22 Xilinx, Inc. Methods and apparatus for implementing an output circuit
US7728630B1 (en) * 2009-01-29 2010-06-01 Xilinx, Inc. Method and apparatus for a process, voltage, and temperature variation tolerant semiconductor device
US8390314B2 (en) * 2011-01-14 2013-03-05 Qualcomm Incorporated Method of half-bit pre-emphasis for multi-level signal

Also Published As

Publication number Publication date
CN103959727B (zh) 2017-02-22
EP2761834B1 (en) 2016-01-20
US20130082744A1 (en) 2013-04-04
JP2014534670A (ja) 2014-12-18
KR20140060372A (ko) 2014-05-19
CN103959727A (zh) 2014-07-30
WO2013049757A1 (en) 2013-04-04
IN2014CN02257A (ja) 2015-06-19
US8760189B2 (en) 2014-06-24
EP2761834A1 (en) 2014-08-06
KR101538979B1 (ko) 2015-07-29

Similar Documents

Publication Publication Date Title
JP5847948B2 (ja) 差動電圧モードドライバにおいて対称的なシングルエンド終端をインプリメントするための装置
JP6140860B2 (ja) シングルエンド構成可能マルチモードドライバ
US9094244B2 (en) Receiver circuit with de-emphasis function
US9024665B2 (en) Transmitter with voltage and current mode drivers
US9753479B2 (en) Multi-standard, automatic impedance controlled driver with supply regulation
US20090002031A1 (en) Slew rate controlled output driver for use in semiconductor device
EP2912772B1 (en) Methods and devices for matching transmission line characteristics using stacked metal oxide semiconductor (mos) transistors
US8143917B2 (en) Transceiver for controlling swing width of output voltage
JP3949636B2 (ja) Lvdsドライバー回路
CN105247827A (zh) 低功率均衡器及其训练
KR20150040320A (ko) 일정 출력 임피던스 가변 프리-엠퍼시스 구동을 위한 방법 및 장치
US7525357B2 (en) Circuit and method for adjusting a voltage drop
KR20140146330A (ko) 구동 장치
JP2010258405A (ja) レーザダイオード駆動回路及び光送信器
JP2017501607A (ja) 強化された相互コンダクタンスと抑制された出力コモンモードとを有するクロックおよびデータドライバ
US20130187717A1 (en) Receiver equalization circuit
US20120237057A1 (en) Audio driver circuit
KR102252820B1 (ko) 등화 동작을 수행하는 송신기
JP2016537862A (ja) 強化された信頼性及び密度を有する較正出力ドライバ
TWI842700B (zh) 驅動電路及其操作方法
US11336313B2 (en) Data transmission circuit
US9299401B2 (en) Driver for DDR2/3 memory interfaces
US10355656B2 (en) Amplification circuit with split-length compensation scheme

Legal Events

Date Code Title Description
A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20140924

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20141224

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20150127

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20150427

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20150723

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20151027

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20151125

R150 Certificate of patent or registration of utility model

Ref document number: 5847948

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

LAPS Cancellation because of no payment of annual fees