JP5847948B2 - 差動電圧モードドライバにおいて対称的なシングルエンド終端をインプリメントするための装置 - Google Patents
差動電圧モードドライバにおいて対称的なシングルエンド終端をインプリメントするための装置 Download PDFInfo
- Publication number
- JP5847948B2 JP5847948B2 JP2014533453A JP2014533453A JP5847948B2 JP 5847948 B2 JP5847948 B2 JP 5847948B2 JP 2014533453 A JP2014533453 A JP 2014533453A JP 2014533453 A JP2014533453 A JP 2014533453A JP 5847948 B2 JP5847948 B2 JP 5847948B2
- Authority
- JP
- Japan
- Prior art keywords
- output
- driver
- voltage mode
- replica
- differential voltage
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L25/00—Baseband systems
- H04L25/02—Details ; arrangements for supplying electrical power along data transmission lines
- H04L25/0264—Arrangements for coupling to transmission lines
- H04L25/0272—Arrangements for coupling to multiple lines, e.g. for differential transmission
- H04L25/0274—Arrangements for ensuring balanced coupling
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L25/00—Baseband systems
- H04L25/02—Details ; arrangements for supplying electrical power along data transmission lines
- H04L25/0264—Arrangements for coupling to transmission lines
- H04L25/0278—Arrangements for impedance matching
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Logic Circuits (AREA)
- Dc Digital Transmission (AREA)
Description
以下に、本願出願の当初の特許請求の範囲に記載された発明を付記する。
[C1] 所定の終端インピーダンスを有する出力ドライバ回路と、 独立に制御される第1および第2の部分を有する出力ドライバレプリカと を備え、前記第1および第2の部分は、前記第1および前記第2の部分の実質的に等しいオン抵抗を確立するために独立に制御され、前記出力ドライバレプリカは、前記出力ドライバ回路の前記所定の終端インピーダンスを制御する、装置。
[C2] 前記第1の部分を独立に制御するように構成された第1のコントローラと、前記第2の部分を独立に制御するように構成された第2のコントローラとをさらに備える、[C1]に記載の装置。
[C3] 前記第1および前記第2のコントローラは、前記第1および第2の部分の間のノードにおける電圧を、所定の基準電圧の半分に設定することによって、前記第1および前記第2の部分における実質的に等しいオン抵抗を確立するように構成される、[C2]に記載の装置。
[C4] 前記第1および前記第2のコントローラは、演算トランスミッタンス増幅器を備える、[C2]に記載の装置。
[C5] 前記出力ドライバレプリカの前記第1および前記第2の部分は、単一の回路内でインプリメントされる、[C1]に記載の装置。
[C6] 前記出力ドライバレプリカの前記第1および前記第2の部分は、前記第1および前記第2の部分のトランジスタが同じ回路内に位置されて、前記出力ドライバ回路におけるトランジスタの位置と対応するようにインプリメントされる、[C1]に記載の装置。
[C7] 前記出力ドライバレプリカにおける少なくとも1つのトランジスタの対応するインピーダンスに整合するために、複数のトランジスタは、前記出力ドライバ回路において並列にインプリメントされる、[C1]に記載の装置。
[C8] 前記出力ドライバレプリカによって制御されるプリドライバをさらに備え、前記プリドライバは、前記出力ドライバ回路の出力インピーダンスを制御するように構成される、[C1]に記載の装置。
[C9] モバイル電話、セットトップボックス、音楽プレーヤ、ビデオプレーヤ、エンタテインメントユニット、ナビゲーションデバイス、コンピュータ、ハンドヘルドパーソナル通信システム(PCS)ユニット、携帯用データユニット、および固定位置のデータユニットのうちの少なくとも1つに統合される、[C1]に記載の装置。
[C10] 電圧モードドライバの出力ドライバレプリカの第1の部分を制御することと、 前記第1および第2の部分の実質的に等しいオン抵抗を確立するために、前記出力ドライバレプリカの前記第2の部分を独立に制御し、それによって、前記電圧モードドライバのバランスのとれたシングルエンド出力抵抗を生成することと を備える方法。
[C11] 前記第2の部分を独立に制御することは、前記第1および前記第2の部分の間のノードにおける電圧を、所定の基準電圧の半分に設定することを備える、[C10]に記載の方法。
[C12] 前記出力ドライバ回路の出力インピーダンスを制御するために、前記出力ドライバレプリカでプリドライバを制御すること をさらに備える、[C10]に記載の方法。
[C13] モバイル電話、セットトップボックス、音楽プレーヤ、ビデオプレーヤ、エンタテインメントユニット、ナビゲーションデバイス、コンピュータ、ハンドヘルドパーソナル通信システム(PCS)ユニット、携帯用データユニット、および固定位置のデータユニットのうちの少なくとも1つにおいて、前記電圧モードドライバの出力を適用することをさらに備える、[C10]に記載の方法。
[C14] 電圧モードドライバの出力ドライバレプリカの第1の部分を制御するステップと、 前記第1および第2の部分の実質的に等しいオン抵抗を確立するために、前記出力ドライバレプリカの前記第2の部分を独立に制御し、それによって、前記電圧モードドライバのバランスのとれたシングルエンド出力抵抗を生成するステップと を備える方法。
[C15] モバイル電話、セットトップボックス、音楽プレーヤ、ビデオプレーヤ、エンタテインメントユニット、ナビゲーションデバイス、コンピュータ、ハンドヘルドパーソナル通信システム(PCS)ユニット、携帯用データユニット、および固定位置のデータユニットのうちの少なくとも1つにおいて、前記電圧モードドライバの出力を適用するステップをさらに備える、[C14]に記載の方法。
[C16] 所定の終端インピーダンスを有する、電圧モードドライバの出力を駆動する手段と、 複製する手段の第1および第2の部分の実質的に等しいオン抵抗を確立するために、前記第1および前記第2の部分を独立に制御することによって、前記出力を駆動する手段を複製する手段と を備え、前記複製する手段は、前記出力を駆動する手段の前記所定の終端インピーダンスを制御する、装置。
[C17] 前記第1および第2の部分の間のノードにおける電圧を、所定の基準電圧の半分に設定することによって、前記第1および前記第2の部分の実質的に等しいオン抵抗を確立する手段をさらに備える、[C16]に記載の装置。
[C18] 前記出力を駆動する手段の出力インピーダンスを制御する手段をさらに備え、前記制御する手段は、前記複製する手段によって制御される、[C16]に記載の装置。
[C19] モバイル電話、セットトップボックス、音楽プレーヤ、ビデオプレーヤ、エンタテインメントユニット、ナビゲーションデバイス、コンピュータ、ハンドヘルドパーソナル通信システム(PCS)ユニット、携帯用データユニット、および固定位置のデータユニットのうちの少なくとも1つに統合される、[C16]に記載の装置。
Claims (19)
- 所定の終端インピーダンスをもった対照的なシングルエンド出力抵抗を生成するための2つの出力回路を備える出力ドライバ回路と、
独立に制御される第1および第2の部分を有する、前記出力ドライバ回路の出力ドライバレプリカと、前記第1および第2の部分は、それぞれ、前記出力ドライバ回路の前記2つの出力回路に対応し、前記第1および前記第2の部分の実質的に等しいオン抵抗を確立するために、それぞれ、第1のフィードバックループと第2のフィードバックループによって独立に制御される、
を備え、
前記第1の部分の出力が前記第1の部分の入力へと直接フィードバックされ、前記第2の部分の出力が前記第2の部分の入力へと直接フィードバックされ、前記出力ドライバレプリカは前記出力ドライバ回路の前記2つの出力回路の前記所定の終端インピーダンスを制御する、装置。 - 前記第1のフィードバックループを用いて前記第1の部分を独立に制御するように構成された第1のコントローラと、前記第2のフィードバックループを用いて前記第2の部分を独立に制御するように構成された第2のコントローラとをさらに備える、請求項1に記載の装置。
- 前記第1および前記第2のコントローラは、前記第1および第2の部分の間のノードにおける電圧を、所定の基準電圧の半分に設定することによって、前記第1および前記第2の部分における実質的に等しいオン抵抗を確立するように構成される、請求項2に記載の装置。
- 前記第1および前記第2のコントローラは、演算トランスミッタンス増幅器を備える、請求項2に記載の装置。
- 前記出力ドライバレプリカの前記第1および前記第2の部分は、単一の回路内でインプリメントされる、請求項1に記載の装置。
- 前記出力ドライバレプリカの前記第1および前記第2の部分は、前記第1および前記第2の部分のトランジスタが同じ回路内に位置されて、前記出力ドライバ回路の前記2つの出力回路における前記トランジスタの位置と対応するようにインプリメントされる、請求項1に記載の装置。
- 前記出力ドライバレプリカにおける少なくとも1つのトランジスタの対応するインピーダンスに整合するために、複数のトランジスタは、前記出力ドライバ回路の前記2つの出力回路において並列にインプリメントされる、請求項1に記載の装置。
- 前記出力ドライバレプリカによって制御されるプリドライバをさらに備え、前記プリドライバは、前記出力ドライバ回路の前記2つの出力回路の各々の出力インピーダンスを制御するように構成される、請求項1に記載の装置。
- モバイル電話、セットトップボックス、音楽プレーヤ、ビデオプレーヤ、エンタテインメントユニット、ナビゲーションデバイス、コンピュータ、ハンドヘルドパーソナル通信システム(PCS)ユニット、携帯用データユニット、および/または固定位置のデータユニットに統合される、請求項1に記載の装置。
- 第1のフィードバックループによって、差動電圧モードドライバの出力ドライバレプリカの第1の部分を制御することと、ここにおいて、前記第1の部分は、所定の終端インピーダンスをもった対照的なシングルエンド出力抵抗を生成するための、前記差動電圧モードドライバの2つの出力回路の一方に対応する、
前記第1の部分および前記出力ドライバレプリカの第2の部分の実質的に等しいオン抵抗を確立するために、前記第2の部分を独立に制御することと、ここにおいて、前記第2の部分は、前記差動電圧モードドライバの前記2つの出力回路の他方に対応する、
前記差動電圧モードドライバの前記2つの出力回路のバランスのとれたシングルエンド出力インピーダンスを生成することと、
を備え、
前記第2の部分は、第2のフィードバックループによって制御され、
前記第1の部分の出力が前記第1の部分の入力へと直接フィードバックされ、前記第2の部分の出力が前記第2の部分の入力へと直接フィードバックされる、方法。 - 前記第2の部分を独立に制御することは、前記第1および前記第2の部分の間のノードにおける電圧を、所定の基準電圧の半分に設定することを備える、請求項10に記載の方法。
- 前記2つの出力回路の各々の出力インピーダンスを制御するために、前記出力ドライバレプリカでプリドライバを制御することをさらに備える、請求項10に記載の方法。
- モバイル電話、セットトップボックス、音楽プレーヤ、ビデオプレーヤ、エンタテインメントユニット、ナビゲーションデバイス、コンピュータ、ハンドヘルドパーソナル通信システム(PCS)ユニット、携帯用データユニット、および/または固定位置のデータユニットにおいて、前記差動電圧モードドライバの出力を適用することをさらに備える、請求項10に記載の方法。
- 第1のフィードバックループによって、差動電圧モードドライバの出力ドライバレプリカの第1の部分を制御するステップと、ここにおいて、前記第1の部分は、所定の終端インピーダンスをもった対照的なシングルエンド出力抵抗を生成するための、前記差動電圧モードドライバの2つの出力回路の一方に対応する、
前記第1の部分および前記出力ドライバレプリカの第2の部分の実質的に等しいオン抵抗を確立するために、前記第2の部分を独立に制御するステップと、ここにおいて、前記第2の部分は、前記差動電圧モードドライバの前記2つの出力回路の他方に対応する、
前記差動電圧モードドライバの前記2つの出力回路のバランスのとれたシングルエンド出力インピーダンスを生成するステップと、
を備え、
前記第2の部分は、第2のフィードバックループによって制御され、前記第1の部分の出力が前記第1の部分の入力へと直接フィードバックされ、前記第2の部分の出力が前記第2の部分の入力へと直接フィードバックされる、方法。 - モバイル電話、セットトップボックス、音楽プレーヤ、ビデオプレーヤ、エンタテインメントユニット、ナビゲーションデバイス、コンピュータ、ハンドヘルドパーソナル通信システム(PCS)ユニット、携帯用データユニット、および/または固定位置のデータユニットにおいて、前記差動電圧モードドライバの出力を適用するステップをさらに備える、請求項14に記載の方法。
- 所定の終端インピーダンスをもった対照的なシングルエンド出力抵抗を生成するための2つの出力回路を備える差動電圧モードドライバの差動出力を駆動する手段と、
複製する手段の第1および第2の部分の実質的に等しいオン抵抗を確立するために、前記第1および前記第2の部分を独立に制御することによって、前記差動電圧モードドライバの前記2つの出力回路を複製する手段と、ここにおいて、前記第1と第2の部分は、それぞれ、前記差動電圧モードドライバの前記2つの出力回路に対応し、前記複製する手段は、前記差動電圧モードドライバの前記2つの出力回路の前記所定の終端インピーダンスを制御する、
を備え、
前記第1および第2の部分は、それぞれ、第1のフィードバックループと第2のフィードバックループによって独立に制御され、前記第1の部分の出力が前記第1の部分の入力へと直接フィードバックされ、前記第2の部分の出力が前記第2の部分の入力へと直接フィードバックされる、装置。 - 前記第1および第2の部分の間のノードにおける電圧を、所定の基準電圧の半分に設定することによって、前記第1および前記第2の部分の実質的に等しいオン抵抗を確立する手段をさらに備える、請求項16に記載の装置。
- 前記差動電圧モードドライバの前記2つの出力回路の出力インピーダンスを制御する手段をさらに備え、前記制御する手段は、前記複製する手段によって制御される、請求項16に記載の装置。
- モバイル電話、セットトップボックス、音楽プレーヤ、ビデオプレーヤ、エンタテインメントユニット、ナビゲーションデバイス、コンピュータ、ハンドヘルドパーソナル通信システム(PCS)ユニット、携帯用データユニット、および/または固定位置のデータユニットに統合される、請求項16に記載の装置。
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US13/248,485 | 2011-09-29 | ||
US13/248,485 US8760189B2 (en) | 2011-09-29 | 2011-09-29 | Apparatus to implement symmetric single-ended termination in differential voltage-mode drivers |
PCT/US2012/058172 WO2013049757A1 (en) | 2011-09-29 | 2012-09-30 | An apparatus to implement symmetric single-ended termination in differential voltage-mode drivers |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2014534670A JP2014534670A (ja) | 2014-12-18 |
JP5847948B2 true JP5847948B2 (ja) | 2016-01-27 |
Family
ID=47263558
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2014533453A Expired - Fee Related JP5847948B2 (ja) | 2011-09-29 | 2012-09-30 | 差動電圧モードドライバにおいて対称的なシングルエンド終端をインプリメントするための装置 |
Country Status (7)
Country | Link |
---|---|
US (1) | US8760189B2 (ja) |
EP (1) | EP2761834B1 (ja) |
JP (1) | JP5847948B2 (ja) |
KR (1) | KR101538979B1 (ja) |
CN (1) | CN103959727B (ja) |
IN (1) | IN2014CN02257A (ja) |
WO (1) | WO2013049757A1 (ja) |
Families Citing this family (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US8542039B2 (en) * | 2011-11-11 | 2013-09-24 | Qualcomm Incorporated | High-speed pre-driver and voltage level converter with built-in de-emphasis for HDMI transmit applications |
US9264263B2 (en) * | 2014-04-21 | 2016-02-16 | Qualcomm Incorporated | Serdes voltage-mode driver with skew correction |
KR102279252B1 (ko) * | 2015-04-03 | 2021-07-20 | 삼성전자주식회사 | 전압 모드 드라이버 및 이를 포함하는 전자 장치 |
CN105991124B (zh) * | 2015-06-08 | 2019-01-15 | 龙迅半导体(合肥)股份有限公司 | 一种驱动装置 |
US9843324B1 (en) * | 2016-11-10 | 2017-12-12 | Qualcomm Incorporated | Voltage-mode SerDes with self-calibration |
US10873323B2 (en) * | 2019-01-31 | 2020-12-22 | Marvell Asia Pte, Ltd. | Systems and methods for calibrating impedance of a low power voltage-mode transmitter driver |
US11431530B2 (en) * | 2020-09-02 | 2022-08-30 | Huawei Technologies Co., Ltd. | Selectable mode transmitter driver |
Family Cites Families (13)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR0127536B1 (ko) * | 1994-12-07 | 1997-12-29 | 배순훈 | 진폭 제한 기능을 갖는 영상 신호 증폭 장치 |
US6064224A (en) * | 1998-07-31 | 2000-05-16 | Hewlett--Packard Company | Calibration sharing for CMOS output driver |
US6753699B2 (en) | 2000-11-13 | 2004-06-22 | Standard Microsystems Corporation | Integrated circuit and method of controlling output impedance |
US6731135B2 (en) | 2001-06-14 | 2004-05-04 | Artisan Components, Inc. | Low voltage differential signaling circuit with mid-point bias |
CN1252927C (zh) * | 2001-12-07 | 2006-04-19 | 哉英电子股份有限公司 | 半导体集成电路 |
US6771097B1 (en) * | 2003-04-22 | 2004-08-03 | Broadcom Corporation | Series terminated CMOS output driver with impedance calibration |
TWI304529B (en) | 2004-01-30 | 2008-12-21 | Realtek Semiconductor Corp | Impedance control circuit and method thereof |
US7129765B2 (en) | 2004-04-30 | 2006-10-31 | Xilinx, Inc. | Differential clock tree in an integrated circuit |
EP2002623A1 (en) | 2006-03-27 | 2008-12-17 | Nxp B.V. | A low voltage and low power differential driver with matching output impedances |
US7619448B2 (en) * | 2007-12-17 | 2009-11-17 | Omnivision Technologies, Inc. | Replica bias circuit for high speed low voltage common mode driver |
US7635990B1 (en) | 2008-07-18 | 2009-12-22 | Xilinx, Inc. | Methods and apparatus for implementing an output circuit |
US7728630B1 (en) * | 2009-01-29 | 2010-06-01 | Xilinx, Inc. | Method and apparatus for a process, voltage, and temperature variation tolerant semiconductor device |
US8390314B2 (en) * | 2011-01-14 | 2013-03-05 | Qualcomm Incorporated | Method of half-bit pre-emphasis for multi-level signal |
-
2011
- 2011-09-29 US US13/248,485 patent/US8760189B2/en active Active
-
2012
- 2012-09-30 EP EP12794567.3A patent/EP2761834B1/en active Active
- 2012-09-30 IN IN2257CHN2014 patent/IN2014CN02257A/en unknown
- 2012-09-30 CN CN201280058186.5A patent/CN103959727B/zh active Active
- 2012-09-30 KR KR1020147011075A patent/KR101538979B1/ko not_active IP Right Cessation
- 2012-09-30 WO PCT/US2012/058172 patent/WO2013049757A1/en active Application Filing
- 2012-09-30 JP JP2014533453A patent/JP5847948B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
CN103959727B (zh) | 2017-02-22 |
EP2761834B1 (en) | 2016-01-20 |
US20130082744A1 (en) | 2013-04-04 |
JP2014534670A (ja) | 2014-12-18 |
KR20140060372A (ko) | 2014-05-19 |
CN103959727A (zh) | 2014-07-30 |
WO2013049757A1 (en) | 2013-04-04 |
IN2014CN02257A (ja) | 2015-06-19 |
US8760189B2 (en) | 2014-06-24 |
EP2761834A1 (en) | 2014-08-06 |
KR101538979B1 (ko) | 2015-07-29 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5847948B2 (ja) | 差動電圧モードドライバにおいて対称的なシングルエンド終端をインプリメントするための装置 | |
JP6140860B2 (ja) | シングルエンド構成可能マルチモードドライバ | |
US9094244B2 (en) | Receiver circuit with de-emphasis function | |
US9024665B2 (en) | Transmitter with voltage and current mode drivers | |
US9753479B2 (en) | Multi-standard, automatic impedance controlled driver with supply regulation | |
US20090002031A1 (en) | Slew rate controlled output driver for use in semiconductor device | |
EP2912772B1 (en) | Methods and devices for matching transmission line characteristics using stacked metal oxide semiconductor (mos) transistors | |
US8143917B2 (en) | Transceiver for controlling swing width of output voltage | |
JP3949636B2 (ja) | Lvdsドライバー回路 | |
CN105247827A (zh) | 低功率均衡器及其训练 | |
KR20150040320A (ko) | 일정 출력 임피던스 가변 프리-엠퍼시스 구동을 위한 방법 및 장치 | |
US7525357B2 (en) | Circuit and method for adjusting a voltage drop | |
KR20140146330A (ko) | 구동 장치 | |
JP2010258405A (ja) | レーザダイオード駆動回路及び光送信器 | |
JP2017501607A (ja) | 強化された相互コンダクタンスと抑制された出力コモンモードとを有するクロックおよびデータドライバ | |
US20130187717A1 (en) | Receiver equalization circuit | |
US20120237057A1 (en) | Audio driver circuit | |
KR102252820B1 (ko) | 등화 동작을 수행하는 송신기 | |
JP2016537862A (ja) | 強化された信頼性及び密度を有する較正出力ドライバ | |
TWI842700B (zh) | 驅動電路及其操作方法 | |
US11336313B2 (en) | Data transmission circuit | |
US9299401B2 (en) | Driver for DDR2/3 memory interfaces | |
US10355656B2 (en) | Amplification circuit with split-length compensation scheme |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20140924 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20141224 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20150127 |
|
A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20150427 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20150723 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20151027 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20151125 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5847948 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
LAPS | Cancellation because of no payment of annual fees |