CN105632555A - 一种闪存式存储器及其读取电路及其读取方法 - Google Patents

Abstract

本申请公开了一种闪存式存储器及其读取电路及其读取方法，该读取电路包括：存储器单元、位线选择电路、输入平衡电路以及耦合电路；所述耦合电路包括：第一输入端、第二输入端以及输出端；所述存储器单元包括：第一位元以及第二位元；所述第一位元通过所述位线选择电路与所述第一输入端连接，所述第二位元通过所述位线选择电路与所述第二输入端连接；其中，所述位线选择电路用于控制所述存储器单元与所述耦合电路的导通状态；所述耦合电路用于将所述第一位元的电压信息以及所述第二位元的电压信息进行耦合，并通过所述输出端输出耦合后的电压信号。所述读取电路无需参考电流，可实现存储器单元的信息读取，保证了闪存式存储器的读取区间稳定性。

Description

一种闪存式存储器及其读取电路及其读取方法

技术领域

本发明涉及信息读取技术领域，更具体的说，涉及一种闪存式存储器及其读取电路及其读取方法。

背景技术

闪存式存储器包括多个存储器单元，一个存储器单元由一个浮栅存储器单元组成，信息的表示取决于浮栅中是否有电子，浮栅中如果有电子表示逻辑0，否则表示逻辑1。当浮栅处于不同的逻辑状态时，其导通的电阻不同，存储器单元的读取利用该原理进行。

当对存储器单元施加栅极电压和源漏电压时，逻辑1状态时的漏电流大，逻辑0状态时的漏电流小。现有技术对存储器单元进行信息读取时，将存储器单元的漏电流与设定的参考电流比较，如果大于参考电流，说明浮栅存储器单元处于逻辑1状态，如果小于参考电流，所述浮栅存储器单元处于逻辑0状态。

现有技术在对存储器单元进行信息读取时，需要设定的参考电流，半导体器件的制作工艺不同会导致浮栅存储器单元的漏电流以及参考电流的不同，影响闪存式存储器的读取区间稳定性。

发明内容

为解决上述问题，本发明提供了一种闪存式存储器及其读取电路及其读取方法，无需参考电流，保证了闪存式存储器的读取区间稳定性。

为实现上述目的，本发明提供了一种闪存式存储器的读取电路，该读取电路包括：存储器单元、位线选择电路以及耦合电路；

所述耦合电路包括：第一输入端、第二输入端以及输出端；

所述存储器单元包括：第一位元以及第二位元；所述第一位元通过所述位线选择电路与所述第一输入端连接，所述第二位元通过所述位线选择电路与所述第二输入端连接；

其中，所述位线选择电路用于控制所述存储器单元与所述耦合电路的导通状态；所述耦合电路用于将所述第一位元的电压信息以及所述第二位元的电压信息进行耦合，并通过所述输出端输出耦合后的电压信号。

优选的，在上述读取电路中，还包括：输入平衡电路；所述输入平衡电路包括：第一端口、第二端口以及控制端；所述第一端口与所述第一输入端连接，所述第二端口与所述第二输入端连接；

其中，所述控制端接入均压控制信号，所述均压控制信号用于将所述第一端口与所述第二端口的电压均设置为预设电压；所述耦合电路在所述第一端口与所述第二端口的电压均为所述预设电压后读取所述第一位元的电压信息与第二位元的电压信息。

优选的，在上述读取电路中，所述位线选择电路包括：第一开关管以及第二开关管；

其中，所述第一开关管的源极与所述第一位元连接，其漏极与所述第一输入端连接；所述第二开关管的源极与所述第二位元连接，其漏极与所述第二输入端连接；所述第一开关管与所述第二开关的栅极均接入位线选择信号，所述位线选择信号用于控制所述第一开关管与所述第二开关管同时导通或是同时断开。

优选的，在上述读取电路中，所述输入平衡电路为第三开关管，所述第三开关管的源极与所述第一输入端连接，其漏极与所述第二输入端连接，其栅极接入所述均压控制信号。

优选的，在上述读取电路中，所述输入平衡电路包括：第四开关管和第五开关管；

其中，所述第四开关管的源极与所述第五开关管的源极均与第一电压源连接，二者的栅极均接入所述均压控制信号；所述第四开关管的漏极与所述第一输入端连接，所述第五开关管的漏极与所述第二输入端连接。

优选的，在上述读取电路中，所述耦合电路包括：第一放大器、第六开关管以及第七开关管；

所述第六开关管的漏极连接所述第一输入端，其源极连接第二电压源，其栅极连接所述第一放大器的正向输入端；

所述第七开关管的漏极连接所述第二输入端，其源极连接所述第二电压源，其栅极连接所述第一放大器的负向输入端；

所述第一放大器的输出端为所述耦合电路的输出端，其正向输入端连接所述第二输入端，其负向输入端连接所述第一输入端。

优选的，在上述读取电路中，所述耦合电路包括：第二放大器、第八开关管以及第九开关管；

所述第二放大器的输出端为所述耦合电路的输出端，其正向输入端连接所述第一输入端，其负向输入端连接所述第二输入端；

所述第八开关管的源极连接第三电压源，其漏极连接所述第一输入端；

所述第九开关管的源极连接所述第三电压源，其漏极连接所述第二输入端，其栅极与所述第八开关管的栅极连接。

优选的，在上述读取电路中，所述耦合电路包括：第一反相器以及第二反相器；

其中，所述第一反相器的输入端连接所述第一输入端，其输出端连接所述第二输入端；所述第二反相器的输入端连接所述第二输入端，其输出端连接所述第一输入端；所述第二输入端为所述耦合电路的输出端。

本发明还提供了一种闪存式存储器，该闪存式存储器包括：上述的读取电路。

本发明还提供了一种上述闪存式存储器的读取方法，其特征在于，该读取方法包括：

选取待读取的存储器单元；

获取所述存储器单元的第一位元的电压信息与第二位元的电压信息，并将所述第一位元的电压信息以及第二位元的电压信息进行耦合，输出耦合后的电压信息；

根据所述耦合电压确定所述存储器单元的存储信息。

优选的，在上述读取方法中，还包括：

在获取所述第一位元的电压信息以及所述第二位元的电压信息前，将所述第一位元输出端的电压以及所述第二位元输出端的电压均设置为预设电压。

优选的，在上述读取方法中，所述将所述第一位元输出端的电压以及所述第二位元输出端的电压均设置为预设电压为：

分别对所述第一位元输出端的电压以及所述第二位元输出端的电压进行预充电，使得二者为相同的预设电压；

或，导通所述第一位元输出端以及所述第二位元输出端，使得二者为相同的预设电压。

通过上述描述可知，本申请所提供闪存式存储器的读取电路包括：存储器单元、位线选择电路、输入平衡电路以及耦合电路；所述耦合电路包括：第一输入端、第二输入端以及输出端；所述存储器单元包括：第一位元以及第二位元；所述第一位元通过所述位线选择电路与所述第一输入端连接，所述第二位元通过所述位线选择电路与所述第二输入端连接；其中，所述位线选择电路用于控制所述存储器单元与所述耦合电路的导通状态；所述耦合电路用于将所述第一位元的电压信息以及所述第二位元的电压信息进行耦合，并通过所述输出端输出耦合后的电压信号。所述读取电路中存储器单元包括两个用于信息存储的位元，在进行读取时，通过所述耦合电路根据所述第一位元以及第二位元的电压信息的耦合状态即可确定所述存储器单元的存储状态，无需设置参考电流，保证了闪存式存储器的读取区间稳定性。

本发明提供的读取方法以及闪存式存储器可以根据所述耦合状态，确定所述存储器单元的存储状态，无需参考电流实现非方式简单，且保证了闪存式存储器的读取区间稳定性。

附图说明

为了更清楚地说明本发明实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据提供的附图获得其他的附图。

图1为本申请实施例提供的一种闪存式存储器的读取电路的结构示意图；

图2为本实施例提供的另一种闪存式存储器的读取电路的结构示意图；

图3为本申请实施例提供的又一种闪存式存储器的读取电路的结构示意图；

图4为本申请实施例提供的又一种闪存式存储器的读取电路的结构示意图；

图5为本申请实施例提供的又一种闪存式存储器的读取电路的结构示意图；

图6为本申请实施例提供的一种闪存式存储器的读取方法的流程示意图。

具体实施方式

下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。

正如背景技术中所述，现有在对存储器单元进行信息读取时，需要设定的参考电流，半导体器件的制作工艺不同会导致浮栅存储器单元的漏电流以及参考电流的不同，影响闪存式存储器的读取区间稳定性。

发明人研究发现，如果将存储器单元设置为具有两个用于信息存储的位元，由于是根据所述两个位元的耦合状态进行存储逻辑判断，无需确定确切的电压或是电流值，此时，无需设置专门的参考存储器单元用于提供确切的参考电流，只需通过所述两个位元的电压信息的耦合状态判断所述存储器单元的存储状态，同时可以保证闪存式存储器的读取区间稳定性。

基于上述研究，本申请实施例提供了一种闪存式存储器的读取电路，参考图1，图1为本申请实施例提供的一种闪存式存储器的读取电路的结构示意图，包括：存储器单元1、位线选择电路2以及耦合电路3。

所述耦合电路3包括：第一输入端31、第二输入端32以及输出端33。所述存储器单元1包括：第一位元以及第二位元；所述第一位元通过所述位线选择电路2与所述第一输入端31连接，所述第二位元通过所述位线选择电路2与所述第二输入端32连接。

其中，所述位线选择电路2用于控制所述存储器单元1与所述耦合电路3的导通状态；所述耦合电路3用于将所述第一位元的电压信息以及所述第二位元的电压信息进行耦合，并通过所述输出端输出耦合后的电压信号。

本实施例所述读取电路中，存储器单元包括第一位元以及第二位元，所属的第一位元与所述第二位元的存储电压信息不相同。在进行读取时，通过所述耦合电路根据所述第一位元以及第二位元的电压信息的耦合状态即可确定所述存储器单元的存储状态，无需设置参考电流，保证了闪存式存储器的读取区间稳定性。

参考图2，图2为本实施例提供的另一种闪存式存储器的读取电路的结构示意图，在图1所示基础上进一步包括：输入平衡电路4。所述输入平衡电路4包括：第一端口41、第二端口42以及控制端43；所述第一端口41与所述第一输入端31连接，所述第二端口42与所述第二输入端32连接。

其中，所述控制端43接入均压控制信号SET，所述均压控制信号SET用于将所述第一端口41与所述第二端口42的电压均设置为预设电压；所述耦合电路3在所述第一端口41与所述第二端口42的电压均为所述预设电压后读取所述第一位元的电压信息与第二位元的电压信息。

通过所述输入平衡电路4在对所述耦合电路3对所述第一位元以及所述第二位元的电压进行读取时，首先对二者的输出端的电压信息进行平衡设置，然后再对所述第一位元以及所述第二位元实际的电压信息进行读取，能够避免干扰信号的影响，进一步保证对存储器单元的存储信息读取的准确性。

参考图3，图3为本申请实施例提供的又一种闪存式存储器的读取电路的结构示意图。

所述存储器单元1可以由两个NMOS管N1与N2等效表示，包括：第一位元N1以及第二位元N2。所述第一位元N1以及第二位元N2的源极均接地，二者栅极均连接字线信号WL。

所述位线选择电路2包括：第一开关管T1以及第二开关管T2。其中，所述第一开关管T1的源极与所述第一位元连接，其漏极与所述第一输入端连接；所述第二开关管T2的源极与所述第二位元连接，其漏极与所述第二输入端连接。所述第一开关管T1与所述第二开关T2的栅极均接入位线选择信号sel，所述位线选择信号sel用于控制所述第一开关管T1与所述第二开关管T2同时导通或是同时断开。

所述第一开关管T1与所述第二开关T2为NMOS管，当所述位线选择信号sel为高电平时控制二者导通时，所述第一位元N1与所述第一输入端31导通，所述第二位元N2与所述第二输入端32导通。位线选择信号sel为低电平时控制二者断开。

所述输入平衡电路4为第三开关管T3，所述第三开关管T3的源极与所述第一输入端31连接，其漏极与所述第二输入端32连接，其栅极接入所述均压控制信号SET。

所述耦合电路3包括：第一放大器SA1、第六开关管P1以及第七开关管P2；所述第六开关管P1的漏极连接所述第一输入端31，其源极连接第二电压源vdd2，其栅极连接所述第一放大器SA1的正向输入端；所述第七开关管P2的漏极连接所述第二输入端32，其源极连接所述第二电压源vdd2，其栅极连接所述第一放大器SA1的负向输入端；所述第一放大器SA1的输出端为所述耦合电路的输出端33，其正向输入端连接所述第二输入端32，其负向输入端连接所述第一输入端31。

其中，所述第六开关管P1与第七开关管P2均为PMOS管。所述第三开关管T3为NMOS管。

在进行数据读取时，T1、T2导通。均压控制信号SET为高电平时，第三开关管T3导通，其栅极电压与源极电压相同，可以将第一输入端31以及第二输入端32置于相同电压(电位平衡归零操作)，然后均压控制信号SET为低电平。

如果存储器单元1处在“1”态，第一位位元N1为低电阻状态、第二位元N2处在高电阻状态；这会导致流过第一放大器SA1的两条支路的电流也是不同的，第一输入端31电位降低同时第二输入端32电位升高。由于所述第六开关管P1与第七开关管P2为PMOS管，构成的反馈结构又使得第一输入端31和时第二输入端32两点的电压差迅速增大。这个电压差再通过第一放大器SA1的比较，判断出位元耦合状态，从而得到存储器单元1中存储的信息。

图3所示实施方式中，第一放大器SA1正输入端和负输入端分别连接第二输入端32和第一输入端31，根据运放基本原理，第二输入端32电压>第一输入端31电压时，输出为逻辑1，反之为逻辑0。

参考图4，图4为本申请实施例提供的又一种闪存式存储器的读取电路的结构示意图。

所述输入平衡电路4包括：第四开关管T4和第五开关管T5。其中，所述第四开关管T4的源极与所述第五开关管T5的源极均与第一电压源vdd1连接，二者的栅极均接入所述均压控制信号SET；所述第四开关管T4的漏极与所述第一输入端31连接，所述第五开关管T5的漏极与所述第二输入端32连接。

所述耦合电路3包括：第二放大器SA2、第八开关管T8以及第九开关管T9。所述第二放大器SA2的输出端为所述耦合电路3的输出端33，其正向输入端连接所述第一输入端31，其负向输入端连接所述第二输入端32；所述第八开关管T8的源极连接第三电压源vdd3，其漏极连接所述第一输入端31；所述第九开关管T9的源极连接所述第三电压源vdd3，其漏极连接所述第二输入端32，其栅极与所述第八开关管T8的栅极连接。所述第八开关管T8与所述第九开关管T9的栅极连接电压信号Vbp，通过所述电压信号Vbp控制所述第八开关管T8与所述第九开关管T9的开关状态。

所述第一电压源vdd1以及第三电压源vdd3可以是相同电压源，也可以是不同电压源。所述第四开关管T4、第五开关管T5、第八开关管T8以及第九开关管T9可以均为PMOS管。

在进行数据读取时，同样通过位线选择信号控制T1、T2导通。此时，均压控制信号SET为低电平时，T4、T5导通，通过为T4的漏极以及T5的漏极充电，使得T4的漏极电压与T5的漏极电压均等于vdd1，进而使得第一输入端31以及第二输入端32电压相同，充电结束后，均压控制信号SET为高电平，T4、T5断开。

如果存储器单元1处在“1”态，第一位位元N1为低电阻状态、第二位元N2处在高电阻状态；这会导致第二放大器SA2的两条支路的电流也是不同的，第一输入端31电位降低同时第二输入端32电位升高，使得第一输入端31和第二输入端32两点产生一个电压差。这个电压差再通过第二放大器SA2的比较，判断出位元耦合状态，从而得到存储器单元1中存储的信息。

参考图5，图5为本申请实施例提供的又一种闪存式存储器的读取电路的结构示意图。

所述耦合电路包括：第一反相器INV1以及第二反相器INV2。其中，所述第一反相器INV1的输入端连接所述第一输入端31，其输出端连接所述第二输入端32；所述第二反相器INV2的输入端连接所述第二输入端32，其输出端连接所述第一输入端31；所述第二输入端32为所述耦合电路的输出端33。所述第一反相器INV1以及第二反相器INV2构成灵敏放大器。

在进行数据读取时，与图4实施方式相同，通过T4与T5使得第一输入端31以及第二输入端32电压相同，充电结束后，均压控制信号SET为高电平，T4、T5断开。

如果存储器单元1处在“1”态时，第一位位元N1和第二位元N2的状态分别为“1”、“0”，此时第一位位元N1为低电阻状态、第二位元N2为高电阻状态；这会导致流过灵敏放大器的两条支路的电流不同，第一输入端31电位降低同时第二输入端32电位升高。当第一输入端31电位低于第一反相器INV1翻转点时，第一反相器INV1就会翻转；同理，当第二输入端32电位高于该值时，第二反相器INV2也会翻转。此时的数据信息会被锁存，输出端33能够比较稳定的输出高电平，存储器单元1中存储的“1”信息即可读取到。

如果存储器单元1处在“0”态时，第一位位元N1和第二位元N2的状态分别为“0”、“1”，此时第一位位元N1为高电阻状态、第二位元N2为低电阻状态；这时第一输入端31电位升高同时第二输入端32电位降低。当第一输入端31电位高于第一反相器INV1翻转点时，第一反相器INV1就会翻转；同理，当第二输入端32电位低于该值时，第二反相器INV2也会翻转。经过锁存后，输出端33能够比较稳定的输出低电平，存储器单元1中存储的“0”信息即可读取到。

通过上述描述可知，本申请实施例所述的闪存式存储器的读取电路，所述存储器单元包括两个存储位元，无需参考电流，通过第一位元以及第二位元的耦合状态即可读取存储器单元的存储状态。

本申请实施例还提供了一种闪存式存储器，所述闪存式存储器包括上述的读取电路。所述闪存式存储器无需通过参考电流即可读取存储器单元的存储信息。

本申请实施例还提供了一种上述闪存式存储器的读取方法。参考图6，图6为本申请实施例提供的一种闪存式存储器的读取方法的流程示意图，所述读取方法包括：

步骤S11：选取待读取的存储器单元。

所述闪存式存储器包括多个存储器单元，在进行信息读取时，需要通过位线选择信号以及字线信号选取待读取的存储器单元。

步骤S12：获取所述存储器单元的第一位元的电压信息与第二位元的电压信息，并将所述第一位元的电压信息以及第二位元的电压信息进行耦合，输出耦合后的电压信息。

所述耦合为将所述第一位元的电压信息以及第二位元的电压信息进行放大后比较，输出比较后的电压信息。如上述实施例所述，可以通过放大器实现所述耦合。

步骤S13：根据所述耦合电压确定所述存储器单元的存储信息。

比较后的电压信息有两种状态，高电平或是低电平。可以根据运放的基本原理设计高电平为存储器单元的逻辑1状态，低电平为存储器单元的逻辑0状态。或，设计高电平为存储器单元的逻辑0状态，低电平为存储器单元的逻辑1状态。

为了避免信号干扰，所述步骤12还包括：在获取所述第一位元的电压信息以及所述第二位元的电压信息前，将所述第一位元输出端的电压以及所述第二位元输出端的电压均设置为预设电压。

根据上述实施例所述，所述将所述第一位元输出端的电压以及所述第二位元输出端的电压均设置为预设电压为：分别对所述第一位元输出端的电压以及所述第二位元输出端的电压进行预充电，使得二者为相同的预设电压；或，导通所述第一位元输出端以及所述第二位元输出端，使得二者为相同的预设电压。

本实施例所述读取方法，无需参考电流即可实现对存储器单元的信息读取，实现方法简单。

综上述，本申请技术方案所述读取电路，可以通过对所述第一位元以及第二位元进行差分放大进而读取存储器单元的存储信息，数据更加稳定，可靠性高。且所述读取电路无需参考电流，减小了器件制作工艺对信息读取的影响，扩大了读取区间。

对所公开的实施例的上述说明，使本领域专业技术人员能够实现或使用本发明。对这些实施例的多种修改对本领域的专业技术人员来说将是显而易见的，本文中所定义的一般原理可以在不脱离本发明的精神或范围的情况下，在其它实施例中实现。因此，本发明将不会被限制于本文所示的这些实施例，而是要符合与本文所公开的原理和新颖特点相一致的最宽的范围。

Claims (12)

1.一种闪存式存储器的读取电路，其特征在于，包括：存储器单元、位线选择电路以及耦合电路；

所述耦合电路包括：第一输入端、第二输入端以及输出端；

所述存储器单元包括：第一位元以及第二位元；所述第一位元通过所述位线选择电路与所述第一输入端连接，所述第二位元通过所述位线选择电路与所述第二输入端连接；

其中，所述位线选择电路用于控制所述存储器单元与所述耦合电路的导通状态；所述耦合电路用于将所述第一位元的电压信息以及所述第二位元的电压信息进行耦合，并通过所述输出端输出耦合后的电压信号。

2.根据权利要求1所述的读取电路，其特征在于，还包括：输入平衡电路；所述输入平衡电路包括：第一端口、第二端口以及控制端；所述第一端口与所述第一输入端连接，所述第二端口与所述第二输入端连接；

其中，所述控制端接入均压控制信号，所述均压控制信号用于将所述第一端口与所述第二端口的电压均设置为预设电压；所述耦合电路在所述第一端口与所述第二端口的电压均为所述预设电压后读取所述第一位元的电压信息与第二位元的电压信息。

3.根据权利要求2所述的读取电路，其特征在于，所述位线选择电路包括：第一开关管以及第二开关管；

其中，所述第一开关管的源极与所述第一位元连接，其漏极与所述第一输入端连接；所述第二开关管的源极与所述第二位元连接，其漏极与所述第二输入端连接；所述第一开关管与所述第二开关的栅极均接入位线选择信号，所述位线选择信号用于控制所述第一开关管与所述第二开关管同时导通或是同时断开。

4.根据权利要求2所述的读取电路，其特征在于，所述输入平衡电路为第三开关管，所述第三开关管的源极与所述第一输入端连接，其漏极与所述第二输入端连接，其栅极接入所述均压控制信号。

5.根据权利要求2所述的读取电路，其特征在于，所述输入平衡电路包括：第四开关管和第五开关管；

其中，所述第四开关管的源极与所述第五开关管的源极均与第一电压源连接，二者的栅极均接入所述均压控制信号；所述第四开关管的漏极与所述第一输入端连接，所述第五开关管的漏极与所述第二输入端连接。

6.根据权利要求2所述的读取电路，其特征在于，所述耦合电路包括：第一放大器、第六开关管以及第七开关管；

所述第六开关管的漏极连接所述第一输入端，其源极连接第二电压源，其栅极连接所述第一放大器的正向输入端；

所述第七开关管的漏极连接所述第二输入端，其源极连接所述第二电压源，其栅极连接所述第一放大器的负向输入端；

所述第一放大器的输出端为所述耦合电路的输出端，其正向输入端连接所述第二输入端，其负向输入端连接所述第一输入端。

7.根据权利要求2所述的读取电路，其特征在于，所述耦合电路包括：第二放大器、第八开关管以及第九开关管；

所述第二放大器的输出端为所述耦合电路的输出端，其正向输入端连接所述第一输入端，其负向输入端连接所述第二输入端；

所述第八开关管的源极连接第三电压源，其漏极连接所述第一输入端；

所述第九开关管的源极连接所述第三电压源，其漏极连接所述第二输入端，其栅极与所述第八开关管的栅极连接。

8.根据权利要求2所述的读取电路，其特征在于，所述耦合电路包括：第一反相器以及第二反相器；

其中，所述第一反相器的输入端连接所述第一输入端，其输出端连接所述第二输入端；所述第二反相器的输入端连接所述第二输入端，其输出端连接所述第一输入端；所述第二输入端为所述耦合电路的输出端。

9.一种闪存式存储器，其特征在于，包括：如权利要求1-8任一项所述的读取电路。

10.一种如权利要求9所述闪存式存储器的读取方法，其特征在于，包括：

选取待读取的存储器单元；

获取所述存储器单元的第一位元的电压信息与第二位元的电压信息，并将所述第一位元的电压信息以及第二位元的电压信息进行耦合，输出耦合后的电压信息；

根据所述耦合电压确定所述存储器单元的存储信息。

11.根据权利要求10所述的读取方法，其特征在于，还包括：

在获取所述第一位元的电压信息以及所述第二位元的电压信息前，将所述第一位元输出端的电压以及所述第二位元输出端的电压均设置为预设电压。

12.根据权利要求11所述的读取方法，其特征在于，所述将所述第一位元输出端的电压以及所述第二位元输出端的电压均设置为预设电压为：

分别对所述第一位元输出端的电压以及所述第二位元输出端的电压进行预充电，使得二者为相同的预设电压；

或，导通所述第一位元输出端以及所述第二位元输出端，使得二者为相同的预设电压。