CN103489969B - 半导体发光元件和发光装置 - Google Patents

半导体发光元件和发光装置 Download PDF

Info

Publication number
CN103489969B
CN103489969B CN201310225995.7A CN201310225995A CN103489969B CN 103489969 B CN103489969 B CN 103489969B CN 201310225995 A CN201310225995 A CN 201310225995A CN 103489969 B CN103489969 B CN 103489969B
Authority
CN
China
Prior art keywords
layer
well layer
thickness
well
type semiconductor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201310225995.7A
Other languages
English (en)
Other versions
CN103489969A (zh
Inventor
寺西俊辅
佐藤寿朗
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toyoda Gosei Co Ltd
Original Assignee
Toyoda Gosei Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toyoda Gosei Co Ltd filed Critical Toyoda Gosei Co Ltd
Publication of CN103489969A publication Critical patent/CN103489969A/zh
Application granted granted Critical
Publication of CN103489969B publication Critical patent/CN103489969B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/26—Materials of the light emitting region
    • H01L33/30—Materials of the light emitting region containing only elements of Group III and Group V of the Periodic Table
    • H01L33/32—Materials of the light emitting region containing only elements of Group III and Group V of the Periodic Table containing nitrogen
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/04—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a quantum effect structure or superlattice, e.g. tunnel junction
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/04—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a quantum effect structure or superlattice, e.g. tunnel junction
    • H01L33/06—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a quantum effect structure or superlattice, e.g. tunnel junction within the light emitting region, e.g. quantum confinement structure or tunnel barrier
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Led Devices (AREA)
  • Led Device Packages (AREA)

Abstract

本发明的课题是维持从半导体发光元件输出的光的波长的单一性，并且抑制与环境温度的上升相伴的发光效率的下降。本发明提供一种半导体发光元件，其具备含有n型杂质的n覆盖层（142）、层叠在n覆盖层（142）上的发光层（150）、和含有p型杂质并且层叠在发光层（150）上的p覆盖层（161）。发光层（150）具备第1势垒层（151a）～第8势垒层（151h）和第1阱层（152a）～第7阱层（152g），由两个势垒层夹持1个阱层。将第1阱层（152a）～第5阱层（152e）设为共同的基准阱厚度和共同的组成，并将第6阱层（152f）和第7阱层（152g）设为比共同的基准阱厚度厚的最大阱厚度且设为带隙比共同的组成大的组成。

Description

半导体发光元件和发光装置
技术领域
本发明涉及使用了III族氮化物半导体的半导体发光元件、具备半导体发光元件的发光装置。
背景技术
使用了III族氮化物半导体的半导体发光元件，一般在用于生成作为载流子的电子（electron）的含有n型杂质的n型III族氮化物半导体层与用于生成作为载流子的空穴（hole）的含有p型杂质的p型III族氮化物半导体层之间配置含有III族氮化物半导体的发光层而形成。并且，已知在这种半导体发光元件中，利用交替地层叠多个阱层和多个势垒层而成的多量子阱结构来构成发光层（参照专利文献1）。
在先技术文献
专利文献1：日本特开2011-222812号公报
发明内容
但是，在设置了具有多量子阱结构的发光层的使用了III族氮化物半导体的半导体发光元件中，当在发光层中的多个阱层内存在许多无法再结合的空穴或者电子的情况下，半导体发光元件的发光效率降低。
另外，如果半导体发光元件设置的环境温度上升，则随着再结合的非发光结合的比例增加，半导体发光元件的发光效率进一步降低。特别是在电流密度大的条件下，发光效率的降低变得显著。
本发明的目的在于，维持从半导体发光元件输出的光的波长的单一性，并且抑制与环境温度的上升相伴的发光效率的降低。
本发明的半导体发光元件，其特征在于，包含：n型半导体层，其由含有n型杂质的III族氮化物半导体构成；发光层，其层叠在上述n型半导体层上，并由III族氮化物半导体构成，并且通过通电而发光；和p型半导体层，其层叠在上述发光层上，并由含有p型杂质的III族氮化物半导体构成，上述发光层具备：由III族氮化物半导体构成的4层以上的阱层；和由带隙比上述阱层大的III族氮化物半导体构成，将4层以上的该阱层的各层从两侧夹持，并且在与上述n型半导体层的边界部与该n型半导体层连接，且在与上述p型半导体层的边界部与该p型半导体层连接的5层以上的势垒层，4层以上的上述阱层具有：从接近上述n型半导体层的一侧顺序设置多个，各自设定为第1厚度，由此输出共同的波长的光的多个n侧阱层；和从接近上述p型半导体层的一侧到上述n侧阱层之间设置多个，各自设定为比上述第1厚度大的厚度并且具有与上述n侧阱层不同的组成，由此各自输出上述共同的波长的光的多个p侧阱层。
在这样的半导体发光元件中，其特征在于，在4层以上的上述阱层之中，上述p侧阱层是两层。
另外，其特征在于，两层的上述p侧阱层，各自设定为比上述第1厚度大的第2厚度，并且具有共同的组成。
此外，其特征在于，5层以上的上述势垒层之中，最接近上述p型半导体层的p侧势垒层的厚度比其他的该势垒层的厚度大。
此外，其特征在于，5层以上的上述势垒层分别由GaN构成，并且4层以上的上述阱层分别由GaInN构成，上述阱层的上述p侧阱层中的In的浓度，比该阱层的上述n侧阱层中的In的浓度低。
另外，本发明的发光装置，其特征在于，具备：形成有第1布线和第2布线的基部；和半导体发光元件，其安装在该基部上，且与该第1布线以及该第2布线电连接，通过经由该第1布线和该第2布线的通电而发光，上述半导体发光元件包含：n型半导体层，其由含有n型杂质的III族氮化物半导体构成；发光层，其层叠在上述n型半导体层上，并由III族氮化物半导体构成，并且通过通电而发光；p型半导体层，其层叠在上述发光层上，并由含有p型杂质的III族氮化物半导体构成；p侧电极，其用于将上述p型半导体层与上述第1布线电连接；和n侧电极，其用于将上述n型半导体层与上述第2布线电连接，上述发光层具备：由III族氮化物半导体构成的4层以上的阱层；和由带隙比上述阱层大的III族氮化物半导体构成，将4层以上的该阱层的各层从两侧夹持，并且在与上述n型半导体层的边界部与该n型半导体层连接，且在与上述p型半导体层的边界部与该p型半导体层连接的5层以上的势垒层，4层以上的上述阱层具有：从接近上述n型半导体层的一侧顺序设置多个，各自设定为第1厚度，由此输出共同的波长的光的多个n侧阱层；和从接近上述p型半导体层的一侧到上述n侧阱层之间设置多个，各自设定为比上述第1厚度大的厚度并且具有与上述n侧阱层不同的组成，由此分别输出上述共同的波长的光的多个p侧阱层。
根据本发明，能够维持从半导体发光元件输出的光的波长的单一性，并且抑制与环境温度的上升相伴的发光效率的降低。
附图说明
图1是应用本实施方式的半导体发光元件的俯视图的一例。
图2是图1中的II-II截面图。
图3是半导体发光元件的发光层周边的放大截面图。
图4是表示搭载有半导体发光元件的发光装置的构成的一例的图。
图5是表示各半导体发光元件设置的环境温度与对各半导体发光元件流通作为正向电流的50mA时的发光输出的关系的图。
图6是表示各半导体发光元件设置的环境温度与对各半导体发光元件流通作为正向电流的120mA时的发光输出的关系的图。
附图标记说明
1…半导体发光元件；30…发光装置；110…基板；120…中间层；130…基底层；140…n型半导体层；141…n接触层；142…n覆盖层；1421…n第1覆盖层；1422…n第2覆盖层；150…发光层；151…势垒层；151a…第1势垒层；151b…第2势垒层；151c…第3势垒层；151d…第4势垒层；151e…第5势垒层；151f…第6势垒层；151g…第7势垒层；151h…第8势垒层；152…阱层；152a…第1阱层；152b…第2阱层；152c…第3阱层；152d…第4阱层；152e…第5阱层；152f…第6阱层；152g…第7阱层；160…p型半导体层；161…p覆盖层；162…p接触层；170…透明导电层；180…保护层；190…透明绝缘层；300…p侧电极；310…延伸部；400…n侧电极。
具体实施方式
以下，参照附图对于本发明的实施方式进行详细说明。再者，在以下的说明中参照的附图中的各部分的大小和厚度等，有时与实际的半导体发光元件等的尺寸不同。
图1是应用本实施方式的半导体发光元件（发光二极管）1的俯视图的一例，图2是图1所示的半导体发光元件1的II-II截面图。
（半导体发光元件）
该半导体发光元件1，具备基板110、层叠在基板110上的中间层120、和层叠在中间层120上的基底层130。另外，半导体发光元件1还具备层叠在基底层130上的n型半导体层140、层叠在n型半导体层140上的发光层150、和层叠在发光层150上的p型半导体层160。在此，n型半导体层140，具有层叠在基底层130上的n接触层141、和层叠在n接触层141上并且成为发光层150的叠层对象的n覆盖层142。另一方面，p型半导体层160，具有层叠在发光层150上的p覆盖层161、和层叠在p覆盖层161上的p接触层162。再者，在以下的说明中，有时根据需要将这些中间层120、基底层130、n型半导体层140、发光层150和p型半导体层160统称为叠层半导体层100。
此外，半导体发光元件1，具有层叠在p型半导体层160（更具体来说是p接触层162）上的透明导电层170、层叠在该透明导电层170上的一部分上的p侧电极300、和配置在p型半导体层160与透明导电层170之间的透明绝缘层190。在此，p侧电极300包含从其端部沿着透明导电层170的上表面形成为线状的延伸部310。另外，透明绝缘层190，在图2所示的截面图中被配置在与包含延伸部310的p侧电极300的下方相当的位置上。
另外，半导体发光元件1还具有在n型半导体层140的半导体露出面140a上的一部分上叠层的n侧电极400，该半导体露出面140a通过切掉叠层半导体层100之中的p型半导体层160、发光层150和n型半导体层140的一部分而露出。再者，在半导体露出面140a上，露出了n型半导体层140中的n接触层141。
并且，半导体发光元件1，还具备保护层180，其进行层叠以覆盖透明导电层170之中没有安装p侧电极300的区域以及将p侧电极300之中的一部分除外的区域、和半导体露出面140a之中没有安装n侧电极400的区域以及将n侧电极400之中的一部分除外的区域。再者，保护层180也覆盖了通过切掉p型半导体层160、发光层150和n型半导体层140的一部分而露出了的n型半导体层140、发光层150和p型半导体层160的壁面。
在该半导体发光元件1中，以p侧电极300为正极，并且以n侧电极400为负极，从p侧电极300向n侧电极400流通电流，由此使发光层150发光。
再者，本实施方式的半导体发光元件1，是将从发光层150输出的光从形成p侧电极300和n侧电极400的一侧取出的面朝上（faceup）型的发光二极管。
接着，对于半导体发光元件1的各构成要素更详细地进行说明。
在此，图3是半导体发光元件1中的发光层150周边的放大截面图。以下，在图1和图2以外也参照图3，对于半导体发光元件1的构成进行说明。
再者，在以下的说明中，关于作为III族氮化物半导体的一例的AlGaN、GaN、GaInN，有时以省略了各元素的组成比的方式进行记述。
＜基板＞
作为基板110，不特别限定，可以选择使用各种基板。例如，可以使用由蓝宝石、SiC、硅、氧化锌等构成的基板110。
另外，在上述基板材料之中，特别优选使用以C面为主面的蓝宝石基板。在使用蓝宝石基板作为基板110的情况下，优选在蓝宝石的C面上形成中间层120（缓冲层）。
此外，作为在本发明中使用的基板110，也可以优选地适用例如日本特开2009-123717号公报所记载的加工基板（由蓝宝石单晶的C面构成的平面、和由与该平面不平行的多个凸部构成的表面的基板等）。
＜叠层半导体层＞
叠层半导体层100，是例如由III族氮化物半导体构成的层，如图2所示，在基板110上按顺序层叠有中间层120、基底层130、n型半导体层140、发光层150和p型半导体层160的各层而构成。在此，n型半导体层140是以电子（electron）为载流子的层，p型半导体层160是以空穴（hole）为载流子的层。
以下，对于构成叠层半导体层100的各层依次说明。
［中间层］
中间层120具有以下作用：缓和基板110与基底层130的晶格常数的差异，特别是在利用以C面为主面的蓝宝石构成基板110的情况下，使在基板110的（0001）面（Ｃ面）上Ｃ轴取向了的单晶层的形成变容易。因此，当在中间层120之上层叠单晶的基底层130时，能够层叠结晶性更好的基底层130。在本发明中优选进行中间层120的形成，但也不一定必须进行中间层120的形成。
中间层120优选为由多晶的AlxGa1-xN（0≤x≤1）构成的层，更优选为单晶的AlxGa1-xN（0≤x≤1）的层。
中间层120可以形成为例如由多晶的AlxGa1-xN（0≤x≤1）构成的厚度10nm～500nm的层。当中间层120的厚度低于10nm时，有时不能充分地得到利用中间层120来缓和基板110与基底层130的晶格常数的差异的效果。另外，当中间层120的厚度超出500nm时，虽然作为中间层120的功能上没有变化，但是中间层120的成膜处理时间变长，有生产率降低之虞。
另外，中间层120也可以是具有由III族氮化物半导体构成的六方晶系的晶体结构的层。并且，形成中间层120的III族氮化物半导体的晶体可以是具有单晶结构的晶体，优选使用具有单晶结构的晶体。III族氮化物半导体的晶体通过控制生长条件，不仅是上方，还在面内方向生长而形成单晶结构。因此，通过控制中间层120的成膜条件，能够制成由单晶结构的III族氮化物半导体的晶体构成的中间层120。在将具有这样的单晶结构的中间层120在基板110上成膜的情况下，中间层120的缓冲功能有效地发挥作用，因此在其上形成的III族氮化物半导体变成具有良好的取向性和结晶性的结晶膜。
另外，形成中间层120的III族氮化物半导体的晶体也能够通过控制成膜条件而形成为由以六棱柱为基础的织构构成的柱状晶体（多晶）。再者，这里的由织构构成的柱状晶体，是指在相邻的晶体粒之间形成晶界而隔开，其本身作为纵截面形状成为柱状的晶体。
再者，对于中间层120，当使用MOCVD法形成时可得到结晶性良好的层，但通过采用溅射法将条件最佳化，能够形成具有比MOCVD法优异的结晶性的半导体层。
［基底层］
作为基底层130，可使用AlxGayInzN（0≤x≤1、0≤y≤1、0≤z≤1、x＋y＋z＝1），当使用AlxGa1-xN（0≤x＜1）时，能够形成结晶性良好的基底层130，因此优选。
基底层130的厚度优选为100nm以上，更优选为500nm以上，最优选为1000nm（1μm）以上。形成该厚度以上时容易得到结晶性良好的基底层130。
为了使基底层130的结晶性变好，希望不对基底层130掺杂杂质。但是，在基底层130需要p型或者n型的导电性时，可以添加受主杂质（p型杂质）或者施主杂质（n型杂质）。
［n型半导体层］
以电子为载流子的n型半导体层140，如上述那样具备层叠在基底层130上的n接触层141、和层叠在n接触层141上并且成为发光层150的叠层对象的n覆盖层142。再者，也可以在n型半导体层140中包含上述的基底层130。
n接触层141是用于设置n侧电极400的层。作为n接触层141，优选由AlxGa1-xN层（0≤x＜1、优选为0≤x≤0.5，更优选为0≤x≤0.1）构成。
另外，优选在n接触层141中掺杂有n型杂质，当以1×1017～1×1020/cm3、优选为1×1018～1×1019/cm3的浓度含有n型杂质时，在能够维持与n侧电极400的良好的欧姆接触方面是优选的。作为n型杂质，不特别限定，可列举例如Si、Ge和Sn等，优选列举Si和Ge。
n接触层141的膜厚优选地取为500nm～5000nm（5μm），更优选地设定为1000nm（1μm）～4000nm（4μm）的范围。当n接触层141的膜厚处于上述范围时，可良好地维持III族氮化物半导体的结晶性。
n覆盖层142是进行对发光层150的载流子（在此为电子）的注入和载流子的封入的层，在本实施方式中构成为包含超晶格结构的层。
更具体地说明，例如如图3所示，n覆盖层142具有交替地层叠有n第1覆盖层1421和n第2覆盖层1422的结构，该n第1覆盖层1421由III族氮化物半导体构成且具有10nm以下的膜厚，该n第2覆盖层1422由组成与该n第1覆盖层1421不同的III族氮化物半导体构成且具有10nm以下的膜厚。并且，n覆盖层142具有用2个n第1覆盖层1421夹持1个n第2覆盖层1422的结构，与n接触层141接触的一侧以及与发光层150接触的一侧分别成为n第1覆盖层1421。再者，在该例中，n第1覆盖层1421的厚度和n第2覆盖层1422的厚度各自设定为2nm。
在此，图3示例了由包含3个n第1覆盖层1421和2个n第2覆盖层1422的5层构成了n覆盖层142的情况。但是，这终究只不过是示例，例如可以由包含11个n第1覆盖层1421和10个n第2覆盖层1422的21层来构成n覆盖层142。
另外，在本实施方式中，由GaInN构成了n第1覆盖层1421，由GaN构成了n第2覆盖层1422。在此，在形成包含GaInN的n覆盖层142时，希望使构成n第1覆盖层1421的GaInN比发光层150的GaInN的带隙大。并且，构成n第1覆盖层1421的GaInN中的In组成优选为0.5原子%～3.0原子%的范围。另外，也可以由AlGaN构成n第1覆盖层1421，由GaN构成n第2覆盖层1422，来替代上述的构成。
n覆盖层142的整体膜厚不特别限定，但优选为5nm～500nm，更优选为5nm～100nm。n覆盖层142的n型掺杂浓度优选为1.5×1017～1.5×1020/cm3，更优选为1.5×1018～1.5×1019/cm3。当n型杂质浓度是该范围时，在良好的结晶性的维持和半导体发光元件1的工作电压降低方面优选。
［发光层］
本实施方式的发光层150具有交替地层叠有势垒层和阱层的所谓多量子阱结构。更具体来说，如图3所示，该发光层150具备：层叠在n覆盖层142（n第1覆盖层1421）上的第1势垒层151a、层叠在第1势垒层151a上的第1阱层152a、层叠在第1阱层152a上的第2势垒层151b、层叠在第2势垒层151b上的第2阱层152b、层叠在第2阱层152b上的第3势垒层151c、层叠在第3势垒层151c上的第3阱层152c、层叠在第3阱层152c上的第4势垒层151d、层叠在第4势垒层151d上的第4阱层152d、层叠在第4阱层152d上的第5势垒层151e、层叠在第5势垒层151e上的第5阱层152e、层叠在第5阱层152e上的第6势垒层151f、层叠在第6势垒层151f上的第6阱层152f、层叠在第6阱层152f上的第7势垒层151g、层叠在第7势垒层151g上的第7阱层152g、层叠在第7阱层152g上并且成为p覆盖层161的叠层对象的第8势垒层151h。
这样，本实施方式的发光层150由包含8个势垒层（第1势垒层151a～第8势垒层151h）和7个阱层（第1阱层152a～第7阱层152g）的15层构成。另外，该发光层150成为由2个势垒层夹持了1个阱层的结构。并且，发光层150之中，第1势垒层151a位于与n型半导体层140（n覆盖层142）接触的一侧，第8势垒层151h位于与p型半导体层160（p覆盖层161）接触的一侧。
再者，在以下的说明中，有时将发光层150之中的第1势垒层151a、第2势垒层151b、第3势垒层151c、第4势垒层151d、第5势垒层151e、第6势垒层151f、第7势垒层151g和第8势垒层151h统称为势垒层151。另外，有时将构成势垒层151的第1势垒层151a～第8势垒层151h之中的最接近p型半导体层160的层（在该例中为第8势垒层151h）称为“最终势垒层”。
另一方面，在以下的说明中，有时将发光层150之中的第1阱层152a、第2阱层152b、第3阱层152c、第4阱层152d、第5阱层152e、第6阱层152f和第7阱层152g统称为阱层152。另外，有时将构成阱层152的第1阱层152a～第7阱层152g之中的最接近p型半导体层160的层（在该例中为第7阱层152g）称为“最终阱层”，将仅次于最终阱层而接近于p型半导体层160的层（在该例中为第6阱层152f）称为“准最终阱层”。
那么首先，对于构成势垒层151的各层的厚度和层间的厚度的关系进行说明。
在势垒层151中，将第1势垒层151a的厚度设为第1势垒厚度t1a、将第2势垒层151b的厚度设为第2势垒厚度t1b，将第3势垒层151c的厚度设为第3势垒厚度t1c，将第4势垒层151d的厚度设为第4势垒厚度t1d，将第5势垒层151e的厚度设为第5势垒厚度t1e，将第6势垒层151f的厚度设为第6势垒厚度t1f，将第7势垒层151g的厚度设为第7势垒厚度t1g，将第8势垒层151h的厚度设为第8势垒厚度t1h。在该例中，第1势垒层151a～第8势垒层151h之中，位于最接近n型半导体层140的一侧的第1势垒层151a以及与第1势垒层151a接续的第2势垒层151b～第7势垒层151g被设定为共同的厚度（以下，称作基准势垒厚度t1std）（t1a＝t1b＝t1c＝t1d＝t1e＝t1f＝t1g＝t1std）。另一方面，第1势垒层151a～第8势垒层151h之中，位于最接近p型半导体层160的一侧的第8势垒层151h，被设定为大于基准势垒厚度t1std的厚度（以下，称作最大势垒厚度t1max）（t1std＜t1h＝t1max）。
再者，在该例中，基准势垒厚度t1std设定为2.5nm，并且最大势垒厚度t1max设定为4.0nm。因此，作为势垒层151整体的厚度的整个势垒厚度t1（＝t1a＋t1b＋t1c＋t1d＋t1e＋t1f＋t1g＋t1h）变为21.5nm。
另外，在以下的说明中，有时将构成势垒层151的第1势垒层151a～第8势垒层151h之中的被设定为基准势垒厚度t1std的层（在该例中为第1势垒层151a～第7势垒层151g）称作“基准厚势垒层”。进而，有时将构成势垒层151的第1势垒层151a～第8势垒层151h之中的被设定为最大势垒厚度t1max的层（在该例中为第8势垒层151h）称作“最大厚度势垒层”。
接着，对于构成阱层152的各层的厚度和层间的厚度的关系进行说明。
在阱层152中，将第1阱层152a的厚度设为第1阱厚度t2a，将第2阱层152b的厚度设为第2阱厚度t2b，将第3阱层152c的厚度设为第3阱厚度t2c，将第4阱层152d的厚度设为第4阱厚度t2d，将第5阱层152e的厚度设为第5阱厚度t2e，将第6阱层152f的厚度设为第6阱厚度t2f，将第7阱层152g的厚度设为第7阱厚度t2g。在该例中，第1阱层152a～第7阱层152g之中的位于最接近n型半导体层140的一侧的第1阱层152a以及与第1阱层152a接续的第2阱层152b～第5阱层152e被设定为共同的厚度（以下称作“基准阱厚度t2std”）（t2a＝t2b＝t2c＝t2d＝t2e＝t2std）。另一方面，第1阱层152a～第7阱层152g之中的位于最接近p型半导体层160的一侧的第7阱层152g以及与其接续的第6阱层152f，被设定为大于基准阱厚度t2std的厚度（以下，称作最大阱厚度t2max）。特别是在该例中，第6阱层152f的第6阱厚度t2f和第7阱层152g的第7阱厚度t2g变成相同大小（t2std＜t2f＝t2g＝t2max）。
再者，在该例中，基准阱厚度t2std被设定为3.5nm，并且，最大阱厚度t2max被设定为4.1nm。因此，作为阱层152整体厚度的整个阱厚度t2（＝t2a＋t2b＋t2c＋t2d＋t2e＋t2f＋t2g）变为25.7nm。进而，在该例中，与势垒层151的基准势垒厚度t1std相比，阱层152的基准阱厚度t2std被设定为更大的厚度。
另外，在以下的说明中，有时将构成阱层152的第1阱层152a～第7阱层152g之中的被设定为基准阱厚度t2std的层（在该例中为第1阱层152a～第5阱层152e）称作“基准厚度阱层”。此外，在以下的说明中，有时将构成阱层152的第1阱层152a～第7阱层152g之中的被设定为最大阱厚度t2max的层（在该例中为第6阱层152f和第7阱层152g）称作“最大厚度阱层”。再者，虽然在图3所示的例子中不存在，但是也可以在基准厚度阱层和最大厚度阱层之间，存在被设定为大于基准阱厚度t2std且小于最大阱厚度t2max的“准最大阱厚度”的1层以上的阱层。在该情况下，有时将被设定为准最大阱厚度的层称作“准最大厚度阱层”。
在此，在本实施方式中，作为基准厚度阱层的第1阱层152a～第5阱层152e具有作为n侧阱层的功能，作为最大厚度阱层的第6阱层152f和第7阱层152g具有作为p侧阱层的功能。
此次，对于构成势垒层151的各层的组成和层间的组成的关系进行说明。
在势垒层151中，被设定为基准势垒厚度t1std的第1势垒层151a～第7势垒层151g、以及被设定为最大势垒厚度t1max的第8势垒层151h分别由GaN构成。即，构成势垒层151的第1势垒层151a～第8势垒层151h，无论其厚度如何（无论是基准厚度势垒层还是最大厚度势垒层），具有共同的组成。
接着，对于构成阱层152的各层的组成和层间的组成的关系进行说明。
在阱层152中，被设定为基准阱厚度t2std的第1阱层152a～第5阱层152e分别由Ga1-yInyN（0＜y＜0.4）构成。即，作为基准厚度阱层的第1阱层152a～第5阱层152e具有共同的基准阱厚度t2std，并且具有共同的组成。
另一方面，在阱层152中，被设定为最大阱厚度t2max的第6阱层152f和第7阱层152g由Ga1-zInzN（z＜y＜0.4）构成。即，作为最大厚度阱层的第6阱层152f和第7阱层152g，具有与作为基准厚度阱层的第1阱层152a～第5阱层152e不同的厚度且不同的组成。更具体来说，第6阱层152f和第7阱层152g，分别具有比第1阱层152a～第5阱层152e的共同的基准阱厚度t2std大的最大阱厚度t2max，并且具有与第1阱层152a～第5阱层152e相比In的比率降低了的共同的组成。
在此，构成第1阱层152a～第5阱层152e（基准厚度阱层）的Ga1-yInyN（0＜y＜0.4）中的y的大小、以及构成第6阱层152f～第7阱层152g（最大厚度阱层）的Ga1-zInzN（z＜y＜0.4）中的z的大小，根据半导体发光元件1的目标发光波长（对应于共同的波长）来决定。在本实施方式中，作为基准厚度阱层的第1阱层152a～第5阱层152e和作为最大厚度阱层的第6阱层152f～第7阱层152g这两者构成为应该输出共同的波长的光。在此，利用第1阱层152a～第5阱层152e和第6阱层152f～第7阱层152g使厚度不同的原因在于，当成为膜厚低于10nm的量子尺寸区域时，量子封入斯塔克效应的影响变得不能忽视，不仅是构成膜的III族氮化物半导体的带隙能量，其厚度也成为决定发光波长的主要原因。
［p型半导体层］
以空穴为载流子的p型半导体层160，具备层叠在发光层150上的p覆盖层161、和层叠在p覆盖层161上并且成为透明导电层170的叠层对象的p接触层162。但是，p接触层162也可以兼作为p覆盖层161。
p覆盖层161是进行对发光层150的载流子（在此是空穴）的注入和载流子的封入的层。作为p覆盖层161，如果是带隙能量比发光层150大的组成且能够进行对发光层150的载流子的封入的层，则不特别限定，但优选使用AlxGa1-xN（0＜x≤0.4）。
当p覆盖层161由这样的AlGaN构成时，在对发光层150的载流子的封入方面优选。p覆盖层161的膜厚不特别限定，但优选为1～400nm，更优选为5～100nm。
p覆盖层161中的p型杂质的浓度优选为1×1018～1×1021/cm3，更优选为1×1019～1×1020/cm3。当p覆盖层161的p型杂质浓度为上述范围时，在能够抑制p覆盖层161和层叠在p覆盖层161之上的p接触层162这两者的结晶性的降低方面优选。
另外，p覆盖层161可以与上述的n覆盖层142同样地形成超晶格结构，在该情况下，优选为组成比不同的AlGaN与其他AlGaN的交替结构或者组成不同的AlGaN与GaN的交替结构。
p接触层162是用于设置透明导电层170的层。p接触层162优选为AlxGa1-xN（0≤x≤0.4）。当Al组成为上述范围时，在能够维持良好的结晶性和维持与透明导电层170的良好的欧姆接触方面优选。
p接触层162中的p型杂质的浓度优选为1×1018～1×1021/cm3，更优选为1×1019～5×1020/cm3。当p接触层162中的p型杂质浓度为上述范围时，在维持良好的欧姆接触、防止破裂发生、维持良好的结晶性方面优选。作为p覆盖层161和p接触层162中的p型杂质，不特别限定，但例如可以优选使用Mg。
p接触层162的膜厚不特别限定，但优选为10nm～500nm，更优选为50nm～200nm。当p接触层162的膜厚为该范围时，在抑制半导体发光元件1的发光输出的降低方面优选。
＜透明绝缘层＞
如图2所示，在p型半导体层160的上面的一部分层叠有透明绝缘层190。如图1所示，俯视观察半导体发光元件1时，在位于包含延伸部310的p侧电极300的下方的部分形成透明绝缘层190。其目的在于，通过对位于不透明的p侧电极300的下方的发光层150难以供给电流并对位于p侧电极300的下方以外的发光层150容易流通电流，来提高发光效率。由于在电流密度大的区域效果大，所以本实施方式的发光层150是优选的组合。但是，并不限定于这样的形状，也可以在透明导电层170的上面设置透明绝缘层190。另外，透明绝缘层190的形成位置不限于p侧电极300的下方，也可以具有空开间隙的格子状或树状的形状。再者，透明绝缘层190的结构也可以包含以往公知的结构而毫无限制地使用任何结构。
由以上来看，作为构成透明绝缘层190的材料，优选至少相对于发光层150的发光波长为透明且在p接触层162与透明绝缘层190的界面反射变大的低折射率的材料。对于透明绝缘层190的电特性，绝缘性较适合，但只要是与p接触层162的接触电阻相对于透明导电层170较高的材质，则也未必一定是绝缘体。并且，作为构成透明绝缘层190的透明、低折射率且绝缘性的材料，例如可列举SiO2（二氧化硅）、SiN（氮化硅）、Al2O3（氧化铝）、氧化钛等的金属氧化物、氮化物。另外，也优选形成这些层的多层膜而提高了反射率的结构。
透明绝缘层190的厚度优选比用于绝缘性的确保和界面的反射的厚度厚，在制作方面取为消除成本上升、透明导电层170的断线的可能性的厚度以下。具体来说是20nm～500nm，更优选为50nm～300nm。
＜透明导电层＞
如图2所示，在p型半导体层160之上层叠有透明导电层170。
如图1所示，在俯视观察半导体发光元件1时，透明导电层170（例如图1中用虚线表示），以覆盖为了形成n侧电极400而采用蚀刻等的手段除去了其一部分的p型半导体层160的上表面的大致整个面的方式来形成。但是，并不限于这样的形状，也可以将透明导电层170形成为空开间隙的格子状或树形形状。再者，透明导电层170的结构也可以包含以往公知的结构而毫无限制地使用任意结构。
透明导电层170优选为与p型半导体层160的接触电阻小的层。另外，在本实施方式的半导体发光元件1中，由于将来自发光层150的光在形成有p侧电极300的一侧取出，所以透明导电层170优选为对于从发光层150射出的光的透射性优异的层。进而，为了遍布p型半导体层160的整个面使电流均匀地扩散，透明导电层170优选为具有优异的导电性的层。
由以上来看，作为构成透明导电层170的材料，优选使用由至少包含In的导电性的氧化物构成的透光性的导电性材料。作为包含In的导电性的氧化物，例如可列举ITO（氧化铟锡（In2O3-SnO2））、IZO（氧化铟锌（In2O3-ZnO））、IGO（氧化铟镓（In2O3-Ga2O3））、ICO（氧化铟铈（In2O3-CeO2））等。再者，在它们之中也可以添加有例如氟等的杂质。
通过使用本技术领域中众所周知的惯用的手段来设置这些材料，能够形成透明导电层170。另外，在形成透明导电层170后，也有实施以透明导电层170的透明化为目的的热处理的情况。
在本实施方式中，透明导电层170也可以使用被结晶化的结构的层，可以优选使用特别是包含具有六方晶结构或红绿柱石结构的In2O3晶体的透明材料（例如ITO、IZO等）。
在使用例如包含六方晶结构的In2O3晶体的IZO作为透明导电层170的情况下，能够使用蚀刻性优异的非晶的IZO膜加工成特定形状，进而其后能够通过热处理等使其从非晶状态转变为包含晶体的结构，由此加工成透光性比非晶的IZO膜优异的电极。透明导电层170的厚度不特别限定，只要在例如10～500nm的范围即可。
＜保护层＞
保护层180是为了抑制水分等进入半导体发光元件1的内部而设置的。另外，在本实施方式中，由于经由保护层180取出来自发光层150的光，所以保护层180优选是对于从发光层150射出的光的透射性优异的层。因此，在本实施方式中，利用SiO2构成保护层180。但是，对于构成保护层180的材料并不限于此，可以使用TiO2、Si3N4、SiO2-Al2O3、Al2O3、AlN等来替代SiO2。
＜p侧电极＞
p侧电极300是层叠多种金属层而构成的。本实施方式的p侧电极300兼作为所谓焊盘，在外部露出的面上连接未图示的接合线。
只要是透明导电层170上，则p侧电极300在哪里都可以形成。例如既可以形成在远离n侧电极400的位置，也可以形成在成为半导体发光元件1的中心的位置。但是，当形成在过于接近n侧电极400的位置时，由于在接合时接合线之间、焊球之间容易发生短路，所以不优选。
再者，在该例中，在如图1所示那样俯视观察时，p侧电极300呈现圆形形状，但并不限定于这样的形状，例如可以选择多边形等任意的形状。
另外，为了对发光层150均匀地供给电流，在该例中对p侧电极300设置有细线形状的延伸部310。延伸部310可以根据发光层150的大小、形状来设计长度、粗细、条数等适合的形状。
＜n侧电极＞
n侧电极400与p侧电极300同样地通过层叠多种金属层而构成。本实施方式的n侧电极400兼作为所谓焊盘，在外部露出的面上连接未图示的接合线。
再者，在该例中，如图1所示那样俯视观察时，n侧电极400呈现半圆锥体形状，但与上述的p侧电极300同样地，可以选择例如圆形、多边形等任意的形状。
并且，如果从与上述的p侧电极300同样的观点来看，则为了对发光层150均匀地供给电流，优选对n侧电极400也设置细线形状的延伸部。该侧的延伸部也可以根据发光层150的大小、形状来设计长度、粗细、条数等适合的形状。
（发光装置）
图4是表示装载有上述的半导体发光元件1的发光装置30的构成的一例的图。在此，图4（a）表示发光装置30的俯视图，图4（b）是图4（a）的IVB-IVB截面图。再者，图4所示的发光装置30也有时被称作“发光芯片”或“灯”。
该发光装置30，具备：在一侧形成有凹部31a的框体31、由形成于框体31上的引线框构成的p引线部32和n引线部33、安装在凹部31a的底面的半导体发光元件1、以及设置为覆盖凹部31a的密封部34。再者，在图4（a）中，省略了密封部34的记载。
作为基部的一例的框体31，是通过对包含作为第1布线的一例的p引线部32和作为第2布线的一例的n引线部33的金属引线部，将白色的热塑性树脂注射成型来形成的。
p引线部32和n引线部33，是具有0.1～0.5mm左右的厚度的金属板，作为加工性、热传导性优异的金属，例如以铁/铜合金为基础并在其上层叠数μm的镍、钛、金、银等作为镀层而构成。并且，在本实施方式中，p引线部32和n引线部33的一部分在凹部31a的底面露出。另外，p引线部32和n引线部33的一端部侧在框体31的外侧露出，并且从框体31的外壁面向里面侧折弯。
另外，半导体发光元件1介由基板110（参照图2），利用粘结等安装到凹部31a的底部的中央部。并且，p引线部32和半导体发光元件1的p侧电极300（参照图1），由未图示的接合线电连接，n引线部33和半导体发光元件1的n侧电极400（参照图1），由未图示的接合线电连接。
并且，密封部34由在可见光区域的波长中光透射率高的透明树脂构成。作为构成密封部34的满足耐热性、耐候性、以及机械性强度高的特性的树脂，可以使用例如环氧树脂、硅树脂。并且，在本实施方式中，使构成密封部34的透明树脂含有将从半导体发光元件1射出的光的一部分变换成绿色光和红色光的荧光体。再者，也可以替代这样的荧光体，使其含有将蓝色光的一部分变换成黄色光的荧光体、或者将蓝色光的一部分变换成黄色光和红色光的荧光体。另外，作为密封部34，也可以使用不含有荧光体的透明树脂。
再者，装入有本实施方式的发光装置30的背光源、便携电话、显示器、各种面板类、计算机、游戏机、照明等的电子设备、或装入有这些电子设备的汽车等的机械装置，成为具备具有优异的发光特性的半导体发光元件1的装置。特别是在背光源、便携电话、显示器、游戏机、照明等的电池驱动的电子设备中，能够提供具备了具有优异的发光特性的半导体发光元件1的优异的制品，从而优选。另外，具备半导体发光元件1的发光装置30的构成不限于图4所示的构成，也可以是采用了例如被称为炮弹型的封装构成的结构。
那么，一边参照图1～图4，一边对于图4所示的发光装置30的发光动作进行说明。
当经由设置于发光装置30上的p引线部32和n引线部33而向半导体发光元件1施加以p侧电极300为高电位并以n侧电极400为低电位的电压（正向电压VF）时，在半导体发光元件1中，从p侧电极300经由p型半导体层160、发光层150和n型半导体层140向n侧电极400流通电流（正向电流IF），从发光层150输出目标波长的光（在该例中为蓝色光）。
并且，从发光层150输出的光被输出到半导体发光元件1的外部，其一部分被密封部34所含有的荧光体变换成其他颜色（红色和绿色）。然后，包含蓝色光、绿色光和红色光的光直接或者在设置于框体31的凹部31a的内壁面反射后，从密封部34的上面向发光装置30的外部输出。
其间，在半导体发光元件1中，如下地进行光的输出。
首先，从p侧电极300经由p型半导体层160、发光层150和n型半导体层140向n侧电极400流通正向电流IF。此时，从p型半导体层160向发光层150供给作为载流子的空穴，从n型半导体层140向发光层150供给作为载流子的电子。
于是，在发光层150中，空穴从第8势垒层151h向第1势垒层151a移动，并且电子从第1势垒层151a向第8势垒层151h移动。然后，在发光层150内移动的空穴和电子在第1阱层152a～第7阱层152g的各层中被封入并且再结合。该再结合有伴随发光的发光再结合和不伴随发光的非发光再结合，通过发光再结合了的空穴和电子来输出光（在该例中为蓝色光）。
在此，已知在III族氮化物半导体中，空穴的迁移性比电子的迁移性低。因此，发光层150的阱层152中的空穴的分布在接近p型半导体层160（距离n型半导体层140最远）的第7阱层152g中最高、在从p型半导体层160远离（接近n型半导体层140）的第6阱层152f～第1阱层152a中依次降低。另一方面，发光层150的阱层152中的电子的分布从最接近n型半导体层140（距离p型半导体层160最远）的第1阱层152a到最接近p型半导体层160（距离n型半导体层140最远）的第7阱层152g的各层（第1阱层152a～第7阱层152g）中变化不大。
因此，上述的再结合的过程，在最接近p型半导体层160的第7阱层152g中最容易发生，在最接近n型半导体层140的第1阱层152a中最难发生。
另外，有时迁移性比空穴高的电子的一部分在发光层150（阱层152）内不会与空穴进行再结合而是原样地到达p型半导体层160。这样的现象被称为“溢出（overflow）”。
在本实施方式中，将构成阱层152的第1阱层152a～第7阱层152g中的、最接近p型半导体层160的第7阱层152g（最终阱层）的第7阱厚度t2g和接下来接近p型半导体层160的第6阱层152f（准最终阱层）的第6阱厚度t2f，设为比剩余的第1阱层152a～第5阱层152e的第1阱厚度t2a～第5阱厚度t2e（基准阱厚度t2std）厚的最大阱厚度t2max。由此，与将第1阱层152a～第7阱层152g的各层全部设为基准阱厚度t2std的情况相比，能够使存在于第6阱层152f和第7阱层152g中的空穴的量增加。因此，能够增加在第6阱层152f和第7阱层152g这两者中空穴与电子再结合的量，能够抑制上述的电子的溢出。其结果，与不具有这样的构成的情况相比，能够使第6阱层152f和第7阱层152g中进行发光再结合的空穴和电子的量增加。根据以上，能够使半导体发光元件1的发光效率提高，进而使来自半导体发光元件1的发光输出Po增大。
另外，在采用了本实施方式的构成的情况下，与仅将构成阱层152的第1阱层152a～第7阱层152g之中的最接近p型半导体层160的第7阱层152g（最终阱层）设为最大阱厚度t2max，并且将其他的第1阱层152a～第6阱层152f的各层设为基准阱厚度t2std的情况相比，变得容易抑制发光输出Po对于半导体发光元件1放置的环境温度的变动。更具体来说，通过采用本实施方式的构成，能够抑制与半导体发光元件1放置的环境温度的上升相伴的来自半导体发光元件1的发光输出Po的降低。
另外，在本实施方式中，将构成阱层152的第1阱层152a～第7阱层152g之中的最接近n型半导体层140的第1阱层152a的第1阱厚度t2a以及与第1阱层152a接续的第2阱层152b～第5阱层152e的第2阱厚度t2b～第5阱厚度t2e，设为小于第6阱层152f的第6阱厚度t2f以及第7阱层152g的第7阱厚度t2g且为共同（一定）的基准阱厚度t2std。由此，与将第1阱层152a～第5阱层152e的第1阱厚度t2a～第5阱厚度t2e不设为共同厚度的情况相比，可以使半导体发光元件1的制造工艺变简单。另外，能够抑制在阱层152之中层叠于最后的作为最大厚度阱层的第6阱层152f以及第7阱层152g的结晶性的降低。
另外，在对阱层152使用GaInN的情况下，阱层152之中层叠于最后的准最终阱层（在该例中为第6阱层152f）以及最终阱层（在该例中为第7阱层152g）的结晶性容易降低。这是由于在GaInN中对Ga微量添加的In难以进入晶体中所造成的。在该例中，由于将在第6阱层152f之前层叠的第1阱层152a～第5阱层152e的厚度设为相同厚度、并且其组成也设为相同，所以能够抑制第6阱层152f和第7阱层152g的结晶性的降低。并且，与能够抑制第6阱层152f和第7阱层152g的结晶性的降低相伴，变得能够抑制第6阱层152f和第7阱层152g中的非发光再结合的发生，换句话说，能够提高在第6阱层152f和第7阱层152g中的发光再结合在再结合中所占的比例。作为其结果，能够使半导体发光元件1的发光效率提高，进而能够使来自半导体发光元件1的发光输出Po增大。
进而，在本实施方式中，使构成阱层152的第1阱层152a～第7阱层152g之中的成为最大厚度阱层的第6阱层152f以及第7阱层152g的III族氮化物半导体的组成与成为基准厚度阱层的第1阱层152a～第5阱层152e的各层中的III族氮化物半导体的组成不同。更具体来说，在本实施方式中，分别由GaInN构成第1阱层152a～第7阱层152g，并且使第6阱层152f和第7阱层152g中的In浓度比第1阱层152a～第5阱层152e的各层的In浓度低。通过进行这样的In浓度的设定，也能够抑制作为最大厚度阱层的第6阱层152f以及第7阱层152g的结晶性的降低。
在将第1阱层152a～第7阱层152g设为共同的组成，并且使第6阱层152f和第7阱层152g的各层比第1阱层152a～第5阱层152e的各层厚的情况下，与从第1阱层152a～第5阱层152e输出的光的波长（共同的波长）相比，从第6阱层152f和第7阱层152g输出的光的波长，由于上述的量子封入斯塔克效应而向长波长侧移动（红移）。相对于此，在本实施方式中，随着使第6阱层152f和第7阱层152g的组成相对于第1阱层152a～第5阱层152e的组成（共同的组成）降低In，其向短波长侧移动（蓝移），使从第1阱层152a～第5阱层152e输出的光的波长与从第6阱层152f和第7阱层152g输出的光的波长一致。因此，与不采用该构成的情况相比，能够抑制半导体发光元件1的发光波长的单色性的降低，并且使其发光效率及其发光输出Po提高。特别是在增大了正向电流IF的高电流密度的区域中，发光输出Po大幅提高。
另外，在本实施方式中，将构成势垒层151的第1势垒层151a～第8势垒层151h之中的、相对于成为最终阱层的第7阱层152g与p型半导体层160侧邻接的第8势垒层151h（最终势垒层）的第8势垒厚度t1h，设为比剩余的第1势垒层151a～第7势垒层151g的基准势垒厚度t1std厚的最大势垒厚度t1max。由此，与使第8势垒层151h的第8势垒厚度t1h与基准势垒厚度t1std相同的情况相比，变得容易抑制发光输出Po对于半导体发光元件1放置的环境温度的变动。更具体来说，通过采用上述的构成，能够抑制与半导体发光元件1放置的环境温度的上升相伴的来自半导体发光元件1的发光输出Po的降低。
并且，在本实施方式中，将构成n型半导体层140的n覆盖层142即成为发光层150的叠层对象的层，设为由包含多个n第1覆盖层1421和多个n第2覆盖层1422的超晶格结构构成。将n覆盖层142设为超晶格结构时，成为n覆盖层142的叠层对象的n接触层141中的晶体缺陷变得难以向上层（在此为发光层150）传播。因此，与不采用本构成的情况相比，层叠在具有超晶格结构的n覆盖层142之上的发光层150（在该例中是包含8层构成的势垒层151和7层构成的阱层152的量子阱结构）的结晶性变得更良好。因此，能够抑制构成阱层152的第1阱层152a～第7阱层152g的各层中的非发光再结合的发生，换句话说能够提高在第1阱层152a～第7阱层152g的各层中的发光再结合在再结合中所占的比例。作为其结果，能够使半导体发光元件1的发光效率提高，进而能够使来自半导体发光元件1的发光输出Po增大。
再者，在此，由GaN构成势垒层151中的第1势垒层151a～第8势垒层151h，并且由GaInN构成阱层152中的第1阱层152a～第7阱层152g，但不限于此。即，只要是分别由III族氮化物半导体构成势垒层151和阱层152这两者，并且使作为势垒层151使用的III族氮化物半导体的带隙能量比作为阱层152使用的III族氮化物半导体的带隙能量大即可。在此，在将构成阱层152的第1阱层152a～第7阱层152g由GaInN构成的情况下，也可以使用例如AlxGa1-xN（0≤x＜0.3）作为构成势垒层151的第1势垒层151a～第8势垒层151h。
另外，在此，以将势垒层151设为8层构成（第1势垒层151a～第8势垒层151h）并且将阱层152设为7层构成（第1阱层152a～第7阱层152g）的情况为例进行了说明，但不限于此。本发明在将势垒层151设为5层构成（第1势垒层151a～第5势垒层151e）并且将阱层152设为4层构成（第1阱层152a～第4阱层152d），将第1阱层152a和第2阱层152b设定为基准厚度阱层并且将第3阱层152c和第4阱层152d设定为比基准厚度阱层厚的层（例如最大厚度阱层）的情况下变成最小构成。
此外，在此，以将最终阱层（第7阱层152g）和准最终阱层（第6阱层152f）这两层设为最大厚度阱层的情况为例进行了说明，但不限于此。例如，也可以将最终阱层（第7阱层152g）设为最大厚度阱层，并且将准最终阱层（第6阱层152f）设为准最大厚度阱层。另外，只要在接近n型半导体层140的一侧存在2层以上的基准厚度阱层，则也可以在接近p型半导体层160的一侧存在3层以上的最大厚度阱层。
[实施例]
以下，基于实施例来更详细地说明本发明。但是，只要不超出其主旨，本发明就不限定于以下的实施例。
本发明人进行使发光层150中的势垒层151和阱层152的厚度以及组成的关系各不相同的半导体发光元件1的制作，进行了以下说明的各种评价。
在此，表1示出了实施例1、2和比较例1、2涉及的半导体发光元件1的构成。并且，在表1中示出了各半导体发光元件1中构成势垒层151的各层的各自的厚度（nm）及组成、构成阱层152的各层的各自的厚度（nm）及组成、作为势垒层151整体的厚度的整体势垒层厚度t1（表中记为总厚度（nm））、以及作为阱层152整体的厚度的整体阱层厚度t2（表中记为总厚度（nm））。
再者，在各实施例和各比较例的各例中，基板110、中间层120、基底层130、n型半导体层140、p型半导体层160、透明导电层170、保护层180、透明绝缘层190、p侧电极300以及n侧电极400的构成设为共同的构成。另外，在上述实施方式中说明的半导体发光元件1对应于表1所示的实施例1。另外，表1所示的箭头意指与其左侧相邻的数值等相同。
表1
在此，表1所示的组成A～组成D如下。
组成A：Ga0.930In0.070N
组成B：Ga0.940In0.060N
组成C：Ga0.944In0.056N
组成D：Ga0.953In0.047N
接着，对于各实施例（实施例1、2）以及各比较例（比较例1、2）的共同点和不同点进行说明。
首先，实施例1、2和比较例1、2所示的半导体发光元件1在下述点相同，具有势垒层151包含第1势垒层151a～第8势垒层151h（8层）、并且阱层152包含第1阱层152a～第7阱层152g（7层）的15层构成的发光层150。另外，实施例1、2和比较例1、2在下述点相同，势垒层151中的作为最终势垒层的第8势垒层151h成为最大厚度势垒层，势垒层151中的第8势垒层151h以外的第1势垒层151a～第7势垒层151g全部成为基准厚度势垒层。进而，实施例1、2和比较例1、2在下述点相同，在发光层150的阱层152中，第6阱层152f和第7阱层152g以外的第1阱层152a～第5阱层152e全部成为基准厚度阱层。
接着，实施例1和实施例2在下述点相同，在发光层150的阱层152中，作为最终阱层的第7阱层152g成为最大厚度阱层。但不同点是，在实施例1中作为准最终阱层的第6阱层152f成为最大厚度阱层，相对于此，在实施例2中作为准最终阱层的第6阱层152f成为准最大厚度阱层。
接着，实施例1和比较例1在下述点相同，在发光层150的阱层152中，作为最终阱层的第7阱层152g成为最大厚度阱层。但不同点是，在实施例1中作为准最终阱层的第6阱层152f成为最大厚度阱层，相对于此，在比较例1中作为准最终阱层的第6阱层152f成为基准厚度阱层。
另外，实施例1和比较例2在下述点不同，在实施例1中作为最终阱层的第7阱层152g和作为准最终阱层的第6阱层152f分别成为最大厚度阱层，相对于此，在比较例2中作为最终阱层的第7阱层152g和作为准最终阱层的第6阱层152f分别成为基准厚度阱层。
进而，实施例2和比较例1在下述点相同，在发光层150的阱层152中，作为最终阱层的第7阱层152g成为最大厚度阱层。但是在下述点不同，在实施例2中作为准最终阱层的第6阱层152f成为准最大厚度阱层，相对于此，在比较例1中作为准最终阱层的第6阱层152f成为基准厚度阱层。
此外，实施例2和比较例2在下述点不同，在实施例2中作为最终阱层的第7阱层152g成为最大厚度阱层，作为准最终阱层的第6阱层152f成为准最大厚度阱层，相对于此，在比较例2中作为最终阱层的第7阱层152g和作为准最终阱层的第6阱层152f各自成为基准厚度阱层。
并且，比较例1和比较例2在下述点相同，作为准最终阱层的第6阱层152f成为基准厚度阱层。但是在下述点不同，在比较例1中作为最终阱层的第7阱层152g成为最大厚度阱层，相对于此，在比较例2中作为最终阱层的第7阱层152g成为基准厚度阱层。
那么，对于评价方法和评价结果进行说明。
图5是表示各半导体发光元件1设置的环境温度（℃）与对各半导体发光元件1流通作为正向电流IF的50mA时的发光输出Po（图中记为Po50）的关系的图。在此，图5中的纵轴成为在将构成阱层152的第1阱层152a～第7阱层152g全部设定为基准厚度阱层的比较例2中，以环境温度为25℃时的结果为基准，将其他结果规格化（标准化）的规格化发光输出（在图中记为规格化发光输出Po50/Po50（比较例2-25℃），以下称作“第1规格化发光输出”）。
图6是表示各半导体发光元件1设置的环境温度（℃）与对各半导体发光元件1流通作为正向电流IF的120mA时的发光输出Po（图中记为Po120）的关系的图。在此，图6中的纵轴成为在将构成阱层152的第1阱层152a～第7阱层152g全部设定为基准厚度阱层的比较例2中，以环境温度为25℃时的结果为基准，将其他结果规格化的规格化发光输出（图中记为规格化发光输出Po120/Po120（比较例2-25℃），以下称作“第2规格化发光输出”）。
再者，在该例中，由于在图5和图6两者中各实施例和各比较例分别示出了相同的倾向，所以以下对于两方的结果来汇总进行说明。
在实施例1中，80℃的第1规格化发光输出比25℃的第1规格化发光输出高，80℃的第2规格化发光输出比25℃的第2规格化发光输出高。另外，在实施例1中，虽然120℃的第1规格化发光输出比80℃的第1规格化发光输出低，但是能够维持在比25℃的第1规格化发光输出高的状态。相对于此，在实施例1中，120℃的第2规格化发光输出成为比80℃的第2规格化发光输出低、并且比25℃的第2规格化发光输出稍低的状态。进而，在实施例1中，140℃的第1规格化发光输出比25℃、80℃以及120℃的各自的第1规格化发光输出低，140℃的第2标准发光输出比25℃、80℃以及120℃的各自的第2规格化发光输出低。
在实施例2中，与实施例1同样地，80℃的第1规格化发光输出比25℃的第1规格化发光输出高，80℃的第2规格化发光输出比25℃的第2规格化发光输出高。另外，在实施例2中，120℃的第1规格化发光输出比25℃和80℃的第1规格化发光输出低，120℃的第2规格化发光输出比25℃和80℃的第2规格化发光输出低。进而，在实施例2中，140℃的第1规格化发光输出比25℃、80℃以及120℃的各自的第1规格化发光输出低，140℃的第2规格化发光输出比25℃、80℃以及120℃的各自的第2规格化发光输出低。
在比较例1中，80℃的第1规格化发光输出比25℃的第1规格化发光输出低，80℃的第2规格化发光输出比25℃的第2规格化发光输出低。另外，在比较例1中，120℃的第1规格化发光输出比80℃的第1规格化发光输出低，120℃的第2规格化发光输出比80℃的第2规格化发光输出低。进而，在比较例1中，140℃的第1规格化发光输出比25℃、80℃以及120℃的各自的第1规格化发光输出低，140℃的第2规格化发光输出比25℃、80℃以及120℃的各自的第2规格化发光输出低。
在比较例2中，80℃的第1规格化发光输出比25℃的第1规格化发光输出高，80℃的第2规格化发光输出比25℃的第2规格化发光输出高。另外，在比较例2中，120℃的第1标准发光输出比80℃的第1规格化发光输出低，120℃的第2规格化发光输出比80℃的第2规格化发光输出低。进而，在比较例2中，140℃的第1规格化发光输出比25℃、80℃以及120℃的各自的第1规格化发光输出低，140℃的第2规格化发光输出比25℃、80℃以及120℃的各自的第2规格化发光输出低。
在此，当比较实施例1与实施例2、比较例1时，在实施例1和实施例2中，在环境温度成为80℃～140℃的范围中，发光输出比比较例1高。
另外，当比较实施例1与实施例2、比较例2时，在实施例1和实施例2中，在环境温度成为25℃～140℃的范围中，发光输出比比较例2高。
进而，当比较实施例1与实施例2时，在实施例1中，在环境温度成为80℃～140℃的范围中，发光输出比实施例2高。
作为半导体发光元件的用途，近年来特别是在大的电流密度下使用的用途（例如照明等）正在扩大。在这些用途中，大多是通过大电流的通电来增加发光元件的自发热，因此环境温度上升，变成60℃以上。另外，众所周知，半导体发光元件由于随着环境温度上升发生非发光结合的电子和空穴的量增加，起因于此其发光效率降低。
通过例如如实施例1那样将最终阱层和准最终阱层两者设为最大厚度阱层，或者例如如实施例2那样将最终阱层设为最大厚度阱层并将准最终阱层设为准最大厚度阱层，与比较例2那样将直到最终阱层为止全部设为基准厚度阱层的情况相比，能够无关于环境温度而使发光输出提高。
另外，通过例如如实施例1那样将最终阱层和准最终阱层两者设为最大厚度阱层，或者例如如实施例2那样将最终阱层设为最大厚度阱层并将准最终阱层设为准最大厚度阱层，与比较例1那样仅将最终阱层设为最大厚度阱层的情况相比，能够抑制与环境温度的上升相伴的发光输出的降低。
并且，在采用了实施例1或者实施例2所记载的构成的情况下，不仅是低电流区域（IF＝50mA），即使在大电流区域（IF＝120mA）下也能够抑制与环境温度的上升相伴的发光输出的降低。
进而，通过例如如实施例1那样将最终阱层和准最终阱层两者设为最大厚度阱层，与例如如实施例2那样将最终阱层设为最大厚度阱层并将准最终阱层设为准最大厚度阱层的情况相比，能够进一步抑制与环境温度的上升相伴的发光输出的降低。

Claims (5)

1.一种半导体发光元件，其特征在于，包含：
n型半导体层，其由含有n型杂质的III族氮化物半导体构成；
发光层，其层叠在所述n型半导体层上，并由III族氮化物半导体构成，并且通过通电而发光；和
p型半导体层，其层叠在所述发光层上，并由含有p型杂质的III族氮化物半导体构成，
所述发光层具备：
由III族氮化物半导体构成的4层以上的阱层；和
由带隙比所述阱层大的III族氮化物半导体构成，将4层以上的该阱层的各层从两侧夹持，并且在与所述n型半导体层的边界部与该n型半导体层连接，且在与所述p型半导体层的边界部与该p型半导体层连接的5层以上的势垒层，
4层以上的所述阱层具有：
从接近所述n型半导体层的一侧顺序设置多个，各自设定为第1厚度，由此输出共同的波长的光的多个n侧阱层；和
在从接近所述p型半导体层的一侧到所述n侧阱层之间设置多个，各自设定为比所述第1厚度大的厚度并且具有与所述n侧阱层不同的组成，由此各自输出所述共同的波长的光的多个p侧阱层，
5层以上的所述势垒层之中，最接近所述p型半导体层的p侧势垒层的厚度被设定得比其他多个所述势垒层每一层的厚度都大，并且比多个所述n侧阱层每一层的厚度都大且比多个所述p侧阱层每一层的厚度都小。
2.根据权利要求1所述的半导体发光元件，其特征在于，
4层以上的所述阱层之中，所述p侧阱层是两层。
3.根据权利要求2所述的半导体发光元件，其特征在于，
两层的所述p侧阱层，各自设定为比所述第1厚度大的第2厚度，并且具有共同的组成。
4.根据权利要求1至3的任一项所述的半导体发光元件，其特征在于，
5层以上的所述势垒层分别由GaN构成，并且4层以上的所述阱层分别由GaInN构成，
所述阱层的所述p侧阱层中的In的浓度，比该阱层的所述n侧阱层中的In的浓度低。
5.一种发光装置，其特征在于，具备：
形成有第1布线和第2布线的基部；和
半导体发光元件，其安装在该基部上，且与该第1布线以及该第2布线电连接，通过经由该第1布线以及该第2布线的通电而发光，
所述半导体发光元件包含：
n型半导体层，其由含有n型杂质的III族氮化物半导体构成；
发光层，其层叠在所述n型半导体层上，并由III族氮化物半导体构成，并且通过通电而发光；
p型半导体层，其层叠在所述发光层上，并由含有p型杂质的III族氮化物半导体构成；
p侧电极，其用于将所述p型半导体层与所述第1布线电连接；和
n侧电极，其用于将所述n型半导体层与所述第2布线电连接，
所述发光层具备：
由III族氮化物半导体构成的4层以上的阱层；和
由带隙比所述阱层大的III族氮化物半导体构成，将4层以上的该阱层的各层从两侧夹持，并且在与所述n型半导体层的边界部与该n型半导体层连接，且在与所述p型半导体层的边界部与该p型半导体层连接的5层以上的势垒层，
4层以上的所述阱层具有：
从接近所述n型半导体层的一侧顺序设置多个，各自设定为第1厚度，由此输出共同的波长的光的多个n侧阱层；和
在从接近所述p型半导体层的一侧到所述n侧阱层之间设置多个，各自设定为比所述第1厚度大的厚度并且具有与所述n侧阱层不同的组成，由此各自输出所述共同的波长的光的多个p侧阱层，
5层以上的所述势垒层之中，最接近所述p型半导体层的p侧势垒层的厚度被设定得比其他多个所述势垒层每一层的厚度都大，并且比多个所述n侧阱层每一层的厚度都大且比多个所述p侧阱层每一层的厚度都小。
CN201310225995.7A 2012-06-08 2013-06-07 半导体发光元件和发光装置 Active CN103489969B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP130847/2012 2012-06-08
JP2012130847A JP5888133B2 (ja) 2012-06-08 2012-06-08 半導体発光素子、発光装置

Publications (2)

Publication Number Publication Date
CN103489969A CN103489969A (zh) 2014-01-01
CN103489969B true CN103489969B (zh) 2016-04-06

Family

ID=49714541

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201310225995.7A Active CN103489969B (zh) 2012-06-08 2013-06-07 半导体发光元件和发光装置

Country Status (3)

Country Link
US (1) US9048386B2 (zh)
JP (1) JP5888133B2 (zh)
CN (1) CN103489969B (zh)

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5633056B2 (ja) * 2011-12-28 2014-12-03 豊田合成株式会社 半導体発光素子、発光装置
CN103996768A (zh) * 2014-05-30 2014-08-20 西安神光皓瑞光电科技有限公司 一种用于光电器件的多量子阱结构
JP2016046411A (ja) * 2014-08-25 2016-04-04 シャープ株式会社 半導体発光素子
US20170317235A1 (en) * 2014-11-06 2017-11-02 Sharp Kabushiki Kaisha Nitride semiconductor light-emitting element
DE102014117611A1 (de) 2014-12-01 2016-06-02 Osram Opto Semiconductors Gmbh Optoelektronischer Halbleiterchip
DE102016101046A1 (de) * 2016-01-21 2017-07-27 Osram Opto Semiconductors Gmbh Optoelektronischer Halbleiterchip und Verfahren zur Herstellung eines optoelektronischen Halbleiterchips
KR102476036B1 (ko) * 2016-05-09 2022-12-12 쑤저우 레킨 세미컨덕터 컴퍼니 리미티드 발광 소자
DE102017108949B4 (de) 2016-05-13 2021-08-26 OSRAM Opto Semiconductors Gesellschaft mit beschränkter Haftung Halbleiterchip
DE102017109809B4 (de) 2016-05-13 2024-01-18 OSRAM Opto Semiconductors Gesellschaft mit beschränkter Haftung Verfahren zur Herstellung eines Halbleiterchips
DE102017109812A1 (de) 2016-05-13 2017-11-16 Osram Opto Semiconductors Gmbh Licht emittierender Halbleiterchip und Verfahren zur Herstellung eines Licht emittierenden Halbleiterchips

Family Cites Families (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH10284795A (ja) * 1997-04-03 1998-10-23 Sony Corp 歪み量及び層厚変調型多重量子井戸構造を備える半導体レーザ素子および製造方法
KR100425341B1 (ko) * 2000-02-08 2004-03-31 삼성전기주식회사 질화물 반도체 발광 소자
JP5002976B2 (ja) * 2000-11-21 2012-08-15 日亜化学工業株式会社 窒化物半導体素子
US7446345B2 (en) * 2005-04-29 2008-11-04 Cree, Inc. Light emitting devices with active layers that extend into opened pits
US20060260671A1 (en) 2005-05-17 2006-11-23 Rohm Co., Ltd. Semiconductor device and semiconductor light emitting device
JP2006344689A (ja) 2005-06-07 2006-12-21 Rohm Co Ltd 半導体素子
KR100837404B1 (ko) * 2006-10-18 2008-06-12 삼성전자주식회사 반도체 광전 소자
JP4908381B2 (ja) 2006-12-22 2012-04-04 昭和電工株式会社 Ｉｉｉ族窒化物半導体層の製造方法、及びｉｉｉ族窒化物半導体発光素子、並びにランプ
JPWO2008153130A1 (ja) * 2007-06-15 2010-08-26 ローム株式会社 窒化物半導体発光素子及び窒化物半導体の製造方法
KR100887050B1 (ko) * 2007-12-06 2009-03-04 삼성전기주식회사 질화물 반도체 소자
US8575592B2 (en) * 2010-02-03 2013-11-05 Cree, Inc. Group III nitride based light emitting diode structures with multiple quantum well structures having varying well thicknesses
JP4960465B2 (ja) * 2010-02-16 2012-06-27 株式会社東芝 半導体発光素子
JP5143171B2 (ja) * 2010-03-17 2013-02-13 株式会社東芝 半導体発光素子及びその製造方法
KR101754900B1 (ko) 2010-04-09 2017-07-06 엘지이노텍 주식회사 발광 소자
JP5353802B2 (ja) 2010-04-12 2013-11-27 豊田合成株式会社 半導体発光素子の製造方法およびランプ、電子機器、機械装置
JP2011249768A (ja) * 2010-04-27 2011-12-08 Mitsubishi Chemicals Corp 半導体発光素子支持部材及び半導体発光装置
JP6081709B2 (ja) 2011-03-25 2017-02-15 エルジー イノテック カンパニー リミテッド 発光素子
JP5162016B1 (ja) * 2011-09-15 2013-03-13 株式会社東芝 半導体素子、ウェーハ、半導体素子の製造方法及びウェーハの製造方法
KR101747349B1 (ko) * 2011-12-07 2017-06-28 삼성전자주식회사 반도체 발광소자
JP5633056B2 (ja) * 2011-12-28 2014-12-03 豊田合成株式会社 半導体発光素子、発光装置
JP2014038941A (ja) * 2012-08-16 2014-02-27 Toyoda Gosei Co Ltd 半導体発光素子、発光装置

Also Published As

Publication number Publication date
JP2013254894A (ja) 2013-12-19
CN103489969A (zh) 2014-01-01
JP5888133B2 (ja) 2016-03-16
US9048386B2 (en) 2015-06-02
US20130328011A1 (en) 2013-12-12

Similar Documents

Publication Publication Date Title
CN103489969B (zh) 半导体发光元件和发光装置
EP2763192B1 (en) Nitride semiconductor element and method for producing same
JP5637210B2 (ja) 半導体発光素子
TWI446589B (zh) A semiconductor light-emitting element, a light-emitting device using a semiconductor light-emitting element, and an electronic device
US8779441B2 (en) Semiconductor light emitting element with first and second electrode openings arranged at a constant distance
US8492785B2 (en) Semiconductor light-emitting element and semiconductor light-emitting device
JP5633056B2 (ja) 半導体発光素子、発光装置
US8502254B2 (en) Group III nitride semiconductor light-emitting device and method of manufacturing the same, and lamp
JP5310604B2 (ja) 半導体発光素子の製造方法および半導体発光素子、ランプ、電子機器、機械装置
CN103779472B (zh) 半导体发光元件和发光装置
CN102097552B (zh) 发光器件、发光器件封装以及照明系统
JP5434288B2 (ja) 半導体発光素子、半導体発光素子の製造方法、半導体発光素子を備えたランプ、照明装置および電子機器
JP2011035324A (ja) 半導体発光素子、ランプ、電子機器および機械装置
CN103594577A (zh) 半导体发光元件、发光装置
CN103730551A (zh) 半导体发光元件、发光装置
CN105051916B (zh) 用于光电子器件的反射性的接触层系统及其制造方法
JP5246079B2 (ja) 半導体素子の製造方法
JP5246081B2 (ja) 半導体発光素子の製造方法
JP5636693B2 (ja) 半導体素子の製造方法
JP5304605B2 (ja) 半導体発光素子の製造方法およびランプ、電子機器、機械装置
JP5633154B2 (ja) 半導体発光素子の製造方法および半導体発光素子、ランプ、電子機器、機械装置
JP2009246275A (ja) Ｉｉｉ族窒化物半導体発光素子及びランプ
JP2011138893A (ja) 半導体発光素子の製造方法および半導体発光素子、ランプ、電子機器、機械装置
JP5549546B2 (ja) 半導体発光素子の製造方法およびランプ、電子機器、機械装置
CN103811617A (zh) 半导体发光元件和发光装置

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant