CN103474391A - 形成高介电层金属栅器件接触孔的方法 - Google Patents
形成高介电层金属栅器件接触孔的方法 Download PDFInfo
- Publication number
- CN103474391A CN103474391A CN2012101867679A CN201210186767A CN103474391A CN 103474391 A CN103474391 A CN 103474391A CN 2012101867679 A CN2012101867679 A CN 2012101867679A CN 201210186767 A CN201210186767 A CN 201210186767A CN 103474391 A CN103474391 A CN 103474391A
- Authority
- CN
- China
- Prior art keywords
- barrier layer
- etching barrier
- etching
- contact hole
- metal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Abstract
本发明公开了一种形成高介电层金属栅器件接触孔的方法,借助填充金属栅极上的凹槽形成仅遮蔽金属栅极的第二刻蚀阻挡层,以及在第二刻蚀阻挡层上形成刻蚀选择比大于第二刻蚀阻挡层的第三刻蚀阻挡层,使得在形成金属栅极接触孔后进一步刻蚀形成有源区接触孔时,金属栅极处的刻蚀可以停止在第二刻蚀阻挡层上,因此,避免了由金属栅极与有源区的高度差导致的金属栅极过刻蚀,进而稳定了器件性能。
Description
技术领域
本发明涉及半导体器件制造领域,尤其涉及一种形成高介电层金属栅器件接触孔的方法。
背景技术
随着半导体集成电路的发展,现有的半导体器件,如金属氧化物半导体(MOS)器件中普遍使用的多晶硅栅极逐渐显露出以下问题:因栅极损耗引起栅极绝缘层有效厚度增加,掺杂物容易通过多晶硅栅极渗透到衬底引起阈值电压变化,难以实现细小宽度上低电阻值等。
为解决上述问题,半导体技术发展了以金属栅极替代现有多晶硅栅极的半导体器件,并使用高介电常数(high k)材料作为栅绝缘层的半导体器件,称之为高介电层金属栅(HKMG,high-k metal-gate)器件。作为举例,典型的高介电层金属栅CMOS(Complementary Metal Oxide Semiconductor,互补金属氧化物半导体)器件如图1a所示,包括半导体衬底1,半导体衬底1上预先定义有NMOS和PMOS区域,并在两区域间形成隔离结构2;分别在NMOS和PMOS区域形成的NMOS栅极结构3和PMOS栅极结构4,其中PMOS栅极结构4包括在半导体衬底1上的高介电常数栅极绝缘层5a,位于栅极绝缘层5a上的金属栅极6a,形成于栅极绝缘层5a和金属栅极6a两侧的栅极侧壁7,同样的NMOS栅极3结构也由高介电常数栅极绝缘层5b、金属栅极6b以及栅极侧壁7构成;NMOS栅极结构3和PMOS栅极结构4两侧的半导体衬底1中形成有源/漏有源区8。
在实际集成电路制造中,需要通过金属连线层进行布线,以将半导体器件连接起来形成具有一定功能的集成电路或模块。为了形成集成电路,则需要接触孔来实现半导体器件与金属布线层的电连接,在现有技术中一般通过刻蚀形成接触孔来实现。仍以高介电层金属栅器件为例,如图1b所示,在图1a所得CMOS结构基础上进一步在半导体衬底1上依次形成第一刻蚀阻挡层9和第一层间介质层10,并经过化学机械研磨平坦化,以暴露NMOS和PMOS的栅极结构,接着依次沉积第二刻蚀阻挡层11和第二层间介质层12,在第二层间介质层上形成对准NMOS和PMOS的栅极及有源区的图案化光刻胶(图中未示出),并以图案化光刻胶为屏蔽依次刻蚀第二层间介质层12、第二刻蚀阻挡层11、第一层间介质层10和第一刻蚀阻挡层9分别形成栅极通孔13b和有源区接触孔13a。
但是由于金属栅极6a和6b的顶部与第二层间介质层12的顶部距离小于有源区8的顶部与第二层间介质层12顶部的距离,因此,采用上述传统的金属栅MOS器件的接触孔刻蚀方法在形成有源区接触孔13a的同时,会对金属栅极6a和6b的金属造成过刻蚀,导致金属栅极6a和6b的金属损失过多,从而影响器件性能。
发明内容
鉴于现有技术的问题,本发明提供了一种形成高介电层金属栅器件接触孔的方法,以避免或减少在形成高介电层金属栅器件接触孔时金属栅极过刻蚀的问题。
本发明采用的技术方案如下:一种形成高介电层金属栅器件接触孔的方法,包括:
提供半导体衬底,并在所述半导体衬底上形成具有有源区及金属栅极结构的高介电层金属栅器件;
在所述半导体衬底上沉积形成第一刻蚀阻挡层和第一层间介质层,并执行第一次化学机械研磨,以暴露所述金属栅极结构顶面;
刻蚀所述金属栅极结构中的金属栅极,以形成一凹陷;
沉积第二刻蚀阻挡层,所述第二刻蚀阻挡层完全填充所述凹陷,执行第二次化学机械掩膜,以暴露所述第一层间介质层表面;
沉积第三刻蚀阻挡层,所述第三刻蚀阻挡层覆盖所述第一层间介质层表面、金属栅极结构顶面及第二刻蚀阻挡层,且所述第三刻蚀阻挡层与所述第二刻蚀阻挡层的刻蚀选择比大于1;
在所述第三刻蚀阻挡层上沉积形成第二层间介质层;
在所述第二层间介质层表面形成图案化光刻胶,所述图案化光刻胶具有对应所述高介电层金属栅器件的有源区和金属栅极结构位置的有源区接触孔和金属栅极接触孔开口图形;
以所述图案化光刻胶作为屏蔽进行第一次接触孔刻蚀,以打开所述第三刻蚀阻挡层,使金属栅极接触孔底部止于所述第二刻蚀阻挡层;
执行第二次接触孔刻蚀,使有源区接触孔底部止于所述第一刻蚀阻挡层;
执行第三次接触孔刻蚀,以去除所述金属栅极接触孔底部的第二刻蚀阻挡层和所述有源区接触孔底部的第一刻蚀阻挡层。
进一步,所述第一刻蚀阻挡层和第二刻蚀阻挡层的材料为氮化硅,所述第三刻蚀阻挡层的材料为氮化硼。
进一步,通过原子层沉积或化学气相沉积形成所述第二刻蚀阻挡层,所述第二刻蚀阻挡层的厚度为200至1000埃。
进一步,通过湿法刻蚀利用无机酸或有机酸溶液刻蚀所述金属栅极结构中的金属栅极,以形成一凹陷。
进一步,通过湿法刻蚀形成凹陷后,沉积所述第二刻蚀阻挡层之前还包括使用四甲基氢氧化铵溶液清洗的步骤,所述四甲基氢氧化铵溶液为浓度为20%至50%的去离子水溶液,所述清洗的温度为20摄氏度至100摄氏度,清洗时间为10至100秒。
采用本发明形成高介电层金属栅器件接触孔的方法,利用填充金属栅极上的凹槽形成仅遮蔽金属栅极的第二刻蚀阻挡层,以及在第二刻蚀阻挡层上形成刻蚀选择比大于第二刻蚀阻挡层的第三刻蚀阻挡层,使得在形成金属栅极接触孔后进一步刻蚀形成有源区接触孔时,金属栅极处的刻蚀可以停止在第二刻蚀阻挡层上,因此,避免了由金属栅极与有源区的高度差导致的金属栅极过刻蚀,进而稳定了器件性能。
附图说明
图1a为现有技术中高介电层金属栅CMOS器件的结构示意图;
图1b为现有技术中形成接触孔后的高介电层金属栅CMOS器件的结构示意图;
图2为本发明一种形成高介电层金属栅器件接触孔的方法的流程图;
图3a~图3f为本发明一种实施例形成接触孔的方法流程结构示意图。
具体实施方式
以下结合附图对本发明的原理和特征进行描述,所举实例只用于解释本发明,并非用于限定本发明的范围。
如图2所示,本发明一种形成高介电层金属栅器件接触孔的方法,包括:
提供半导体衬底,并在所述半导体衬底上形成具有有源区及金属栅极结构的高介电层金属栅器件;
在所述半导体衬底上沉积形成第一刻蚀阻挡层和第一层间介质层,并执行第一次化学机械研磨,以暴露所述金属栅极结构顶面;
刻蚀所述金属栅极结构中的金属栅极,以形成一凹陷;
沉积第二刻蚀阻挡层,所述第二刻蚀阻挡层完全填充所述凹陷,执行第二次化学机械掩膜,以暴露所述第一层间介质层表面;
沉积第三刻蚀阻挡层,所述第三刻蚀阻挡层覆盖所述第一层间介质层表面、金属栅极结构顶面及第一刻蚀阻挡层,且所述第三刻蚀阻挡层与所述第二刻蚀阻挡层的刻蚀选择比大于1;
在所述第三刻蚀阻挡层上沉积形成第二层间介质层;
在所述第二层间介质层表面形成图案化光刻胶,所述图案化光刻胶具有对应所述高介电层金属栅器件的有源区和金属栅极结构位置的有源区接触孔和金属栅极接触孔开口图形;
以所述图案化光刻胶作为屏蔽进行第一次接触孔刻蚀,以打开所述第三刻蚀阻挡层,使金属栅极接触孔底部止于所述第二刻蚀阻挡层;
执行第二次接触孔刻蚀,使有源区接触孔底部止于所述第一刻蚀阻挡层;
执行第三次接触孔刻蚀,以去除所述金属栅极接触孔底部的第二刻蚀阻挡层和所述有源区接触孔底部的第一刻蚀阻挡层。
以下结合附图3a~3f,以高介电金属栅CMOS器件为例对本发明提供的形成接触孔的方法进行详细说明。
如图3a所示,提供半导体衬底21,半导体衬底21上形成有高介电金属栅CMOS器件,具体的,半导体衬底21上与设定有NMOS区域和PMOS区域,并在两区域间形成隔离结构22;分别在NMOS和PMOS区域形成的NMOS栅极结构23和PMOS栅极结构24,其中PMOS栅极结构24包括在半导体衬底21上的高介电常数栅极绝缘层25a,位于栅极绝缘层25a上的金属栅极26a,形成于栅极绝缘层25a和金属栅极26a两侧的栅极侧壁27,同样的NMOS栅极23结构也由高介电常数栅极绝缘层25b、金属栅极26b以及栅极侧壁27构成;NMOS栅极结构23和PMOS栅极结构24两侧的半导体衬底1中形成有源/漏有源区28。
在半导体衬底21上沉积形成第一刻蚀阻挡层29和第一层间介质层30,并执行第一次化学机械研磨,以暴露PMOS金属栅极结构24的顶面和NMOS金属栅极结构23的顶面,其中,第一刻蚀阻挡层的材料优选为氮化硅;
接着,采用湿法刻蚀,利用有机酸或无机酸溶液对暴露的PMOS金属栅极26a和NMOS金属栅极26b进行刻蚀,分别形成凹陷31a和31b,并使用四甲基氢氧化铵溶液进行清洗,优选的四甲基氢氧化铵溶液为浓度为20%至50%的去离子水溶液,清洗的温度为20摄氏度至100摄氏度,清洗时间为10至100秒;
参照图3b,沉积第二刻蚀阻挡层32,第二刻蚀阻挡层完全填充PMOS金属栅极26a和NMOS金属栅极26b之上的凹陷31a和31b,其中第二刻蚀阻挡层32的材料优选为氮化硅,可通过原子层沉积或化学气相沉积形成,其厚度优选为200至1000埃;
如图3c所示,执行第二次化学机械掩膜,以暴露第一层间介质层30表面,此时PMOS金属栅极26a上形成了仅遮蔽PMOS金属栅极26a的第二刻蚀阻挡层32a,NMOS金属栅极26b上形成了仅遮蔽NMOS金属栅极26b的第二刻蚀阻挡层32b;沉积第三刻蚀阻挡层33,第三刻蚀阻挡层覆盖第一层间介质层30表面、金属栅极结构23和24顶面及第二刻蚀阻挡层32a和32b,且第三刻蚀阻挡层33与第二刻蚀阻挡层32的刻蚀选择比大于1,其中第三刻蚀阻挡层33的材料优选为氮化硼;接着,在第三刻蚀阻挡层33上沉积形成第二层间介质层34;
参照图3d,在第二层间介质层34表面涂覆光刻胶(未示出),并图案化,图案化的光刻胶具有对应PMOS和NMOS的有源区和金属栅极结构位置的有源区接触孔和金属栅极接触孔开口图形;以图案化的光刻胶进行第一次接触孔刻蚀,依次刻蚀第二层间介质层34和第三刻蚀阻挡层33,并打开第三刻蚀阻挡层33,此时,位于PMOS和NMOS金属栅极26a和26b处已形成了金属栅极接触孔35a和35b,而位于两者有源区的接触孔尚未完全形成,且由于第三刻蚀阻挡层33与第二刻蚀阻挡层32a和32b的刻蚀选择比大于1,因此,可以使第一次接触孔刻蚀在PMOS金属栅极26a和NMOS金属栅极26b的金属栅极接触孔35a和35b底部停止于各自的第二刻蚀阻挡层32a和32b处;
如图3e所示,继续执行第二次接触孔刻蚀,以对PMOS和NMOS有源区上的第一层间介质层30进行刻蚀,以形成有源区接触孔36,且由于PMOS和NMOS有源区上形成有第一刻蚀阻挡层,因此,可以使有源区接触孔底部止于第一刻蚀阻挡层,
如图3f所示,执行第三次接触孔刻蚀,以去除金属栅极接触孔35a和35b底部的第二刻蚀阻挡层32a和32b,以及有源区接触孔36底部的第一刻蚀阻挡层29。
如上所述,本发明形成高介电层金属栅器件接触孔的方法,借助填充金属栅极上的凹槽形成仅遮蔽金属栅极的第二刻蚀阻挡层,以及在第二刻蚀阻挡层上形成刻蚀选择比大于第二刻蚀阻挡层的第三刻蚀阻挡层,使得在形成金属栅极接触孔后进一步刻蚀形成有源区接触孔时,金属栅极处的刻蚀可以停止在第二刻蚀阻挡层上,因此,避免了由金属栅极与有源区的高度差导致的金属栅极过刻蚀,进而稳定了器件性能。
以上所述仅为本发明的较佳实施例而已,并不用以限制本发明,凡在本发明的精神和原则之内,所做的任何修改、等同替换、改进等,均应包含在本发明保护的范围之内。
Claims (5)
1.一种形成高介电层金属栅器件接触孔的方法,包括:
提供半导体衬底,并在所述半导体衬底上形成具有有源区及金属栅极结构的高介电层金属栅器件;
在所述半导体衬底上沉积形成第一刻蚀阻挡层和第一层间介质层,并执行第一次化学机械研磨,以暴露所述金属栅极结构顶面;
刻蚀所述金属栅极结构中的金属栅极,以形成一凹陷;
沉积第二刻蚀阻挡层,所述第二刻蚀阻挡层完全填充所述凹陷,执行第二次化学机械掩膜,以暴露所述第一层间介质层表面;
沉积第三刻蚀阻挡层,所述第三刻蚀阻挡层覆盖所述第一层间介质层表面、金属栅极结构顶面及第二刻蚀阻挡层,且所述第三刻蚀阻挡层与所述第二刻蚀阻挡层的刻蚀选择比大于1;
在所述第三刻蚀阻挡层上沉积形成第二层间介质层;
在所述第二层间介质层表面形成图案化光刻胶,所述图案化光刻胶具有对应所述高介电层金属栅器件的有源区和金属栅极结构位置的有源区接触孔和金属栅极接触孔开口图形;
以所述图案化光刻胶作为屏蔽进行第一次接触孔刻蚀,以打开所述第三刻蚀阻挡层,使金属栅极接触孔底部止于所述第二刻蚀阻挡层;
执行第二次接触孔刻蚀,使有源区接触孔底部止于所述第一刻蚀阻挡层;
执行第三次接触孔刻蚀,以去除所述金属栅极接触孔底部的第二刻蚀阻挡层和所述有源区接触孔底部的第一刻蚀阻挡层。
2.根据权利要求1所述的方法,其特征在于,所述第一刻蚀阻挡层和第二刻蚀阻挡层的材料为氮化硅,所述第三刻蚀阻挡层的材料为氮化硼。
3.根据权利要求2所述的方法,其特征在于,通过原子层沉积或化学气相沉积形成所述第二刻蚀阻挡层,所述第二刻蚀阻挡层的厚度为200至1000埃。
4.根据权利要求1所述的方法,其特征在于,通过湿法刻蚀利用无机酸或有机酸溶液刻蚀所述金属栅极结构中的金属栅极,以形成一凹陷。
5.根据权利要求4所述的方法,其特征在于,通过湿法刻蚀形成凹陷后,沉积所述第二刻蚀阻挡层之前还包括使用四甲基氢氧化铵溶液清洗的步骤,所述四甲基氢氧化铵溶液为浓度为20%至50%的去离子水溶液,所述清洗的温度为20摄氏度至100摄氏度,清洗时间为10至100秒。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201210186767.9A CN103474391B (zh) | 2012-06-07 | 2012-06-07 | 形成高介电层金属栅器件接触孔的方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201210186767.9A CN103474391B (zh) | 2012-06-07 | 2012-06-07 | 形成高介电层金属栅器件接触孔的方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN103474391A true CN103474391A (zh) | 2013-12-25 |
CN103474391B CN103474391B (zh) | 2015-07-15 |
Family
ID=49799189
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201210186767.9A Active CN103474391B (zh) | 2012-06-07 | 2012-06-07 | 形成高介电层金属栅器件接触孔的方法 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN103474391B (zh) |
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN106876265A (zh) * | 2017-03-29 | 2017-06-20 | 武汉华星光电技术有限公司 | 一种差异化控制蚀刻深度的方法 |
CN111106158A (zh) * | 2018-10-29 | 2020-05-05 | 中芯国际集成电路制造(上海)有限公司 | 半导体结构及其形成方法 |
CN114068395A (zh) * | 2020-07-31 | 2022-02-18 | 中芯国际集成电路制造(上海)有限公司 | 半导体结构及其形成方法 |
CN116075153A (zh) * | 2023-04-06 | 2023-05-05 | 长鑫存储技术有限公司 | 半导体结构及其制备方法 |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20040029385A1 (en) * | 2002-04-30 | 2004-02-12 | Dirk Manger | Semiconductor substrate with trenches of varying depth |
CN1953142A (zh) * | 2005-10-21 | 2007-04-25 | 联华电子股份有限公司 | 制作开口与接触孔的方法 |
CN101312151A (zh) * | 2007-05-22 | 2008-11-26 | 中芯国际集成电路制造(上海)有限公司 | 金属层间介质的接触孔的制造方法 |
-
2012
- 2012-06-07 CN CN201210186767.9A patent/CN103474391B/zh active Active
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20040029385A1 (en) * | 2002-04-30 | 2004-02-12 | Dirk Manger | Semiconductor substrate with trenches of varying depth |
CN1953142A (zh) * | 2005-10-21 | 2007-04-25 | 联华电子股份有限公司 | 制作开口与接触孔的方法 |
CN101312151A (zh) * | 2007-05-22 | 2008-11-26 | 中芯国际集成电路制造(上海)有限公司 | 金属层间介质的接触孔的制造方法 |
Cited By (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN106876265A (zh) * | 2017-03-29 | 2017-06-20 | 武汉华星光电技术有限公司 | 一种差异化控制蚀刻深度的方法 |
WO2018176538A1 (zh) * | 2017-03-29 | 2018-10-04 | 武汉华星光电技术有限公司 | 一种差异化控制蚀刻深度的方法 |
CN106876265B (zh) * | 2017-03-29 | 2019-05-03 | 武汉华星光电技术有限公司 | 一种差异化控制蚀刻深度的方法 |
US10418276B2 (en) | 2017-03-29 | 2019-09-17 | Wuhan China Star Optoelectronics Technology Co., Ltd | Control method for differentiated etching depth |
CN111106158A (zh) * | 2018-10-29 | 2020-05-05 | 中芯国际集成电路制造(上海)有限公司 | 半导体结构及其形成方法 |
CN111106158B (zh) * | 2018-10-29 | 2023-11-10 | 中芯国际集成电路制造(上海)有限公司 | 半导体结构及其形成方法 |
CN114068395A (zh) * | 2020-07-31 | 2022-02-18 | 中芯国际集成电路制造(上海)有限公司 | 半导体结构及其形成方法 |
CN114068395B (zh) * | 2020-07-31 | 2024-03-19 | 中芯国际集成电路制造(上海)有限公司 | 半导体结构及其形成方法 |
CN116075153A (zh) * | 2023-04-06 | 2023-05-05 | 长鑫存储技术有限公司 | 半导体结构及其制备方法 |
CN116075153B (zh) * | 2023-04-06 | 2023-08-18 | 长鑫存储技术有限公司 | 半导体结构及其制备方法 |
Also Published As
Publication number | Publication date |
---|---|
CN103474391B (zh) | 2015-07-15 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US8703550B2 (en) | Dual shallow trench isolation liner for preventing electrical shorts | |
US9508716B2 (en) | Methods of manufacturing a semiconductor device | |
US9129987B2 (en) | Replacement low-K spacer | |
CN103515321B (zh) | 半导体器件的侧墙形成方法 | |
CN103000572A (zh) | 高k金属栅极器件的接触件 | |
CN104701150A (zh) | 晶体管的形成方法 | |
CN103474391B (zh) | 形成高介电层金属栅器件接触孔的方法 | |
US9536836B2 (en) | MIS (Metal-Insulator-Semiconductor) contact structures for semiconductor devices | |
CN104167391A (zh) | Cmos结构的制造方法 | |
CN104752218A (zh) | 半导体器件的形成方法 | |
CN104217954A (zh) | 晶体管的形成方法 | |
CN103187448B (zh) | 半导体结构及其形成方法 | |
CN104733389A (zh) | 晶体管的形成方法 | |
CN103094211B (zh) | 制造半导体器件的方法 | |
CN103137559B (zh) | 伪多晶硅的移除方法及cmos金属栅极的制作方法 | |
CN104425279A (zh) | 鳍式场效应晶体管及其形成方法、半导体器件 | |
CN103165535A (zh) | 互补型金属氧化物半导体管金属栅电极的制作方法 | |
CN104143535A (zh) | Cmos结构的制造方法 | |
CN105529265A (zh) | Mos晶体管的制作方法及mos晶体管 | |
CN105244318A (zh) | 一种半导体器件及其制造方法和电子装置 | |
CN105144365A (zh) | 启用间隔物的多晶硅栅极 | |
CN103377896B (zh) | 高介电层金属栅器件的制造方法 | |
CN103187255B (zh) | 高k金属栅电极的制作方法及其高k金属栅结构 | |
CN103137458B (zh) | 高介电层金属栅的制造方法 | |
CN103779198B (zh) | 半导体器件及其形成方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
C14 | Grant of patent or utility model | ||
GR01 | Patent grant |