CN103337483A - 一种超薄型vsop封装件及其生产方法 - Google Patents

一种超薄型vsop封装件及其生产方法 Download PDF

Info

Publication number
CN103337483A
CN103337483A CN2013101769331A CN201310176933A CN103337483A CN 103337483 A CN103337483 A CN 103337483A CN 2013101769331 A CN2013101769331 A CN 2013101769331A CN 201310176933 A CN201310176933 A CN 201310176933A CN 103337483 A CN103337483 A CN 103337483A
Authority
CN
China
Prior art keywords
plastic
sealed body
pin
carrier
packaging part
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN2013101769331A
Other languages
English (en)
Other versions
CN103337483B (zh
Inventor
蔺兴江
陈志祥
慕蔚
何文海
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Tianshui Huatian Technology Co Ltd
Original Assignee
Tianshui Huatian Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Tianshui Huatian Technology Co Ltd filed Critical Tianshui Huatian Technology Co Ltd
Priority to CN201310176933.1A priority Critical patent/CN103337483B/zh
Publication of CN103337483A publication Critical patent/CN103337483A/zh
Application granted granted Critical
Publication of CN103337483B publication Critical patent/CN103337483B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting

Landscapes

  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)

Abstract

本发明提供了一种超薄型VSOP封装件及其生产方法，封装件包括载体、IC芯片、键合线、内引脚与连接脚，载体朝向内引脚的两个侧面各有3个半圆形的凹槽，载体背面设有呈矩阵式排列的多个凹坑，以增强塑封体与载体背面和侧面的结合力；塑封体两侧各伸出四个连接脚。通过晶圆减薄、划片、上芯、压焊、塑封及后固化、切筋、打印、电镀、冲切分离式入管方法冲切分离等工序制得超薄型VSOP封装件，采用金丝键合低弧度控制技术压焊，通过平弧、反打与正打相结合的方式，以及尖锐拐角和平拐角的高级线弧形状，控制弧高；塑封时保证冲丝率。本封装件采用特殊的载体和引脚设计结构，提高了产品可靠性，满足MSL1可靠性要求，封装良率较高。

Description

一种超薄型VSOP封装件及其生产方法
技术领域
本发明属于电子信息自动化元器件制造技术领域，涉及一种封装件，尤其涉及一种超薄型VSOP封装件；本发明还涉及一种该超薄型VSOP封装件的生产方法。 
背景技术
集成电路（Integrated circuit Corde，简称IC）封装是近20年来传入中国的一项新技术。它是把具有存储、运算等功能的集成电路IC芯片包封在一种塑料材料里，使其成为能存储、转载、传递、处理数据的载体。IC封装件的成本一般比磁卡高，但容量大、体积小、重量轻、抗干扰能力强、便于携带、易于使用、保密性更好、使用寿命长。近10年，行业市场增速每年都维持在15%～20%，由于其具有信息存储量大，安全保密性好、存储快捷等优点、己在电信、金融、商贸、交通、城市公共事业管理等众多领域得到广泛应用，并取得了初步的社会效益和经济效益。目前，IC（集成电路）封装技术不断向高度集成化、高性能化、多引线和细间距化方向发展，随之出现了小引出线封装（Very thin Small Outline  Package，简称VSOP封装），VSOP封装的连接脚与封装件之间的距离很小，能够满足多种功能的要求，但现有小引出线封装的封装良率较低，而且成本较高。 
发明内容
本发明的目的是提供一种超薄型VSOP封装件，具有较高的封装良率，而且成本较低。
本发明的另一个目的是提供一种上述封装件的生产方法。
为实现上述目的，本发明所采用的技术方案是：一种超薄型VSOP封装件，包括载体，载体上粘接有IC芯片，IC芯片通过键合线与内引脚相连接，内引脚与连接脚相连接，载体、IC芯片、键合线、内引脚以及连接脚与内引脚相连接的一端均封装于塑封体，载体朝向内引脚的两个侧面各有3个半圆形的凹槽，载体背面设有呈矩阵式排列的多个凹坑，用以增强塑封体与载体背面和侧面的结合力；塑封体两侧各伸出四个连接脚，连接脚伸出塑封体的长度为1mm～1.5mm，相邻两个连接脚之间的距离为1.27±0. 05mmBSC。
所有内引脚朝向载体的一端为“T”字型，沿远离载体的方向、内引脚上依次设有锁定孔和V形槽，用以增强塑封体与框架结合力，防止切筋和成形时引脚松动而产生离层，提高产品可靠性，满足MSL1可靠性要求。
本发明所采用的另一个技术方案是：一种上述超薄型VSOP封装件的生产方法，具体按以下步骤进行：
a.晶圆减薄
通过粗磨、精磨和抛光，得到最终厚度为150μm～170μm的晶圆；晶圆减薄过程中采用防止芯片翘曲工艺。
b. 划片
对减薄后的晶圆划片，划片进刀速度6～10mm/s，划片后清洗烘干；
c. 上芯
取背面粘贴有防溢料胶膜的多排矩阵式引线框架，上芯；根据芯片尺寸大小，采用DOE方法优化选用吸咀、多头顶针以及多头点胶头，采用划胶工艺、划胶速度300mm/s控制出胶量，防止爬胶；上芯后选用排风量≤20L/min、内部温度均匀的烘箱，采用先低温烘烤后高温烘烤的分段烘烤防分层工艺，在150℃～175℃的温度下烘烤3小时；
d.压焊
采用金丝键合低弧度控制技术进行压焊，通过平弧、反打与正打相结合的方式，以及尖锐拐角和平拐角的高级线弧形状，控制键合线弧高≤100μm；
e. 塑封及后固化
采用超薄型防翘曲和减小、消除离层的塑封工艺，控制模流和注塑速度，进行塑封；保证冲丝率＜5%，防胶体未填充、防芯片顶出破裂和焊线外漏，减少反包或回包；注塑后的固化时间比正常固化时间增加10秒～30秒；
后固化时采用防翘曲夹具夹持塑封后的IC框架料条，在175℃的温度下老化5小时，烘箱温度降至70℃以下后置于室温条件完全冷却；
f. 切除引线框架上的中筋连杆，切筋模具的刀具与塑封体之间的间隙大于0.05mm；
g. 打印工艺与同引脚SOP相同；
h. 对塑封体及外露电镀引线进行无铅镀锡，使连接脚表面镀覆一层焊锡；但是，镍钯金电镀框架不用电镀；
i. 采用冲切分离式入管方法冲切分离，在满足产品质量要求前提下控制冲切刀片到塑封体的距离为0.10mm，模具使塑封体上下固定压实，避免悬空，生产中及时清理模具内残胶碎片，防止残留异物造成产品偏移，以及多余物挤压导致塑封体产生破裂的隐患；
冲切分离入管后的产品经外观检验后,按客户要求包装入库。
本封装件重点解决的问题是突破超薄型（VSOP）IC芯片封装的关键技术。具体为：
1）100μm以下芯片厚度批量减薄技术（包括：贴膜、揭膜、抛光技术等）；
2）薄Wafer划片技术（包括防裂双刀工艺等）；
3）装片技术（包括防裂、防爬胶技术等）；
4）低弧度压焊技术（包括防碰线、反向打线和方弧线）；
5）超薄塑封技术（防胶体未填充，防芯片顶出破裂和焊线外漏技术）；
6）超薄切筋成型技术（防胶体开裂、产品污染，产品入管技术）。
附图说明
图1是本发明封装件的结构示意图。
图2是图1的俯视图。
图3是图1的仰视图。
图4是本发明封装件采用的整条引线框架的结构示意图。
图5是图4所示引线框架中一组单元的结构示意图。
图6是图5所示一组单元中单个框架的内部结构示意图。
图7是图6所示单个框架中销胶孔的示意图。
图8是图6所示单个框架载体的背面示意图。
    图中：1.载体，2.粘接层，3.IC芯片，4.内引脚，5.键合线，6.塑封体，7.连接脚，8.凹坑，9.标识孔，10.顶针孔，11.凹槽，12.V型槽，13.锁定孔，14.连接桥。
具体实施方式
下面结合附图和具体实施方式对本发明进行详细说明。
本发明超薄型VSOP封装件较多用于集成电路卡，其外形尺寸一般为5.28mm×5.28mm×0.80mm。具体结构如图1、图2和图3所示，包括载体1，载体1上面通过粘接层2粘接有IC芯片3，IC芯片3通过键合线5与内引脚4相连接，内引脚4与连接脚7相连接，载体1背面设有多个凹坑8，该多个凹坑8呈矩阵式排列，载体1上有塑封体6；载体1、IC芯片3、键合线5、内引脚4以及连接脚7与内引脚4相连接的一端均封装于塑封体6内；连接脚7的另一端伸出塑封体6外，塑封体6的两侧各伸出四个连接脚7，连接脚7为镀锡引脚或镍钯金引脚，连接脚7伸出塑封体6的长度为1mm～1.5mm，相邻两个连接脚7之间的距离为1.27±0. 05mmBSC。根据客户需要，可在塑封体6正面设直径为0.50mm的标识孔9，塑封体6背面中间位置设直径为1.0mm的顶针孔10。所有连接脚7的底面平行，连接脚7底面与塑封体6底面之间的距离为0.10±0. 05mm。
本发明超薄型VSOP封装件中使用结构如图4所示的整条引线框架，该引线框架是一种高密度7排引线框架，采用多排矩阵式设计，共有224个载体，该引线框架的长度L为250.000±0.102mm、宽度B为79.500±0.051mm、厚度为0.127～0.15mm；该引线框架中相邻两列载体组成一个单元，相邻两个单元之间通过框架的连接桥14相连接，如图5所示。同一列载体中相邻两个载体1的框架引脚被横向工艺槽隔断，一个单元中同排相邻两个载体1的框架引脚通过中筋相连。内引脚4朝向载体1的一端为“T”字形，沿远离载体1的方向、内引脚4上依次设有锁定孔13和V形槽12，用以增强塑封体与框架结合力，防止切筋和成形时引脚松动而产生离层，提高产品可靠性，满足MSL1可靠性要求，其结构如图6所示；载体1朝向内引脚4的两个侧面分别设有3个半圆形的凹槽11，载体1另外两个侧面的中间部位分别设有一根连接条（Tie Bar），该两根连接条上均设有V形槽12；锁定孔13的深度h为0.0381mm～0.102mm，如图7；塑封时塑封料嵌入锁定孔13和V形槽12用以锁胶，既增加塑封料与框架的结合力，又可防止切筋、成型时拉脱引脚造成的焊开路、塑封体开裂等导致产品失效的现象。载体1的背面设计有多个凹坑8，该多个凹坑8呈矩阵排列，如图8所示，凹坑8能够增加塑封料与框架的结合力，满足产品的可靠性要求。本封装件实施的首先要解决的问题是专用引线框架设计，在现有封装通用设备（上芯、压焊、打印）设备工作区范围内最大化高密度框架设计，通过热电模拟仿真，最终选择框架尺寸为250.00mm×79.50 mm，7排矩阵式224个单元。
本发明封装件采用冲切型生产工艺制作，其工艺流程为：晶圆减薄→划片→上芯→压焊→塑封及后固化→切中筋→打印→成形分离→检验→包装→入库。
本发明还提供了一种上述超薄型VSOP封装件的生产方法，具体按下列步骤进行：
a.晶圆减薄
通过粗磨、精磨和抛光，得到最终厚度为150μm～170μm的晶圆；粗磨时，粗磨速度50～100μm/min，粗磨厚度范围从原始晶圆厚度+胶膜厚度到晶圆最终厚度+胶膜厚度+50μm；精磨时，精度速度8～10μm/min，精度厚度范围从晶圆最终厚度+胶膜厚度+50μm到晶圆最终厚度+胶膜厚度+10μm；抛光时先进行机械抛光，再进行化学抛光；抛光厚度从晶圆最终厚度+胶膜厚度+10μm到晶圆最终厚度+胶膜厚度， 
由于IC卡芯片较大、厚度薄，容易翘曲，所以减薄是工艺控制重点，晶圆减薄过程中采用防止芯片翘曲工艺。
b. 划片
采用DISC 3350划片机或双刀划片机对减薄后的晶圆进行划片，通过DOE优化（为衡量实验结果的好坏或处理效应的高低，在实验中具体测定的形状或观测的项目）设置防碎片、防裂纹的划片优化参数，划片进刀速度6～10mm/s，划片后及时清洗烘干；
c. 上芯
取背面粘贴有防溢料胶膜的多排矩阵式铜合金引线框架、多排矩阵式电镀银引线框架或多排矩阵式镍钯金引线框架，铜合金多排矩阵式引线框架采用冲压式多排铜合金电镀引线框架或矩阵型蚀刻铜合金电镀引线框架，选用粘度>9000CP、具有低应力和低吸水性的ABLESTIK公司生产的环保型粘片胶或胶膜片，在通用AD 829/898上芯机上进行上芯；根据芯片尺寸大小，采用DOE方法优化选用吸咀、多头顶针（防裂片）以及多头点胶头，通过划胶方式和控制点胶速度来控制出胶量，本发明生产工艺中采用划胶工艺，划胶速度为300mm/s，防止爬胶；上芯后选用排风量≤20L/min、内部温度均匀的烘箱，采用先低温烘烤后高温烘烤的分段烘烤防分层工艺，在150℃～175℃的温度下烘烤3小时；
d.压焊
由于IC卡产品厚度薄，压焊采用金丝键合低弧度控制技术，通过平弧、反打与正打相结合的方式，以及尖锐拐角和平拐角的高级线弧形状，控制键合线弧高≤100μm；
e. 塑封及后固化
用粘度>8500CP、吸水性<0.3%、应力a1≤1的环保型塑封料，如CEL9220系列环保型塑封料等，进行塑封；
塑封过程中，采用超薄型防翘曲和减小、消除离层的塑封工艺，采用本公司开发的多段注射模型软件（软著登字0276826号）控制模流和注塑速度，保证冲丝率＜5%，防胶体未填充、防芯片顶出破裂和焊线外漏，减少反包或回包；注塑后的固化时间比正常固化时间增加10秒～30秒，以减小IC框架料条的翘曲度；
后固化时采用防翘曲夹具，该防翘曲夹具的上压板和下底座都是平面，且上压板比IC框架料条大，上压板和下底座均采用镀铬厚钢板制成；将塑封后的IC框架料条夹持在该防翘曲夹具上，放入烘箱，在175℃的温度下老化5小时，IC框架料条逐渐变软，并在上压板重力作用下变平。当烘箱温度降至70℃以下，取出夹持有IC框架料条的防翘曲夹具，室温下完全冷却后，将IC框架料条从防翘曲夹具中取出，以防止温度急速下降造成的IC框架料条二次翘曲，IC塑封体的翘曲度满足打印、冲压和切割工艺要求，
f. 切筋
对引线框架上连接的中筋连杆进行切除，切筋模具的刀具与塑封体之间的间隙大于0.05mm，以保证塑封体不被冲切，防止胶体破裂；并且及时清理模具表面塑封残渣，减少胶体被垫伤；加工产品前清理模具表面，防止产品污染； 
g.夹具固定，并打印，打印工艺与同引脚SOP（Small  Outline  Package 小外形封装）相同；
h.在自动电镀线上对封装件及外露的铜合金电镀引线进行无铅镀锡，使连接脚表面镀覆一层焊锡；但是，镍钯金电镀框架不用电镀；
i.成形分离
冲切型生产工艺采用冲切分离方法，本方法冲压式铜合金电镀引线框架采用冲切分离式入管方法，为了避免冲切分离时冲切刀片伤及塑封体，在满足产品质量要求前提下将冲切刀片到塑封体的距离控制在0.10mm，模具使塑封体上下固定压实，避免悬空，在生产中及时清理模具内残胶碎片，防止残留异物造成产品偏移，以及多余物挤压导致塑封体产生破裂的隐患。优化模具入管结构，及时吹除管道，保证入管顺畅。
冲切分离入管后的产品经外观检验后,按客户要求包装入库。
本发明超薄型VSOP封装件载体背面有多排凹坑，以增强塑封料与引线框架的结合力；该IC封装件不但封装良率高，而且生产成本低。采用无铅电镀方法，生产工艺相对先进，对使用者身体和外界环境都无害。
实施例1
通过粗磨、精磨和抛光，得到最终厚度为150μm的晶圆；粗磨时，粗磨速度100μm/min，粗磨厚度范围从原始晶圆厚度+胶膜厚度到200μm +胶膜厚度；精磨时，精度速度9μm/min，精度厚度范围从200μm +胶膜厚度到160μm +胶膜厚度；抛光时先进行机械抛光，再进行化学抛光；抛光厚度从160μm +胶膜厚度到150μm +胶膜厚度，晶圆减薄过程中采用防止芯片翘曲工艺。采用DISC 3350划片机对减薄后的晶圆进行划片，通过DOE优化设置防碎片、防裂纹的划片优化参数，划片进刀速度6mm/s，划片后及时清洗烘干；取背面粘贴有防溢料胶膜的冲压式多排铜合金电镀引线框架，选用粘度>9000CP、具有低应力和低吸水性的ABLESTIK公司生产的环保型粘片胶，在通用AD 829/898上芯机上进行上芯；根据芯片尺寸大小，采用DOE方法优化选用吸咀、多头顶针（防裂片）以及多头点胶头，采用划胶工艺、划胶速度为300mm/s来控制出胶量，防止爬胶；上芯后选用排风量≤20L/min、内部温度均匀的烘箱，采用先低温烘烤后高温烘烤的分段烘烤防分层工艺，在150℃的温度下烘烤3小时；采用金丝键合低弧度控制技术，通过平弧、反打与正打相结合的方式，以及尖锐拐角和平拐角的高级线弧形状，控制键合线弧高≤100μm；用粘度>8500CP、吸水性<0.3%、应力a1≤1的环保型塑封料，进行塑封；塑封过程中，采用超薄型防翘曲和减小、消除离层的塑封工艺，采用多段注射模型软件（软著登字0276826号）控制模流和注塑速度，保证冲丝率＜5%，防胶体未填充、防芯片顶出破裂和焊线外漏，减少反包或回包；注塑后的固化时间比正常固化时间增加10秒，以减小IC框架料条的翘曲度；后固化时用防翘曲夹具夹持塑封后的IC框架料条，在175℃的温度下老化5小时，IC框架料条逐渐变软，并在上压板重力作用下变平。烘箱温度降至70℃以下，取出防翘曲夹具，室温下完全冷却后，从防翘曲夹具中取出IC框架料条，以防止温度急速下降造成的IC框架料条二次翘曲，IC塑封体的翘曲度满足打印、冲压和切割工艺要求；切除引线框架上连接的中筋连杆，切筋模具的刀具与塑封体之间的间隙大于0.05mm，以保证塑封体不被冲切，防止胶体破裂；并且及时清理模具表面塑封残渣，减少胶体被垫伤；加工产品前清理模具表面，防止产品污染；打印工艺与同引脚SOP（Small  Outline  Package 小外形封装）相同；在自动电镀线上对封装件及外露的铜合金电镀引线进行无铅镀锡，使连接脚表面镀覆一层焊锡；采用冲切分离式入管方法，冲切刀片到塑封体的距离控制在0.10mm，模具使塑封体上下固定压实，避免悬空，生产中及时清理模具内残胶碎片，防止残留异物造成产品偏移，以及多余物挤压导致塑封体产生破裂的隐患。优化模具入管结构，及时吹除管道，保证入管顺畅。冲切分离入管后的产品经外观检验后,按客户要求包装入库。
实施例1制得的封装件与同引脚其他封装形式产品技术规格比较，如表1所示。
表1  本发明封装件与同引脚其他封装形式产品相关技术规格比较
品种 本发明封装件 MSOP008L TSSOP008L SOP008L DIP008L
胶体厚度(mm) 0.80 0.85 1.0 1.4 3.3
胶体尺寸（长×宽）(mm) 5.28×5.28 3.0×3.0 3.0×4.4 4.9×3.9 9.25×6.35
管脚间距(mm) 1.27 0.65 0.65 1.27 2.54
框架厚度（mm） 0.127 0.152 0.152 0.203 0.254
本封装件代表产品外形尺寸：（单位：mm）
塑封体长度：5.28±0.10；      塑封体宽度：5.28±0.10；
塑封体厚度：0.80±0.05；      站立高度：0.10±0.05；
   引脚宽度：0.435±0.045；      引脚厚度：0.145±0.055；     
引脚节距：1.27BSC；         引脚长度：0.65±0.15；       
引线框架厚度：0.127。
从表1可以看出本发明封装件胶体最薄，体积偏大，说明了超薄型（VSOP）IC芯片封装的封装难度系数很大。
实施例2
通过粗磨、精磨和抛光，得到最终厚度为170μm的晶圆；粗磨时，粗磨速度75μm/min，粗磨厚度范围从原始晶圆厚度+胶膜厚度到220μm +胶膜厚度；精磨时，精度速度10μm/min，精度厚度范围从220μm +胶膜厚度到180μm +胶膜厚度；抛光时先进行机械抛光，再进行化学抛光；抛光厚度从180μm +胶膜厚度到170μm +胶膜厚度，晶圆减薄过程中采用防止芯片翘曲工艺。采用DISC 3350划片机对减薄后的晶圆进行划片，通过DOE优化设置防碎片、防裂纹的划片优化参数，划片进刀速度10mm/s，划片后及时清洗烘干；取背面粘贴有防溢料胶膜的冲压式多排镍钯金电镀引线框架，选用粘度>9000CP、具有低应力和低吸水性的ABLESTIK公司生产的环保型粘片胶，在通用AD 829/898上芯机上进行上芯；根据芯片尺寸大小，采用DOE方法优化选用吸咀、多头顶针（防裂片）以及多头点胶头，采用划胶工艺、划胶速度300mm/s来控制出胶量，防止爬胶；上芯后选用排风量≤20L/min、内部温度均匀的烘箱，采用先低温烘烤后高温烘烤的分段烘烤防分层工艺，在175℃的温度下烘烤3小时；采用金丝键合低弧度控制技术，通过平弧、反打与正打相结合的方式，以及尖锐拐角和平拐角的高级线弧形状，控制键合线弧高≤100μm；用粘度>8500CP、吸水性<0.3%、应力a1≤1的环保型塑封料，进行塑封；塑封过程中，采用超薄型防翘曲和减小、消除离层的塑封工艺，采用多段注射模型软件（软著登字0276826号）控制模流和注塑速度，保证冲丝率＜5%，防胶体未填充、防芯片顶出破裂和焊线外漏，减少反包或回包；注塑后的固化时间比正常固化时间增加30秒，以减小IC框架料条的翘曲度；后固化时用防翘曲夹具夹持塑封后的IC框架料条，在175℃的温度下老化5小时，IC框架料条逐渐变软，并在上压板重力作用下变平。烘箱温度降至70℃以下，取出防翘曲夹具，室温下完全冷却后，从防翘曲夹具中取出IC框架料条，以防止温度急速下降造成的IC框架料条二次翘曲，IC塑封体的翘曲度满足打印、冲压和切割工艺要求；切除引线框架上连接的中筋连杆，切筋模具的刀具与塑封体之间的间隙大于0.05mm，以保证塑封体不被冲切，防止胶体破裂；并且及时清理模具表面塑封残渣，减少胶体被垫伤；加工产品前清理模具表面，防止产品污染；打印工艺与同引脚SOP（Small  Outline  Package 小外形封装）相同；在自动电镀线上对封装件及外露的铜合金电镀引线进行无铅镀锡，使连接脚表面镀覆一层焊锡；采用冲切分离式入管方法，冲切刀片到塑封体的距离控制在0.10mm，模具使塑封体上下固定压实，避免悬空，生产中及时清理模具内残胶碎片，防止残留异物造成产品偏移，以及多余物挤压导致塑封体产生破裂的隐患。优化模具入管结构，及时吹除管道，保证入管顺畅。冲切分离入管后的产品经外观检验后,按客户要求包装入库。
实施例3
通过粗磨、精磨和抛光，得到最终厚度为160μm的晶圆；粗磨时，粗磨速度50μm/min，粗磨厚度范围从原始晶圆厚度+胶膜厚度到210μm +胶膜厚度；精磨时，精度速度8μm/min，精度厚度范围从210μm +胶膜厚度到170μm +胶膜厚度；抛光时先进行机械抛光，再进行化学抛光；抛光厚度从170μm +胶膜厚度到160μm +胶膜厚度，晶圆减薄过程中采用防止芯片翘曲工艺。采用DISC 3350划片机对减薄后的晶圆进行划片，通过DOE优化设置防碎片、防裂纹的划片优化参数，划片进刀速度8mm/s，划片后及时清洗烘干；取背面粘贴有防溢料胶膜的冲压式多排电镀银引线框架，选用粘度>9000CP、具有低应力和低吸水性的ABLESTIK公司生产的环保型粘片胶，在通用AD 829/898上芯机上进行上芯；根据芯片尺寸大小，采用DOE方法优化选用吸咀、多头顶针（防裂片）以及多头点胶头，采用划胶工艺、划胶速度300mm/s来控制出胶量，防止爬胶；上芯后选用排风量≤20L/min、内部温度均匀的烘箱，采用先低温烘烤后高温烘烤的分段烘烤防分层工艺，在163℃的温度下烘烤3小时；采用金丝键合低弧度控制技术，通过平弧、反打与正打相结合的方式，以及尖锐拐角和平拐角的高级线弧形状，控制键合线弧高≤100μm；用粘度>8500CP、吸水性<0.3%、应力a1≤1的环保型塑封料，进行塑封；塑封过程中，采用超薄型防翘曲和减小、消除离层的塑封工艺，采用多段注射模型软件（软著登字0276826号）控制模流和注塑速度，保证冲丝率＜5%，防胶体未填充、防芯片顶出破裂和焊线外漏，减少反包或回包；注塑后的固化时间比正常固化时间增加20秒，以减小IC框架料条的翘曲度；后固化时用防翘曲夹具夹持塑封后的IC框架料条，在175℃的温度下老化5小时，IC框架料条逐渐变软，并在上压板重力作用下变平。烘箱温度降至70℃以下，取出防翘曲夹具，室温下完全冷却后，从防翘曲夹具中取出IC框架料条，以防止温度急速下降造成的IC框架料条二次翘曲，IC塑封体的翘曲度满足打印、冲压和切割工艺要求；切除引线框架上连接的中筋连杆，切筋模具的刀具与塑封体之间的间隙大于0.05mm，以保证塑封体不被冲切，防止胶体破裂；并且及时清理模具表面塑封残渣，减少胶体被垫伤；加工产品前清理模具表面，防止产品污染；打印工艺与同引脚SOP（Small  Outline  Package 小外形封装）相同；在自动电镀线上对封装件及外露的铜合金电镀引线进行无铅镀锡，使连接脚表面镀覆一层焊锡；采用冲切分离式入管方法，冲切刀片到塑封体的距离控制在0.10mm，模具使塑封体上下固定压实，避免悬空，生产中及时清理模具内残胶碎片，防止残留异物造成产品偏移，以及多余物挤压导致塑封体产生破裂的隐患。优化模具入管结构，及时吹除管道，保证入管顺畅。冲切分离入管后的产品经外观检验后,按客户要求包装入库。
虽然结合优选实施例已经示出并描述了本发明，本领域技术人员可以理解，在不违背所附权利要求限定的本发明的精神和范围的前提下可以进行修改和变换。 

Claims (10)

1. 一种超薄型VSOP封装件，包括载体（1），载体（1）上粘接有IC芯片（3），IC芯片（3）通过键合线（5）与内引脚（4）相连接，内引脚（4）与连接脚（7）相连接，载体（1）、IC芯片（3）、键合线（5）、内引脚（4）以及连接脚（7）与内引脚（4）相连接的一端均封装于塑封体（6），其特征在于，所述载体（1）朝向内引脚（4）的两个侧面各有3个半圆形的凹槽（11），载体（1）背面设有呈矩阵式排列的多个凹坑（8），用以增强塑封体与载体背面和侧面的结合力；塑封体（6）两侧各伸出四个连接脚（7），连接脚（7）伸出塑封体（6）的长度为1mm～1.5mm，相邻两个连接脚（7）之间的距离为1.27±0. 05mmBSC。
2. 如权利要求1所述的超薄型VSOP封装件，其特征在于，所有内引脚（4）朝向载体（1）的一端为“T”字型，沿远离载体（1）的方向、内引脚（4）上依次设有锁定孔（13）和V形槽（12），用以增强塑封体与框架结合力，防止切筋和成形时引脚松动而产生离层，提高产品可靠性，满足MSL1可靠性要求。
3. 如权利要求1所述的超薄型VSOP封装件，其特征在于，所有连接脚（7）的底面平行，连接脚（7）的底面与塑封体（6）底面之间的距离为0.10±0. 05mm。
4. 如权利要求1或2所述的超薄型VSOP封装件，其特征在于，所述连接脚（7）为镀锡引脚或镍钯金引脚。
5. 如权利要求1所述的超薄型VSOP封装件，其特征在于，该封装件的外形尺寸为5.28mm×5.28mm×0.80mm。
6.一种权利要求1所述超薄型VSOP封装件的生产方法，其特征在于，该生产方法具体按以下步骤进行：
a.晶圆减薄
通过粗磨、精磨和抛光，得到最终厚度为150μm～170μm的晶圆；晶圆减薄过程中采用防止芯片翘曲工艺。
b. 划片
对减薄后的晶圆划片，划片进刀速度6～10mm/s，划片后清洗烘干；
c. 上芯
取背面粘贴有防溢料胶膜的多排矩阵式引线框架，上芯；根据芯片尺寸大小，采用DOE方法优化选用吸咀、多头顶针以及多头点胶头，采用划胶工艺、划胶速度300mm/s控制出胶量，防止爬胶；上芯后选用排风量≤20L/min、内部温度均匀的烘箱，采用先低温烘烤后高温烘烤的分段烘烤防分层工艺，在150℃～175℃的温度下烘烤3小时；
d.压焊
采用金丝键合低弧度控制技术进行压焊，通过平弧、反打与正打相结合的方式，以及尖锐拐角和平拐角的高级线弧形状，控制键合线弧高≤100μm；
e. 塑封及后固化
采用超薄型防翘曲和减小、消除离层的塑封工艺，控制模流和注塑速度，进行塑封；保证冲丝率＜5%，防胶体未填充、防芯片顶出破裂和焊线外漏，减少反包或回包；注塑后的固化时间比正常固化时间增加10秒～30秒；
后固化时采用防翘曲夹具夹持塑封后的IC框架料条，在175℃的温度下老化5小时，烘箱温度降至70℃以下后置于室温条件完全冷却；
f. 切除引线框架上的中筋连杆，切筋模具的刀具与塑封体之间的间隙大于0.05mm；
g. 打印工艺与同引脚SOP相同；
h. 对塑封体及外露电镀引线进行无铅镀锡，使连接脚表面镀覆一层焊锡；但是，镍钯金电镀框架不用电镀；
i. 采用冲切分离式入管方法冲切分离，在满足产品质量要求前提下控制冲切刀片到塑封体的距离为0.10mm，模具使塑封体上下固定压实，避免悬空，生产中及时清理模具内残胶碎片，防止残留异物造成产品偏移，以及多余物挤压导致塑封体产生破裂的隐患；
冲切分离入管后的产品经外观检验后,按客户要求包装入库。
7. 如权利要求6所述的生产方法，其特征在于，晶圆减薄过程中：粗磨时，粗磨速度50～100μm/min，粗磨厚度范围从原始晶圆厚度+胶膜厚度到晶圆最终厚度+胶膜厚度+50μm；精磨时，精度速度8～10μm/min，精度厚度范围从晶圆最终厚度+胶膜厚度+50μm到晶圆最终厚度+胶膜厚度+10μm；抛光时先进行机械抛光，再进行化学抛光；抛光厚度从晶圆最终厚度+胶膜厚度+10μm到晶圆最终厚度+胶膜厚度。
8. 如权利要求6所述的生产方法，其特征在于，所述步骤c中所用的多排矩阵式引线框架为铜合金引线框架、多排矩阵式电镀银引线框架或多排矩阵式镍钯金引线框架。
9. 如权利要求8所述的生产方法，其特征在于，所述铜合金多排矩阵式引线框架采用冲压式多排铜合金电镀引线框架或矩阵型蚀刻铜合金电镀引线框架。
10. 如权利要求6所述的生产方法，其特征在于，所述步骤e中使用粘度>8500CP、吸水性<0.3%、应力a1≤1的环保型塑封料。
CN201310176933.1A 2013-05-14 2013-05-14 一种超薄型vsop封装件及其生产方法 Active CN103337483B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201310176933.1A CN103337483B (zh) 2013-05-14 2013-05-14 一种超薄型vsop封装件及其生产方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201310176933.1A CN103337483B (zh) 2013-05-14 2013-05-14 一种超薄型vsop封装件及其生产方法

Publications (2)

Publication Number Publication Date
CN103337483A true CN103337483A (zh) 2013-10-02
CN103337483B CN103337483B (zh) 2016-07-06

Family

ID=49245620

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201310176933.1A Active CN103337483B (zh) 2013-05-14 2013-05-14 一种超薄型vsop封装件及其生产方法

Country Status (1)

Country Link
CN (1) CN103337483B (zh)

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105307426A (zh) * 2015-09-16 2016-02-03 深圳市景旺电子股份有限公司 一种避免多层软板无胶分层区鼓起的固化方法
CN108480853A (zh) * 2018-03-01 2018-09-04 浙江华越芯装电子股份有限公司 一种键合用高温保护膜的切割方法和使用方法
CN108790041A (zh) * 2018-07-18 2018-11-13 南通大学 一种全包封模具用自调节式喷嘴组件
CN109686717A (zh) * 2018-12-27 2019-04-26 天水华天科技股份有限公司 一种引线框架及其led驱动存储电路sot33-6l封装件和生产方法
CN110323198A (zh) * 2019-07-26 2019-10-11 广东气派科技有限公司 非接触式上下芯片封装结构及其封装方法
CN111312881A (zh) * 2020-02-27 2020-06-19 盐城东山精密制造有限公司 一种一体成型led器件及其制作方法
WO2020155965A1 (zh) * 2019-02-01 2020-08-06 青岛海信宽带多媒体技术有限公司 一种光模块
CN112287543A (zh) * 2020-10-28 2021-01-29 华天科技（西安）有限公司 一种氮化镓晶圆生产工艺参数设计方法

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112117200B (zh) * 2020-09-09 2022-03-29 纽威仕微电子（无锡）有限公司 一种直列直插厚膜集成电路封装工艺

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1322378A (zh) * 1999-09-28 2001-11-14 密克罗奇普技术公司 用于降低集成电路中芯片开裂的方法
US6329711B1 (en) * 1995-11-08 2001-12-11 Fujitsu Limited Semiconductor device and mounting structure
CN101908519A (zh) * 2009-06-02 2010-12-08 日月光半导体制造股份有限公司 导线架及具有导线架的封装构造
CN102522392A (zh) * 2011-12-31 2012-06-27 天水华天科技股份有限公司 一种具有接地环的e/LQFP平面封装件及其生产方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6329711B1 (en) * 1995-11-08 2001-12-11 Fujitsu Limited Semiconductor device and mounting structure
CN1322378A (zh) * 1999-09-28 2001-11-14 密克罗奇普技术公司 用于降低集成电路中芯片开裂的方法
CN101908519A (zh) * 2009-06-02 2010-12-08 日月光半导体制造股份有限公司 导线架及具有导线架的封装构造
CN102522392A (zh) * 2011-12-31 2012-06-27 天水华天科技股份有限公司 一种具有接地环的e/LQFP平面封装件及其生产方法

Cited By (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105307426A (zh) * 2015-09-16 2016-02-03 深圳市景旺电子股份有限公司 一种避免多层软板无胶分层区鼓起的固化方法
CN105307426B (zh) * 2015-09-16 2018-10-23 深圳市景旺电子股份有限公司 一种避免多层软板无胶分层区鼓起的固化方法
CN108480853A (zh) * 2018-03-01 2018-09-04 浙江华越芯装电子股份有限公司 一种键合用高温保护膜的切割方法和使用方法
CN108790041A (zh) * 2018-07-18 2018-11-13 南通大学 一种全包封模具用自调节式喷嘴组件
CN108790041B (zh) * 2018-07-18 2020-08-11 南通大学 一种全包封模具用自调节式喷嘴组件
CN109686717A (zh) * 2018-12-27 2019-04-26 天水华天科技股份有限公司 一种引线框架及其led驱动存储电路sot33-6l封装件和生产方法
WO2020155965A1 (zh) * 2019-02-01 2020-08-06 青岛海信宽带多媒体技术有限公司 一种光模块
CN110323198A (zh) * 2019-07-26 2019-10-11 广东气派科技有限公司 非接触式上下芯片封装结构及其封装方法
CN110323198B (zh) * 2019-07-26 2024-04-26 广东气派科技有限公司 非接触式上下芯片封装结构及其封装方法
CN111312881A (zh) * 2020-02-27 2020-06-19 盐城东山精密制造有限公司 一种一体成型led器件及其制作方法
CN112287543A (zh) * 2020-10-28 2021-01-29 华天科技（西安）有限公司 一种氮化镓晶圆生产工艺参数设计方法

Also Published As

Publication number Publication date
CN103337483B (zh) 2016-07-06

Similar Documents

Publication Publication Date Title
CN103337483A (zh) 一种超薄型vsop封装件及其生产方法
CN102074540B (zh) 矩阵式dip引线框架、该框架的ic封装件及其生产方法
CN101562160B (zh) 一种ic卡封装件及其生产方法
CN110690189B (zh) 一种大功率驱动电路的eHSOP5L引线框架及其封装件和生产方法
CN101697348A (zh) 一种小载体四面扁平无引脚封装件及其制备方法
CN109686717A (zh) 一种引线框架及其led驱动存储电路sot33-6l封装件和生产方法
CN106328639A (zh) 一种led的封装结构及其制备方法
CN104752386B (zh) 高可靠性sop封装引线框架及封装件生产方法
CN105161474A (zh) 扇出型封装结构及其生产工艺
CN205946358U (zh) 铜基板塞孔压合结构
CN204322188U (zh) 一种胶贴膜裁切刀模组结构
CN101996889A (zh) 超薄封装工艺
CN211467022U (zh) 一种金刚线切割用塑料板
CN102074542B (zh) 一种双扁平短引脚ic芯片封装件及其生产方法
CN202219629U (zh) 真空吸附粘贴保护膜治具
CN102543931B (zh) 一种中心布线双圈排列单ic芯片封装件的制备方法
CN208622715U (zh) 一种矩阵式多排sot33-4l引线框架及其芯片封装件
CN203774284U (zh) 一种用于半导体封装的划片
CN202153516U (zh) 一种双重增强的集成电路引线框架版
CN206501179U (zh) 一种模切分条同时成型的治具
CN201413828Y (zh) 太阳能电池芯板层压封装排版模具
CN207966970U (zh) 引线框架
CN204596785U (zh) 基于dip多基岛的引线框架
CN202239431U (zh) 铜带锻压成型模具
CN100433304C (zh) 适用于透明封装的基板条

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant