CN109686717A - 一种引线框架及其led驱动存储电路sot33-6l封装件和生产方法 - Google Patents

一种引线框架及其led驱动存储电路sot33-6l封装件和生产方法 Download PDF

Info

Publication number
CN109686717A
CN109686717A CN201811616033.3A CN201811616033A CN109686717A CN 109686717 A CN109686717 A CN 109686717A CN 201811616033 A CN201811616033 A CN 201811616033A CN 109686717 A CN109686717 A CN 109686717A
Authority
CN
China
Prior art keywords
pin
chip
dao
lead frame
island
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201811616033.3A
Other languages
English (en)
Inventor
蔺兴江
李六军
慕蔚
陈志祥
李琦
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Tianshui Huatian Technology Co Ltd
Original Assignee
Tianshui Huatian Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Tianshui Huatian Technology Co Ltd filed Critical Tianshui Huatian Technology Co Ltd
Priority to CN201811616033.3A priority Critical patent/CN109686717A/zh
Publication of CN109686717A publication Critical patent/CN109686717A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49575—Assemblies of semiconductor devices on lead frames
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4821—Flat leads, e.g. lead frames with or without insulating supports
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4821—Flat leads, e.g. lead frames with or without insulating supports
    • H01L21/4839—Assembly of a flat lead with an insulating support, e.g. for TAB
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49517—Additional leads
    • H01L23/4952—Additional leads the additional leads being a bump or a wire
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/18—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different subgroups of the same main group of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/0601—Structure
    • H01L2224/0603—Bonding areas having different sizes, e.g. different heights or widths
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/48137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/48145—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49171—Fan-out arrangements

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Lead Frames For Integrated Circuits (AREA)

Abstract

本发明公开了一种引线框架及其LED驱动电路SOT33‑6L封装件和生产方法，引线框架包括单基岛双连筋引线框架和双基岛双连筋引线框架，单基岛双连筋引线框架第二内引脚与基岛相连，且第二内引脚与基岛的连接处设有第一横向锁定孔，适用于高可靠性、高散热性封装件的封装；双基岛双连筋引线框架，其基岛包括一大一小2个基岛，2个基岛均与第一和第二内引脚相连，且2个基岛与第一和第二内引脚连接处均设有横向锁定孔，而一大一小2个基岛之间预留空隙，塑封时，塑封料嵌入该空隙后可起到耐压及绝缘的作用，适用于高压、高绝缘性封装件的封装。采用本发明引线框架形成的SOT33‑6L封装件引脚少，体积小，厚度小于1.2mm，能够顺应集成电路更轻、更薄、更小的发展方向。

Description

一种引线框架及其LED驱动存储电路SOT33-6L封装件和生产 方法
技术领域
本发明涉及集成电路封装技术领域，具体是一种引线框架及其LED驱动电路SOT33-6L封装件，本发明还包括该SOT33-6L封装件的生产方法。
背景技术
集成电路(Integrated circuit简称IC)是近30年来传入中国的一项新技术。它是把具有存储、运算等功能的芯片包封在一种塑料材料里，使其成为能存储、转载、传递、处理数据的基岛。为了适应封装技术，集成电路向更轻、更薄、更小的方向发展，具有失效率低，密度高、小形化、节省空间、成本较低、散热性好等优点，可缩短产品上市时间，降低投资风险。大功率小胶体封装技术在国外已有应用，其体型小、高散热性等特点，正好顺应了集成电路封装技术的发展趋势，此款IC封装件的成本比一般磁卡低，且容量大，体积小，重量轻，抗干扰能力强，便于携带，易于使用，保密性更好,使用寿命长。近10年，大功率小胶体封装技术在本行业的市场增速每年都维持在15～20%，由于其具有信息存储量大，安全保密性好、存储快捷等优点，己在电信、家电、商贸、交通、城市公共事业管理等众多领域得到广泛应用，并取得了初步的社会效益和经济效益。但是，目前国内满足高可靠性、高压、高绝缘性的LED驱动大功率电路封装多采用SOP或DIP封装形式，这种封装形式引脚多，体积大，材料消耗多，与国内外同类产品存在较大差距。
发明内容
本发明的目的是为了克服上述已有技术的缺陷，提供一种可明显减少引脚数目、缩小封装件体积的用于LED驱动电路封装的引线框架。
本发明的另一目的是，提供一种利用上述引线框架形成的LED驱动电路SOT33-6L封装件。
本发明还有一个目的，即为提供上述LED驱动电路SOT33-6L封装件的生产方法。
本发明的目的是通过以下技术方案实现的：一种引线框架，用于将芯片与外引脚进行电性连接，该引线框架厚度为0.15mm～0.19mm，包括若干呈阵列式排布的引线框架单元，其中，横向每两个引线框架单元为一组，每组引线框架单元之间设有流道应力释放槽；该引线框架单元包括基岛，基岛中部为芯片安装区，基岛下端设有4个独立于基岛且等距离、等宽的T字型内引脚，基岛上端一侧设有一宽度大于T字型内引脚的第一内引脚，另一侧设有一与基岛连接且宽度大于第一内引脚的第二内引脚；所述第二内引脚中部设有应力释放槽，第二内引脚与基岛的连接处设有第一横向锁定孔；所述基岛通过连接筋与引线框架单元边缘连接， 基岛下端的4个T字型内引脚间通过中筋连杆连接；
所述基岛数为1个 ，该基岛两端设有纵向锁定孔，所述第一内引脚为独立于基岛且宽度大于T字型内引脚的倒T字型内引脚；
或所述基岛包括一大一小2个基岛，第一内引脚为与小基岛连接、且连接处设有第二横向锁定孔的矩形内引脚。
进一步地，所述一大一小2个基岛之间设有间隙槽。
本发明提供的一种LED驱动存储电路SOT33-6L封装件的生产方法，具体包括以下步骤：
a. 减薄
用减薄机将芯片晶圆减薄至最终厚度50～180μm，粗磨速度控制在≤35μm/min；精磨速度控制在≤10μm/min；
b. 划片
利用划片机进行划片，划片进刀速度控制在≤10mm/s，并及时清洗烘干；
c. 上芯
使用全自动上芯机，自动吸取一条上述引线框架，并在该引线框架背面粘贴防溢料胶膜；自动上料后，上芯机采用防分层分段烘烤工艺将芯片粘接在引线框架上；
d. 压焊
压焊采用金丝或铜线低弧度键合技术，采用平弧与正反打相结合，以形成尖锐拐角的高级线弧形状和平拐角的高级线弧形状，控制弧高≤150μm，将芯片与内引脚、基岛用焊线键合起来；
e. 塑封
选用环保型塑封料，从进浇口进塑封料，控制冲丝率＜8%，将引线框架、芯片及焊线包覆在塑封体内，固化时间比常规固化操作减少20S（常规固化时间为120S，现为100S），然后将封装件半成品在175℃烘箱老化5小时进行后固化；
f. 电镀
采用自动电镀线对封装件与4个T字型内引脚相连的外引脚上形成11.43±3.81μm的镀锡层；
g.打印
采用夹具式固定、双激光头、连续送料定位打印方式，在塑封体表面进行商标打印；
h.切筋、成形分离
采用专用的切筋系统和模具，切除中筋连杆，并采用冲切式分离方法，对各封装件进行冲切分离，形成包含一个引线框架单元的封装件成品。
本发明采用上述生产方法生产的LED驱动存储电路SOT33-6L封装件，厚度小于1.2mm，其包括芯片和一引线框架单元，所述芯片设于基岛中部的芯片安装区，芯片通过焊线与基岛和内引脚相连；所述引线框架单元、芯片及焊线外部包覆塑封体，外引脚暴露于塑封体之外，其中，与4个T字型内引脚相连的外引脚上设有镀锡层，用于SMT焊接，与第二内引脚相连的外引脚由应力释放槽分隔为宽度相同的两个外引脚。
进一步地，所述塑封体上设有顶杆孔。
进一步地，所述设有镀锡层的4个外引脚凸出塑封体纵向方向0.5-1.0mm。
相比于现有技术，本发明具有以下有益效果：
1、本发明提供了适用于LED驱动存储电路封装的单基岛双连筋引线框架和双基岛双连筋引线框架，且引线框架材料厚度0.15mm～0.19mm，比普通覆铜PCB板薄0.023mm～0.06mm，生产效率比覆铜PCB板高，封装良率高。
2、采用本发明引线框架形成的SOT33-6L封装件引脚少，体积小，封装件厚度小于1.2mm，能够顺应集成电路更轻、更薄、更小的发展方向。
3、本发明封装件的生产均采用环保材料，且冲切型的生产工艺采用低成本IC封装件用铜合金电镀引线框架，有利于环境保护和作业人员身心健康。
4、本发明提供的单基岛双连筋引线框架，其第二内引脚与基岛相连，具有很好的辅助散热作用，而第二内引脚与基岛的连接处设有第一横向锁定孔，可以提高封装可靠性，因此，该单基岛双连筋引线框架适用于高可靠性、高散热性封装件的封装。
5、本发明提供的双基岛双连筋引线框架，其基岛包括一大一小2个基岛，2个基岛均与第一和第二内引脚相连，具有很好的辅助散热作用，且2个基岛与第一和第二内引脚连接处均设有横向锁定孔，可以提供封装可靠性；而一大一小2个基岛之间预留空隙，在塑封时，塑封料嵌入该空隙后可起到耐压及绝缘的作用。因此，该双基岛双连筋引线框架适用于高压、高绝缘性封装件的封装。
6、本发明顶杆孔的设置，既可以进行第一内引脚的识别，又可以在模具脱模时进行辅助脱模。
7、本发明应力释放槽的设计，既可释放塑封时的应力，防止引线框架翘曲，又可以在塑封成型时，释放外引脚弯曲后产生的应力，有利于提供封装良率。
8、本发明设有镀锡层的4个外引脚凸出塑封体纵向方向0.5-1.0mm，能有效保证产品外引脚成型的长度，保证产品后续SMT过程的有效焊接长度。
附图说明
图1为本发明实施例1单基岛引线框架的局部结构示意图；
图2为本发明实施例2双基岛引线框架的局部结构示意图；
图3为本发明实施例3中的单基岛封装焊线示意图；
图4为本发明实施例4中的单基岛堆叠封装焊线示意图；
图5为本发明实施例5中的双基岛高压封装焊线示意图；
图6为本发明实施例3和实施例4中上芯步骤的烘烤温度曲线；
图7为本发明实施例5中上芯步骤的堆叠烘烤温度曲线。
图8为本发明封装结构示意图；
图9为图8的右视图；
附图标记：1、引线框架单元；2、流道应力释放槽；3、基岛；4、T字型内引脚；5、第一内引脚；6、第二内引脚；7、应力释放槽；8、第一横向锁定孔；9、连接筋；10、中筋连杆；11、纵向锁定孔；12、第二横向锁定孔；13、间隙槽；14、进浇口；15、顶杆孔；16、第一芯片；17、第二芯片；18、第三芯片；19、第四芯片；20、第五芯片；21、第一键合线；22、第二键合线；23、第三键合线；24、第四键合线；25、第五键合线；26、第六键合线；27、第七键合线；28、第八键合线；29、第九键合线；30、第十键合线；31、塑封体；32、外引脚。
具体实施方式
下面结合附图通过具体的实施例对本发明的引线框架及其LED驱动存储电路SOT33-6L封装件和生产方法进行详细描述。
实施例1
如图1所示，本实施例1提供的一种引线框架，用于将芯片与外引脚32进行电性连接，该引线框架包括若干呈阵列式排布的引线框架单元1。横向每两个引线框架单元1为一组，每组引线框架单元1之间设有流道应力释放槽2；该引线框架单元1包括基岛3，基岛3中部为芯片安装区，基岛3下端设有4个独立于基岛3且等距离、等宽的T字型内引脚4，基岛3上端一侧设有一宽度大于T字型内引脚4的第一内引脚5，另一侧设有一与基岛3连接且宽度大于第一内引脚5的第二内引脚6。第二内引脚6中部设有应力释放槽7，第二内引脚6与基岛的连接处设有第一横向锁定孔8。基岛3通过连接筋9与引线框架单元1边缘连接， 基岛3下端的4个T字型内引脚4间通过中筋连杆10连接。
该引线框架中基岛3数为1个 ，该基岛3两端设有纵向锁定孔11，第一内引脚5为独立于基岛3且宽度大于T字型内引脚4的倒T字型内引脚。
实施例2
如图2所示，本实施例2提供的一种引线框架，与实施例1中引线框架的区别在于：基岛3包括一大一小2个基岛，第一内引脚5为与小基岛连接、且连接处设有第二横向锁定孔12的矩形内引脚。一大一小2个基岛之间设有间隙槽13。其他结构同实施例1。
实施例3
如图3所示，本实施例3提供一种LED驱动存储电路SOT33-6L单基岛封装件的生产方法，具体包括以下步骤：
1、减薄
减薄设备使用VG502MKⅡ8B全自动减薄机（德国），所用第一芯片16使用高可靠性LED驱动电路芯片。将第一芯片16所在晶圆减薄至180μm，其中，粗磨厚度范围是从原始晶圆片厚度550～800μm +胶膜厚度120μm开始，以35μm/ min的速度，粗磨至最终厚度180μm +胶膜厚度120μm + 50μm结束；精磨厚度范围是从最终厚度180μm +胶膜厚度120μm +50μm开始，以10μm/ min的速度，精磨至晶圆的最终厚度180μm +胶膜厚度120μm结束，整个减薄过程采用芯片防翘曲工艺。
2、划片
采用DiSC XDFD6361、DFD6340、DFD6560或双刀划片机，划片进刀速度10mm/s，根据不同芯片及其晶圆的划道宽度，划片刀选用SD3500-N1-50DD、SD3500-N1-50 CC、104F-27HCCC，并及时清洗烘干。
3、上芯
使用AD 829/898全自动上芯机，自动吸取一条实施例1中的引线框架，在引线框架正面基岛3中部的芯片安装区粘贴第一芯片16，并在引线框架背面粘贴防溢料胶膜。粘贴胶均为粘度>9000CP、低应力、低吸水性的ABLESTIK环保型导电胶或绝缘胶S305。由于第一芯片16厚度较薄，尺寸与基岛3接近，上芯时存在第一芯片16侧面粘片胶攀爬、溢出、BLT、空洞、桥接等问题，针对此问题，选用2×2mm芯片吸取胶头确保粘片胶的点胶质量，上芯后选用排风量好、内部温度均匀的烘箱，采用防分层分段烘烤工艺（0-80 ℃、35min；80-175 ℃、60min；175-70 ℃、30min）将第一芯片16牢固粘接在所述引线框架上，烘烤曲线参见图6。
4、压焊
焊点生成采用集成电路焊点生成软件V1.0（2012SR0533356），且由于本封装件产品较薄，压焊过程选用适合焊点要求的劈刀，并采用金丝键合低弧度键合技术。采用平弧、反打与正打相结合，以形成尖锐拐角的高级线弧形状和平拐角的高级线弧形状，从第一芯片16向4个T字型内引脚4和第一内引脚5焊线形成第一键合线21，接着从第一芯片16向基岛3焊线形成第二键合线22，控制弧高为150μm。
5、塑封
选择粘度>8500CP、低应力、低吸水性（吸水性<0.3%）的CEL-1702HF9TS-G1系列高可靠性环保型塑封料，使用全自动包封模具，并应用分层分析软件V1.4（2011SR17091）、多段注塑模型软件V1.0（2011SR0131 152）和空洞百分之百比例测量软件（2011SR012173）。从进浇口14（图1）进塑封料，将引线框架、第一芯片16及第一键合线21和第二键合线22包覆，形成塑封体31（图9）。进塑封料过程中控制冲丝率＜8%，减少反包或回包，固化时间为100S，比常规固化时间减少20S，达到了减小翘曲度的目的。
后固化时，由于夹具上压板和下底座都是平面，且IC夹具上压板比塑封后的引线框架半成品大，因此，夹具材料采用经镀铬的厚钢板。塑封后的引线框架半成品在夹具的夹持作用下置于175℃烘箱中老化5小时后，逐渐变软，在IC夹具上压板重力下变平，待引线框架半成品温度降至70℃以下后从烘箱取出，并在夹具上压板重力下完全冷却，使塑封体20的翘曲度可以满足打印、冲压和切割工艺要求，防止温度急速下降的二次翘曲。
6、电镀
采用自动电镀线对封装件与4个T字型内引脚4相连的外引脚32（图8）上形成11.43±3.81μm的镀锡层。
7、打印
采用全自动打印机对封装件表面进行打标，打印过程采用夹具式固定、双激光头、连续送料定位打印方式，在电镀后的塑封体31（图9）表面打印上商标。
8、切筋、冲切分离
采用全自动切筋系统和切筋模具，对引线框架半成品上连接的中筋连杆10（图1）进行切除。切除过程采用冲切分离式入盘或入管方法，为了避免冲切分离时冲切刀片伤及塑封体31，在满足产品质量要求前提下，将冲切刀片至塑封体31的距离控制在0.15mm，切筋模具将塑封体31上下固定压实，避免悬空，在生产中及时清理模具内残胶碎片，防止残留异物造成产品偏移，或由于多余物挤压导致塑封体31产生破裂。最终得到包含一个引线框架单元1的封装件成品。
上述封装件成品厚度为1.10mm，如图3所示，其包括第一芯片16和一引线框架单元1，第一芯片16设于基岛3中部的芯片安装区，第一芯片16分别通过第一键合线21和第二键合线22与各内引脚和基岛3连接。引线框架单元1、第一芯片16、第一键合线21和第二键合线22外部包覆塑封体31，外引脚32暴露于塑封体31之外，塑封体31上设有顶杆孔15。其中，与4个T字型内引脚4相连的外引脚32上设有镀锡层，用于SMT焊接，与第二内引脚6相连的外引脚32由应力释放槽7分隔为宽度相同的两个外引脚，且设有镀锡层的4个外引脚32凸出塑封体31纵向方向0.5mm（图8-9）。
上述冲切分离后的封装件成品经外观检验、测试后，按客户要求包装入库。
实施例4
如图4所示，本实施例4提供一种LED驱动存储电路SOT33-6L单基岛堆叠封装件的生产方法，具体包括以下步骤：
1、减薄
减薄设备使用VG502MKⅡ8B全自动减薄机（德国），所用第二芯片17和第三芯片18使用高可靠性LED驱动电路芯片。将第二芯片17所在晶圆减薄至150μm，其中，粗磨厚度范围是从原始晶圆片厚度550～800μm +胶膜厚度120μm开始，以35μm/ min的速度，粗磨至最终厚度120μm +胶膜厚度120μm + 50μm结束；精磨厚度范围是从最终厚度150μm +胶膜厚度120μm+50μm开始，以10μm/ min的速度，精磨至晶圆的最终厚度180μm +胶膜厚度120μm结束。将第三芯片18所在晶圆减薄至50μm，其中，粗磨厚度范围是从原始晶圆片厚度550～800μm +胶膜厚度120μm开始，以30μm/ min的速度，粗磨至最终厚度50μm +胶膜厚度120μm + 30μm结束；精磨厚度范围是从最终厚度50μm +胶膜厚度120μm +30μm开始，以10μm/ min的速度，精磨至晶圆的最终厚度50μm +胶膜厚度120μm结束，整个减薄过程采用芯片防翘曲工艺，并在第三芯片18背面粘贴DAF膜。
2、划片
采用双头划片机，双刀划片，划片进刀速度9mm/s。根据不同产品及划道宽度，划片刀选用SD3500-N1-50DD、SD3500-N1-50 CC、104F-27HCCC，并及时清洗烘干。第一刀先划厚度设置的30%并起槽，第二刀划厚度设置的70%，以此方法防止裂片及背崩。
3、上芯
使用AD 829/898全自动上芯机，自动吸取一条实施例1中的引线框架，在引线框架正面基岛3中部的芯片安装区粘贴第二芯片17，并在引线框架背面粘贴防溢料胶膜。粘贴胶均为粘度>9000CP、低应力、低吸水性的ABLESTIK环保型导电胶或绝缘胶S305。由于第二芯片17厚度较薄，尺寸与基岛3接近，上芯时存在第二芯片17侧面粘片胶攀爬、溢出、BLT、空洞、桥接等问题，针对此问题，选用2×2mm芯片吸取胶头确保粘片胶的点胶质量。第三芯片18较薄较小，且划片前背面已粘贴DAF膜，因此采用DAF膜堆叠上芯工艺，两层芯片上芯结束后，选用排风量好、内部温度均匀的烘箱，采用防分层分段烘烤工艺（0-50℃、35min；50-150℃、60min；150-90℃、30min）进行一次烘烤，将第二芯片17和第三芯片18牢固粘接在所述引线框架上，烘烤曲线参见图6。
4、压焊
焊点生成采用集成电路焊点生成软件V1.0（2012SR0533356），且由于本封装件产品较薄，压焊过程选用适合焊点要求的劈刀，并采用金丝键合低弧度键合技术。采用平弧、反打与正打相结合，以形成尖锐拐角的高级线弧形状和平拐角的高级线弧形状。首先，从第三芯片18向第二芯片17焊线形成第三键合线23，弧高控制在100μm以内，接着，从第二芯片17向其中两个T字型内引脚4和第一内引脚5焊线形成第四键合线24，其次从第三芯片18向剩余两个T字型内引脚4焊线形成第五键合线25，最后，从第三芯片32向基岛3焊线形成第六键合线26，第三键合线23、第五键合线25和第六键合线26弧高控制在120μm以内。
5、塑封
选择粘度>8500CP、低应力、低吸水性（吸水性<0.3%）的CEL-1702HF9TS-G1系列高可靠性环保型塑封料，使用全自动包封模具，并应用分层分析软件V1.4（2011SR17091）、多段注塑模型软件V1.0（2011SR0131 152）和空洞百分之百比例测量软件（2011SR012173）。从进浇口14进塑封料，将引线框架、第二芯片17、第三芯片18及第三键合线23、第四键合线24、第五键合线25和第六键合线26包覆，形成塑封体31。进塑封料过程中控制冲丝率＜8%，减少反包或回包，固化时间为100S，比常规固化时间减少20S，达到了减小翘曲度的目的。
后固化时，由于夹具上压板和下底座都是平面，且IC夹具上压板比塑封后的引线框架半成品大，因此，夹具材料采用经镀铬的厚钢板。塑封后的引线框架半成品在夹具的夹持作用下置于175℃烘箱中老化5小时后，逐渐变软，在IC夹具上压板重力下变平，待引线框架半成品温度降至70℃以下后从烘箱取出，并在夹具上压板重力下完全冷却，使塑封体31的翘曲度可以满足打印、冲压和切割工艺要求，防止温度急速下降的二次翘曲。
6、电镀
采用自动电镀线对封装件与4个T字型内引脚4相连的外引脚32上形成11.43±3.81μm的镀锡层.
7、打印
采用全自动打印机对封装件表面进行打标，打印过程采用夹具式固定、双激光头、连续送料定位打印方式，在电镀后的塑封体31表面打印上商标。
8、切筋、冲切分离
采用全自动切筋系统和切筋模具，对引线框架半成品上连接的中筋连杆10进行切除。切除过程采用冲切分离式入盘或入管方法，为了避免冲切分离时冲切刀片伤及塑封体31，在满足产品质量要求前提下，将冲切刀片至塑封体31的距离控制在0.15mm，切筋模具将塑封体31上下固定压实，避免悬空，在生产中及时清理模具内残胶碎片，防止残留异物造成产品偏移，或由于多余物挤压导致塑封体31产生破裂。最终得到包含一个引线框架单元1的封装件成品。
上述封装件成品厚度为1.15mm，如图4所示，其包括第二芯片17、第三芯片18和一引线框架单元1，第二芯片17设于基岛3中部的芯片安装区，第三芯片18通过第三键合线23堆叠于第二芯片17表面，第二芯片17和第三芯片18分别通过第四键合线24和第五键合线25与内引脚连接，第三芯片32通过第六键合线26与基岛3连接。引线框架单元1、第二芯片17、第三芯片18、第三键合线23、第四键合线24、第五键合线25和第六键合线26外部包覆塑封体31，外引脚32暴露于塑封体31之外，塑封体31上设有顶杆孔15（图8-9）。其中，与4个T字型内引脚4相连的外引脚32上设有镀锡层，用于SMT焊接，与第二内引脚6相连的外引脚32由应力释放槽7分隔为宽度相同的两个外引脚，且设有镀锡层的4个外引脚32凸出塑封体31纵向方向0.5mm。
上述冲切分离后的封装件成品经外观检验、测试后，按客户要求包装入库。
实施例5
如图5所示，本实施例5提供一种LED驱动存储电路SOT33-6L双基岛堆叠封装件的生产方法，具体包括以下步骤：
1、减薄
减薄设备使用VG502MKⅡ8B全自动减薄机（德国），所用第四芯片19为高可靠高压型LED驱动电路芯片，其电压大于150V，第五芯片20是CMOS器件；两芯片所在晶圆最终厚度均为180μm，其中，粗磨厚度范围是从原始晶圆片厚度550～800μm +胶膜厚度120μm开始，以35μm/ min的速度，粗磨至最终厚度180μm +胶膜厚度120μm + 50μm结束；精磨厚度范围是从最终厚度180μm +胶膜厚度120μm +50μm开始，以10μm/ min的速度，精磨至晶圆的最终厚度180μm +胶膜厚度120μm结束。整个减薄过程采用芯片防翘曲工艺，并在第五芯片20背面粘贴DAF膜。
2、划片
采用双头划片机，双刀划片，划片进刀速度9mm/s。根据不同产品及划道宽度，划片刀选用SD3500-N1-50DD、SD3500-N1-50 CC、104F-27HCCC，并及时清洗烘干。第一刀先划晶圆厚度设置的30%并起槽，第二刀划晶圆厚度设置的70%，以此方法防止裂片及背崩。
3、上芯
使用AD 829/898全自动上芯机，自动吸取一条实施例2中的引线框架，在引线框架正面小基岛中部的芯片安装区使用绝缘胶粘接材料粘贴第四芯片19，并在引线框架背面粘贴防溢料胶膜。粘贴胶均为粘度>9000CP、低应力、低吸水性的ABLESTIK环保型导电胶或绝缘胶S305。第五芯片20背面已有CDAF膜，粘贴在大基岛上，由于两芯片较薄，且尺寸与两基岛接近，上芯时存在芯片侧面粘片胶攀爬、溢出、BLT、空洞、桥接等问题，针对此问题，选用2×2mm芯片吸取胶头确保粘片胶的点胶质量。上芯后选用排风量好、内部温度均匀的烘箱，采用防粘接胶中的挥发物污染和框架氧化的三段温度分层烘烤，将第四芯片19和第五芯片20牢固粘接在所述引线框架上，烘烤曲线参见图8。
4、压焊
焊点生成采用集成电路焊点生成软件V1.0（2012SR0533356），且由于本封装件产品较薄，压焊过程选用适合焊点要求的劈刀，并采用金丝键合低弧度键合技术。采用平弧、反打与正打相结合，以形成尖锐拐角的高级线弧形状和平拐角的高级线弧形状。首先，从第五芯片20向第四芯片19焊线，形成第七键合线27，接着，从第四芯片19向小基岛焊线形成第八键合线28；其次，从第五芯片20向小基岛焊线形成第九键合线29，最后，从第四芯片19向4个T字型内引脚焊线形成第十键合线30，所有键合线弧高控制在150μm以内。
5、塑封
选择粘度>8500CP、低应力、低吸水性（吸水性<0.3%）的CEL-1702HF9TS-G1系列高可靠性环保型塑封料，使用全自动包封模具，并应用分层分析软件V1.4（2011SR17091）、多段注塑模型软件V1.0（2011SR0131 152）和空洞百分之百比例测量软件（2011SR012173）。从进浇口14进塑封料，将引线框架、第四芯片19、第五芯片20及第七键合线27、第八键合线28、第九键合线29和第十键合线30包覆，形成塑封体31。进塑封料过程中控制冲丝率＜8%，减少反包或回包，固化时间为100S，比常规固化时间减少20S，达到了减小翘曲度的目的。
后固化时，由于夹具上压板和下底座都是平面，且IC夹具上压板比塑封后的引线框架半成品大，因此，夹具材料采用经镀铬的厚钢板。塑封后的引线框架半成品在夹具的夹持作用下置于175℃烘箱中老化5小时后，逐渐变软，在IC夹具上压板重力下变平，待引线框架半成品温度降至70℃以下后从烘箱取出，并在夹具上压板重力下完全冷却，使塑封体31的翘曲度可以满足打印、冲压和切割工艺要求，防止温度急速下降的二次翘曲。
6、电镀
采用自动电镀线对封装件与4个T字型内引脚4相连的外引脚32上形成11.43±3.81μm的镀锡层.
7、打印
采用全自动打印机对封装件表面进行打标，打印过程采用夹具式固定、双激光头、连续送料定位打印方式，在电镀后的塑封体31表面打印上商标。
8、切筋、冲切分离
采用全自动切筋系统和切筋模具，对引线框架半成品上连接的中筋连杆10进行切除。切除过程采用冲切分离式入盘或入管方法，为了避免冲切分离时冲切刀片伤及塑封体31，在满足产品质量要求前提下，将冲切刀片至塑封体31的距离控制在0.15mm，切筋模具将塑封体31上下固定压实，避免悬空，在生产中及时清理模具内残胶碎片，防止残留异物造成产品偏移，或由于多余物挤压导致塑封体31产生破裂。最终得到包含一个引线框架单元1的封装件成品。
上述封装件成品厚度为1.12mm，如图5所示，其包括第四芯片19、第五芯片20和一引线框架单元1，第四芯片19设于大基岛中部的芯片安装区，第五芯片20设于小基岛中部的芯片安装区，第四芯片19通过第七键合线27与第五芯片20连接，第四芯片19和第五芯片20分别通过第八键合线28和第九键合线29与大基岛连接，第五芯片20通过第十键合线30与内引脚连接。引线框架单元1、第四芯片19、第五芯片20、第七键合线27、第八键合线28、第九键合线29和第十键合线30外部包覆塑封体31，外引脚32暴露于塑封体31之外，塑封体31上设有顶杆孔15（图8-9）。其中，与4个T字型内引脚4相连的外引脚32上设有镀锡层，用于SMT焊接，与第二内引脚6相连的外引脚32由应力释放槽7分隔为宽度相同的两个外引脚，且设有镀锡层的4个外引脚32凸出塑封体31纵向方向1.0mm。
上述冲切分离后的封装件成品经外观检验、测试后，按客户要求包装入库。
虽然结合优选实施例，已经示出并描述了本发明，本领域技术人员可以理解，在不违背所附权利要求限定的本发明精神和范围前提下，可以进行修改和变换。

Claims (6)

1.一种引线框架，用于将芯片与外引脚（32）进行电性连接，该引线框架包括若干呈阵列式排布的引线框架单元（1），其特征在于：该引线框架厚度为0.15mm～0.19mm，横向每两个引线框架单元（1）为一组，每组引线框架单元（1）之间设有流道应力释放槽（2）；该引线框架单元（1）包括基岛（3），基岛（3）中部为芯片安装区，基岛（3）下端设有4个独立于基岛（3）且等距离、等宽的T字型内引脚（4），基岛（3）上端一侧设有一宽度大于T字型内引脚（4）的第一内引脚（5），另一侧设有一与基岛（3）连接且宽度大于第一内引脚（5）的第二内引脚（6）；所述第二内引脚（6）中部设有应力释放槽（7），第二内引脚（6）与基岛的连接处设有第一横向锁定孔（8）；所述基岛（3）通过连接筋（9）与引线框架单元（1）边缘连接， 基岛（3）下端的4个T字型内引脚（4）间通过中筋连杆（10）连接；
所述基岛（3）数为1个 ，该基岛（3）两端设有纵向锁定孔（11），所述第一内引脚（5）为独立于基岛（3）且宽度大于T字型内引脚（4）的倒T字型内引脚；
或所述基岛（3）包括一大一小2个基岛，第一内引脚（5）为与小基岛连接、且连接处设有第二横向锁定孔（12）的矩形内引脚。
2.如权利要求1所述的一种引线框架，其特征在于：所述一大一小2个基岛之间设有间隙槽（13）。
3.一种LED驱动存储电路SOT33-6L封装件的生产方法，其特征在于包括以下步骤：
a. 减薄
将芯片晶圆减薄至最终厚度50～180μm，粗磨速度控制在≤35μm/min；精磨速度控制在≤10μm/min；
b. 划片
利用划片机进行划片，划片进刀速度控制在≤10mm/s，并及时清洗烘干；
c. 上芯
使用全自动上芯机，自动吸取一条如权利要求1或2所述的引线框架，并在该引线框架背面粘贴防溢料胶膜，上芯机采用防分层分段烘烤工艺将芯片粘接在引线框架上；
d. 压焊
压焊采用金丝或铜线低弧度键合技术，采用平弧与正反打相结合，以形成尖锐拐角的高级线弧形状和平拐角的高级线弧形状，控制弧高≤150μm，将芯片与各内引脚、基岛（3）用焊线键合起来；
e. 塑封
选用环保型塑封料，从进浇口（14）进塑封料，控制冲丝率＜8%，将引线框架、芯片及焊线包覆在塑封体内，固化100S，然后将封装件半成品在175℃烘箱老化5小时进行后固化；
f. 电镀
采用自动电镀线对封装件与4个T字型内引脚（4）相连的外引脚（32）上形成11.43±3.81μm的镀锡层；
g.打印
采用夹具式固定、双激光头、连续送料定位打印方式，在塑封体表面进行商标打印；
h.切筋、成形分离
采用专用的切筋系统和模具，切除中筋连杆（10），并采用冲切式分离方法，对各封装件进行冲切分离，形成包含一个引线框架单元（1）的封装件成品。
4.一种采用如权利要求2中生产方法生产的LED驱动存储电路SOT33-6L封装件，其特征在于：该封装件厚度小于1.2mm，其包括芯片和一引线框架单元（1），所述芯片设于基岛（3）中部的芯片安装区，芯片通过焊线与基岛（3）和内引脚相连；所述引线框架单元（1）、芯片及焊线外部包覆塑封体（31），外引脚（32）暴露于塑封体（31）之外，其中，与4个T字型内引脚（4）相连的外引脚（32）上设有镀锡层，用于SMT焊接，与第二内引脚（6）相连的外引脚（32）由应力释放槽（7）分隔为宽度相同的两个外引脚。
5.如权利要求4所述的一种LED驱动存储电路SOT33-6L封装件，其特征在于：所述塑封体（31）上设有顶杆孔（15）。
6.如权利要求4或5所述的一种LED驱动存储电路SOT33-6L封装件，其特征在于：所述设有镀锡层的4个外引脚（32）凸出塑封体（31）纵向方向0.5-1.0mm。
CN201811616033.3A 2018-12-27 2018-12-27 一种引线框架及其led驱动存储电路sot33-6l封装件和生产方法 Pending CN109686717A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201811616033.3A CN109686717A (zh) 2018-12-27 2018-12-27 一种引线框架及其led驱动存储电路sot33-6l封装件和生产方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201811616033.3A CN109686717A (zh) 2018-12-27 2018-12-27 一种引线框架及其led驱动存储电路sot33-6l封装件和生产方法

Publications (1)

Publication Number Publication Date
CN109686717A true CN109686717A (zh) 2019-04-26

Family

ID=66190045

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201811616033.3A Pending CN109686717A (zh) 2018-12-27 2018-12-27 一种引线框架及其led驱动存储电路sot33-6l封装件和生产方法

Country Status (1)

Country Link
CN (1) CN109686717A (zh)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112289754A (zh) * 2019-07-23 2021-01-29 珠海格力电器股份有限公司 一种功率模块及封装方法
CN112750710A (zh) * 2020-12-31 2021-05-04 江苏和睿半导体科技有限公司 一种基于单基岛sot23引线框架的封装工艺
CN116667809A (zh) * 2023-07-27 2023-08-29 北京炬玄智能科技有限公司 内置晶振封装结构、半导体器件、封装工艺和生产方法
CN117012656A (zh) * 2023-09-20 2023-11-07 广东气派科技有限公司 高密度大矩阵sot89封装结构的制备方法

Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20090243060A1 (en) * 2008-03-31 2009-10-01 Yamaha Corporation Lead frame and package of semiconductor device
CN103337483A (zh) * 2013-05-14 2013-10-02 天水华天科技股份有限公司 一种超薄型vsop封装件及其生产方法
CN205488113U (zh) * 2016-01-12 2016-08-17 气派科技股份有限公司 一种sot223引线框架结构
CN205810804U (zh) * 2016-06-28 2016-12-14 江苏友润微电子有限公司 一种半导体贴片式引线框架
CN205911303U (zh) * 2016-07-29 2017-01-25 广东气派科技有限公司 一种六引脚的cpc8封装引线框结构
CN107093595A (zh) * 2017-05-03 2017-08-25 广东气派科技有限公司 一种引线框单元、引线框架及基于引线框单元的封装器件
CN107785346A (zh) * 2017-11-17 2018-03-09 上海晶丰明源半导体股份有限公司 引线框架、引线框架阵列及封装体
CN107785345A (zh) * 2017-11-17 2018-03-09 上海晶丰明源半导体股份有限公司 引线框架、引线框架阵列及封装体
CN209232777U (zh) * 2018-12-27 2019-08-09 天水华天科技股份有限公司 一种引线框架及其led驱动存储电路sot33-6l封装件

Patent Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20090243060A1 (en) * 2008-03-31 2009-10-01 Yamaha Corporation Lead frame and package of semiconductor device
CN103337483A (zh) * 2013-05-14 2013-10-02 天水华天科技股份有限公司 一种超薄型vsop封装件及其生产方法
CN205488113U (zh) * 2016-01-12 2016-08-17 气派科技股份有限公司 一种sot223引线框架结构
CN205810804U (zh) * 2016-06-28 2016-12-14 江苏友润微电子有限公司 一种半导体贴片式引线框架
CN205911303U (zh) * 2016-07-29 2017-01-25 广东气派科技有限公司 一种六引脚的cpc8封装引线框结构
CN107093595A (zh) * 2017-05-03 2017-08-25 广东气派科技有限公司 一种引线框单元、引线框架及基于引线框单元的封装器件
CN107785346A (zh) * 2017-11-17 2018-03-09 上海晶丰明源半导体股份有限公司 引线框架、引线框架阵列及封装体
CN107785345A (zh) * 2017-11-17 2018-03-09 上海晶丰明源半导体股份有限公司 引线框架、引线框架阵列及封装体
CN209232777U (zh) * 2018-12-27 2019-08-09 天水华天科技股份有限公司 一种引线框架及其led驱动存储电路sot33-6l封装件

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112289754A (zh) * 2019-07-23 2021-01-29 珠海格力电器股份有限公司 一种功率模块及封装方法
CN112289754B (zh) * 2019-07-23 2023-09-12 珠海格力电器股份有限公司 一种功率模块及封装方法
CN112750710A (zh) * 2020-12-31 2021-05-04 江苏和睿半导体科技有限公司 一种基于单基岛sot23引线框架的封装工艺
CN116667809A (zh) * 2023-07-27 2023-08-29 北京炬玄智能科技有限公司 内置晶振封装结构、半导体器件、封装工艺和生产方法
CN116667809B (zh) * 2023-07-27 2023-09-29 北京炬玄智能科技有限公司 内置晶振封装结构、半导体器件、封装工艺和生产方法
CN117012656A (zh) * 2023-09-20 2023-11-07 广东气派科技有限公司 高密度大矩阵sot89封装结构的制备方法
CN117012656B (zh) * 2023-09-20 2023-12-05 广东气派科技有限公司 高密度大矩阵sot89封装结构的制备方法

Similar Documents

Publication Publication Date Title
CN109686717A (zh) 一种引线框架及其led驱动存储电路sot33-6l封装件和生产方法
CN209232777U (zh) 一种引线框架及其led驱动存储电路sot33-6l封装件
CN103337483B (zh) 一种超薄型vsop封装件及其生产方法
CN103681577B (zh) 树脂密封型半导体装置及其制造方法
CN101562160B (zh) 一种ic卡封装件及其生产方法
US7803641B2 (en) Mold structure for packaging LED chips and method thereof
CN207097856U (zh) 封装元件、电路板及照明装置
CN110690189A (zh) 一种大功率驱动电路的eHSOP5L引线框架及其封装件和生产方法
CN110112129A (zh) 一种玻璃荧光片的发光半导体制作工艺
CN105704914B (zh) 一种不同类型线路板的厚铜板及线路板的制作方法
CN101226890A (zh) 冲裁式无外引脚封装构造及其制造方法
CN101551871B (zh) 一种手机卡及其实现方法
CN109494205A (zh) 一种铜夹堆叠芯片结构及其封装方法
CN102074542B (zh) 一种双扁平短引脚ic芯片封装件及其生产方法
CN210607238U (zh) 一种集成芯片封装塑胶引线支架
CN2502404Y (zh) 半导体封装压模的防止溢胶的压模工具
CN213401186U (zh) 一种具有应力释放结构的引线框架及封装料片
CN211265459U (zh) 一种大功率驱动电路的eHSOP5L引线框架及其封装件
CN208923105U (zh) 表面贴装式半导体器件
CN107275302A (zh) 扇出型封装结构及其制造方法
CN207993846U (zh) 一种支架式电子标签的封装结构
CN103035535B (zh) 大电流/高压二极管的制备方法
CN202633279U (zh) 一种新型引线框架
CN1043173C (zh) 以槽形外壳构件组构的半导体二极管及其封装方法
TW200830496A (en) Substrate structure for semiconductor package and package method thereof

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination