CN213401186U - 一种具有应力释放结构的引线框架及封装料片 - Google Patents
一种具有应力释放结构的引线框架及封装料片 Download PDFInfo
- Publication number
- CN213401186U CN213401186U CN202022694533.8U CN202022694533U CN213401186U CN 213401186 U CN213401186 U CN 213401186U CN 202022694533 U CN202022694533 U CN 202022694533U CN 213401186 U CN213401186 U CN 213401186U
- Authority
- CN
- China
- Prior art keywords
- stress
- lead frame
- integrally formed
- stress relief
- frame
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
- H01L2224/39—Structure, shape, material or disposition of the strap connectors after the connecting process
- H01L2224/40—Structure, shape, material or disposition of the strap connectors after the connecting process of an individual strap connector
- H01L2224/401—Disposition
- H01L2224/40151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/40221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/40245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/181—Encapsulation
Landscapes
- Lead Frames For Integrated Circuits (AREA)
Abstract
本实用新型系提供一种具有应力释放结构的引线框架及封装料片，包括两个边框骨架，边框骨架包括一体成型的定位片和导电引脚片，导电引脚片包括焊接部和弯折部，定位片与焊接部之间设有应力释放孔，第一应力释放槽位于定位片中，第二应力释放槽位于焊接部中；其中一个边框骨架中的导电引脚片一体成型有下焊盘，另一个边框骨架中的导电引脚片一体成型有承接座，承接座上焊接有跳片；跳片包括一个定位条、两个连接筋条和一个上焊盘，定位条通过两个连接筋条连接上焊盘，两个连接筋条之间形成有间隔。本实用新型在封装、裁切过程中形成的应力能够有效通过导电引脚传递到应力释放孔释放，避免形成撕裂、变形等缺陷。
Description
技术领域
本实用新型涉及引线框架，具体公开了一种具有应力释放结构的引线框架及封装料片。
背景技术
引线框架是集成电路的芯片载体，是一种借助于键合材料实现芯片内部电路引出端与外引线的电气连接，形成电气回路的关键结构件，它起到了和外部导线连接的桥梁作用，绝大部分的半导体集成块中都需要使用引线框架。
半导体器件的生产步骤是先将芯片焊接到引线框架中，再将焊有芯片的引线框架放到模具中进行注塑封装，最后经过分切获得单个封装好的半导体器件。现有技术中，在封装过程中，熔融的塑胶会对芯片和引线框架形成挤压，固化成型的过程中会形成内部应力，所获封装胶体内部的芯片和引线框架会被应力拉扯，容易导致封装胶体被撕裂，甚至导致焊接位断裂而导致半导体器件失效；此外，在分切的过程中，冲压机的切刀冲向引线框架的切割位置时，半导体器件同样会受到较大的应力，从而导致裁切位置发生崩裂、弯曲变形等缺陷。
实用新型内容
基于此，有必要针对现有技术问题，提供一种具有应力释放结构的引线框架及封装料片，能够有效释放生产加工过程中产生的应力，从而有效提高加工所获产品的品质。
为解决现有技术问题，本实用新型公开一种具有应力释放结构的引线框架，包括两个边框骨架，边框骨架包括一体成型的定位片和n个导电引脚片，n为大于0的整数，导电引脚片包括一体成型的焊接部和弯折部，焊接部连接于弯折部和定位片之间，定位片与焊接部之间设有呈T型的应力释放孔，应力释放孔包括第一应力释放槽和第二应力释放槽，第一应力释放槽位于定位片中，第二应力释放槽位于焊接部中；
其中一个边框骨架中的导电引脚片一体成型有下焊盘，另一个边框骨架中的导电引脚片一体成型有承接座，承接座上焊接有跳片；
跳片包括一体成型的一个定位条、两个连接筋条和一个上焊盘，定位条通过两个连接筋条连接于上焊盘的斜下方，两个连接筋条之间形成有间隔，定位条连接承接座，上焊盘位于下焊盘的正上方。
进一步的，焊接部的宽度为D，第二应力释放槽的宽度为d，0.2D≤d≤0.8D。
进一步的，焊接部的底面位于弯折部底端的下方。
进一步的，承接座上设有限位槽，定位条焊接于限位槽中。
进一步的，下焊盘的顶部一体成型有下加固凸块。
进一步的，上焊盘的底部一体成型有上加固凸块。
进一步的，上焊盘的边缘一体成型有卡位凸块。
本实用新型还公开一种具有应力释放结构的封装料片，包括以上任意一种具有应力释放结构的引线框架，还包括n个芯片和n个封装胶体，芯片焊接于上焊盘和下焊盘之间，封装胶体包覆于芯片外，封装胶体的侧壁与第二应力释放槽之间形成有间隔。
本实用新型的有益效果为：本实用新型公开一种具有应力释放结构的引线框架及封装料片，内部设置有可靠的跳片焊接结构，能够有效释放封装过程中其内部形成的应力，避免芯片与导电引脚之间的导电结构因断裂而失效，此外，在封装、裁切的加工过程中形成的应力能够有效通过导电引脚传递到应力释放孔，应力释放孔再实现应力的释放，避免产品形成撕裂、变形等缺陷，从而有效提高加工所获产品的品质。
附图说明
图1为本实用新型中引线框架的立体结构示意图。
图2为本实用新型中引线框架的俯视结构示意图。
图3为本实用新型沿图2中A-A’的剖面结构示意图。
图4为本实用新型中框架料片的俯视结构示意图。
图5为本实用新型沿图4中B-B’的剖面结构示意图。
图6为使用本实用新型制得的单个半导体器件的立体结构示意图。
附图标记为：边框骨架10、定位片11、导电引脚片12、焊接部121、弯折部122、释放孔13、第一应力释放槽131、第二应力释放槽132、下焊盘20、下加固凸块21、上加固凸块431、卡位凸块432、承接座30、限位槽31、跳片40、定位条41、连接筋条42、上焊盘43、芯片50、封装胶体60。
具体实施方式
为能进一步了解本实用新型的特征、技术手段以及所达到的具体目的、功能，下面结合附图与具体实施方式对本实用新型作进一步详细描述。
参考图1至图6。
本实用新型实施例公开一种具有应力释放结构的引线框架，如图1-3所示，包括两个边框骨架10，每个边框骨架10均包括一体成型的定位片11和n个导电引脚片12，优选地，导电引脚片12设有多个，n为大于0的整数，即n至少为1，两个边框骨架10中的各个导电引脚片12分别相对设置，导电引脚片12包括一体成型的焊接部121和向上弯折的弯折部122，焊接部121用作半导体器件的引脚焊接位，同一边框骨架10中的焊接部121连接于弯折部122和定位片11之间，定位片11分别与各个焊接部121之间均设有呈T型的应力释放孔13，具有良好的应力释放功能，应力释放孔13包括垂直连接的第一应力释放槽131和第二应力释放槽132，第一应力释放槽131位于定位片11中，第一应力释放槽131与定位片11平行，且贯穿其上下表面，第二应力释放槽132位于焊接部121中，焊接部121的分切线穿过第二应力释放槽132设置；
其中一个边框骨架10中的导电引脚片12一体成型有下焊盘20，下焊盘20连接于弯折部122远离焊接部121的一侧，另一个边框骨架10中的导电引脚片12一体成型有承接座30，承接座30上焊接有跳片40；
跳片40包括一体成型的一个定位条41、两个连接筋条42和一个上焊盘43，定位条41通过两个连接筋条42连接于上焊盘43的斜下方，两个连接筋条42相互平行，且它们之间形成有间隔，能够进一步提高封装时应力释放的效果，定位条41连接承接座30，上焊盘43位于下焊盘20的正上方。
本实用新型具有良好的应力释放功能，应用时，先将芯片50焊接到下焊盘20上，再将跳片40焊接到芯片50和承接座30上，焊接固化后获得框架焊接体，将框架焊接体放入注塑模具中注塑封装，塑胶冷却成型的过程中与框架焊接体之间形成的应力，能够有效通过应力释放孔13、定位条41与承接座30之间的焊接结构、两个连接筋条42之间的间隔实现释放，从而避免成型过程中半导体器件被应力撕裂损坏；分切时对准焊接部121的分切线进行裁切，不仅能够有效缩减分切所受的阻力，还能有效释放裁切时形成的应力，可确保裁切动作可靠；此外，由于分切线位于穿过第二应力释放槽132，生产所获半导体器件的引脚末端形成的有缺口，如图6所示，能有效提高焊接于PCB等承载体时焊接结构的牢固性。
在本实施例中，焊接部121的宽度为D，第二应力释放槽132的宽度为d，0.2D≤d≤0.8D，优选地，d＝0.4D，或d＝0.6D。
在本实施例中，焊接部121的底面位于弯折部122底端的下方，从而令导电引脚片12形成下沉的阶梯状结构，能够提高封装注塑时加工的可靠性，可避免塑胶蔓延至焊接部121的底面。
在本实施例中，承接座30上设有限位槽31，定位条41焊接于限位槽31中，通过限位槽31能够有效限制定位条41的位置，从而提高焊接的精确性，同时能够方便进行焊接对位。
在本实施例中，下焊盘20的顶部一体成型有下加固凸块21，通过下加固凸块21能够有效提高焊接芯片50时焊接结构的牢固性。
基于上述实施例，上焊盘43的底部一体成型有上加固凸块431，通过上加固凸块431能够有效提高焊接芯片50时焊接结构的牢固性。
在本实施例中，上焊盘43的边缘一体成型有卡位凸块432，通过卡位凸块432能够有效提高封装后与封装胶体60之间结构为牢固性，优选地，卡位凸块432设有两个，两个卡位凸块432一体成型于上焊盘43的相对两边缘外。
本实用新型实施例还公开一种具有应力释放结构的封装料片，如图4-5所示，包括以上任意一种具有应力释放结构的引线框架，还包括n个芯片50和n个封装胶体60，芯片50焊接于各组上焊盘43和下焊盘20之间，封装胶体60包覆于芯片50外，封装胶体60的侧壁与第二应力释放槽132之间形成有间隔，能够有效避免裁切时封装胶体60阻碍切刀的运动。
以上所述实施例仅表达了本实用新型的几种实施方式，其描述较为具体和详细，但并不能因此而理解为对本实用新型专利范围的限制。应当指出的是，对于本领域的普通技术人员来说，在不脱离本实用新型构思的前提下，还可以做出若干变形和改进，这些都属于本实用新型的保护范围。因此，本实用新型专利的保护范围应以所附权利要求为准。
Claims (8)
1.一种具有应力释放结构的引线框架，其特征在于，包括两个边框骨架(10)，所述边框骨架(10)包括一体成型的定位片(11)和n个导电引脚片(12)，n为大于0的整数，所述导电引脚片(12)包括一体成型的焊接部(121)和弯折部(122)，所述焊接部(121)连接于所述弯折部(122)和所述定位片(11)之间，所述定位片(11)与所述焊接部(121)之间设有呈T型的应力释放孔(13)，所述应力释放孔(13)包括第一应力释放槽(131)和第二应力释放槽(132)，所述第一应力释放槽(131)位于所述定位片(11)中，所述第二应力释放槽(132)位于所述焊接部(121)中；
其中一个所述边框骨架(10)中的所述导电引脚片(12)一体成型有下焊盘(20)，另一个所述边框骨架(10)中的所述导电引脚片(12)一体成型有承接座(30)，所述承接座(30)上焊接有跳片(40)；
所述跳片(40)包括一体成型的一个定位条(41)、两个连接筋条(42)和一个上焊盘(43)，所述定位条(41)通过两个所述连接筋条(42)连接于所述上焊盘(43)的斜下方，两个所述连接筋条(42)之间形成有间隔，所述定位条(41)连接所述承接座(30)，所述上焊盘(43)位于所述下焊盘(20)的正上方。
2.根据权利要求1所述的一种具有应力释放结构的引线框架，其特征在于，所述焊接部(121)的宽度为D，所述第二应力释放槽(132)的宽度为d，0.2D≤d≤0.8D。
3.根据权利要求1所述的一种具有应力释放结构的引线框架，其特征在于，所述焊接部(121)的底面位于所述弯折部(122)底端的下方。
4.根据权利要求1所述的一种具有应力释放结构的引线框架，其特征在于，所述承接座(30)上设有限位槽(31)，所述定位条(41)焊接于所述限位槽(31)中。
5.根据权利要求1所述的一种具有应力释放结构的引线框架，其特征在于，所述下焊盘(20)的顶部一体成型有下加固凸块(21)。
6.根据权利要求5所述的一种具有应力释放结构的引线框架，其特征在于，所述上焊盘(43)的底部一体成型有上加固凸块(431)。
7.根据权利要求1所述的一种具有应力释放结构的引线框架，其特征在于，所述上焊盘(43)的边缘一体成型有卡位凸块(432)。
8.一种具有应力释放结构的封装料片，其特征在于，包括权利要求1-7任一所述的一种具有应力释放结构的引线框架，还包括n个芯片(50)和n个封装胶体(60)，所述芯片(50)焊接于所述上焊盘(43)和所述下焊盘(20)之间，所述封装胶体(60)包覆于所述芯片(50)外，所述封装胶体(60)的侧壁与所述第二应力释放槽(132)之间形成有间隔。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202022694533.8U CN213401186U (zh) | 2020-11-18 | 2020-11-18 | 一种具有应力释放结构的引线框架及封装料片 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202022694533.8U CN213401186U (zh) | 2020-11-18 | 2020-11-18 | 一种具有应力释放结构的引线框架及封装料片 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN213401186U true CN213401186U (zh) | 2021-06-08 |
Family
ID=76194618
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202022694533.8U Active CN213401186U (zh) | 2020-11-18 | 2020-11-18 | 一种具有应力释放结构的引线框架及封装料片 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN213401186U (zh) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN113675149A (zh) * | 2021-08-09 | 2021-11-19 | 泰兴市龙腾电子有限公司 | 一种具有应力释放结构的引线框架及封装料片 |
-
2020
- 2020-11-18 CN CN202022694533.8U patent/CN213401186U/zh active Active
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN113675149A (zh) * | 2021-08-09 | 2021-11-19 | 泰兴市龙腾电子有限公司 | 一种具有应力释放结构的引线框架及封装料片 |
| CN113675149B (zh) * | 2021-08-09 | 2024-04-02 | 泰兴市龙腾电子有限公司 | 一种具有应力释放结构的引线框架及封装料片 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6800507B2 (en) | Semiconductor device and a method of manufacturing the same | |
| US8174096B2 (en) | Stamped leadframe and method of manufacture thereof | |
| KR100702080B1 (ko) | 리드 프레임, 수지 밀봉 금형 및 그들을 이용한 반도체장치의 제조 방법 | |
| KR200492009Y1 (ko) | 예비성형된 리드 프레임 및 이 리드 프레임으로부터 제조된 리드 프레임 패키지 | |
| US6469369B1 (en) | Leadframe having a mold inflow groove and method for making | |
| CN213401186U (zh) | 一种具有应力释放结构的引线框架及封装料片 | |
| TWI421993B (zh) | 四方扁平無導腳之半導體封裝件及其製法及用於製造該半導體封裝件之金屬板 | |
| TWM539698U (zh) | 具改良式引腳的導線架預成形體 | |
| CN218867095U (zh) | 半导体装置、半导体器件以及安装基板 | |
| JP2003197663A (ja) | 半導体装置及びその製造方法、回路基板並びに電子機器 | |
| JP2580740B2 (ja) | リードフレーム | |
| US10937728B2 (en) | Preformed lead frame and lead frame package made from the same | |
| JP6143726B2 (ja) | 樹脂封止型半導体装置とその製造方法、リードフレーム | |
| CN103137593A (zh) | 用于集成电路封装的引线框及相应的封装器件 | |
| JP5098899B2 (ja) | 半導体装置の製造方法 | |
| CN106796931A (zh) | 引线框、半导体装置的制造方法 | |
| JP3077505B2 (ja) | リードフレームの製造方法 | |
| CN102244058A (zh) | 四方扁平无导脚的半导体封装件及制法及该制造用金属板 | |
| JP3986189B2 (ja) | 半導体装置の製造方法 | |
| CN207474456U (zh) | 引线框架及采用该引线框架的封装体 | |
| JP2013235896A (ja) | 半導体装置の製造方法及び半導体装置 | |
| US20230197580A1 (en) | Lead frame, method of making lead frame, semiconductor apparatus, and method of making semiconductor apparatus | |
| CN221727104U (zh) | 半导体装置、组件和支撑基板 | |
| JP5534559B2 (ja) | モールドパッケージの製造方法 | |
| CN100466212C (zh) | 半导体封装件及其制法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| GR01 | Patent grant | ||
| GR01 | Patent grant |