CN103293352B - 输入保护电路 - Google Patents

输入保护电路 Download PDF

Info

Publication number
CN103293352B
CN103293352B CN201310067096.9A CN201310067096A CN103293352B CN 103293352 B CN103293352 B CN 103293352B CN 201310067096 A CN201310067096 A CN 201310067096A CN 103293352 B CN103293352 B CN 103293352B
Authority
CN
China
Prior art keywords
voltage
input
transistor
circuit
diode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201310067096.9A
Other languages
English (en)
Other versions
CN103293352A (zh
Inventor
安田和秀
萩原宏章
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Yokogawa Electric Corp
Original Assignee
Yokogawa Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Yokogawa Electric Corp filed Critical Yokogawa Electric Corp
Publication of CN103293352A publication Critical patent/CN103293352A/zh
Application granted granted Critical
Publication of CN103293352B publication Critical patent/CN103293352B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02H—EMERGENCY PROTECTIVE CIRCUIT ARRANGEMENTS
    • H02H3/00—Emergency protective circuit arrangements for automatic disconnection directly responsive to an undesired change from normal electric working condition with or without subsequent reconnection ; integrated protection
    • H02H3/20—Emergency protective circuit arrangements for automatic disconnection directly responsive to an undesired change from normal electric working condition with or without subsequent reconnection ; integrated protection responsive to excess voltage
    • H02H3/207—Emergency protective circuit arrangements for automatic disconnection directly responsive to an undesired change from normal electric working condition with or without subsequent reconnection ; integrated protection responsive to excess voltage also responsive to under-voltage
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/0203—Particular design considerations for integrated circuits
    • H01L27/0248—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection
    • H01L27/0251—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices
    • H01L27/0266—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices using field effect transistors as protective elements
    • H01L27/0285—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices using field effect transistors as protective elements bias arrangements for gate electrode of field effect transistors, e.g. RC networks, voltage partitioning circuits
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02H—EMERGENCY PROTECTIVE CIRCUIT ARRANGEMENTS
    • H02H9/00—Emergency protective circuit arrangements for limiting excess current or voltage without disconnection
    • H02H9/04—Emergency protective circuit arrangements for limiting excess current or voltage without disconnection responsive to excess voltage
    • H02H9/045—Emergency protective circuit arrangements for limiting excess current or voltage without disconnection responsive to excess voltage adapted to a particular application and not provided for elsewhere
    • H02H9/046—Emergency protective circuit arrangements for limiting excess current or voltage without disconnection responsive to excess voltage adapted to a particular application and not provided for elsewhere responsive to excess voltage appearing at terminals of integrated circuits

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Amplifiers (AREA)

Abstract

本发明提供一种输入保护电路，其包括：场效应型第一晶体管，串联在输入端子和电子电路之间，输入电压施加于所述输入端子，所述输入电压输入到所述电子电路，当所述输入电压比所述电子电路的正电源电压高时，所述场效应型第一晶体管变成断开状态；场效应型第二晶体管，串联在所述第一晶体管和所述电子电路之间，当所述输入电压比所述电子电路的负电源电压低时，变成断开状态；以及电压控制电路，基于所述输入电压，把所述第一晶体管和所述第二晶体管的栅极和源极之间的电压维持在所述电子电路的电源电压范围内。

Description

输入保护电路
相关申请的交叉参考
本申请基于2012年03月02日向日本特许厅提交的日本专利申请2012-46934号和2012年12月17日向日本特许厅提交的日本专利申请2012-274206号，因此将所述日本专利申请的全部内容以引用的方式并入本文。
技术领域
本发明涉及输入保护电路。
背景技术
高精度测量输入电压的电压测量装置等电子装置包括具有输入保护电路的装置。当在输入端子上施加过大的电压时，输入保护电路保护内部电路。图8表示以往的电子装置中的输入保护电路的一个例子。输入保护电路2将电压测量电路1从过大的输入电压Vin保护起来。向电压测量电路1提供作为正极侧电源电压的正电源电压VDD和作为负极侧电源电压的负电源电压VSS。电压测量电路1高精度地进行模拟电压测量。
在输入保护电路2中，在施加有输入电压Vin的输入端子3和电压测量电路1之间，串联有NMOSFET（n型金属氧化物半导体场效应晶体管（Negative channel Metal-Oxide-Semiconductor Field-Effect Transistor））4和PMOSFET（p型金属氧化物半导体场效应晶体管（Positive channelMetal-Oxide-Semiconductor Field-Effect Transistor））5。在NMOSFET4的栅极端子上施加正电源电压VDD。在PMOSFET5的栅极端子上施加负电源电压VSS。
NMOSFET4的漏极与输入端子3连接。NMOSFET4的源极与PMOSFET5的漏极连接。PMOSFET5的源极与电压测量电路1连接。
当输入电压Vin在电压测量电路1的电源电压范围内（VDD～VSS）的情况下，NMOSFET4和PMOSFET5的栅极和源极之间的电压对应于输入电压Vin的值，在0V～VDD＋│VSS│的范围内变化。此时，NMOSFET4和PMOSFET5都为导通状态。因此，输入电压Vin通过NMOSFET4和PMOSFET5，作为Vic输入到电压测量电路1。但是为了简化，设NMOSFET4和PMOSFET5的阈值电压为0V。
在输入电压Vin比电压测量电路1的正电源电压VDD大的情况下，NMOSFET4成为断开状态。因此，输入电压Vin未输入到电压测量电路1。在输入电压Vin比电压测量电路1的负电源电压VSS向负电位侧变大的情况下，PMOSFET5成为断开状态。因此，输入电压Vin未输入到电压测量电路1。通过所述开关动作，将电压测量电路1从过大的输入电压保护起来。该现有技术例如在美国专利第5389811号的说明书中有记载。
在图8所示的输入保护电路2中，通常MOSFET的栅极和源极间的耐压比漏极和源极间的耐压低得多，最大为30V左右。如果在栅极和源极之间施加的电压超过耐压，则MOSFET会损坏。因此，NMOSFET4和PMOSFET5的栅极和源极间的耐压成为将电压测量电路1从过大的输入电压Vin保护起来的制约。
因此在图9所示的电路中，在NMOSFET4和PMOSFET5的栅极和源极之间，连接有齐纳二极管7、8。由此把栅极和源极之间的电压限制在耐压以内。
如果施加输入电压Vin，则在齐纳二极管7或齐纳二极管8中，漏电流i从栅极侧向源极侧流动。如果随输入电压Vin升高，MOSFET的栅极和源极之间的施加电压升高，则所述漏电流i以指数函数的方式增大。因此，即使输入电压Vin稍稍升高，则漏电流也大幅度增大。电压测量电路1这样高精度地进行模拟电压测量的电路，难以允许所述的漏电流的增大。即，如上所述的漏电流的增大会对电路产生恶劣的影响。
发明内容
本发明的目的之一是提供一种输入保护电路，该输入保护电路能将场效应晶体管的栅极和源极之间从过大的输入电压保护起来。此外，本发明的另外的目的是提供一种输入保护电路，该输入保护电路能够通过二极管抑制在栅极和源极之间流动的漏电流。
本发明提供一种输入保护电路，其包括：场效应型第一晶体管，串联在输入端子和电子电路之间，输入电压施加于所述输入端子，所述输入电压输入到所述电子电路，当所述输入电压比所述电子电路的正电源电压高时，所述场效应型第一晶体管变成断开状态；场效应型第二晶体管，串联在所述第一晶体管和所述电子电路之间，当所述输入电压比所述电子电路的负电源电压低时，变成断开状态；以及电压控制电路，基于所述输入电压，把所述第一晶体管和所述第二晶体管的栅极和源极之间的电压维持在所述电子电路的电源电压范围内。
所述输入保护电路可以将场效应型晶体管的栅极和源极之间从过大的输入电压保护起来。
附图说明
图1是表示具备连接有第一实施方式的输入保护电路的电压测量电路的电压测量装置的电路结构图。
图2是表示具备连接有第二实施方式的输入保护电路的电压测量电路的电压测量装置的电路结构图。
图3是表示第二实施方式的输入保护电路中的栅极偏置电路的结构图。
图4是表示具备与第二实施方式的输入保护电路对应的、通常的输入保护电路的电压测量装置的电路结构图。
图5A和图5B表示可以替代齐纳二极管的PN结型二极管，图5A表示反向连接的一个二极管，图5B表示正向连接的多个二极管。
图6是表示具备连接有第三实施方式的输入保护电路的电压测量电路的电压测量装置的电路结构图。
图7是表示第三实施方式的输入保护电路的栅极偏置电路的结构图。
图8是具备连接有以往的输入保护电路的电压测量电路的电压测量装置的电路图。
图9是具备连接有以往的其他的输入保护电路的电压测量电路的电压测量装置的电路图。
具体实施方式
在下面的详细说明中，出于说明的目的，为了提供对所公开的实施方式的彻底的理解，提出了许多具体的细节。然而，显然可以在没有这些具体细节的前提下实施一个或更多的实施方式。在其它的情况下，为了简化制图，示意性地示出了公知的结构和装置。
下面参照附图对本发明的实施方式进行详细说明。
第一实施方式的结构
图1表示第一实施方式的具备电压测量电路（电子电路）1的电压测量装置的电路结构。在电压测量电路1上连接有第一实施方式的输入保护电路10。在电压测量电路1上施加有作为正极侧电源电压的正电源电压VDD和作为负极侧电源电压的负电源电压VSS。电压测量电路1高精度地进行模拟电压测量。
输入保护电路10配置在输入端子3和电压测量电路1之间，输入电压Vin施加于输入端子3。输入保护电路10包括NMOSFET4、PMOSFET5、齐纳二极管12、齐纳二极管13、以及电压转换电路（電圧シフト回路）11。
NMOSFET（第一晶体管）4和PMOSFET（第二晶体管）5串联在输入端子3和电压测量电路1之间。NMOSFET4的漏极与输入端子3连接。NMOSFET4的源极与PMOSFET5的漏极连接。PMOSFET5的源极与电压测量电路1连接。
NMOSFET4在输入电压Vin比电压测量电路1的正电源电压大的情况下成为断开状态。PMOSFET5在输入电压Vin比电压测量电路1的负电源电压小的情况下成为断开状态。
齐纳二极管（第1二极管）12连接在NMOSFET4的栅极和源极之间。齐纳二极管（第2二极管）13连接在PMOSFET5的栅极和源极之间。电压转换电路11连接在连接线与NMOSFET4和PMOSFET5的栅极端之间，所述连接线是PMOSFET5的源极和电压测量电路1的连接线。
电压转换电路（电压控制电路）11包括由运算放大器构成的电压缓冲器14、电平移位电路（レベルシフト回路）15以及电平移位电路16。电压缓冲器14的非反转输入端子（＋）与连接线连接，所述连接线是PMOSFET5的源极端和电压测量电路1的连接线。电压缓冲器14的反转输入端子（－）与输出端子连接。电压缓冲器14监控（monitor）向电压测量电路1输入的输入电压Vic。设电压缓冲器14的输出电压为Vm，则变成Vm≈Vic。
电平移位电路（第一电平移位电路）15连接在电压缓冲器14的输出端子和NMOSFET4的栅极端之间。电平移位电路15把输入的电压向正电位侧仅移动规定电压（电平移位电压）Vs。因此，电平移位电路15输出作为电压缓冲器14的输出电压Vm和Vs之和的Vm＋Vs（≈Vin＋Vs）。该电压施加在NMOSFET4的栅极端。
电平移位电路（第二电平移位电路）16连接在电压缓冲器14的输出端子和PMOSFET5的栅极端之间。电平移位电路16把输入的电压向负电位侧仅移动规定电压（电平移位电压）Vs。因此，电平移位电路16输出作为电压缓冲器14的输出电压Vm和Vs之差的电压Vm－Vs（≈Vin－Vs）。该电压施加在PMOSFET5的栅极端上。
在所述结构中，NMOSFET4的栅极和源极之间的电压是齐纳二极管12的反向偏置电压（规定电压Vs）。Vs被设定成比正电源电压VDD小。另一方面，PMOSFET5的栅极和源极之间的电压是齐纳二极管13的反向偏置电压。所述反向偏置电压为－Vs。－Vs被设定成比负电源电压VSS大。即Vs比正电源电压VDD小，并且比负电源电压VSS大。由此，NMOSFET4和PMOSFET5的栅极和漏极之间的电压＋Vs～－Vs成为电源电压范围（VDD～VSS）内的电压值。
电压转换电路11通过跟踪作为输入电压Vin的Vic（即，根据作为输入电压Vin的Vic），设定NMOSFET4和PMOSFET5的栅极电位。由此，电压转换电路11将NMOSFET4和PMOSFET5的栅极和源极之间的电压维持一定，并且将NMOSFET4和PMOSFET5的栅极和源极之间的电压维持在电源电压范围（VDD～VSS）内的电压值。
第一实施方式的动作
下面对图1所示的第一实施方式的输入保护电路10的动作进行详细说明。当输入电压Vin在电压测量电路1的电源电压范围（VDD～VSS）内的情况下，NMOSFET4和PMOSFET5的栅极和源极之间的电压的大小，与输入电压Vin无关，成为规定电压│Vs│。但是，规定电压│Vs│被设定成是用于使NMOSFET4和PMOSFET5导通的最低限的值。因此，在输入电压Vin在电源电压范围（VDD～VSS）内的情况下，NMOSFET4和PMOSFET5处于导通状态。通过NMOSFET4和PMOSFET5，把电压Vic输入到电压测量电路1。其结果，电压测量电路1能高精度地测量输入电压Vin。
在输入电压Vin比电压测量电路1的正电源电压VDD大的情况下，NMOSFET4成为断开状态。因此，输入电压Vin未输入到电压测量电路1。此外，在输入电压Vin比电压测量电路1的负电源电压VSS向负电位侧变大的情况下，PMOSFET5成为断开状态。因此，输入电压Vin未输入到电压测量电路1。通过所述开关动作，可以将电压测量电路1从过大的输入电压保护起来。
如果输入电压Vin超过电压测量电路1的电源电压范围（VDD～VSS），向正电位侧或负电位侧进一步变大，则NMOSFET4或PMOSFET5的栅极和源极之间的电压也变大。栅极和源极之间的电压在超过栅极和源极间的耐压之前，被齐纳二极管12和齐纳二极管13固定。
此时，作为齐纳二极管12和齐纳二极管13的反向偏置电压的NMOSFET4和PMOSFET5的栅极和源极之间的电压，被维持成电源电压范围（VDD～VSS）内的电压。因此，与以往那样的把电源电压VDD或VSS施加在MOSFET的栅极端的结构相比，本实施方式的反向偏置电压变小。因此，在齐纳二极管12和齐纳二极管13中流动的漏电流变小。
第一实施方式的效果
如上所述，在第一实施方式的输入保护电路10中，输入电压Vin施加在输入端子3上。此外，施加电压Vic输入到电压测量电路1。在所述的输入端子3和电压测量电路1之间，至少串联有两个作为场效应型晶体管的NMOSFET4和PMOSFET5。在输入电压Vin脱离电压测量电路1的电源电压VDD～VSS的范围的情况下，NMOSFET4和PMOSFET5中的一个断开。由此，可以阻止过大的电压输入到电压测量电路1。
在输入保护电路10中，在NMOSFET4的栅极和源极之间连接有齐纳二极管12。此外，在PMOSFET5的栅极和源极之间连接有齐纳二极管13。输入保护电路10还包括电压转换电路11。电压转换电路11通过跟踪作为输入电压Vin的Vic（即，根据作为输入电压Vin的Vic），生成NMOSFET4和PMOSFET5的栅极电位，使得将NMOSFET4和PMOSFET5的栅极和源极之间的电压维持为一定、且维持为电源电压范围（VDD～VSS）内的电压值。
按照所述的结构，齐纳二极管12和齐纳二极管13的反向偏置电压成为NMOSFET4和PMOSFET5的栅极和源极之间的电压。该电压是电源电压范围内的电压Vs。因此，与如以往那样的在NMOSFET4和PMOSFET5的栅极端施加电源电压（VDD～VSS）的结构相比，本实施方式的反向偏置电压变小。因此，可以减小在齐纳二极管12和齐纳二极管13中流动的漏电流。因此可以抑制以往那样的漏电流伴随输入电压Vin的增大而以指数函数方式的增大、以及由此对例如进行高精度的模拟电压测量的电压测量电路1造成恶劣的影响。此外，利用齐纳二极管12和齐纳二极管13可以保护NMOSFET4和PMOSFET5的栅极和源极之间。
第二实施方式的结构
图2表示第二实施方式的具备电压测量电路1的电压测量装置的电路结构。在电压测量电路1上连接有第二实施方式的输入保护电路20。输入保护电路20配置在输入端子3和电压测量电路1之间，输入电压Vin施加于输入端子3。输入保护电路20包括NMOSFET4、PMOSFET5、栅极偏置电路24、PMOSFET25、26、以及齐纳二极管22、23。
NMOSFET4和PMOSFET5串联在输入端子3和电压测量电路1之间。
栅极偏置电路（电压控制电路）24、PMOSFET（第四晶体管）25和PMOSFET（第三晶体管）26连接在连接线与NMOSFET4和PMOSFET5的栅极端之间，所述连接线是PMOSFET5的源极端和电压测量电路1的连接线。
齐纳二极管（第1二极管）22连接在NMOSFET4的栅极和源极之间。齐纳二极管（第2二极管）23连接在PMOSFET26的栅极和漏极之间。
如图3所示，栅极偏置电路（栅极驱动电路）24包括电压缓冲器241、242、电平移位电路244、245、246、247。电压V1、V2、V3、V4的输出端子通过二极管连接在电源和地线之间。
电压缓冲器（第一电压缓冲器）241监控与经由NMOSFET4和PMOSFET5输入的输入电压Vin对应的电压Vic，并且作为电压Vo输出。
电平移位电路（第一电平移位电路）244把从电压缓冲器241输出的电压Vo，向正电位侧仅移动第一规定电压Vs而成为（Vic＋Vs）。电平移位电路244把通过所述移动得到的电压作为电压V1，向PMOSFET25的源极端输出。电平移位电路245把电压Vo向负电位侧仅移动规定电压Vs而成为（Vic－Vs）。
电平移位电路（第二电平移位电路）245把通过所述移动得到的电压，作为电压V2向PMOSFET26的源极端子输出。
电压缓冲器（第二电压缓冲器）242具有两个输入端子。一个输入端子与电压缓冲器241的输出端连接。另一个输入端子与电平移位电路245的输出端连接。此外，电压缓冲器242具有两个输出端子。一个输出端子与电平移位电路244的输出端连接。另一个输出端子输出电压V3。电压缓冲器242在输入侧，把输出电压V3设定为将电平移位电路244的输出电压V1仅移动电位Va得到的值。由此，电压缓冲器242在其输出侧，把输出电压V3设定为将输出电压V1仅移动第二规定电压Vb（其中，Vb≈Va）得到的值。此外，第一规定电压Vs和第二规定电压Vb都比电压测量电路1的正电源电压VDD小，并且比电压测量电路1的负电源电压VSS大。
通过所述动作，在PMOSFET5中，向源极端提供的电压Vic与向栅极端提供的电压V2的电位差Vic－V2成为Va。另一方面，在PMOSFET25中，向栅极端提供的电压V3与向源极端提供的电压V1的电位差V1－V3成为Vb。
电平移位电路（第三电平移位电路）246和电平移位电路（第四电平移位电路）247把从电压缓冲器241输出的电压Vo，分别向负电位侧仅移动规定电压Vs而成为（Vic－2×Vs）。电平移位电路246和电平移位电路247把通过所述移动得到的电压作为电压V4向PMOSFET26的栅极端输出。
因此，栅极偏置电路24通过跟踪输入电压Vic（≈输入电压Vin）（即，根据输入电压Vic（≈输入电压Vin）），生成电压V1～V4，使得NMOSFET4、PMOSFET5、以及PMOSFET25、26的栅极和源极之间的电压成为规定值Vs。但是，从栅极偏置电路24输出的电压V1～V4被设定成不脱离电源电压范围VDD～VSS。此外，所述的电压被设定成V1－V3≈Vic－V2的关系成立。即，施加有电压V1和V3的PMOSFET25的栅极和源极之间的电压（V1－V3）与PMOSFET5的栅极和源极之间的电压（Vic－V2）被维持为几乎总是大体相等。
此外，在输入电压Vin处于电源电压VDD－Vs～VSS＋2Vs的范围内的情况下，电压V1～V4满足所述的V1≈Vic＋Vs、V2≈Vic－Vs、V3≈Vic和V4≈Vic－2Vs的关系。
另一方面，在输入电压Vin在电源电压VDD－Vs～VSS＋2Vs的范围外的情况下，例如在输入电压Vin成为VDD－Vs以上的情况（输入电压Vin在正电位侧高的情况）下，成为V1＝VDD。在输入电压Vin成为VSS＋2Vs以下的情况（输入电压Vin在负电位侧低的情况）下，成为V4＝VSS。在输入电压Vin成为VSS＋Vs以下的情况（输入电压Vin在负电位侧低的情况）下，成为V2＝VSS、且V3＝V1。
第二实施方式的动作
下面对图2所示的第二实施方式的输入保护电路20的动作进行详细说明。在输入电压Vin处于电源电压范围VDD－Vs～VSS＋2Vs内的情况下，PMOSFET25和PMOSFET26的栅极和源极之间的电压被维持为规定值Vs。PMOSFET25和PMOSFET26导通，维持低电阻状态。在该情况下，在PMOSFET25和PMOSFET26中的电压降小。因此，栅极偏置电路24的输出电压V1、V2以原样的电平施加在各NMOSFET4和PMOSFET5的栅极端上。由此，NMOSFET4和PMOSFET5的栅极和源极之间的电压也被维持为规定值Vs。NMOSFET4和PMOSFET5导通，并维持为低电阻状态。通过使NMOSFET4和PMOSFET5成为导通状态，输入电压Vin被输入到电压测量电路1。其结果，电压测量电路1能对输入电压Vin实施高精度的模拟电压测量。
在输入电压Vin为VDD－Vs以上的情况下，NMOSFET4变成断开。因此，输入电压Vin未输入到电压测量电路1。另一方面，在输入电压Vin为VSS＋2Vs以下时，漏极与衬底（バルク）间的寄生二极管为正向。因此NMOSFET4维持低电阻状态。另一方面，PMOSFET5变成断开。因此输入电压Vin没有向电压测量电路1输入。其结果，能将电压测量电路1从过大的输入电压保护起来。
如果输入电压Vin与VSS＋2Vs相比在负电位侧变低，则NMOSFET4的栅极和源极之间的电压变高。此时，齐纳二极管22把NMOSFET4的栅极和源极之间的电压固定，使得NMOSFET4的栅极和源极之间的电压不超过耐压。此外，在输入电压Vin为VSS＋2Vs以下时，PMOSFET25和PMOSFET26与PMOSFET5同样地成为断开状态。在该情况下，即使齐纳二极管22的固定起作用，PMOSFET25也成为断开状态（高电阻状态）。因此，栅极偏置电路24的输出电流受到限制。其结果，栅极偏置电路24被保护起来，使得栅极偏置电路24中不流过过大的电流。
即，在输入电压Vin为负的过大的输入时，向栅极偏置电路24输入的输入电压Vic、以及输出电压V2、V4降低，变成V2≈V4≈Vic≈VSS。此外，成为V3≈V1。其结果，PMOSFET5的栅极和源极之间的电压成为0V。因此，PMOSFET5成为高电阻的断开状态。同样地，PMOSFET25和PMOSFET26的栅极和源极之间的电压也成为0V。因此，PMOSFET25和PMOSFET26成为高电阻的断开状态。
PMOSFET25和PMOSFET26是与齐纳二极管22和齐纳二极管23串联的、限制电流用的PMOSFET。它们在被输入了过大的输入电压Vin时变成高电阻。因此，将电压测量电路1从过大的输入电压Vin保护起来。此外，针对过大的输入电压维持高的输入电阻。
在图2所示的结构中，齐纳二极管23连接在限制电流用的PMOSFET26的栅极和漏极之间。与此相关联，如图4所示，在通常的电路结构中，齐纳二极管23连接在PMOSFET5的栅极和源极之间。但是在图4的电路中，栅极偏置电路24a通过跟踪输入电压Vic（即，根据输入电压Vin），生成电压V1和电压V2。所述电压V1通过电阻器27施加在NMOSFET4的栅极端上。另一方面，电压V2通过电阻器28施加在PMOSFET5的栅极端上。
如图2的电路所示，把齐纳二极管23连接在PMOSFET26的栅极和漏极之间，可以利用在输入过大的输入电压Vin时限制电流用的PMOSFET26成为高电阻。
如图2所示，通过把齐纳二极管23连接在PMOSFET26的栅极和漏极之间，与图4所示的电路结构相比，可以使通常动作时的齐纳二极管22和齐纳二极管23的反向偏置电压更相等。通过尽量使齐纳二极管22和齐纳二极管23的反向偏置电压相等，可以使因齐纳二极管22和齐纳二极管23的漏电流的失衡而产生的输入漏电流变小。
第二实施方式的效果
如上所述，第二实施方式的输入保护电路20配置在输入电压Vin所施加的输入端子3和电压测量电路1之间。与输入电压Vin对应的电压Vic施加在电压测量电路1上。输入保护电路20至少具有两个NMOSFET4和PMOSFET5。NMOSFET4和PMOSFET5串联在输入端子3和电压测量电路1之间。NMOSFET4配置在输入端子3侧。此外，PMOSFET5配置在电压测量电路1侧。在输入电压Vin脱离电压测量电路1的电源电压范围的情况下，NMOSFET4和PMOSFET5中的一个断开。由此，可以抑制过大的电压输入到电压测量电路1。
输入保护电路20还包括PMOSFET25、26、齐纳二极管22、23以及栅极偏置电路24。PMOSFET25的漏极端与NMOSFET4的栅极端连接。PMOSFET26的漏极端与NMOSFET4和PMOSFET5之间的连接线连接。PMOSFET26的源极端与PMOSFET5的栅极端连接。齐纳二极管22连接在NMOSFET4的栅极和源极之间。齐纳二极管23连接在PMOSFET26的栅极和漏极之间。栅极偏置电路24通过跟踪输入电压Vin（即，基于输入电压Vin），生成PMOSFET25和PMOSFET26的栅极和源极之间的电压，使得NMOSFET4和PMOSFET5的栅极和源极之间的电压一定，并且使PMOSFET25和PMOSFET26的栅极和源极之间的电压一定。栅极偏置电路24在输入电压Vin脱离电压测量电路1的电源电压范围VDD－Vs～VSS＋2Vs的情况下，生成使PMOSFET25断开的栅极和源极之间的电压V1和电压V3、以及使PMOSFET26断开的栅极和源极之间的电压V2和电压V4。
在输入保护电路20中，在输入电压Vin脱离电源电压VDD－Vs～VSS＋2Vs的情况（输入电压Vin过大的情况）下，限制电流用的PMOSFET25和PMOSFET26变成高电阻。在该情况下，插入输入电压Vin朝向电压测量电路1去的路径中的NMOSFET4和PMOSFET5也变成高电阻。因此可以限制过大的输入电压Vin输入到电压测量电路1。由此可以保护电压测量电路1。
当输入了过大的输入电压Vin时，PMOSFET25和PMOSFET26变成高电阻。利用该情况，在输入保护电路20中，把齐纳二极管23连接在限制电流用的PMOSFET26的栅极和漏极之间。在通常的电路结构中，如图4所示，齐纳二极管23连接在PMOSFET5的栅极和源极之间。如输入保护电路20所示，通过使齐纳二极管23连接在PMOSFET26的栅极和漏极之间，与所述的通常的电路结构相比，可以使通常动作时的齐纳二极管22和齐纳二极管23的反向偏置电压更相等。这样，通过尽量使齐纳二极管22和齐纳二极管23的反向偏置电压相等，可以使因齐纳二极管22和齐纳二极管23的漏电流失衡而产生的输入漏电流变小。
所述的第一实施方式和第二实施方式中所示的齐纳二极管12、13、22、23只要能把NMOSFET4的栅极和源极之间的电压抑制在耐压内就可以。所述的齐纳二极管也可以是反向连接在MOSFET的栅极和源极之间或栅极和漏极之间的、如图5A所示的通常的PN结型二极管71。由此可以实现利用PN结型二极管71的反向特性的电路结构。此外，如图5B所示，所述的齐纳二极管也可以是由正向串联在MOSFET的栅极和源极之间或栅极和漏极之间的多个PN结型二极管构成的二极管阵列72。二极管71和二极管阵列72比特殊的齐纳二极管22和齐纳二极管23更容易IC化。
可是，在所述的第二实施方式中，栅极偏置电路24通过跟踪输入电压Vi（即，根据输入电压Vin），生成栅极偏置电压（PMOSFET25和PMOSFET26的栅极和源极之间的电压）。因此，使用多个电压缓冲器（图3的电压缓冲器241和电压缓冲器242）。所述的电压缓冲器241和电压缓冲器242由多个晶体管构成。因此，栅极偏置电路24的电路规模比较大。此外，在NMOSFET4、PMOSFET5、25、26上施加比较高的输入电压。因此，作为所述的MOSFET，使用具有大的元件尺寸和很高耐压的MOSFET。因此，输入保护电路20的电路规模就更大。在以下所示的第三实施方式中，针对具有电路规模比输入保护电路20小的输入保护电路30进行说明。
第三实施方式的结构
图6表示第三实施方式的具备电压测量电路1的电压测量装置的电路结构。在电压测量电路1上连接有第三实施方式的输入保护电路30。
下面对所述输入保护电路30与图2所示的输入保护电路20在结构上的主要差异进行说明。输入保护电路30包括二极管阵列32，该二极管阵列32包括串联的多个正向二极管。所述二极管阵列32与输入保护电路20中的齐纳二极管22对应。输入保护电路30还包括二极管阵列33，该二极管阵列33包括串联的多个正向二极管。所述二极管阵列33与输入保护电路20中的齐纳二极管23对应。此外，输入保护电路30没有与输入保护电路20中的PMOSFET26对应的部件。在其他方面，输入保护电路30具有与输入保护电路20相同的结构。下面除非事先说明，对具有与图2所示的部件相同功能的部件采用同一名称。
在具有所述的电路结构的输入保护电路30中，栅极偏置电路34输出NMOSFET4的栅极偏置电压V1、PMOSFET5的栅极偏置电压V2、PMOSFET25的栅极偏置电压V3。另一方面，栅极偏置电路34不输出PMOSFET26的栅极偏置电压V4（第四电压）。下面对栅极偏置电路34的详细电路结构进行说明。
如图7所示，栅极偏置电路34包括偏置电流源340、源极跟随电路（ソースフォロワ回路）341、342、电流镜电路343、344。源极跟随电路341（第一源极跟随电路）包括NMOSFET。源极跟随电路342（第二源极跟随电路）包括PMOSFET。电流镜电路343（第一电流镜电路）包括两个NMOSFET。电流镜电路344（第二电流镜电路）包括两个PMOSFET。电流镜电路343的MOSFET具有与源极跟随电路341的MOSFET相同的极性。电流镜电路344的MOSFET具有与源极跟随电路342的MOSFET相同的极性。
输入电压Vic经由NMOSFET4和PMOSFET5输入到栅极偏置电路34。通过源极跟随电路342、电阻Rb（第二电阻）以及电阻Ra（第三电阻），使输入电压Vic的电平向正电位侧仅移动第一规定电压Vs。通过所述移动得到的电压作为电压V1（第一电压）从栅极偏置电路34输出。所述电压V1经由PMOSFET25输出到NMOSFET4的栅极端。
此外，通过源极跟随电路341和电阻Rc（第一电阻），使输入电压Vic的电平向负电位侧仅移动第一规定电压Vs。通过所述移动得到的电压作为电压V2（第二电压）从栅极偏置电路34输出。所述电压V2输出到PMOSFET5的栅极端。
此外，通过源极跟随电路342和电阻Rb，使输入电压Vic的电平向正电位侧仅移动第三规定电压Va。通过所述移动得到的电压作为电压V3（第三电压）从栅极偏置电路34输出。所述电压V3输出到PMOSFET25的栅极端。此外，第一规定电压Vs和第三规定电压Va比电压测量电路1的正电源电压VDD小，并且比电压测量电路1的负电源电压VSS大。
偏置电流源340输出电流I3（第一电流）。所述电流I3通过电流镜电路343作为电流I2（第二电流）输出到源极跟随电路341和电阻Rc。电流I2进一步通过电流镜电路344作为电流I1（第三电流）提供给电阻Ra、Rb以及源极跟随电路342。
栅极偏置电路34通过跟踪输入电压Vic（即，根据输入电压Vin），生成输出电压V1、V2、V3，使得NMOSFET4和PMOSFET5的栅极和源极之间的电压成为规定值Vs，并且使PMOSFET25的栅极和源极之间的电压成为规定值Va。但是，从栅极偏置电路34输出的电压V1～V3被设定成不脱离电源电压范围VDD～VSS。即，栅极偏置电路34被设计成当输入电压Vin处于电压范围VDD－Vs～VSS＋Vs内时，输出以下的电压V1～V3。
通过源极跟随电路342的栅极和源极之间的电压Vp、以及电阻Rb、电阻Ra和电流I1形成的电压降，用以下计算式（1）表示电压V1。
V1＝Vic＋Vp＋（Ra＋Rb）·I1…（1）
通过源极跟随电路341的栅极和源极之间的电压Vn、以及电阻Rc和电流I2形成的电压降，用以下的计算式（2）表示电压V2。
V2＝Vic－（Vn＋Rc·I2）…（2）
其中，电流I1、I2和I3的电流值大体相等。因此，通过以满足下式的方式调整电阻值和电流值等，
Vs≈Vp＋（Ra＋Rb）·I1≈Vn＋Rc·I2
电压V1和V2可以表示成以下的计算式（3）、（4）。
V1≈Vic＋Vs…（3）
V2≈Vic－Vs…（4）
通过源极跟随电路342的栅极和源极之间的电压Vp、以及电阻Rb和电流I1形成的电压降，用以下计算式（5）表示电压V3。
V3＝Vic＋Vp＋Rb·I1＝Vic＋Vp＋（Ra＋Rb）·I1－Ra·I1…（5）
其中，由于Va＝Ra·I1，所以V3可以用以下计算式（6）表示。
V3≈V1－Va…（6）
另一方面，在输入电压Vin在电源电压VDD－Vs～VSS＋Vs的范围外的情况下，例如，在输入电压Vin为VDD－Vs以上的情况下，V1的电压值升高。因此，电流镜电路344中的一个PMOSFET进入到线性区域，因此作为电流镜不动作。因此，由于I1≈0，所以V1＝VDD。此外，在输入电压Vin在VSS＋Vs以下的情况下，V2的电压值降低。因此，电流镜电路343中的一个NMOSFET进入到线性区域，所以作为电流镜不动作。因此，由于I2≈0，所以变成V2＝VSS。如果I2≈0，则来自电流镜电路344的电流I1也变成I1≈0。此时，V1≈Vic＋Vp以及V3≈Vic＋Vp成立。因此，变成V3≈V1。
但是Vs被设定成是比NMOSFET4和PMOSFET5的阀值大的值。Va被设定成是比PMOSFET25的阀值大的值。
第三实施方式的动作
下面对图6和图7所示的第三实施方式的输入保护电路30的动作进行详细说明。
首先，对输入保护电路30通常的动作进行说明。通常的动作是在输入电压Vin处于电压测量电路1的电源电压范围内VDD－Vs～VSS＋Vs的情况下的输入保护电路30的动作。在该情况下，PMOSFET25的栅极和源极之间的电压维持为规定值Va。因此，PMOSFET25成为导通状态，并维持低电阻状态。因此，在PMOSFET25中的电压降小。因此，栅极偏置电路34的输出V1原样地施加在NMOSFET4的栅极端上。因此，NMOSFET4的栅极和源极之间的电压也维持为规定值Vs。因此，NMOSFET4也成为导通状态，并维持低电阻状态。
此时，PMOSFET5的栅极和源极之间的电压也维持为规定值Vs。因此，PMOSFET5也成为导通状态，并维持低电阻状态。因NMOSFET4和PMOSFET5成为低电阻状态，所以输入电压Vin以低电阻输入到电压测量电路1。此后，电压测量电路1对输入电压Vin实施高精度的模拟电压测量。
下面对在过大电压输入时的保护动作进行说明。在输入电压Vin在VDD－Vs以上的情况下，NMOSFET4变成断开状态，成为高电阻状态。因此输入电压Vin未输入到电压测量电路1。在输入电压Vin为VSS＋Vs以下的情况下，漏极与衬底间的寄生二极管变成正向。因此，NMOSFET4仍为低电阻状态。另一方面，PMOSFET5变成断开状态，成为高电阻状态。因此，输入电压Vin不向电压测量电路1输入。其结果，将电压测量电路1从过大的输入电压保护起来。
如果输入电压Vin与VSS＋Vs相比向负电位侧变低，则NMOSFET4的栅极和源极之间的电压增大。此时二极管阵列32把NMOSFET4的栅极和源极之间的电压固定，使得NMOSFET4的栅极和源极之间的电压不超过耐压。此外，在输入电压Vin为VSS＋Vs以下的情况下，PMOSFET25与PMOSFET5相同，变成断开状态，成为高电阻状态。因此，即使二极管阵列32的固定起作用，PMOSFET25也限制栅极偏置电路34的输出电流。因此栅极偏置电路34得到保护，使得栅极偏置电路34中不流过过大的电流。
在输入电压Vin为VSS＋Vs以下的情况下，PMOSFET5的栅极和漏极之间的电压被二极管阵列33分压。以使PMOSFET5的栅极和源极之间的电压不超过耐压的方式设定二极管阵列33中的正向二极管的数量。由此，在输入保护电路30中不需要输入保护电路20中的PMOSFET26。输入保护电路30将电压测量电路1从过大的输入电压保护起来。此外，可以对过大的输入电压维持高的输入电阻。
此外，二极管阵列33能消除在二极管阵列32中流动的漏电流。该功能与输入保护电路20相同。在通常的动作时，在二极管阵列32中流动的漏电流流过二极管阵列33。由此，从输入端子3侧观察到的输入漏电流变小。
第三实施方式的效果
如上所述，第三实施方式的输入保护电路30配置在输入电压Vin所施加的输入端子3和电压测量电路1之间。在电压测量电路1上施加正电源电压VDD和负电源电压VSS。输入保护电路30包括极性不同的、相互串联的NMOSFET4和PMOSFET5。所述的NMOSFET4和PMOSFET5插入在输入端子3和电压测量电路1之间。在输入电压Vin脱离电压测量电路1的电源电压范围的情况下，MOSFET中的一个变成断开状态，成为高电阻状态。由此可以抑制过大的电压输入到电压测量电路1。
输入保护电路30还包括PMOSFET25、二极管阵列32、33、以及栅极偏置电路34。PMOSFET25的漏极端与NMOSFET4的栅极端连接。二极管阵列32连接在NMOSFET4的栅极和源极之间。二极管阵列33连接在PMOSFET5的栅极和漏极之间。栅极偏置电路34通过跟踪输入电压Vin（即，根据输入电压Vin），生成NMOSFET4、PMOSFET5和PMOSFET25的栅极和源极之间的电压，使得NMOSFET4和PMOSFET5的栅极和源极之间的电压成为一定，并且使PMOSFET25的栅极和源极之间的电压成为一定。栅极偏置电路34在输入电压Vin脱离电压测量电路1的电源电压范围VDD－Vs～VSS＋Vs的情况下，生成使PMOSFET25成为断开状态（高电阻状态）的栅极和源极之间的电压V1、V2、V3。
在输入保护电路30中，在输入电压Vin脱离电源电压VDD－Vs～VSS＋Vs的情况（输入电压Vin过大的情况）下，限制电流用的PMOSFET25成为断开状态（高电阻状态）。在该情况下，插入到输入电压Vin向电压测量电路1去的路径中的各NMOSFET4和PMOSFET5，也都成为高电阻状态。因此，可以限制过大的输入电压Vin输入到电压测量电路1。由此可以保护电压测量电路1。
如上所述，在输入过大的输入电压Vin时，PMOSFET25成为高电阻状态。在输入保护电路30中，利用该情况，把二极管阵列33连接在限制电流用的PMOSFET5的栅极和漏极之间。通过使在二极管阵列32中流动的漏电流流过二极管阵列33，可以减小从输入端子3侧观察到的输入漏电流。
此外，在输入保护电路30中，栅极偏置电路34通过跟踪输入电压Vin（即，根据输入电压Vin），生成MOSFET4、5、25的栅极和源极之间的电压，使得NMOSFET4和PMOSFET5的栅极和源极之间的电压一定，并且使限制电流用的PMOSFET25的栅极和源极之间的电压也一定。所述栅极偏置电路34包括偏置电流源340、源极跟随电路341、342、以及电流镜电路343、344。电流镜电路343通过电阻Rc与源极跟随电路341连接。电流镜电路343输入从偏置电流源340提供的电流I3。电流镜电路343向源极跟随电路341和电阻Rc输出电流I2。电流镜电路344通过包括电阻Ra和电阻Rb的串联电路与源极跟随电路342连接。向电流镜电路344输入电流I2。电流镜电路344向源极跟随电路342、电阻Ra和电阻Rb输出电流I1。
在输入保护电路30中，输入电压Vic通过串联的NMOSFET4和PMOSFET5输出到电压测量电路1。从所述输入电压Vic生成电压V1，并经由PMOSFET25输出到NMOSFET4的栅极端。所述电压V1是通过把输入电压Vic向正电位侧仅移动规定值的电平得到的电压。根据源极跟随电路342的栅极和源极之间的电压Vp、以及电阻Ra、电阻Rb和电流I1形成的电压降来决定所述规定值（V1＝Vic＋Vp＋（Ra＋Rb）·I1）。此外，所述电压V1是电压测量电路1的电源电压范围（VDD－Vs～VSS＋Vs）内的值。
此外，从输入电压Vic生成电压V2，并向PMOSFET5的栅极端输出。所述电压V2是通过把输入电压Vic向负电位侧仅移动规定值的电平得到的电压。根据源极跟随电路341的栅极和源极之间的电压Vn、以及电阻Rc和电流I2形成的电压降来决定所述规定值（V2＝Vic－（Vn＋Rc·I2））。此外，所述电压V2是电源电压范围内的值。
此外，从输入电压Vic生成电压V3，并输出到PMOSFET25的栅极端。所述电压V3是通过把输入电压Vic向正电位侧仅移动规定值的电平得到的电压。根据源极跟随电路342的栅极和源极之间的电压Vp、以及电阻Rb和电流I1形成的电压降来决定所述规定值（V3＝Vic＋Vp＋Rb·I1＝Vic＋Vp＋（Ra＋Rb）·I1－Ra·I1）。此外，所述电压V3是电源电压范围内的值。
在所述输入保护电路30中，用少量的元件实现栅极偏置电路34。即，栅极偏置电路34由在源极跟随电路341和源极跟随电路342中包含的两个MOSFET、在电流镜电路343和电流镜电路344中包含的四个MOSFET、以及三个电阻（Ra、Rb、Rc）来实现。此外，与输入保护电路20相比，可以减少一个具有大元件尺寸和很高耐压的MOSFET。因此，输入保护电路30是电路规模小的输入保护电路。
以上对本发明优选的实施方式进行了详细叙述。本发明的技术范围不限于在所述实施方式中所记载的范围。本领域的技术人员显然可以对所述实施方式进行多种变形或改进。此外，根据权利要求预测的记载显然可以判明，进行所述的变形或改进的方式也包含在本发明的技术范围中。
此外，本发明的一个目的是提供一种输入保护电路，该输入保护电路可以保护将内部电路从过大的输入电压保护起来的场效应晶体管的栅极和源极之间，并且可以抑制通过二极管在栅极和源极之间流动的漏电流对内部电路带来的恶劣影响。
此外，在图1所示的结构中，也可以通过电压转换电路11，跟踪作为输入电压Vin的Vic，设定NMOSFET4、PMOSFET5各MOSFET的栅极电位，使得NMOSFET4、PMOSFET5各MOSFET的栅极和源极之间的电压保持为一定、且将NMOSFET4、PMOSFET5各MOSFET的栅极和源极之间的电压保持为小于电源电压范围（VDD～VSS）的电压值。
此外，第二实施方式的输入保护电路20也可以在输入电压Vin所施加的输入端子3和向该输入端子3施加的施加电压所输入的电压测量电路1之间，至少串联两个MOSFET4、5，在输入电压Vin超过电压测量电路1的电源电压时，使晶体管中的一个断开，来阻止向电压测量电路1输入过大的电压。
电压缓冲器242也可以是下述结构：两个输入侧中的一个与电压缓冲器241的输出端连接，另一个与电平移位电路245的输出端连接，两个输出侧中的一个与电平移位电路244的输出端连接，另一个成为电压V3的输出端。这样的电压缓冲器242在输入侧把电平移位电路245的输出电压V2移动电位Va，作为电压缓冲器241的输出电压Vo，由此在输出侧，输出电压V3被移动电位Vb（其中，Vb≈Va），进行成为输出电压V1的动作。
输入保护电路20也可以是下述结构：输入保护电路20包括：PMOSFET25，漏极端与输入端子3侧的NMOSFET4的栅极端连接；PMOSFET26，漏极端连接在NMOSFET4和PMOSFET5各MOSFET的连接之间，并且源极端与PMOSFET5的栅极端连接；齐纳二极管22，连接在NMOSFET4的栅极和源极之间；齐纳二极管23，连接在PMOSFET26的栅极和漏极之间；以及栅极偏置电路24，在PMOSFET25、26的栅极和源极之间产生跟踪输入电压Vin的电压，使得NMOSFET4和PMOSFET5各MOSFET的栅极和源极之间的电压一定，并且使PMOSFET25、26的栅极和源极之间的电压一定，栅极偏置电路24在输入电压Vin超过电压测量电路1的电源电压范围VDD－Vs～VSS＋2Vs时，产生使PMOSFET25、26断开的栅极和源极之间的电压V1、V3、V2、V4。
栅极偏置电路34的输出电压V1、V2、V3产生追随输入电压Vic的电压，使得NMOSFET4和PMOSFET5的栅极和源极之间的电压成为规定的Vs，并且使PMOSFET25的栅极和源极之间的电压成为规定的Va。但是，从栅极偏置电路34输出的各电压V1～V3不能超过电源电压VDD～VSS。即，栅极偏置电路34被设计成在输入电压Vin处于VDD－Vs～VSS＋Vs的范围内时，输出以下的电压。
输入保护电路30也可以包括：PMOSFET25，漏极端与输入端子3侧的NMOSFET4的栅极端连接；正向二极管32，连接在NMOSFET4的栅极和源极之间；正向二极管33，连接在PMOSFET5的栅极和漏极之间；以及栅极偏置电路34，在NMOSFET4、PMOSFET5、PMOSFET25的各栅极和源极之间产生追随输入电压Vin的电压，使得NMOSFET4和PMOSFET5各MOSFET的栅极和源极之间的电压一定，并且使PMOSFET25的栅极和源极之间的电压一定。栅极偏置电路34也可以在输入电压Vin超过电压测量电路1的电源电压范围VDD－Vs～VSS＋Vs时，产生使PMOSFET25成为断开的高电阻状态的栅极和源极之间的电压V1、V2、V3。
此外，在输入保护电路30中，栅极偏置电路34分别在NMOSFET4、PMOSFET5以及PMOSFET25各MOSFET的栅极和源极之间产生追随输入电压Vin的电压，使得NMOSFET4和PMOSFET5的各栅极和源极之间的电压一定，并且使限制电流用的PMOSFET25的栅极和源极之间的电压也一定。所述栅极偏置电路34也可以由以下电路构成：源极跟随电路341、342；电流镜电路343，通过电阻Rc与源极跟随电路341连接，把由偏置电流源340提供的电流I3作为输入，向源极跟随电路341和电阻Rc输出电流I2；电流镜电路344，通过由电阻Ra、Rb构成的串联电路与源极跟随电路342连接，以电流I2作为输入，向源极跟随电路342和电阻Ra、Rb输出电流I1。
此外，还可以是下述结构：把电压（V1＝Vic＋Vp＋（Ra＋Rb）·I1）经由PMOSFET25向NMOSFET4的栅极端输出，所述电压（V1＝Vic＋Vp＋（Ra＋Rb）·I1）是通过将从通过串联的NMOSFET4、PMOSFET5向电压测量电路1输出的输入电压Vic，向正电位侧仅移动一定且小于电压测量电路1的电源电压范围（VDD－Vs～VSS＋Vs）的电压而得到的，所述一定且小于电压测量电路1的电源电压范围（VDD－Vs～VSS＋Vs）的电压是由源极跟随电路342的栅极和源极之间的电压Vp、以及电阻Ra、Rb和电流I1形成的电压降决定的；此外，把电压（V2＝Vic－（Vn＋Rc·I2））向PMOSFET5的栅极端输出，所述电压（V2＝Vic－（Vn＋Rc·I2））是通过将输入电压Vic向负电位侧仅移动一定且小于电源电压范围的电压而得到的，所述一定且小于电源电压范围的电压是由源极跟随电路341的栅极和源极之间的电压Vn、以及电阻Rc和电流I2形成的电压降决定的；此外，把电压（V3＝Vic＋Vp＋Rb·I1＝Vic＋Vp＋（Ra＋Rb）·I1－Ra·I1）向PMOSFET25的栅极端输出，所述电压（V3＝Vic＋Vp＋Rb·I1＝Vic＋Vp＋（Ra＋Rb）·I1－Ra·I1）是通过将输入电压Vic向正电位侧仅移动一定且小于电源电压范围的电压而得到的，所述一定且小于电源电压范围的电压是由源极跟随电路342的栅极和源极之间的电压Vp、以及电阻Rb和电流I1形成的电压降决定的。
本发明的输入保护电路可以是下述的第一输入保护电路～第十四输入保护电路。第一输入保护电路，在输入端子和电子电路之间，串联有至少两个场效应型晶体管，输入电压施加于所述输入端子，向所述输入端子施加的施加电压输入到所述电子电路，当所述输入电压超过所述电子电路的电源电压时，所述晶体管中的一个断开，阻止向所述电子电路输入过大的电压，所述输入保护电路包括：二极管，连接在所述串联的各晶体管的栅极和源极之间；以及电压转换电路，追随所述输入电压，生成所述各晶体管的栅极电位，将所述各晶体管的栅极和源极之间的电压保持一定，并且将所述各晶体管的栅极和源极之间的电压保持为小于电源电压的电压值。
按照所述的结构，当二极管是如后所述的齐纳二极管时，齐纳二极管的反向偏置电压成为各晶体管的栅极和源极之间的电压，该电压小于电源电压。因此，与以往那样把电源电压施加在晶体管的栅极端上的情况相比，由于反向偏置电压变小，所以可以减小在齐纳二极管中流动的漏电流。因此，可以防止下述问题：如以往那样，伴随输入电压的增大，漏电流以指数函数的方式增大，因此会对作为电子电路的例如进行高精度模拟电压测量的电路带来恶劣影响。此外，通过齐纳二极管可以保护晶体管的栅极和源极之间。
第二输入保护电路，在输入端子和电子电路之间，串联有至少两个场效应型第一晶体管和第二晶体管，输入电压施加于所述输入端子，向所述输入端子施加的施加电压输入所述电子电路，当所述输入电压超过所述电子电路的电源电压时，使所述晶体管中的一个断开，阻止向所述电子电路输入过大的电压，所述输入保护电路包括：第三晶体管，漏极与所述输入端子侧的第一晶体管的栅极端连接；第四晶体管，漏极端与所述第一晶体管和第二晶体管之间的连接线连接，并且源极端与所述第二晶体管的栅极端连接；第1二极管，连接在所述第一晶体管的栅极和源极之间；第2二极管，连接在所述第四晶体管的栅极和漏极之间；以及栅极偏置电路，在所述第三晶体管和第四晶体管的栅极和源极之间生成跟踪所述输入电压的电压，使得所述第一晶体管和第二晶体管的栅极和源极之间的电压一定，并且使所述第三晶体管和第四晶体管的栅极和源极之间的电压一定，当所述输入电压超过所述电子电路的电源电压范围时，所述栅极偏置电路生成使所述第三晶体管和第四晶体管断开的栅极和源极之间的电压。
第三输入保护电路是在第一输入保护电路或第二输入保护电路中，所述第1二极管和所述第2二极管是齐纳二极管。
按照所述的结构，在第1二极管和第2二极管是齐纳二极管的情况下，由于限制电流用的第三晶体管和第四晶体管仅在输入电压超过电源电压的过大输入时，变成高电阻，所以使插入到把输入电压输入到电子电路的路径中的第一晶体管和第二晶体管成为高电阻，可以限制过大的输入电压。由此可以保护电子电路。
此外，利用第三晶体管和第四晶体管仅在过大输入时变成高电阻，可以把第二齐纳二极管连接在限制电流用的第四晶体管的栅极和漏极之间。通常成为第二齐纳二极管连接在第二晶体管的栅极和源极之间的结构。通过采用把第二齐纳二极管连接在第四晶体管的栅极和漏极之间的电路结构，与所述通常的在第二晶体管的栅极和源极之间连接第二齐纳二极管的电路结构的情况相比，可以使通常动作时的第一齐纳二极管和第二齐纳二极管的反向偏置电压更相等。通过尽量使反向偏置电压相等，可以使因第一齐纳二极管和第二齐纳二极管的漏电流失衡而产生的输入漏电流变小。
第四输入保护电路是在第一输入保护电路或第二输入保护电路中，所述第1二极管和第2二极管是反向连接在所述栅极和源极之间或所述栅极和漏极之间的PN结型二极管。
第五输入保护电路是在第一输入保护电路或第二输入保护电路中，所述第1二极管和第2二极管是正向连接在所述栅极和源极之间或所述栅极和漏极之间的多个PN结型二极管。
按照所述的结构，与第1二极管和第2二极管是特殊的齐纳二极管的情况相比，第1二极管和第2二极管是通常的PN结型二极管的情况具有更容易IC化的优点。
第六输入保护电路，在输入端子与电子电路之间，插入有串联且极性不同的第一晶体管和第二晶体管，输入电压施加于所述输入端子，正电源电压和负电源电压施加于所述电子电路，分别在所述第一晶体管的栅极端上施加所述正电源电压，在所述第二晶体管的栅极端上施加负电源电压，当所述输入电压比所述正电源电压向正电位侧变大、或比所述负电源电压向负电位侧变大从而超过所述电子电路的电源电压范围时，使所述第一晶体管或第二晶体管保持在高电阻状态，阻止向所述电子电路输入过大的电压，该输入保护电路包括：第1二极管和第2二极管，分别连接在所述第一晶体管和第二晶体管的栅极和源极之间；以及栅极偏置电路，追随所述输入电压生成所述第一晶体管和第二晶体管的栅极电位，将所述第一晶体管和第二晶体管的栅极和源极之间的电压保持一定，并且将所述第一晶体管和第二晶体管的栅极和源极之间的电压保持为小于所述电子电路的电源电压范围的电压值。
第七输入保护电路是在第六输入保护电路中，所述栅极偏置电路包括：电压缓冲器，监控通过所述第一晶体管和第二晶体管向所述电子电路输出的电压，并输出第一电压；第一电平移位电路，将所述第一电压向正电位侧仅移动比所述正电源电压小且是所述第1二极管的反向偏置电压的电压得到第二电压，并把第二电压向所述第一晶体管的栅极端输出；以及第二电平移位电路，将所述第一电压向负电位侧仅移动比所述负电源电压大且是所述第2二极管的反向偏置电压的规定电压得到第三电压，并把第三电压向所述第二晶体管的栅极端输出。
例如在用齐纳二极管构成第1二极管和第2二极管的情况下，齐纳二极管的反向偏置电压成为各晶体管的栅极和源极之间的电压，该电压小于电源电压。因此，与以往那样在晶体管的栅极端上施加电源电压的情况相比，反向偏置电压变小，所以可以使在齐纳二极管中流动的漏电流减小。因此可以避免下述的以往的不利情况：漏电流伴随输入电压的增大以指数函数的方式增大，会对例如进行高精度的模拟电压测量的电压测量电路等电子电路带来恶劣影响。此外，通过齐纳二极管可以保护场效应型晶体管的栅极和源极之间的耐压。
第八输入保护电路，在输入端子与电子电路之间，插入有串联且极性不同的第一晶体管和第二晶体管，输入电压施加于所述输入端子，正电源电压和负电源电压施加于所述电子电路，分别把所述正电源电压施加在所述第一晶体管的栅极端上、把所述负电源电压施加在所述第二晶体管的栅极端上，当所述输入电压比所述正电源电压向正电位侧变大或比所述负电源电压向负电位侧变大从而超过所述电子电路的电源电压范围时，使所述第一晶体管或第二晶体管保持高电阻状态，阻止向所述电子电路输入过大的电压，该输入保护电路包括：第三晶体管，具有与所述第二晶体管相同的极性，漏极端与所述第一晶体管的栅极端连接；第四晶体管，具有与所述第二晶体管相同的极性，漏极端与所述第一晶体管和第二晶体管之间的连接线连接，并且源极端与所述第二晶体管的栅极端连接；第1二极管，连接在所述第一晶体管的栅极和源极之间；第2二极管，通过所述第四晶体管连接在所述第二晶体管的栅极和漏极之间；以及栅极偏置电路，在所述第一晶体管、第二晶体管、第三晶体管和第四晶体管的栅极和源极之间分别产生追随所述输入电压的电压，使得所述第一晶体管和第二晶体管的栅极和源极之间的电压一定，并且使所述第三晶体管和第四晶体管的栅极和源极之间的电压一定，当所述输入电压超过所述电子电路的电源电压范围时，所述栅极偏置电路产生将所述第三晶体管和第四晶体管保持在高电阻状态的栅极和源极之间的电压。
第九输入保护电路是在第八输入保护电路中，所述栅极偏置电路包括：第一电压缓冲器，监控通过所述第一晶体管和第二晶体管向所述电子电路输出的电压，生成输入电压；第一电平移位电路，将所述输入电压向正电位侧仅移动比所述正电源电压小且是所述第1二极管的反向偏置电压的电压得到第一电压，并把该第一电压经由所述第三晶体管向所述第一晶体管的栅极端输出；第二电平移位电路，将所述输入电压向负电位侧仅移动比所述负电源电压大且是所述第2二极管的反向偏置电压的电压得到第二电压，并把该第二电压向所述第二晶体管的栅极端输出；第三电平移位电路和第四电平移位电路，分别将所述输入电压向负电位侧仅移动比所述负电源电压大且是所述第2二极管的反向偏置电压的电压得到第四电压，并把该第四电压向所述第四晶体管的栅极端输出；以及第二电压缓冲器，监控所述输入电压与所述第二电压的电位差，使所述第一电压和所述第三电压之间生成规定的电位差，并将生成的电位差向所述第三晶体管的栅极端输出。
第十输入保护电路是在第六输入保护电路或第八输入保护电路中，所述第1二极管和第2二极管是齐纳二极管。
在第1二极管和第2二极管例如由齐纳二极管构成的情况下，由于限制电流用的第三晶体管和第四晶体管只有在输入电压超过电源电压而产生过大输入时才变成高电阻状态，所以使插入把输入电压向电子电路输入的路径中的第一晶体管和第二晶体管变成高电阻状态，可以限制过大的输入电压。因此可以保护电子电路。此时利用仅在过大电压输入时使第三晶体管和第四晶体管成为高电阻状态，可以把第2二极管（齐纳二极管）通过第四晶体管连接在限制电流用的第二晶体管的栅极和漏极之间。通常是把第2二极管（齐纳二极管）连接在第二晶体管的栅极和源极之间。通过采用把第2二极管（齐纳二极管）通过第四晶体管连接在第二晶体管的栅极和漏极之间的电路结构，与通常的把第2二极管（齐纳二极管）连接在第二晶体管的栅极和源极之间的电路结构的情况相比，可以使通常动作时的第1二极管和第2二极管（齐纳二极管）的反向偏置电压更相等。通过尽量使反向偏置电压相等，可以使因第1二极管和第2二极管（齐纳二极管）的漏电流的失衡而产生的输入漏电流变小。
第十一输入保护电路是在第八输入保护电路中，所述第1二极管和第2二极管是通过所述第四晶体管反向连接在所述第一晶体管的栅极和源极之间或所述第二晶体管的栅极和漏极之间的PN结型二极管。
第十二输入保护电路是在第八输入保护电路中，所述第1二极管和第2二极管是通过所述第四晶体管正向连接在所述第一晶体管的栅极和源极之间或所述第二晶体管的栅极和漏极之间的多个PN结型二极管。
按照所述的结构，与第1二极管和第2二极管是特殊的齐纳二极管的情况相比，第1二极管和第2二极管是通常的PN结型二极管的情况可以得到容易IC化的效果。
第十三输入保护电路，在输入端子与电子电路之间，插入有串联且极性不同的第一晶体管和第二晶体管，输入电压施加于所述输入端子，正电源电压和负电源电压施加于所述电子电路，分别在所述第一晶体管的栅极端上施加所述正电源电压、在所述第二晶体管的栅极端上施加所述负电源电压，当所述输入电压比所述正电源电压向正电位侧变大或比所述负电源电压向负电位侧变大而超过所述电子电路的电源电压范围时，把所述第一晶体管或第二晶体管保持在高电阻状态，阻止向所述电子电路输入过大的电压，该输入保护电路包括：第三晶体管，具有与所述第二晶体管相同的极性，漏极端与所述第一晶体管的栅极端连接；第一正向二极管，连接在所述第一晶体管的栅极和源极之间；第二正向二极管，连接在所述第二晶体管的栅极和漏极之间；以及栅极偏置电路，在所述第一晶体管、第二晶体管和第三晶体管的栅极和源极之间分别生成跟随所述输入电压的电压，使得所述第一晶体管和第二晶体管的栅极和源极之间的电压一定，并且使所述第三晶体管的栅极和源极之间的电压一定，当所述输入电压超过所述电子电路的电源电压范围时，所述栅极偏置电路生成把所述第一晶体管保持在高电阻状态或者使所述第二晶体管和第三晶体管保持在高电阻状态的栅极和源极之间的电压。
第十四输入保护电路是在第十三输入保护电路中，所述栅极偏置电路包括：第一源极跟随电路和第二源极跟随电路，由极性不同的晶体管构成；第一电流镜电路，由与所述第一源极跟随电路为相同极性的晶体管构成，通过第一电阻与所述第一源极跟随电路连接，把由偏置电流源提供的第一电流作为输入，向所述第一源极跟随电路以及所述第一电阻输出第三电流；以及第二电流镜电路，由与所述第二源极跟随电路为相同极性的晶体管构成，通过由第二电阻和第三电阻构成的串联电路与所述第二源极跟随电路连接，以第二电流作为输入，向所述第二源极跟随电路、所述第二电阻和第三电阻输出第三电流，把第一电压经由所述第三晶体管向所述第一晶体管的栅极端输出，通过将通过所述第一晶体管和第二晶体管向所述电子电路输出的电压向正电位侧仅移动比所述正电源电压小且与所述第一正向二极管的反向偏置电压相等的电压而得到所述第一电压，由所述第二源极跟随电路的栅极和源极之间的电压、以及所述第二电阻、第三电阻和所述第三电流形成的电压降决定所述的比所述正电源电压小且与所述第一正向二极管的反向偏置电压相等的电压；把第二电压向所述第二晶体管的栅极端输出，通过将通过所述第一晶体管和第二晶体管向所述电子电路输出的电压向负电位侧仅移动比所述负电源电压大且与所述第二正向二极管的反向偏置电压相等的电压而得到所述第二电压，由所述第一源极跟随电路的栅极和源极之间的电压、以及所述第一电阻和所述第二电流形成的电压降决定所述的比所述负电源电压大且与所述第二正向二极管的反向偏置电压相等的电压；把第三电压向所述第三晶体管的栅极端输出，通过将通过所述第一晶体管和第二晶体管向所述电子电路输出的电压向正电位侧仅移动比所述正电源电压小且与所述第一正向二极管的反向偏置电压相等的电压而得到所述第三电压，由所述第二源极跟随电路的栅极和源极之间的电压、以及所述第二电阻和所述第三电流形成的电压降决定所述的比所述正电源电压小且与所述第一正向二极管的反向偏置电压相等的电压。
按照所述的结构，由于仅在输入电压超过电源电压范围的过大输入时，限制电流用的第三晶体管变成高电阻状态，所以可以把插入将输入电压向电子电路输入的路径中的第一晶体管和第二晶体管保持高电阻状态，限制过大的输入电压，保护电子电路。此外，利用第三晶体管仅在过大的电压输入时成为高电阻状态，可以把第二正向二极管连接在第二晶体管的栅极和漏极之间，通过使在第一正向二极管中流动的漏电流流过第二正向二极管，可以减小从输入端子侧观察到的输入漏电流。
此外，按照所述的结构，栅极偏置电路分别在第一晶体管、第二晶体管以及第三晶体管的栅极和源极之间分别生成跟随输入电压的电压，使得第一晶体管和第二晶体管的栅极和源极之间的电压一定，并且使第三晶体管的栅极和源极之间的电压也一定，可以利用由第一源极跟随电路、第二源极跟随电路、构成第一电流镜电路和第二电流镜电路的场效应型晶体管元件、以及电阻元件构成的少量元件来实现所述的栅极偏置电路。此外，由于减少了元件尺寸大的高耐压的场效应型晶体管元件的个数也能实现栅极偏置功能，所以可以提供电路规模小的输入保护电路。
按照第一输入保护电路～第十四输入保护电路，可以提供一种输入保护电路，该输入保护电路可以保护将内部电路从过大的输入电压保护起来的MOSFET的栅极和源极之间，并且可以抑制通过二极管在栅极和源极之间流动的漏电流对内部电路带来恶劣影响。
出于示例和说明的目的已经给出了所述详细的说明。根据上面的教导，许多变形和改变都是可能的。所述的详细说明并非没有遗漏或者旨在限制在这里说明的主题。尽管已经通过文字以特有的结构特征和/或方法过程对所述主题进行了说明，但应当理解的是，权利要求书中所限定的主题不是必须限于所述的具体特征或者具体过程。更确切地说，将所述的具体特征和具体过程作为实施权利要求书的示例进行了说明。

Claims (15)

1.一种输入保护电路，其特征在于包括：
场效应型第一晶体管，串联在输入端子和电子电路之间，输入电压施加于所述输入端子，所述输入电压输入到所述电子电路，当所述输入电压比所述电子电路的正电源电压高时，所述场效应型第一晶体管变成断开状态；
场效应型第二晶体管，串联在所述第一晶体管和所述电子电路之间，当所述输入电压比所述电子电路的负电源电压低时，变成断开状态；以及
电压控制电路，基于所述输入电压，把所述第一晶体管和所述第二晶体管的栅极和源极之间的电压维持在所述电子电路的电源电压范围内。
2.根据权利要求1所述的输入保护电路，其特征在于，
所述第一晶体管是N型场效应型晶体管，该第一晶体管的漏极与所述输入端子连接，
所述第一晶体管的源极与所述第二晶体管的漏极连接，
所述第二晶体管是P型场效应型晶体管，该第二晶体管的源极与所述电子电路连接。
3.根据权利要求2所述的输入保护电路，其特征在于，所述输入保护电路还包括：
第1二极管，连接在所述第一晶体管的栅极和源极之间；以及
第2二极管，连接在所述第二晶体管的栅极和源极之间。
4.根据权利要求3所述的输入保护电路，其特征在于，
所述电压控制电路包括：
第一电压缓冲器，用于监控所述输入电压；
第一电平移位电路，向所述第一晶体管的栅极输出所述输入电压与规定电压之和；以及
第二电平移位电路，向所述第二晶体管的栅极输入所述输入电压与规定电压之差；
所述规定电压比所述电子电路的正电源电压小、且比所述电子电路的负电源电压大。
5.根据权利要求3或4所述的输入保护电路，其特征在于，
所述第1二极管和所述第2二极管是齐纳二极管。
6.根据权利要求2所述的输入保护电路，其特征在于，
所述输入保护电路还包括第1二极管和第2二极管，
所述第1二极管和所述第2二极管是反向连接在对应的所述晶体管的栅极和源极之间或栅极和漏极之间的PN结型二极管。
7.根据权利要求2所述的输入保护电路，其特征在于，
所述输入保护电路还包括第1二极管和第2二极管，
所述第1二极管和所述第2二极管是二极管阵列，所述二极管阵列包括正向连接在对应的晶体管的栅极和源极之间或栅极和漏极之间的多个PN结型二极管。
8.根据权利要求2所述的输入保护电路，其特征在于，所述输入保护电路还包括：
P型场效应型第三晶体管，漏极与连接线连接，并且源极与所述第二晶体管的栅极连接，所述连接线是所述第一晶体管和所述第二晶体管的连接线；
P型场效应型第四晶体管，漏极与所述第一晶体管的栅极连接；
第1二极管，连接在所述第一晶体管的栅极和源极之间；以及
第3二极管，连接在所述第三晶体管的栅极和漏极之间，
当所述输入电压比所述电子电路的负电源电压低时，所述电压控制电路使所述第三晶体管和所述第四晶体管成为断开状态。
9.根据权利要求8所述的输入保护电路，其特征在于，
所述电压控制电路包括：
第一电压缓冲器，用于监控所述输入电压；
第一电平移位电路，生成所述输入电压与第一规定电压之和，并将生成的所述输入电压与第一规定电压之和向所述第四晶体管的源极输出；
第二电压缓冲器，生成由所述第一电平移位电路生成的电压与第二规定电压之差，并将生成的由所述第一电平移位电路生成的电压与第二规定电压之差向所述第四晶体管的栅极输出；
第二电平移位电路，生成所述输入电压与所述第一规定电压之差，并将生成的所述输入电压与所述第一规定电压之差向所述第三晶体管的源极输出；
第三电平移位电路，生成所述输入电压与所述第一规定电压之差；以及
第四电平移位电路，生成从所述第三电平移位电路输出的电压与所述第一规定电压之差，并将生成的从所述第三电平移位电路输出的电压与所述第一规定电压之和向所述第三晶体管的栅极输出，
所述第一规定电压和所述第二规定电压比所述电子电路的正电源电压小、且比所述电子电路的负电源电压大。
10.根据权利要求8或9所述的输入保护电路，其特征在于，
所述第1二极管和所述第3二极管是齐纳二极管。
11.根据权利要求8或9所述的输入保护电路，其特征在于，
所述第1二极管和所述第3二极管是反向连接在对应的所述晶体管的栅极和源极之间或栅极和漏极之间的PN结型二极管。
12.根据权利要求8或9所述的输入保护电路，其特征在于，
所述第1二极管和所述第3二极管是二极管阵列，所述二极管阵列包括正向连接在对应的晶体管的栅极和源极之间或栅极和漏极之间的多个PN结型二极管。
13.根据权利要求2所述的输入保护电路，其特征在于，所述输入保护电路还包括：
P型第四晶体管，漏极与所述第一晶体管的栅极连接；
第1二极管，连接在所述第一晶体管的栅极和源极之间；以及
第2二极管，连接在所述第二晶体管的栅极和漏极之间，
当所述输入电压比所述电子电路的负电源电压低时，所述电压控制电路使所述第四晶体管成为断开状态。
14.根据权利要求13所述的输入保护电路，其特征在于，
所述电压控制电路包括第一源极跟随电路、第二源极跟随电路、第一电流镜电路、第二电流镜电路、第一电阻、第二电阻以及第三电阻，
所述第二源极跟随电路、所述第二电阻和所述第三电阻生成所述输入电压与第一规定电压之和，并且将生成的所述输入电压与第一规定电压之和向所述第一晶体管的源极输出，
所述第一源极跟随电路和所述第一电阻生成所述输入电压与所述第一规定电压之差，并且将生成的所述输入电压与所述第一规定电压之差向所述第二晶体管的栅极输出，
所述第二源极跟随电路和所述第二电阻生成所述输入电压与第三规定电压之和，并且将生成的所述输入电压与第三规定电压之和向所述第四晶体管的栅极输出，
所述第一规定电压和所述第三规定电压比所述电子电路的正电源电压小、且比所述电子电路的负电源电压大。
15.根据权利要求13或14所述的输入保护电路，其特征在于，
所述第1二极管和所述第2二极管是二极管阵列，所述二极管阵列包括串联的多个正向二极管。
CN201310067096.9A 2012-03-02 2013-03-04 输入保护电路 Active CN103293352B (zh)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JP2012-046934 2012-03-02
JP2012046934 2012-03-02
JP2012-274206 2012-12-17
JP2012274206A JP5594546B2 (ja) 2012-03-02 2012-12-17 入力保護回路

Publications (2)

Publication Number Publication Date
CN103293352A CN103293352A (zh) 2013-09-11
CN103293352B true CN103293352B (zh) 2015-10-07

Family

ID=47912932

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201310067096.9A Active CN103293352B (zh) 2012-03-02 2013-03-04 输入保护电路

Country Status (5)

Country Link
US (1) US9118180B2 (zh)
EP (1) EP2634806B1 (zh)
JP (1) JP5594546B2 (zh)
KR (1) KR101454766B1 (zh)
CN (1) CN103293352B (zh)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6415265B2 (ja) * 2014-11-19 2018-10-31 キヤノン株式会社 保護回路
JP6617002B2 (ja) * 2015-10-20 2019-12-04 株式会社 日立パワーデバイス 整流器、それを用いたオルタネータおよび電源
US10892617B2 (en) * 2019-03-28 2021-01-12 Nxp Usa, Inc. High speed wide dynamic range input structure
TWI735909B (zh) * 2019-07-10 2021-08-11 瑞昱半導體股份有限公司 靜電放電保護電路以及運作方法
JP7405595B2 (ja) * 2019-12-17 2023-12-26 日清紡マイクロデバイス株式会社 入力保護回路
US20210376600A1 (en) * 2020-05-29 2021-12-02 Loon Llc Transient Voltage Protection for Low Voltage Circuits

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3946280A (en) * 1975-03-10 1976-03-23 Branson Ultrasonics Corporation Overload protection circuit
US5696659A (en) * 1993-02-10 1997-12-09 Maruo; Masaya Overcurrent protective circuit and semiconductor device
CN101931220A (zh) * 2009-06-23 2010-12-29 柏恩氏股份有限公司 在主电流路径中具有增强模式器件的瞬变阻挡单元

Family Cites Families (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0548021A (ja) * 1991-08-09 1993-02-26 Sumitomo Metal Ind Ltd 半導体保護回路
JPH06314783A (ja) * 1993-04-28 1994-11-08 Nippon Steel Corp 入出力保護回路
US5389811A (en) 1994-04-14 1995-02-14 Analog Devices, Incorporated Fault-protected overvoltage switch employing isolated transistor tubs
US5545909A (en) * 1994-10-19 1996-08-13 Siliconix Incorporated Electrostatic discharge protection device for integrated circuit
US5930094A (en) * 1997-08-29 1999-07-27 Texas Instruments Incorporated Cascoded-MOS ESD protection circuits for mixed voltage chips
JP3161600B2 (ja) * 1997-09-12 2001-04-25 日本電気株式会社 半導体集積回路
FR2783942B1 (fr) 1998-09-30 2004-02-13 St Microelectronics Sa Dispositif de regulation de tension
JP3389174B2 (ja) * 1999-10-27 2003-03-24 エヌイーシーマイクロシステム株式会社 入力保護回路
AUPS045702A0 (en) * 2002-02-12 2002-03-07 Fultech Pty Ltd A protection device
US6922322B2 (en) * 2003-01-31 2005-07-26 Delphi Technologies, Inc. High side reverse and overvoltage transient protection
US20060098363A1 (en) * 2004-11-09 2006-05-11 Fultec Semiconductors, Inc. Integrated transient blocking unit compatible with very high voltages
US20060158812A1 (en) * 2005-01-14 2006-07-20 Harris Richard A Transient blocking unit having shunt for over-voltage protection
FR2886778B1 (fr) * 2005-06-03 2007-09-07 Schneider Electric Ind Sas Dispositif de protection contre les surtensions et circuit electronique comportant un tel dispositif
US7576962B2 (en) * 2005-06-16 2009-08-18 Bourns, Inc. Transient blocking apparatus with reset
US7629771B2 (en) * 2006-02-09 2009-12-08 O2Micro International, Ltd. Protection device for non-common ground buses
JP2007294513A (ja) * 2006-04-21 2007-11-08 Denso Corp 半導体保護回路
CN101796639B (zh) * 2007-09-10 2012-11-21 柏恩氏股份有限公司 共栅极连接的高电压瞬变阻断单元
US8300373B2 (en) * 2008-06-26 2012-10-30 Bourns, Inc. Voltage triggered transient blocking unit
US8253399B2 (en) * 2008-11-18 2012-08-28 Texas Instruments Incorporated Reconfigurable regulator and associated method
KR20100116253A (ko) * 2009-04-22 2010-11-01 삼성전자주식회사 입출력 회로 및 이를 포함하는 집적회로 장치
WO2012148774A2 (en) * 2011-04-25 2012-11-01 Volterra Semiconductor Corporation Integrated protection devices with monitoring of electrical characteristics

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3946280A (en) * 1975-03-10 1976-03-23 Branson Ultrasonics Corporation Overload protection circuit
US5696659A (en) * 1993-02-10 1997-12-09 Maruo; Masaya Overcurrent protective circuit and semiconductor device
CN101931220A (zh) * 2009-06-23 2010-12-29 柏恩氏股份有限公司 在主电流路径中具有增强模式器件的瞬变阻挡单元

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
Design of Mixed-Voltage I/O Buffer by Using NMOS-Blocking Technique;Ming-Dou Ker 等;《IEEE JOURNAL OF SOLID-STATE CIRCUITS》;20061031;第41卷(第10期);第2324-2333页 *

Also Published As

Publication number Publication date
EP2634806B1 (en) 2017-05-17
EP2634806A1 (en) 2013-09-04
US9118180B2 (en) 2015-08-25
CN103293352A (zh) 2013-09-11
US20130229740A1 (en) 2013-09-05
KR20130100753A (ko) 2013-09-11
JP2013211522A (ja) 2013-10-10
KR101454766B1 (ko) 2014-10-27
JP5594546B2 (ja) 2014-09-24

Similar Documents

Publication Publication Date Title
CN103293352B (zh) 输入保护电路
CN106774580B (zh) 一种快速瞬态响应高电源抑制比的ldo电路
CN104011551B (zh) 电流检测电路以及半导体集成电路装置
CN101557669B (zh) 一种高精度可控电流源
CN106200732A (zh) 生成输出电压的电路及低压降稳压器的输出电压的设置方法
CN101660928B (zh) 2端子型半导体传感器装置
CN103091526B (zh) 电压检测电路
CN103226370A (zh) 电压调节器
CN104423406B (zh) 具有电压驱动器和电流驱动器的发送器
CN107305403A (zh) 一种低功耗电压产生电路
CN103092239A (zh) 恒流电路及基准电压电路
CN105867518B (zh) 一种有效抑制电源电压影响的电流镜
CN106919217B (zh) 一种钳位电压电路
CN104156026B (zh) 一种无电阻全温补偿非带隙基准源
CN102288810A (zh) 电压检测电路
CN104303309A (zh) 使用与串联连接的p型mos器件并联的串联连接的n型mos器件的双向开关
TW201217933A (en) Low drop out voltage regulator
CN102385411A (zh) 参考电流产生电路
CN105320199A (zh) 一种具有高阶补偿的基准电压源
CN108845175A (zh) 一种工作在亚阈区的高精度电流检测电路
Dai et al. A 300-V LDMOS analog-multiplexed driver for MEMS devices
CN101630174A (zh) 匹配恒流源
CN109960309A (zh) 电流生成电路
CN109742946A (zh) 一种应用于宽输出电压范围Buck变换器的DCR采样电路
CN102354246B (zh) 一种有源箝位电路

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant