JP6415265B2

JP6415265B2 - 保護回路

Info

Publication number: JP6415265B2
Application number: JP2014234525A
Authority: JP
Inventors: 悟三ヶ尻
Original assignee: Canon Inc
Current assignee: Canon Inc
Priority date: 2014-11-19
Filing date: 2014-11-19
Publication date: 2018-10-31
Anticipated expiration: 2034-11-19
Also published as: US20160141864A1; JP2016100400A; US10426431B2

Description

本発明は、保護回路に関する。

超音波診断装置における超音波振動素子は、正極、負極の高電圧信号に基づいて超音波を送波し、そして微小な超音波を受波して得られた低電圧信号を受信回路へ出力する構成になっている。そこで、超音波を送受する超音波振動素子と受信回路間に、超音波振動素子を駆動するための正負両極性の高電圧信号から、超音波振動素子から出力される低電圧信号を増幅するアンプ回路を保護する保護回路が必要となる。この保護回路は高電圧信号印加時にはオフすることで高電圧信号を遮断する。また低電圧信号は、受信回路へ通過させるため、低電圧信号印加時にはオンしている。例として高電圧信号は正負の数十から１００Ｖ程度であり、アンプ回路は５Ｖ程度の耐電圧のデバイスで作られる。

超音波診断装置における振動素子はチャンネル数が多く（数百チャンネル）信号の送受回路もそれに応じたチャンネル数が必要となる。また、それぞれのチャンネルの送信パルスを送るタイミングはばらばらである。この時、制御信号を用いて保護回路のオン、オフ切り替えを行う場合、オン時は低電圧信号を通過、オフ時は高電圧信号を遮断するための制御が通常必要になり、そのチャンネル数に応じた信号線が必要となりコストが増大する。そのため、外部からの制御信号無しで低電圧信号を通過させ、高電圧信号を遮断する機能を持つ保護回路が必要となる。

従来では、制御信号無しで動作する保護回路を実現する上で、高電圧信号を検出する回路を設ける回路や、ディプレッション型のＦＥＴを使用した回路が用いられてきた（特許文献１、特許文献２）。

特開２０１２−１０８３１号公報特開平５−４８０２１号公報

外部からの制御信号無しで動作する保護回路を実現する上での課題は大きく分けて二つある。１つ目は、回路規模の増大である。例として特許文献１では、高電圧信号を検出する回路を使用している。このような高電圧信号を検出し、保護回路のオンオフを切り替える回路を実現する場合、高電圧信号を検出する回路と、その検出結果に応じて保護回路を動作させる駆動回路が必要となる。この時、検出部も高い耐電圧が必要となり、また保護回路を動作させる駆動回路も保護回路を構成する上で必要となるため回路が複雑になるという課題がある。

２つ目は、ディプレッション型ＦＥＴなどの特殊なプロセスを必要とするという点である。検出回路を待たせず、素子数を減らした回路で上記の保護回路を実現する場合、参考文献１，２のようにノーマリオンのディプレッション型ＦＥＴが用いられる。しかし、このＦＥＴは特殊なプロセスを必要としておりコストが増大するという課題がある。

上記に鑑み、本発明は、特殊なプロセスを必要とせず、小さい回路規模で両極性の高電圧から低耐電圧の内部回路を保護するとともに低電圧信号を通過させることができる保護
回路を提供することを目的とする。

上記課題を解決するために本発明は以下の構成を採用する。すなわち、第１又は第２極
性の第１電圧信号が印加されるとともに電圧振幅が前記第１電圧信号よりも小さい第２電圧信号が印加されるドレイン、ソース、およびゲートを有する第１導電型の第１エンハンスメント型ＭＯＳトランジスタと、前記第１エンハンスメント型ＭＯＳトランジスタの前記ソースと接続されるドレイン、ソース、および所定の第１バイアス電圧が供給されるゲートを有する第２導電型の第２エンハンスメント型ＭＯＳトランジスタと、前記第１エンハンスメント型ＭＯＳトランジスタの前記ドレインに接続される一端と、前記第１エンハンスメント型ＭＯＳトランジスタの前記ゲートに接続される他端とを有するダイオード素子と、電流源と、を有し、前記電流源の一端は、前記第１エンハンスメント型ＭＯＳトランジスタの前記ゲート、および前記ダイオード素子の他端に接続され、前記電流源の他端には、所定の第２バイアス電圧が供給される、保護回路である。
また、本発明は以下の構成を採用する。すなわち、第１又は第２極性の第１電圧信号が印加されるとともに電圧振幅が前記第１電圧信号よりも小さい第２電圧信号が印加されるドレイン、ソース、およびゲートを有する第１導電型の第１エンハンスメント型ＭＯＳトランジスタと、前記第１エンハンスメント型ＭＯＳトランジスタの前記ソースと接続されるドレイン、ソース、および所定の第１バイアス電圧が供給されるゲートを有する第２導電型の第２エンハンスメント型ＭＯＳトランジスタと、前記第１エンハンスメント型ＭＯＳトランジスタの前記ソースに接続される一端と、前記第１エンハンスメント型ＭＯＳトランジスタの前記ゲートに接続される他端とを有するダイオード素子と、電流源と、を有し、前記電流源の一端は、前記第１エンハンスメント型ＭＯＳトランジスタの前記ゲート、および前記ダイオード素子の他端に接続され、前記電流源の他端には、所定の第２バイアス電圧が供給される、保護回路である。

本発明によれば、特殊なプロセスを必要とせず、小さい回路規模で両極性の高電圧から低耐電圧の内部回路を保護するとともに低電圧信号を通過させることができる保護回路を提供できる。

本発明の保護回路の実施例１を示すブロック図である。実施例１における保護回路の回路構成を示す図である。実施例１における電流源の一例を示す図である。実施例１における電圧制限回路の一例を示す図である。実施例１における電圧制限回路の他の一例を示す図である。実施例１における保護回路の他の一例を示す図である。実施例１における保護回路の他の一例を示す図である。本発明の超音波診断装置における保護回路の実施例２を示す図である。本発明の超音波診断装置における保護回路の実施例３を示す図である。

以下に図面を参照しつつ、本発明の実施形態を詳しく説明する。なお、同一の構成要素には原則として同一の参照番号を付して、説明を省略する。ただし、以下に記載されている詳細な計算式、計算手順などは、発明が適用される装置の構成や各種条件により適宜変更されるべきものであり、この発明の範囲を以下の記載に限定する趣旨のものではない。

本発明の保護回路を有する超音波診断装置には、被検体に超音波を送信し、被検体内部で反射した反射波（エコー波）を受信して、被検体情報を画像データとして取得する超音波エコー技術を利用した装置を含む。また、この超音波診断装置は、被検体に光（電磁波）を照射することにより被検体内で発生した音響波を受信して、被検体情報を画像データとして取得する光音響効果を利用した装置と併用されるものを含む。

超音波エコー技術を利用した装置である超音波診断装置の場合、取得される被検体情報とは、被検体内部の組織の音響インピーダンスの違いを反映した情報である。光音響効果を利用した装置で取得される被検体情報とは、光照射によって生じた音響波の発生源分布、被検体内の初期音圧分布、あるいは初期音圧分布から導かれる光エネルギー吸収密度分布や吸収係数分布、組織を構成する物質の濃度分布を示す。物質の濃度分布とは、例えば、酸素飽和度分布や酸化・還元ヘモグロビン濃度分布などである。

本発明でいう音響波とは、典型的には超音波であり、音波、超音波、音響波と呼ばれる弾性波を含む。

＜実施例１＞
図１は、本発明の保護回路の実施例１を示すブロック図である。本実施例の被検体情報取得装置である超音波診断装置１００（以下「装置１００」と略称する）は、超音波送受信部１（以下「受信部１」と略称する）と超音波振動素子２（以下「素子２」と略称する）とをベースに構成されている。受信部１は、送信回路３、低電圧増幅回路４、入力保護回路５、出力保護回路６を有する。超音波送受信部１は、外部端子Ｘ、Ｙを備えており、この外部端子Ｘ，Ｙを介して外部の装置と信号の送受信を行う。

受信部１は、超音波診断装置の回路ブロック全体を表している。素子２は、受信部１からの高電圧信号を受けて超音波を被検体に送信し、被検体から反射してきた超音波を受信して低電圧信号を出力するものである。送信回路３は、素子２に高電圧信号を送信する際の信号伝達経路に設けられる回路である。低電圧増幅回路４は、被検体からの超音波の受信時に素子２から出力される低電圧信号（受信信号）を増幅する。入力保護回路５および出力保護回路６は、低電圧増幅回路４の入力および出力をそれぞれ高電圧信号から保護する回路である。なお、この低電圧信号は高電圧信号よりも電圧振幅が小さい信号である。

受信部１は、超音波信号を送受信する素子２と外部端子Ｘを介して接続される。受信部１は、例えば電圧振幅が数十から数百Ｖ程度の高電圧信号（ここでは例えば−１００Ｖ＜高電圧信号＜−１０Ｖ、＋１０Ｖ＜高電圧信号＜＋１００Ｖとする）を素子２に供給する。素子２は、例えば受信信号として電圧振幅が数Ｖ以下の低電圧信号（ここでは例えば−１Ｖ＜低電圧信号＜＋１Ｖとする）を出力する。低電圧増幅回路４では、耐電圧が５Ｖ程度に設計されている。外部端子Ｘ、Ｙでは、これら高電圧信号及び低電圧信号が印加される。そのため、低電圧増幅回路４では、耐電圧を超える高電圧信号の侵入を防ぐために、入力側および出力側に保護回路５および６をそれぞれ設ける。また、保護回路５、６では、低電圧増幅回路４に低電圧信号を入力して、増幅した信号を出力するために、低電圧信
号の印加時は信号を外部端子Ｘから外部端子Ｙへ通過させる必要がある。本実施例の装置１００は高電圧信号を遮断し、低電圧信号を通過させる機能を持つ保護回路５，６を有する。

図２は、実施例１における保護回路の回路構成を示す図であり、図１と同一の構成については同一の番号を付すとともに特段の事情がない限り説明を省略する。図２（ａ）は、保護回路５，６の基本的な回路構成を示す。なお、保護回路５と保護回路６とは同一の回路であるので、特別の事情がない限り保護回路５に限って説明する。保護回路５は、エンハンスメント型のＰチャネルＭＯＳＦＥＴ（Ｆｉｅｌｄｅｆｆｅｃｔｔｒａｎｓｉｓｔｏｒ）（第１又は第２導電型のエンハンスメント型ＭＯＳトランジスタ、エンハンスメント型ＰチャネルＭＯＳトランジスタに対応する）；Ｐ２１（以下「トランジスタＰ２１」と略称する）を有する。さらに、保護回路５は、エンハンスメント型のＮチャネルＭＯＳＦＥＴ（第１又は第２導電型のエンハンスメント型ＭＯＳトランジスタ、エンハンスメント型ＮチャネルＭＯＳトランジスタに対応する）；Ｎ２２（以下「トランジスタＮ２２」と略称する）を有する。さらに、保護回路５は、ダイオードＤ２１（例えば閾値電圧が０．６Ｖとする）、電流源Ｉ２１、電圧制限回路８を有する。さらに、保護回路５は、一定電圧Ｖ２１（例えば−数Ｖ程度であり、ここでは−３Ｖとする）印加端、一定電圧Ｖ２２（例えば＋数Ｖ程度であり、ここでは＋３Ｖとする）印加端、端子Ａ，Ｂを有する。なお、低電圧信号が負の値を取らない場合、例えば＋１Ｖを電圧振幅の中心として±１Ｖ程度振れる場合は、一定電圧Ｖ２１は、正の電圧でも良い。

端子Ａは、高電圧信号が印加される端子であり、端子Ｂは、低電圧回路が接続される端子を表している。端子Ａ，Ｂの接続例として、ブロック図１の保護回路５に適用する場合は、端子Ａを、外部端子Ｘを介して一端が参照電圧であるグランドＧＮＤに接続された素子２に接続するとともに端子Ｂを低電圧増幅回路４の入力端子に接続する。保護回路６に適用する場合は、端子Ｂを低電圧増幅回路４の出力端子に接続するとともに端子Ａを高電圧信号が入力される側である外部端子Ｙに接続する。なお、本実施例では参照電圧としてグランドＧＮＤ（０Ｖ）を採用しているが、これに限られず、参照電圧の値を適宜変更しても良い。例えば参照電圧として正の基準電圧を採用する場合、高電圧信号はその基準電圧を中心として正方向、負方向に振れるが、いずれに振れた場合でも正の電圧値をとることもあり得る。このことは、低電圧信号についても同様である。

電圧制限回路８は、正、負の高電圧が印加されるときその電圧値を所定の値にクランプするものであり、例えばＥＳＤ（ＥｌｅｃｔｒｏＳｔａｔｉｃＤｉｓｃｈａｒｇｅ）保護回路等であり、トランジスタＮ２２のソースと端子Ｂとの間に接続されている。しかしこれに限られず、低電圧増幅回路４が電圧制限回路８を内蔵するようにしても良い。

図２（ａ）に示す保護回路は、ＣＭＯＳプロセスで形成されるエンハンスメント型のＰおよびＮチャネルＭＯＳトランジスタの直列接続体をベースに構成される。具体的には、端子Ａは、トランジスタＰ２１のドレインに接続される。端子Ｂは、電圧制限回路８を介してトランジスタＮ２２のソースに接続される。また、トランジスタＰ２１のソースとトランジスタＮ２２のドレインとが接続される。トランジスタＮ２２のゲートには一定電圧Ｖ２２が供給されている。トランジスタＰ２１のゲートには定電流源Ｉ２１の一端が接続され、電流源Ｉ２１の他端には一定電圧Ｖ２１が供給されている。定電流源Ｉ２１は、電流をノードＮｄ１から電流を引き込む向きに接続されている。なお、定電流原Ｉ２１は、カレントミラー回路等で構成しても良いし、他の回路で構成しても良い。

ゲート保護ダイオードＤ２１は、自身のアノードがトランジスタＰ２１のドレインに接続されるとともに、カソードがトランジスタＰ２１のゲートに接続されている。ゲート保護ダイオードＤ２１の順方向の閾値ＶＤ２１は、トランジスタＰ２１の閾値ＶＰ２１を超
える（｜ＶＤ２１｜＞｜ＶＰ２１｜）ように設定する。また、トランジスタＰ２１およびトランジスタＮ２２のドレイン−ソース間耐電圧は高電圧信号の電圧値の絶対値より大きい必要がある。低電圧信号の絶対値は、この保護回路５の端子Ｂに接続される回路の耐電圧以下の値である。電圧制限回路８は、低電圧信号の絶対値を端子Ｂに接続される回路である低電圧増幅回路４（外部回路に対応する）の耐電圧耐以下に制限する。なお、本実施例ではこのゲート保護ダイオードＤ２１は、トランジスタＰ２１の寄生ダイオードを用いている。しかしこれに限られず、ダイオード素子をトランジスタＰ２１とは別体としてドレイン−ゲート間に接続しても良いし、ダイオード接続されたトランジスタを用いても良い。また、ツェナーダイオードや、ショットキーバリアダイオードを用いても良い。

次に上記の保護回路の動作について図２（ａ）をもとに説明する。まず端子Ａに低電圧信号が印加される時は、トランジスタＰ２１、トランジスタＮ２２それぞれのゲートにそれぞれの閾値ＶＰ２１、ＶＮ２２を超える電圧をゲートに印加しておく。すなわち、トランジスタＰ２１、トランジスタＮ２２をオンさせておけるだけの一定電圧Ｖ２１、Ｖ２２をゲートに印加しておく。そうすることで、トランジスタＰ２１、トランジスタＮ２２がオンし、低電圧信号を通過させる。

次に端子Ａに高電圧信号が印加されるときの保護回路５の動作について説明する。

端子Ａに正の高電圧信号が印加された場合、トランジスタＰ２１のドレインに高電圧が印加される。このとき、トランジスタＰ２１のドレイン−ソース間には寄生ダイオードＤ２１０が存在し、この寄生ダイオードＤ２１０がオンする。すなわち、トランジスタＰ２１は、自身のドレインに印加される高電圧信号を自身の寄生ダイオードＤ２１０を介して自身のソース側まで通過させる。このとき、ダイオードＤ２１は、オンする。よって、トランジスタＰ２１のゲートに現れる電圧は、トランジスタＰ２１のドレイン電圧よりダイオードＤ２１の順方向降下電圧ＶＤ２１の分だけ低い電圧である。このようにして、ダイオードＤ２１は、トランジスタＰ２１のゲート−ソース間電圧をダイオードＤ２１の閾値に制限して耐電圧を超えるのを防ぎ、トランジスタＰ２１のゲート破壊を抑止する。また、この時、電流源Ｉ２１は、ダイオードＤ２１に流れる電流を設定された電流値に制限する。

次に、トランジスタＮ２２のドレインでは、トランジスタＰ２１の寄生ダイオード２１０を通過した高電圧信号が印加される。正の高電圧信号が端子Ａに印加された直後の状態では、トランジスタＮ２２はオンしたままである。そのため、正の高電圧信号がトランジスタＮ２２のドレインに現れると同時にトランジスタＮ２２のソースの電圧も上昇していく。このとき端子Ｂに接続された電圧制限回路８により設定された電圧までトランジスタＮ２２のソース電圧が上昇していく。このトランジスタＮ２２のソース電圧が、トランジスタＮ２２のゲートのバイアス電圧Ｖ２２からトランジスタＮ２２の閾値ＶＮ２２引いた値を超えるとトランジスタＮ２２がクリップ回路として動作する。これにより、トランジスタＮ２２のソース電圧がトランジスタＮ２２のゲートのバイアス電圧Ｖ２２からトランジスタＮ２２の閾値ＶＮ２２引いた値以上の電圧がかかった時に電圧に制限がかかる。

次に、端子Ａに負の高電圧が印加された場合、トランジスタＰ２１のドレイン電圧がグランド（ＧＮＤ）以下の負の高電圧まで降下する。この時、ゲート保護ダイオードＤ２１では、自身の降伏電圧（ｂｒｅａｋｄｏｗｎｖｏｌｔａｇｅ）が、自身のカソードに現れている電圧値から自身のアノードに現れている電圧値を引いた電圧値よりも十分大きく設定されている。このため、ダイオードＤ２１は、逆方向に高電圧が印加されてもアバランシェ降伏を生じず、逆方向にも順方向にも導通しない。これにより、トランジスタＰ２１のゲートでは、電流源Ｉ２１の一端に接続された一定電圧Ｖ２１が現れる。このもとで、トランジスタＰ２１では、自身がオンした状態で自身のソース電圧が、自身のゲート電
圧と自身の閾値を足した値を下回ると、トランジスタＰ２１がオフする。また、トランジスタＰ２１のソース電圧は、端子Ｂに接続された電圧制限回路８によって制限された電圧とトランジスタＮ２２のドレイン−ソース間の寄生ダイオードＤ２２０の閾値によって制限される。

以上のような動作により制御信号無しで正極、負極の高電圧信号から低電圧増幅回路（増幅器に対応する）を保護し、また微小な信号は通過させる保護回路を実現できる。なお、本実施例では低電圧増幅回路を用いたが、これに限られず他の耐電圧が低い回路を保護する際にも本実施例の保護回路を用いることができる。

図２（ｂ）は、実施例１の図２（ａ）に記載の保護回路を極性の異なる回路構成としたものである。すなわち、図２（ａ）のトランジスタＰ２１、Ｎ２２を図２（ｂ）のようにエンハンスメント型のＮチャネルＭＯＳトランジスタＮ２３、エンハンスメント型のＰチャネルＭＯＳトランジスタＰ２４にそれぞれ置き換えてなる回路である。この時、電流源Ｉ２２の向き、保護ダイオードＤ２２の向きも逆方向となり、そうすることで、図２（ａ）の保護回路と同じ機能を実現できる。このときも保護ダイオードＤ２２の順方向の閾値は、エンハンスメント型のＮチャネルＭＯＳトランジスタＮ２３の閾値の絶対値を超えるように設定する。なお、この保護ダイオードＤ２２もエンハンスメント型のＮチャネルＭＯＳトランジスタＮ２３の寄生ダイオードを用いているが、上記同様これに限られず、種々のダイオード素子を用いても良い。なお、一定電圧Ｖ２３、Ｖ２４は、例えばそれぞれ＋３Ｖ、−３Ｖとする。ダイオードＤ２２の順方向の閾値は例えば０．６Ｖである。

図３は、実施例１における電流源の一例を示す図であり、図１と同一の構成については同一の番号を付すとともに特段の事情がない限り説明を省略する。図３において、電流源Ｉ２１は、エンハンスメント型のＮチャネルＭＯＳＦＥＴＮ３３（以下「トランジスタＮ３３」と略称する）によって構成したものである。トランジスタＮ３３のソースには一定電圧Ｖ３１を供給し、トランジスタＮ３３のゲートには一定電圧Ｖ３３を接続する。このように構成してなる定電流原Ｉ２１は、トランジスタＮ３３のドレイン―ソース間に流れる電流を制限し、電流源として動作する。このときトランジスタＮ３３のドレイン−ゲート、ドレイン−ソース耐電圧は端子Ａに印加される高電圧信号に十分耐えられる耐電圧にする。また、図２（ｂ）のように電流源の向きをＩ２１とは逆にするときは、トランジスタＮ３３をエンハンスメント型のＰチャネルＭＯＳＦＥＴに置き換えることで実現できる。

図４は、実施例１における電圧制限回路の一例を示す図であり、図１と同一の構成については同一の番号を付すとともに特段の事情がない限り説明を省略する。図４の電圧制限回路８ａは、ダイオードＤ４２のアノード、ダイオードＤ４３のカソード、および端子Ｂが共通接続される。さらに電圧制限回路８ａは、ダイオードＤ４２のカソード、ダイオードＤ４３のアノード、および一定電圧Ｖ４６の印加端が共通接続される。電圧制限回路８ａは、以上のように構成してなるクリップ回路である。電圧制限回路８ａは、ダイオードＤ４２、Ｄ４３により端子Ｂに現れる電圧Ｖ１を（一定電圧Ｖ４６＋ダイオードＤ４２の閾値＜電圧Ｖ１＜一定電圧Ｖ４６−ダイオードＤ４３の閾値）の範囲内に収まるように制限する。電圧制限回路８ａを図４のように保護回路に接続する場合、トランジスタＮ２２のゲート電圧Ｖ２２は一定電圧Ｖ４６とダイオードＤ４２の閾値電圧とトランジスタＮ２２の閾値電圧を足した電圧以上（｜一定電圧Ｖ２２｜＞｜一定電圧Ｖ４６＋ダイオードＤ４２の閾値｜＋｜トランジスタＮ２２の閾値｜）に設定する必要がある。なお、ダイオードＤ４２およびダイオードＤ４３の閾値は略同じであるものとする。

図５は、実施例１における電圧制限回路の他の一例を示す図であり、図１と同一の構成については同一の番号を付すとともに特段の事情がない限り説明を省略する。電圧制限回
路８ｂ（クランプ回路に対応する）では、ダイオードＤ５４のカソード、ダイオードＤ５５のアノード、および端子Ｂが共通接続される。さらに、電圧制限回路８ｂでは、ダイオードＤ５４のアノードに一定電圧Ｖ５７が供給され、ダイオードＤ５５のカソードに一定電圧Ｖ５８が供給される。これにより電圧制限回路８ｂでは、端子Ｂの電圧Ｖ２を（一定電圧Ｖ５７＋ダイオードＤ５４の閾値＜Ｖ２＜一定電圧Ｖ５８＋ダイオードＤ５５の閾値）の範囲内に収まるように制限することができる。この電圧制限回路８ｂを図２（ａ）の回路に図５のように接続する場合、トランジスタＮ２２のゲート電圧Ｖ２２は一定電圧Ｖ５８とダイオードＤ５５の閾値電圧とトランジスタＮ２２の閾値電圧を足した電圧以上（｜一定電圧Ｖ２２｜＞｜一定電圧Ｖ５８＋ダイオードＤ５５の閾値｜＋｜トランジスタＮ２２の閾値｜）に設定する必要がある。なお、ダイオードＤ５５とダイオードＤ５４とは閾値が略同一とする。

図６は、実施例１における保護回路の他の一例を示す図であり、図１と同一の構成については同一の番号を付すとともに特段の事情がない限り説明を省略する。図６の保護回路は、図２（ａ）の回路のトランジスタＰ２１、トランジスタＮ２２のそれぞれのドレイン−ソース間に、ドレイン−ソースをバイパスするダイオードＤ６６、Ｄ６７をそれぞれ接続してなる回路である。これによりトランジスタＰ２１，Ｎ２２のドレイン−ソース間に存在する寄生ダイオードに想定されない電流が流れることを防ぐことができる。すなわち、ダイオードＤ６６，Ｄ６７のそれぞれの閾値をトランジスタＰ２１、Ｎ２２の寄生ダイオードそれぞれの閾値より低くする。そうすることで、トランジスタＰ２１，Ｎ２２に想定外の大電流が供給されようとする際にダイオードＤ６６，Ｄ６７によりその大電流をバイパスすることでトランジスタＰ２１，Ｎ２２の過電流による破壊を防ぐことができる。このときダイオードＤ６６、Ｄ６７の降伏電圧は印加される高電圧信号の絶対値よりも高く設定されている必要がある。すなわち、ダイオードＤ６６，Ｄ６７では、このような高電圧がそれぞれ逆方向に印加されてもアバランシェ降伏を起こしてダイオードに逆方向の電流が流れないように設定しておく。

図７は、実施例１における保護回路の他の一例を示す図であり、図１と同一の構成については同一の番号を付すとともに特段の事情がない限り説明を省略する。すなわち、本図に示す保護回路は、トランジスタＰ２１、トランジスタＮ２２のバックゲートを各々のソースに接続した回路構成を取る。印加される電圧やデバイスの耐電圧によってはこのような構成をとることで、図２（ａ）の回路と同じ動作を実現できる。また、トランジスタＰ２１、トランジスタＮ２２のバックゲートをそれぞれのソースに接続することで各トランジスタを安定的に動作させることができる。

＜実施例２＞
図８は、本発明の超音波診断装置における保護回路の実施例２を示す図であり、図１と同一の構成については同一の番号を付すとともに特段の事情がない限り説明を省略する。本実施例の保護回路は、実施例１の図２（ａ）、（ｂ）に記載の保護回路における、ゲート保護ダイオードＤ２１，Ｄ２２を、図８（ａ）、（ｂ）に記載のダイオードＤ８１、Ｄ８２のようにトランジスタＰ２１、Ｎ２３のソースに接続した回路構成になっている。これにより実施例１と同じように図８（ａ）、（ｂ）に記載のトランジスタＰ２１、Ｎ２２のゲート−ソース間電圧をダイオードＤ８１、Ｄ８２の閾値電圧（順方向降下電圧）となるように制限する。そうすることにより、トランジスタＰ２１、Ｎ２２のゲート破壊を防ぐことができる。この構成の場合、例えば図８（ａ）に記載のトランジスタＰ２１のゲート−ソース間に保護ダイオードＤ８１があるため、ゲート−ソース間の電圧を最大でもダイオードＤ８１の閾値に制限することができる。また、図８（ａ）に記載の回路構成の場合、実施例１の例えば図２（ａ）に記載の保護回路と比べてダイオードＤ８１の両端には高電圧がかからない。ダイオードＤ８１のアノードは高電圧信号が印加される端子Ａに直接に接続されておらず、トランジスタＰ２１のソースに接続されているからである。その
ため図２（ａ）の保護ダイオードに比べて求められるダイオードの耐電圧を低く設計することができる。なお、図８（ｂ）では図８（ａ）と逆極性の回路構成である以外は図８（ａ）と同様である。

＜実施例３＞
図９は、本発明の超音波診断装置における保護回路の実施例３を示す図であり、図１と同一の構成については同一の番号を付すとともに特段の事情がない限り説明を省略する。本実施例の図９（ａ）、（ｂ）に記載の保護回路は、実施例１における図２（ａ）、（ｂ）に記載の保護回路の電流源Ｉ２１、Ｉ２２を抵抗Ｒ９１、Ｒ９２に置き換えた回路構成になっている。

図９に記載の保護回路の動作説明を行う。ただし、図９（ａ）と図９（ｂ）の保護回路は互いに逆極性の関係にある以外は基本的構成と機能が同じなので図９（ａ）についてのみ説明する。端子Ａに低電圧信号が印加された時は、トランジスタＰ２１のゲート−ソース間抵抗、ゲート−ドレイン間抵抗が抵抗Ｒ９１に対して十分大きい場合、抵抗Ｒ９１に電流は略流れないためトランジスタＰ２１のゲートには一定電圧Ｖ２１と略同一の電圧が現れる。そのため、トランジスタＰ２１がオンする。一方、端子Ａに高電圧信号が印加された時は、ダイオードＤ２１に流れる電流は抵抗Ｒ９１の抵抗値によって制限される。また、電流源によって実現する場合に比べ、抵抗一つで保護回路を実現できるため、回路規模を小さくすることができるとともに低コストで設計することができる。

＜その他の実施例＞
実施例１、２、３における全てのダイオードは、ある電圧において電圧を制限し電流を流す機能を持つ素子であれば代用可能である。例えば、ダイオード接続されたＭＯＳトランジスタまたはバイポーラトランジスタ等である。またこれらのダイオードは直列に多段接続した構成にしてもよい。また、図２に記載のダイオードＤ２１、２２や図８に記載のダイオードＤ８１、８２は抵抗でも同様の機能を実現できる。

Ｐ２１エンハンスメント型ＰチャネルＭＯＳＦＥＴ、Ｎ２２エンハンスメント型ＮチャネルＭＯＳＦＥＴ、Ｄ２１ダイオード、Ｉ２１電流源

Claims

第１又は第２極性の第１電圧信号が印加されるとともに電圧振幅が前記第１電圧信号よりも小さい第２電圧信号が印加されるドレイン、ソース、およびゲートを有する第１導電型の第１エンハンスメント型ＭＯＳトランジスタと、
前記第１エンハンスメント型ＭＯＳトランジスタの前記ソースと接続されるドレイン、ソース、および所定の第１バイアス電圧が供給されるゲートを有する第２導電型の第２エンハンスメント型ＭＯＳトランジスタと、
前記第１エンハンスメント型ＭＯＳトランジスタの前記ドレインに接続される一端と、前記第１エンハンスメント型ＭＯＳトランジスタの前記ゲートに接続される他端とを有するダイオード素子と、
電流源と、を有し、
前記電流源の一端は、前記第１エンハンスメント型ＭＯＳトランジスタの前記ゲート、および前記ダイオード素子の他端に接続され、前記電流源の他端には、所定の第２バイアス電圧が供給される、
保護回路。
前記ダイオード素子の順方向の閾値電圧は前記第１エンハンスメント型ＭＯＳトランジスタの閾値電圧より大きいものであり、
前記第１エンハンスメント型ＭＯＳトランジスタの前記ドレインに前記第１極性の第１電圧信号が印加された際に、前記第１エンハンスメント型ＭＯＳトランジスタが、自身の前記ソースに現れる電圧に基づいてオフになり、
前記第１エンハンスメント型ＭＯＳトランジスタの前記ドレインに前記第２極性の第１電圧信号が印加された際に、前記第２エンハンスメント型ＭＯＳトランジスタが、自身の前記ソースに現れる電圧に基づいてオフになり、
前記第１エンハンスメント型ＭＯＳトランジスタの前記ドレインに前記第２電圧信号が印加された際に、前記第１及び第２エンハンスメント型ＭＯＳトランジスタがオンになる
請求項１に記載の保護回路。
前記第１エンハンスメント型ＭＯＳトランジスタの前記ドレインに前記第１極性の第１電圧信号が印加された際に、前記電流源が、前記第１エンハンスメント型ＭＯＳトランジ
スタの前記ゲートに前記所定の第２バイアス電圧を供給し、
前記第１エンハンスメント型ＭＯＳトランジスタの前記ドレインに前記第１極性の第１電圧信号が印加された際に、前記第１エンハンスメント型ＭＯＳトランジスタが、前記所定の第２バイアス電圧にさらに基づいてオフになる
請求項１または２に記載の保護回路。
前記第１および第２極性は、それぞれ負および正であり、
前記第１エンハンスメント型ＭＯＳトランジスタは、エンハンスメント型ＰチャネルＭＯＳトランジスタであり、
前記第２エンハンスメント型ＭＯＳトランジスタは、エンハンスメント型ＮチャネルＭＯＳトランジスタであり、
前記所定の第２バイアス電圧は、前記負の第１電圧信号と前記エンハンスメント型ＰチャネルＭＯＳトランジスタの閾値電圧を足した値より大きいものであり、
前記所定の第１バイアス電圧は、前記正の第１電圧信号と前記エンハンスメント型ＮチャネルＭＯＳトランジスタの閾値電圧を足した値より小さいものである、
請求項１乃至３のいずれか１項に記載の保護回路。
前記第１および第２極性は、それぞれ正および負であり、
前記第１エンハンスメント型ＭＯＳトランジスタは、エンハンスメント型ＮチャネルＭＯＳトランジスタであり、
前記第２エンハンスメント型ＭＯＳトランジスタは、エンハンスメント型ＰチャネルＭＯＳトランジスタであり、
前記所定の第２バイアス電圧は、前記正の第１電圧信号と前記エンハンスメント型ＮチャネルＭＯＳトランジスタの閾値電圧を足した値より小さいものであり、
前記所定の第１バイアス電圧は、前記負の第１電圧信号と前記エンハンスメント型ＰチャネルＭＯＳトランジスタの閾値電圧を足した値より大きいものである、
請求項１乃至３のいずれか１項に記載の保護回路。
前記第２エンハンスメント型ＭＯＳトランジスタのソースに現れる前記第２電圧信号の絶対値を、前記第２エンハンスメント型ＭＯＳトランジスタのソースに接続される外部回路の耐電圧以下に制限する電圧制限回路をさらに有する
請求項１乃至５のいずれか１項に記載の保護回路。
前記電圧制限回路は、クリップ回路またはクランプ回路である
請求項６に記載の保護回路。
前記第１エンハンスメント型ＭＯＳトランジスタのバックゲートとソースが接続されており、
前記第２エンハンスメント型ＭＯＳトランジスタのバックゲートとソースが接続されている
請求項１乃至７のいずれか１項に記載の保護回路。
第１又は第２極性の第１電圧信号が印加されるとともに電圧振幅が前記第１電圧信号よりも小さい第２電圧信号が印加されるドレイン、ソース、およびゲートを有する第１導電型の第１エンハンスメント型ＭＯＳトランジスタと、
前記第１エンハンスメント型ＭＯＳトランジスタの前記ソースと接続されるドレイン、ソース、および所定の第１バイアス電圧が供給されるゲートを有する第２導電型の第２エンハンスメント型ＭＯＳトランジスタと、
前記第１エンハンスメント型ＭＯＳトランジスタの前記ソースに接続される一端と、前記第１エンハンスメント型ＭＯＳトランジスタの前記ゲートに接続される他端とを有する
ダイオード素子と、
電流源と、を有し、
前記電流源の一端は、前記第１エンハンスメント型ＭＯＳトランジスタの前記ゲート、および前記ダイオード素子の他端に接続され、前記電流源の他端には、所定の第２バイアス電圧が供給される、
保護回路。
前記第１エンハンスメント型ＭＯＳトランジスタの前記ドレインに印加される前記第１電圧信号は、前記外部回路の耐電圧を超えるものであり、
前記第２電圧信号は、前記外部回路の耐電圧を超えないものである
請求項６に記載の保護回路。
前記第１電圧信号は超音波診断装置が有する超音波振動素子が被検体に対して超音波を送信する際に用いられる信号であり、
前記第２電圧信号は前記超音波の送信に基づいて前記被検体から反射する音響波を前記超音波振動素子が受信することにより出力される信号であり、
前記外部回路は前記第２電圧信号を増幅する増幅器である
請求項１０に記載の保護回路。
前記電流源は、前記ダイオード素子に流れる電流値を所定の電流値に制限する、請求項１乃至１１のいずれか１項に保護回路。