ITTV20120026A1 - Un dispositivo multiplexer ad alto voltaggio per la commutazione di impulsi di corrente - Google Patents

Description

UN DISPOSITIVO MULTIPLEXER AD ALTO VOLTAGGIO PER LA

COMMUTAZIONE DI IMPULSI DI CORRENTE

DESCRIZIONE

La presente invenzione riguarda un circuito elettronico di tipo analogico, integrato o a componenti discreti.

Più in particolare, la presente invenzione riguarda un dispositivo multiplexer ad alto voltaggio per la commutazione di impulsi di corrente.

E’ ampiamente noto l’utilizzo di dispositivi multiplexer analogici.

In molte applicazioni, ad esempio in campo biomedicale, tali dispositivi sono utilizzati qualora sia necessario fornire un segnale di corrente desiderato ad un canale d’uscita, selettivamente attivabile.

Un esempio di utilizzo di un dispositivo multiplexer nella realizzazione di un elettrostimolatore neuromuscolare à ̈ descritto nella domanda di brevetto italiana nr. MI2007A000595.

In tale documento, si descrive uno stimolatore che comprende un multiplexer avente un canale d’ingresso atto ricevere un segnale in corrente di tipo impulsivo, generato da un apposito circuito di stimolazione dell’elettrostimolatore, ed una pluralità di canali d’uscita, ciascuno dei quali utilizzabile in modo selettivo, per fornire tale segnale in corrente ad una corrispondente coppia di elettrodi di stimolazione.

Dispositivi multiplexer, sostanzialmente di tipo analogo a quello appena descritto, possono essere utilizzati anche in applicazioni biomedicali di tipo diverso, come ad esempio in apparati di scansione ad ultrasuoni.

I dispositivi multiplexer di tipo analogico, attualmente disponibili, presentano alcuni inconvenienti.

Spesso, tali dispositivi non presentano un soddisfacente isolamento galvanico verso massa dei canali d’uscita.

In molti dispositivi, anche se destinati all’utilizzo in applicazioni, ad esempio biomedicali, in cui la presenza di un efficace isolamento galvanico à ̈ un requisito di progettazione molto importante, à ̈ possibile riscontrare la presenza di non trascurabili correnti di dispersione verso massa, la cui intensità aumenta, in genere non linearmente, con la tensione applicata ai morsetti dei canali d’ingresso/uscita.

Molti dispositivi multiplexer di tipo noto, inoltre, presentano consumi relativamente elevati, sia in regime di stand-by che durante il funzionamento.

In genere, tali consumi aumentano in modo significativo, qualora tensioni relativamente elevate, dell’ordine di qualche centinaio di V, siano presenti ai morsetti dei canali d’ingresso/uscita.

Tale inconveniente rende difficoltoso l’utilizzo di questi dispositivi in apparati per i quali gli ingombri complessivi devono essere necessariamente ridotti, come ad esempio negli elettrostimolatori di tipo portatile.

Compito precipuo della presente invenzione à ̈ quello di fornire un dispositivo multiplexer, controllabile da segnali di tipo logico ed atto a commutare segnali di corrente, che consenta di superare gli inconvenienti descritti.

Nell’ambito di questo compito, uno scopo della presente invenzione à ̈ quello di fornire un dispositivo multiplexer che assicuri un efficace isolamento galvanico di ingressi/uscite verso massa.

Un ulteriore scopo della presente invenzione à ̈ quello di fornire un dispositivo multiplexer che assicuri consumi relativamente ridotti anche con tensioni relativamente elevate, applicate ai morsetti d’ingresso/uscita.

Un ulteriore scopo della presente invenzione à ̈ quello di fornire un dispositivo multiplexer che assicuri una velocità di commutazione relativamente elevata tra i canali d’uscita.

Un ulteriore scopo della presente invenzione à ̈ quello di fornire un dispositivo multiplexer che sia di facilmente realizzabile a livello industriale, con circuiti integrati o a componenti discreti, a costi competitivi rispetto ai dispositivi dell’arte nota.

Questo compito e questi scopi, nonché altri scopi che appariranno evidenti dalla successiva descrizione e dai disegni allegati, sono realizzati, secondo l’invenzione, da un dispositivo multiplexer, secondo la rivendicazione 1, proposta nel seguito, e le relative rivendicazioni dipendenti che si riferiscono a forme realizzative preferite della presente invenzione.

Ulteriori caratteristiche e vantaggi della presente invenzione, potranno essere meglio percepiti facendo riferimento alla descrizione data di seguito ed alle allegate figure, fornite a scopo puramente illustrativo e non limitativo, in cui:

- la figura 1 illustra uno schema a blocchi di una forma realizzativa del dispositivo multiplexer, secondo la presente invenzione;

- la figura 2 illustra uno schema a blocchi di uno stadio di commutazione compreso nel dispositivo multiplexer, illustrato in figura 1;

- la figura 3 illustra schematicamente uno stadio buffer compreso nel dispositivo multiplexer, illustrato in figura 1;

- la figura 4 illustra schematicamente un primo circuito di commutazione compreso nello stadio di commutazione, illustrato in figura 2;

- la figura 5 illustra schematicamente un secondo circuito di commutazione compreso nello stadio di commutazione, illustrato in figura 2. Tale circuito di commutazione à ̈ sostanzialmente analogo a quello illustrato in figura 4 ed à ̈ predisposto in modo da invertire la polarità della corrente d’ingresso.

Con riferimento alle citate figure, la presente invenzione si riferisce ad un dispositivo multiplexer 1 di tipo analogico.

Il dispositivo multiplexer 1 à ̈ in grado di lavorare ad alto voltaggio ed à ̈ atto a commutare segnali (preferibilmente impulsivi) di corrente in ingresso verso uno o più canali d’uscita, selettivamente attivabili.

Per semplicità espositiva, la presente invenzione sarà ora descritta con riferimento al suo utilizzo in un elettrostimolatore muscolare o neuromuscolare.

Non si vuole con questo limitare in alcun modo l’ambito applicativo della presente invenzione.

Infatti, il dispositivo multiplexer 1 può essere utilizzato in differenti applicazioni biomedicali, ad esempio in un dispositivo di emissione e/o rilevazione ad ultrasuoni, oppure in altre tipologie di dispositivi nei quali sia necessario attivare selettivamente una molteplicità di canali pilotati in corrente, come ad esempio in un dispositivo o sistema microelettromeccanico (MEMS).

Il dispositivo multiplexer 1 comprende un canale d’ingresso IN atto a ricevere una corrente d’ingresso IIN, avente forma d’onda di tipo impulsivo, preferibilmente di tipo monopolare. La corrente IINà ̈ generata da un circuito generatore di corrente (non illustrato), elettricamente connesso ad una coppia di morsetti (positivo e negativo) IN<+>e IN<->del canale d’ingresso IN. In un elettrostimolatore, la corrente IINpuò essere, ad esempio, il segnale in corrente, generato da un circuito di stimolazione e da inviare agli elettrodi di stimolazione.

Il dispositivo multiplexer 1 comprende uno o più canali d’uscita OI, ciascuno dei quali può essere selezionato per fornire una corrente d’uscita ILIad un corrispondente carico elettrico LI.In un elettrostimolatore, ogni canale d’uscita OIà ̈ elettricamente connesso ad una coppia di elettrodi di stimolazione.

In questo caso, la corrente d’uscita ILI, fornita dal canale d’uscita OI, à ̈ la corrente effettivamente iniettata dagli elettrodi durante la stimolazione mentre il carico elettrico LIà ̈ tipicamente costituito dall’impedenza offerta dagli elettrodi di stimolazione e dalla porzione di corpo del paziente interessata da tale corrente di stimolazione.

Preferibilmente, il dispositivo multiplexer 1 comprende una pluralità di canali d’uscita OIin modo da implementare una funzionalità multiplexing del tipo 1àN, con N>1.

In linea di principio, però, il dispositivo multiplexing potrebbe comprendere anche un solo canale d’uscita OIed implementare una funzionalità multiplexing del tipo 1à1.

Tra i morsetti IN<+>e IN<->del canale d’ingresso IN à ̈ presente una tensione d’ingresso VIN. Essendo il dispositivo multiplexer 1 pilotato in corrente, il valore della tensione d’ingresso VINà ̈ variabile ed, ad ogni istante, dipende sostanzialmente dall’intensità della corrente d’ingresso IINe dall’impedenza equivalente vista dai morsetti del canale d’ingresso IN, in quell’istante.

La tensione d’ingresso VINpuò assumere valori relativamente elevati (alto voltaggio), ad esempio valori di qualche centinaio di V in un elettrostimolatore.

Il dispositivo multiplexer 1 comprende uno stadio elettronico buffer BUF atto a rilevare la tensione d’ingresso VIN, in corrispondenza dei morsetti IN<+>, IN<->del canale d’ingresso IN. Lo stadio elettronico BUF à ̈ inoltre atto a fornire, in corrispondenza di un’uscita buffer BF, una tensione di polarizzazione VBUF, il cui andamento segue sostanzialmente l’andamento della tensione d’ingresso VIN, rilevata ai morsetti del canale d’ingresso IN.

Il dispositivo multiplexer 1 comprende inoltre uno o più di stadi di commutazione MI, ciascuno dei quali à ̈ elettricamente connesso al canale d’ingresso IN ed all’uscita buffer BF in modo da ricevere la corrente d’ingresso IINe la tensione di polarizzazione VBUF.

Ciascuno degli stadi di commutazione MIriceve anche uno o più segnali di comando C1, C2di tipo logico (ad esempio a 0V e 3,3V).

Preferibilmente, il dispositivo multiplexer 1 Ã ̈ operativamente associato ad uno stadio elettronico di comando COM atto a generare i segnali di comando C1, C2ed inviarli agli stadi di commutazione MI, ad esso collegati.

Alcune forme realizzative della presente invenzione possono prevedere che lo stadio di comando sia compreso nel dispositivo multiplexer 1.

Preferibilmente, lo stadio di comando COM comprende un dispositivo d’elaborazione digitale, ad esempio un microprocessore.

Ogni stadio di commutazione MIà ̈ operativamente associato ad un corrispondente canale d’uscita OIdel dispositivo multiplexer 1.

In particolare, ciascuno stadio di commutazione MIà ̈ atto a consentire, in base ai segnali di comando C1, C2, ricevuti in ingresso, il passaggio della corrente d’ingresso IINverso il corrispondente canale d’uscita OI.

Ciascuno stadio di commutazione MIpuò così essere selezionato dallo stadio COM per indirizzare la corrente d’ingresso IINverso un corrispondente canale d’uscita OI.

Come si vedrà meglio nel seguito, la corrente in uscita da ciascuno stadio di commutazione MIà ̈ uguale a (IIN* C1) oppure a (IIN* C2), dove C1, C2sono segnali logici che assumono valori uguali a 0 o 1.

Secondo l’invenzione, ciascuno stadio di commutazione MIcomprende almeno un primo circuito di commutazione NET1elettricamente connesso al corrispondente canale d’uscita OI. Il circuito di commutazione NET1comprende una prima uscita Y1elettricamente connessa al canale d’uscita OI. In particolare, la prima uscita Y1comprende una coppia di morsetti (positivo e negativo) Y1<+>, Y1<->elettricamente connessi ad una coppia di morsetti (positivo e negativo) OI<+>, OI<->del canale d’uscita OI.

Preferibilmente, il circuito di commutazione NET1à ̈ attivabile da un primo segnale di comando C1per consentire il passaggio della corrente d’ingresso IINverso il corrispondente canale d’uscita OI.

Preferibilmente, il circuito di commutazione NET1à ̈ elettricamente connesso al canale d’uscita OIin modo che, quando esso à ̈ attivato, la corrente d’uscita ILI, fornita dal canale d’uscita OIal corrispondente carico elettrico LI, presenti una forma d’onda con la stessa polarità della corrente d’ingresso IIN.

In tal caso, i morsetti Y1<+>, Y1<->dell’uscita Y1sono elettricamente connessi ai morsetti OI<+>, OI-del canale d’uscita OIcon polarità diretta, cioà ̈ con il morsetto positivo Y1<+>elettricamente connesso al morsetto positivo OI<+>ed il morsetto negativo Y1<->elettricamente connesso al morsetto negativo OI<->del canale d’uscita OI.

Secondo l’invenzione, il circuito di commutazione NET1comprende una prima sezione d’uscita A2operativamente associata ad un primo circuito traslatore di tensione A1(figura 4) La sezione d’uscita A2comprende un primo interruttore T1ed un secondo interruttore T2, accoppiati ed elettricamente connessi tra il canale d’ingresso IINe l’uscita Y1. Tali interruttori sono atti a consentire il passaggio della corrente d’ingresso IINverso l’uscita Y1ed il canale d’uscita OIal quale quest’ultima à ̈ collegata.

Il circuito traslatore di tensione A1à ̈ elettricamente connesso all’uscita BF dello stadio buffer BUF in modo da ricevere la tensione di polarizzazione VBUF.

Il circuito traslatore di tensione A1à ̈ inoltre atto a ricevere il segnale di comando C1ed a fornire una prima e seconda tensione di polarizzazione VP1, VP2per pilotare gli interruttori T1, T2della sezione d’uscita A2.

Secondo una forma realizzativa preferita della presente invenzione (figura 3), lo stadio buffer BUF comprende una struttura circuitale suddivisa in due sezioni, sostanzialmente simmetriche rispetto a massa.

Ciascuna delle suddette sezioni comprende un circuito di rilevazione B1, B2predisposto in modo da rilevare la tensione di un corrispondente morsetto IN<+>, IN<->del canale d’ingresso IN, ed un circuito inseguitore di tensione F1, F2, predisposto in modo che la tensione dei morsetti positivo e negativo BF<+>, BF<->dell’uscita buffer BF segua l’andamento della tensione così rilevata.

Tale soluzione consente di mantenere l’isolamento galvanico verso massa del canale d’ingresso IN e dell’uscita buffer BF, le cui tensioni ai morsetti sono fluttuanti rispetto a massa.

L’uscita BF rende disponibile, tra i morsetti BF<+>, BF-, una tensione di polarizzazione BF che insegue le fluttuazioni della tensione VINai morsetti IN<+>, IN<->del canale d’ingresso IN.

Lo stadio buffer BUF consente così di fornire una tensione di polarizzazione VBUFche insegue l’andamento della tensione d’ingresso VIN.

Ciò consente di ridurre i consumi del circuito di commutazione NET1(ed eventualmente NET2), sia nello stato di attivazione che in quello di disattivazione, nonché di alimentare il circuito traslatore A1(ed eventualmente A3) del circuito di commutazione NET1(ed eventualmente NET2) senza introdurre significative distorsioni nella corrente d’ingresso IIN, quando quest’ultima circola verso il canale d’uscita OI, per esempio a causa di indesiderati assorbimenti di corrente.

In una prima sezione, lo stadio buffer BUF comprende preferibilmente un primo circuito di rilevazione B1ed un primo circuito inseguitore F1.

Preferibilmente, il circuito di rilevazione B1à ̈ elettricamente connesso al morsetto positivo IN<+>del canale d’ingresso IN ed il nodo di rilevazione S1ed à ̈ predisposto in modo da rilevare l’andamento della tensione del morsetto positivo IN<+>del canale d’ingresso IN ed a stabilire un offset rispetto a tale tensione.

Preferibilmente, esso comprende un diodo zener D21ed un condensatore Z21, collegati in parallelo tra il morsetto positivo IN<+>e il nodo di rilevazione S1.

Il diodo D21à ̈ vantaggiosamente atto ad evitare sovratensioni sul nodo di rilevazione S1mentre il condensatore Z21à ̈ atto a mantenere l’offset di tensione rispetto alla tensione del morsetto positivo IN<+>.

Preferibilmente, il circuito di rilevazione B1comprende un resistore R21ed un diodo D24elettricamente connessi in serie tra una prima alimentazione VCCed il nodo di rilevazione S1. Il circuito inseguitore di tensione F1à ̈ elettricamente connesso al nodo di rilevazione S1ed al morsetto positivo BF<+>dell’uscita buffer BF ed à ̈ predisposto in modo che la tensione del morsetto positivo BF<+>segua sostanzialmente, a meno di cadute di tensioni parassite, l’andamento della tensione del morsetto positivo IN<+>.

Preferibilmente, il circuito inseguitore di tensione F1comprende un transistor T9, ad esempio un transistor MOSFET di tipo n ad arricchimento, polarizzato tra una seconda alimentazione VPPe massa.

Il transistor T9ha il morsetto di “gate†collegato al nodo di rilevazione S1, il terminale di “drain†collegato alla tensione di alimentazione VPPed il morsetto di “source†collegato al morsetto BF<+>e ad un resistore R23, a sua volta collegato a massa.

Il funzionamento della prima sezione dello stadio BUF à ̈ ora descritto in maggior dettaglio. In assenza di circolazione di corrente verso il carico LI, se la corrente d’ingresso IINnon presenta impulsi di corrente, il nodo di rilevazione S1si trova ad una tensione all’incirca uguale a VCC.

La tensione del morsetto BF<+>à ̈ quindi circa uguale a Vpp meno la caduta di tensione sulla rete composta dagli elementi circuitali D21, Z21,D24e R21e la tensione VGSth(T9), cioà ̈ la tensione gate-source di soglia del transistor T9.

Se la corrente d’ingresso IINpresenta invece impulso di corrente, la tensione del nodo di rilevazione S1tende a aumentare, come la tensione del morsetto IN<+>.

La tensione del morsetto BF<+>segue l’andamento della tensione del morsetto IN<+>ed aumenta fino all’incirca fino a VPP.

Se vi à ̈ circolazione di corrente verso il carico LI, la tensione del morsetto BF<+>dipende sostanzialmente dalla caduta di tensione ai capi del carico stesso. In questo caso, le fluttuazioni della tensione al morsetto IN<+>sono rilevate dal circuito di rilevazione B1ed inseguite dalla tensione al morsetto BF<+>.

Una seconda sezione dello stadio buffer BUF presenta preferibilmente una struttura circuitale sostanzialmente simmetrica a quella della prima sezione appena descritta che comprende un secondo circuito di rilevazione B2ed un secondo circuito inseguitore F2.

Preferibilmente, il circuito di rilevazione B2à ̈ elettricamente connesso al morsetto negativo IN<->del canale d’ingresso IN ed un secondo nodo di rilevazione S2ed à ̈ predisposto in modo da rilevare l’andamento della tensione del morsetto negativo IN<->del canale d’ingresso IN ed a stabilire un offset di tensione rispetto ad essa.

Preferibilmente, esso comprende un diodo zener D22ed un condensatore Z22, collegati in parallelo tra il morsetto negativo IN<->e il nodo di rilevazione S2.

Il diodo D22à ̈ vantaggiosamente atto ad evitare sovratensioni sul nodo di rilevazione S2mentre il condensatore Z22à ̈ atto a mantenere l’offset di tensione rispetto alla tensione del morsetto negativo IN-.

Preferibilmente, il circuito di rilevazione B2comprende un resistore R26, ed un diodo D23elettricamente connessi in serie tra una terza alimentazione VDDed il nodo di rilevazione S2. Il circuito inseguitore F2à ̈ elettricamente connesso al nodo di rilevazione S2ed al morsetto negativo BF<->dell’uscita buffer BF ed à ̈ predisposto in modo che la tensione del morsetto positivo BF<->segua sostanzialmente, a meno di cadute di tensioni parassite, l’andamento della tensione del morsetto negativo IN-.

Preferibilmente, il circuito inseguitore F2comprende un transistor T10, ad esempio un transistor MOSFET di tipo p ad arricchimento, polarizzato tra una quarta alimentazione VNNe massa.

Nel transistor T10, il morsetto di “gate†à ̈ collegato al nodo di rilevazione S2, il morsetto di “drain†à ̈ collegato alla tensione di alimentazione VNNed il morsetto di “source†del transistor T10à ̈ elettricamente collegato al morsetto BF<->e ad un resistore R24, a sua volta collegato a massa.

Il funzionamento della seconda sezione dello stadio BUF Ã ̈ sostanzialmente analogo a quello della prima sezione.

In assenza di circolazione di corrente verso il carico LI, se la corrente d’ingresso IINnon presenta impulsi di corrente, il nodo di rilevazione S2si trova ad una tensione all’incirca uguale a VDDmeno la caduta di tensione sul diodo D23.

La tensione del morsetto BF<->Ã ̈ quindi circa uguale a VDD-VGS(T10), dove VGS(T10) Ã ̈ la tensione gate-source del transistor T10.

Se la corrente d’ingresso IINpresenta impulsi di corrente, la tensione del nodo di rilevazione S2tende a aumentare (in valore assoluto), come la tensione del morsetto IN-.

La tensione del morsetto BF<->segue l’andamento della tensione del morsetto IN<->ed aumenta fino all’incirca fino a VNN.

Se vi à ̈ circolazione di corrente verso il carico LI, la tensione del morsetto BF<->dipende sostanzialmente dalla caduta di tensione ai capi del carico stesso. In questo caso, le fluttuazioni della tensione al morsetto IN<->sono rilevate dal circuito di rilevazione B2ed inseguite dalla tensione al morsetto BF-.

La struttura del primo circuito di commutazione NET1, in una forma realizzativa preferita della presente invenzione (figura 4), Ã ̈ ora descritta in maggior dettaglio.

Preferibilmente, il circuito di commutazione NET1comprende almeno un primo terminale di comando K1atto a ricevere il segnale di comando C1, inviato dallo stadio di comando COM. Nella sezione di uscita A2del circuito di commutazione NET1l’interruttore T1à ̈ elettricamente connesso tra il morsetto positivo IN<+>del canale d’ingresso IINed il morsetto positivo Y1<+>dell’uscita Y1del circuito di commutazione NET1ed l’interruttore T2à ̈ elettricamente connesso tra il morsetto negativo IN<->del canale d’ingresso IINed il morsetto negativo Y1<->dell’uscita Y1.

Preferibilmente, gli interruttori T1e T2sono transistor ad effetto di campo (FET o MOSFET), rispettivamente di tipo p e n, ad arricchimento.

Vantaggiosamente, i transistor T1e T2sono montati in modo da avere i morsetti di “drain†elettricamente connessi ai morsetti Y1<+>e Y1<->ed i morsetti di “source†elettricamente connessi ai morsetti IN<+>e IN-, rispettivamente.

In tal modo, quando i transistor T1e T2sono nello stato di conduzione (interruttori T1e T2nello stato ON), la corrente d’ingresso IINpuò fluire dai morsetti del canale d’ingresso IN ai morsetti dell’uscita Y1.

Quando invece i due transistor T1e T2sono nello stato d’interdizione (interruttori T1e T2nello stato OFF), il passaggio della corrente d’ingresso IINverso l’uscita Y1à ̈ impedito.

Come sopra menzionato, il circuito di commutazione NET1comprende il circuito traslatore di tensione A1, vantaggiosamente atto a pilotare i transistor T1e T2della sezione d’uscita A2. Il circuito traslatore A1à ̈ elettricamente connesso tra i morsetti (positivo e negativo) BF<+>, BF-dell’uscita buffer BF e con i terminali di “gate†dei transistor T1e T2.

Vantaggiosamente, il circuito traslatore A1comprende la serie circuitale costituita dal resistore R1, il terzo interruttore T3, il resistore R2, il quarto interruttore T4ed il resistore R3. Gli interruttori T3e T4, preferibilmente costituiti da transistor a giunzione bipolare (BJT), rispettivamente di tipo npn e pnp, sono atti a consentire/impedire la circolazione di una prima corrente di polarizzazione IP1nella rete di polarizzazione A1.

Gli interruttori T3, T4sono predisposti in modo da essere pilotati dal terminale K1, secondo lo stato del segnale di comando C1.

Preferibilmente, il transistor T3ha il proprio terminale di “collettore†elettricamente connesso al resistore R1, a sua volta connesso in serie al morsetto positivo BF<+>dell’uscita buffer BF, ed à ̈ collegato al terminale K1, in corrispondenza del proprio morsetto di “base†.

L’interruttore T4ha invece il terminale di “base†collegato a massa ed il terminale di “collettore†elettricamente connesso al resistore R3, a sua volta collegato in serie al morsetto negativo BF<->dell’uscita buffer BF.

Gli interruttori T3e T4presentano i propri terminali di “emettitore†collegati ai capi del resistore R2.

Preferibilmente, il circuito traslatore A1comprende una prima rete circuitale per proteggere da sovratensioni i morsetti di “gate†dei transistor T1e T2. Tale rete di protezione comprende vantaggiosamente i diodi zener di protezione D1e D2, rispettivamente collegati tra il morsetto di “gate†dei transistor T1e T2ed i morsetti IN<+>e IN<->del canale d’ingresso IN. Preferibilmente, il circuito traslatore A1comprende anche alcuni elementi circuitali di stabilizzazione, quali, ad esempio, il resistore R5e il condensatore Z1, in parallelo al resistore R2, ed i resistori di protezione R4e R6, collegati in serie ai morsetti di “base†dei transistor T3e T4, rispettivamente.

Il funzionamento del circuito di commutazione NET1à ̈ ora descritto in maggior dettaglio. Si supponga che il circuito di commutazione NET1si trovi inizialmente in uno stato di disattivazione o stand-by e che il terminale K1riceva un segnale di comando C1a livello logico “basso†.

I transistor T3e T4sono nello stato d’interdizione OFF (interruttori T3e T4nello stato OFF) e non vi à ̈ circolazione della corrente di polarizzazione IP1.

Se la corrente d’ingresso IINnon presenta alcun impulso di corrente, la tensione al morsetto BF<+>à ̈ di circa VCC- VGS(T9) mentre la tensione al morsetto BF<->à ̈ di circa VDD-VGS(T10), dove VGS(T9) e VGS(T10) sono le tensioni gate-source dei transistor T9eT10, rispettivamente.

Se la corrente d’ingresso IINpresenta un impulso di corrente, la tensione ai morsetti BF<+>e BF-aumenta fino a VPPe VNNrispettivamente.

In entrambi i casi, non essendovi circolazione della corrente di polarizzazione IP1, il circuito traslatore fornisce, rispettivamente ai morsetti di “gate†dei transistor T1e T2, tensioni di polarizzazione VP1, VP2tali da mantenere i transistor T1e T2stessi nello stato di non conduzione.

In base a quanto sopra, à ̈ evidente come, con un segnale di comando C1ad un livello logico “basso†, qualunque sia la tensione VINe la corrente d’ingresso IIN, gli interruttori T1e T2permangono nello stato OFF e la corrente d’ingresso IINnon può circolare verso l’uscita Y1. Il circuito di commutazione NET1si mantiene pertanto in uno stato di disattivazione o standby.

Quando il terminale K1riceve un segnale di comando C1a livello logico “alto†, i transistor T3e T4si portano in uno stato di conduzione (interruttori T3e T4nello stato ON) e la corrente di polarizzazione IP1può circolare.

In tale situazione, prima del completamento della commutazione dei transistor T3e T4, la tensione ai morsetti BF<+>e BF<->tende inizialmente ad aumentare fino a VPPe VNNrispettivamente.

A causa della caduta di tensione ai capi di resistori R1e R3, determinata dalla circolazione della corrente IP1, il circuito traslatore A1fornisce, rispettivamente ai morsetti di “gate†dei transistor T1e T2, tensioni di polarizzazione VP1, VP2tali da portare i transistor T1e T2nello stato di conduzione.

Gli interruttori T1e T2si portano quindi nello stato ON e la corrente d’ingresso IINà ̈ libera di circolare verso l’uscita Y1.

A questo punto, la tensione ai morsetti BF<+>e BF<->dipende sostanzialmente dalla tensione ai capi del carico LIma la caduta di tensione ai capi di resistori R1e R3, dovuta alla circolazione della corrente IP1, assicura che i morsetti di “gate†dei transistor T1e T2si trovino sempre ad una tensione di polarizzazione tale da mantenere i transistor T1e T2nello stato di conduzione. Con un segnale di comando C1ad un livello logico alto, quindi, qualunque sia la tensione VINe la corrente d’ingresso IIN, gli interruttori T1e T2si trovano sempre nello stato ON e la corrente d’ingresso IINpuò circolare verso l’uscita Y1.

Il circuito di commutazione NET1si mantiene pertanto in uno stato di attivazione grazie alle capacità parassite d’ingresso degli interruttori T1e T2.

Dato che i morsetti dell’uscita Y1sono preferibilmente collegati con polarità diretta ai morsetti del canale d’uscita OI, la corrente d’uscita IILfornita al carico elettrico LI, presenta una forma d’onda con la medesima polarità della corrente d’ingresso IIN.

In altre parole, si realizza la condizione ILI= IIN.

In tal modo, quando il circuito di commutazione NET1à ̈ abilitato dal segnale di comando C1a trasmettere una corrente d’ingresso IINdi tipo impulsivo verso il canale d’uscita OI, la corrente d’uscita IILpresenta impulsi con la stessa polarità ed ampiezza degli impulsi della corrente d’ingresso IIN.

Quando il terminal K1riceve nuovamente un segnale di comando C1a livello logico “basso†, i transistor T3e T4si portano nuovamente nello stato d’interdizione (interruttori T3e T4OFF) e idealmente non vi dovrebbe essere circolazione della corrente di polarizzazione IP1.

In tale situazione, il circuito traslatore A1fornisce, rispettivamente ai morsetti di “gate†dei transistor T1e T2, tensioni di polarizzazione VP1, VP2tali da portare i transistor T1e T2stessi nello stato di non conduzione.

Nonostante ciò, a causa della presenza di capacità parassite tra i morsetti di “gate†dei transistor T1, T2ed il morsetto IN<+>del canale d’ingresso IN, i transistor T1, T2non commutano immediatamente ma si portano nello stato di non conduzione solo quando la corrente d’ingresso IINdiventa nulla, cioà ̈ al termine dell’impulso di corrente in ingresso. In base a quanto sopra, si può osservare che:

- l’attivazione del circuito di commutazione NET1à ̈ semplicemente determinata dalla transizione del segnale di comando C1da un livello logico “basso†ad un livello logico “alto†;

- la disattivazione del circuito di commutazione NET1à ̈ invece determinata dalla transizione del segnale di comando C1a livello logico “basso†e dal passaggio della corrente d’ingresso IINper lo zero.

E’ quindi evidente come il circuito di commutazione NET1si comporti, da un punto di vista funzionale, in modo sostanzialmente simile a quello di un dispositivo elettronico DIAC.

In una forma realizzativa della presente invenzione, particolarmente adatta per l’utilizzo in un elettrostimolatore muscolare o neuromuscolare, ciascuno stadio di commutazione MIcomprende anche un secondo circuito di commutazione NET2, elettricamente connesso al medesimo corrispondente canale d’uscita OIa cui à ̈ connesso il circuito di commutazione NET1.

Il circuito di commutazione NET2comprende una seconda uscita Y2elettricamente connessa al canale d’uscita OI.

In particolare, la seconda uscita Y2comprende una coppia di morsetti (positivo e negativo) Y2<+>, Y2<->elettricamente connessi ai morsetti OI<+>, OI<->del canale d’uscita OI.

Preferibilmente, il circuito di commutazione NET2à ̈ attivabile da un secondo segnale di comando C2per consentire il passaggio della corrente d’ingresso IINverso il corrispondente canale d’uscita OI.

Preferibilmente, il circuito di commutazione NET2à ̈ elettricamente connesso al canale d’uscita OIin modo che, quando esso à ̈ attivato, la corrente d’uscita ILI, fornita dal canale d’uscita OIal corrispondente carico elettrico LI, presenti una forma d’onda con polarità invertita rispetto a quella della corrente d’ingresso IIN.

In tal caso, i morsetti Y2<+>, Y2<->dell’uscita Y2sono elettricamente connessi ai morsetti OI<+>, OI-del canale d’uscita OIcon polarità invertita, cioà ̈ con il morsetto positivo Y2<+>elettricamente connesso al morsetto negativo OI<->ed il morsetto negativo Y2<->elettricamente connesso al morsetto positivo OI<+>del canale d’uscita OI.

Preferibilmente, il circuito di commutazione NET2comprende una seconda sezione d’uscita A4operativamente associata ad un secondo circuito traslatore di tensione A3.

La sezione d’uscita A4comprende un quinto interruttore T5ed un sesto interruttore T6, accoppiati ed elettricamente connessi tra il canale d’ingresso IINe l’uscita Y2.

Gli interruttori T5, T6sono atti a consentire il passaggio della corrente d’ingresso IINverso il canale d’uscita OI.

Il circuito traslatore di tensione A3à ̈ elettricamente connesso all’uscita buffer BF in modo da ricevere la tensione di polarizzazione VBUF.

Il circuito traslatore di tensione A3Ã ̈ atto a ricevere il segnale di comando C2ed a fornire una terza e quarta tensione di polarizzazione VP3, VP4per pilotare gli interruttori T5, T6.

Secondo una forma realizzativa preferita della presente invenzione (figura 5), il circuito di commutazione NET2comprende una struttura circuitale sostanzialmente analoga a quella del circuito NET1, sopra descritto.

Un secondo terminale di comando K2à ̈ atto a ricevere il segnale di comando C2dallo stadio di comando COM mentre la seconda sezione di uscita A4à ̈ elettricamente connessa tra i morsetti del canale d’ingresso IN ed i morsetti dell’uscita Y2.

Nella sezione d’uscita A4, l’interruttore T5à ̈ elettricamente connesso tra il morsetto positivo IN<+>del canale d’ingresso IINed il morsetto positivo Y2<+>dell’uscita Y2e l’interruttore T6à ̈ elettricamente connesso tra il morsetto negativo IN<->del canale d’ingresso IINed il morsetto negativo Y2<->dell’uscita Y2.

Preferibilmente, anche gli interruttori T5e T6sono transistor ad effetto di campo (FET o MOSFET), rispettivamente di tipo p e n, ad arricchimento.

Vantaggiosamente, i transistor T5e T6sono montati in modo da avere i morsetti di “drain†elettricamente connessi ai morsetti Y2<+>e Y2<->ed i morsetti di “source†elettricamente connessi ai morsetti IN<+>e IN-, rispettivamente.

In tal modo, quando i transistor T5e T6sono nello stato di conduzione (interruttori T5e T6nello stato ON), la corrente d’ingresso IINpuò fluire dai morsetti del canale d’ingresso IN ai morsetti dell’uscita Y2.

Quando invece i due transistor T5e T6sono nello stato d’interdizione (interruttori T5e T6nello stato OFF), il passaggio della corrente d’ingresso IINverso l’uscita Y2à ̈ impedito.

Preferibilmente, il circuito traslatore di tensione A3, atto a pilotare i transistor T5e T6della sezione d’uscita A4, à ̈ elettricamente connesso tra i morsetti (positivo e negativo) BF<+>e BF-dell’uscita buffer BF e con i terminali di “gate†dei transistor T5e T6.

Il circuito traslatore di tensione A3comprende vantaggiosamente la serie circuitale costituita dal resistore R11, il settimo interruttore T7, il resistore R12, l’ottavo interruttore T8ed il resistore R13.

Gli interruttori T7e T8, anch’essi preferibilmente costituiti da transistor a giunzione bipolare (BJT), rispettivamente di tipo npn e pnp, sono atti a consentire/impedire la circolazione di una seconda corrente di polarizzazione IP2nella rete di polarizzazione A3.

Almeno uno tra gli interruttori T7, T8Ã ̈ elettricamente connesso al terminale K2, in modo da poter essere pilotato dal segnale di comando C2.

Preferibilmente, il transistor T7ha il proprio terminale di “collettore†elettricamente connesso al resistore R11, a sua volta connesso in serie al morsetto positivo BF<+>dell’uscita buffer BF, ed à ̈ collegato al terminale K2, in corrispondenza del proprio morsetto di “base†. L’interruttore T8presenta il terminale di “base†collegato a massa ed il terminale di “collettore†elettricamente connesso al resistore R13, a sua volta collegato in serie al morsetto negativo BF<->dell’uscita buffer BF.

Gli interruttori T7e T8presentano i propri terminali di “emettitore†collegati ai capi del resistore R12.

Preferibilmente, il circuito traslatore A3comprende una seconda rete circuitale per proteggere da sovratensioni i morsetti di “gate†dei transistor T5e T6. Tale rete di protezione comprende vantaggiosamente i diodi zener di protezione D10e D11, rispettivamente collegati tra il morsetto di “gate†dei transistor T5e T6ed i morsetti IN<+>e IN<->del canale d’ingresso IN.

Preferibilmente, il circuito traslatore A3comprende anche alcuni elementi circuitali di stabilizzazione, ad esempio il resistore R15e il condensatore Z10, in parallelo al resistore R12, e i resistori di protezione R14e R16collegati in serie ai morsetti di “base†dei transistor T7e T8, rispettivamente.

Il funzionamento del circuito di commutazione NET2Ã ̈ sostanzialmente analogo a quello del circuito di commutazione NET1.

Si assuma che il circuito di commutazione NET2si trovi inizialmente in uno stato di disattivazione e che il terminale K2riceva un segnale logico di comando C2a livello “basso†. I transistor T7e T8sono nello stato d’interdizione OFF (interruttori T7e T8nello stato OFF) e non vi à ̈ circolazione della corrente di polarizzazione IP2.

In tale situazione, in presenza o meno di impulsi della corrente d’ingresso IIN, i morsetti di “gate†dei transistor T5e T6si trovano sempre a tensioni di polarizzazione VP3, VP4tali da mantenere i transistor T5e T6in uno stato di non conduzione.

Con un segnale di comando C2, ad un livello logico basso, quindi, gli interruttori T5e T6rimangono nello stato OFF e la corrente d’ingresso IINnon può in ogni caso circolare verso l’uscita Y2.

Il circuito di commutazione NET2si mantiene pertanto in uno stato di disattivazione o standby.

Quando il terminale K2riceve un segnale logico di comando C2a livello “alto†, i transistor T7e T8si portano nello stato di conduzione (interruttori T7e T8nello stato ON) e la corrente di polarizzazione IP2può circolare.

In tale situazione, a causa della caduta di tensione ai capi di resistori R11e R13, determinata dalla circolazione della corrente IP2, i morsetti di “gate†dei transistor T5e T6a tensioni di polarizzazione VP3, VP4tali da portare i transistor T5e T6nello stato di conduzione.

Gli interruttori T5e T6si portano quindi nello stato ON e la corrente d’ingresso IINà ̈ libera di circolare verso l’uscita Y2.

A questo punto, la tensione ai morsetti BF<+>e BF<->dipende sostanzialmente dalla tensione ai capi del carico LIma la caduta di tensione ai capi di resistori R11e R13, dovuta alla circolazione della corrente IP2, assicura che i morsetti di “gate†dei transistor T5e T6si trovino sempre a tensioni di polarizzazione VP3, VP4tali da mantenere i transistor T5e T6nello stato di conduzione.

Con un segnale di comando C2ad un livello logico alto, qualunque sia la tensione VINe la corrente d’ingresso IIN, quindi, gli interruttori T5e T6si trovano sempre nello stato ON e la corrente d’ingresso IINpuò in ogni caso circolare verso l’uscita Y2.

Il circuito di commutazione NET2si mantiene pertanto in uno stato di attivazione grazie alle capacità parassite d’ingresso degli interruttori T5e T6.

Dato che i morsetti dell’uscita Y2sono preferibilmente collegati con polarità invertita ai morsetti del canale d’uscita OI, la corrente d’uscita IILfornita al carico elettrico LI, avrà una forma d’onda con polarità invertita rispetto alla corrente d’ingresso IIN.

In altre parole, si realizza la condizione ILI= -IIN.

In tal modo, quando il circuito di commutazione NET2à ̈ abilitato dal segnale di comando C2a trasmettere una corrente d’ingresso IINimpulsiva verso il canale d’uscita OI, la corrente d’uscita IILpresenta impulsi con la stessa ampiezza ma polarità inversa rispetto agli impulsi della corrente d’ingresso IIN.

Quando il terminal K2riceve nuovamente un segnale di comando C3a livello logico “basso†, i transistor T7e T8si portano nuovamente nello stato d’interdizione (interruttori T7e T8OFF) ed idealmente non vi dovrebbe essere circolazione della corrente di polarizzazione IP2.

In tale situazione, il circuito traslatore A3fornisce, rispettivamente ai morsetti di “gate†dei transistor T5e T6, tensioni di polarizzazione VP3, VP4tali da portare i transistor T5e T6stessi nello stato di non conduzione.

Nonostante ciò, a causa della presenza di capacità parassite tra i morsetti di “gate†dei transistor T5, T6ed il morsetto IN<->del canale d’ingresso, i transistor T5, T6non commutano immediatamente ma si portano nello stato di non conduzione solo quando la corrente d’ingresso IINdiventa nulla, cioà ̈ al termine dell’impulso di corrente in ingresso.

In base a quanto sopra, si può osservare che:

- l’attivazione del circuito di commutazione NET2à ̈ semplicemente determinata dalla transizione del segnale di comando C2da un livello logico “basso†ad un livello logico “alto†;

- la disattivazione del circuito di commutazione NET2à ̈ determinata dalla transizione del segnale di comando C2a livello logico “basso†e dal passaggio della corrente d’ingresso IINper lo zero.

Anche il circuito di commutazione NET2si comporta, quindi, da un punto di vista funzionale, in modo sostanzialmente simile a quello di un dispositivo elettronico DIAC.

Il funzionamento generale del dispositivo multiplexer 1, secondo la presente invenzione, sarà ora descritto in maggior dettaglio.

Il dispositivo multiplexer 1 riceve una corrente d’ingresso IINin corrispondenza del canale d’ingresso IN.

Lo stadio buffer BUF rileva la tensione VINtra i morsetti del canale d’ingresso IN e rende disponibile, tra i morsetti dell’uscita buffer BF, una tensione di polarizzazione VBUFche insegue sostanzialmente l’andamento della tensione d’ingresso VIN, a meno di cadute di tensione parassite.

Normalmente, gli stadi di commutazione del dispositivo multiplexer 1 sono mantenuti in uno stato di disattivazione.

I segnali di comando inviati da parte dello stadio di comando COM sono quindi mantenuti normalmente ad un livello logico “basso†.

Per indirizzare la corrente d’ingresso IINverso un qualunque canale di uscita desiderato OI, lo stadio di comando COM deve attivare il circuito di commutazione NET1(o eventualmente il circuito di commutazione NET2) dello stadio di commutazione MI, operativamente associato al canale d’uscita OIprescelto.

Il segnale di comando C1(o eventualmente C2) inviato al circuito di commutazione NET1(o NET2) dello stadio di commutazione MI, si porta quindi a livello logico “alto†, permettendo alla corrente d’ingresso IINdi fluire verso il canale d’uscita OI.

Se l’uscita Y1(o Y2) del circuito di commutazione NET1(o NET2) à ̈ connessa con polarità diretta al canale d’uscita OI, la corrente d’uscita IILha la stessa forma d’onda della corrente d’ingresso IIN.

Se l’uscita Y1(o Y2) del circuito di commutazione NET1(o NET2) à ̈ connessa con polarità invertita al canale d’uscita OI, la corrente d’uscita IILha una forma d’onda con impulsi di polarità opposta rispetto alla corrente d’ingresso IIN.

Si noti come gestendo opportunamente il circuito di commutazione NET1(o NET2), uno o più impulsi della corrente d’ingresso IINpossono essere “neutralizzati†, semplicemente mantenendo i segnali di comando C1(o C2) nello stato logico “basso†. Gli impulsi della corrente d’ingresso IINcosì “neutralizzati†, non compaiono, con polarità diretta o invertita, nella corrente d’uscita IIL.

In questo caso, la corrente d’uscita IILpresenta una diversa distribuzione temporale degli impulsi, rispetto alla corrente d’ingresso IIN.

Il funzionamento dello stadio di commutazione MI, così come regolato dai segnali di comando C1, C2, può essere riassunto dalla seguente tabella esemplificativa:

C1C2MIILI

0 0 OFF 0

0 1 Circuito NET2ON (invertente) -IIN

1 0 Circuito NET1ON (non invertente) IIN

1 1 Cortocircuito 0

(VIN=0)

Dalla tabella di cui sopra à ̈ evidente come la corrente in uscita da ciascuno stadio di commutazione MIsia uguale a (IIN* C1) o (IIN* C2), dove C1, C2sono segnali logici che assumono i valori 0 o 1.

Il dispositivo multiplexer 1 à ̈ pertanto non solo in grado di invertire la polarità degli impulsi della corrente d’ingresso IIN(ad esempio attivando alternativamente i circuiti di commutazione NET1e NET2ove entrambi presenti) ma anche modificare la forma d’omda di quest’ultima.

L’utilizzo dei circuiti di commutazione NET1e (eventualmente) NET2in ciascuno stadio di commutazione MI, con le funzionalità sopra descritte, risulta particolarmente utile nel caso in cui il dispositivo multiplexer sia utilizzato in un elettrostimolatore muscolare o neuromuscolare.

Per differenti applicazioni biomedicali o per altri ambiti di utilizzo del dispositivo multiplexer 1, gli stadio di commutazione MIpotrebbero però presentare diversa struttura e funzionalità e comprendere il solo circuito di commutazione NET1.

Si à ̈ visto nella pratica come il dispositivo multiplexer, secondo la presente invenzione permetta di raggiungere gli scopi prefissati.

Rispetto ai dispositivi dell’arte nota, il dispositivo multiplexer 1 presenta funzionalità migliorate, in termini di riduzione della potenza dissipata, isolamento galvanico di ingressi/uscite e velocità di commutazione tra i canali d’uscita.

Il dispositivo multiplexer 1 assicura un efficace isolamento galvanico di ingressi e uscite. Esso à ̈ predisposto in modo che le tensioni presenti tra i morsetti del canale d’ingresso IN, di un qualunque canale d’uscita OI e dell’uscita buffer BF risultino virtualmente fluttuanti (“floating†) rispetto a massa.

La presenza dello stadio buffer BUF consente di ridurre in modo considerevole i consumi, sia in stand-by che nello stato di attivazione, dei circuiti di commutazione di ciascuno stadio di commutazione MI.

Lo stadio buffer BUF consente inoltre regolare il funzionamento dei circuiti di commutazione di ciascuno stadio di commutazione MIsenza introdurre distorsioni significative nella corrente d’ingresso IIN.

Il dispositivo multiplexer 1 à ̈ configurato per assicurare un’elevata velocità di commutazione delle uscite e risulta particolarmente adatto per lavorare in presenza di tensioni relativamente elevate ai morsetti del canale d’ingresso IN o del canale d’uscita.

A tal fine à ̈ sufficiente selezionare nel modo più opportuno la tipologia dei transistor di ciascuno stadio di commutazione.

Il dispositivo multiplexer 1 si caratterizza per una notevole flessibilità d’impiego.

Esso risulta particolarmente adatto per l’utilizzo in applicazioni biomedicali, come ad esempio in un elettrostimolatore muscolare o neuromuscolare.

In tale applicazione, l’utilizzo dei circuiti di commutazione NET1e NET2per ciascuno stadio di commutazione MI, secondo le modalità sopra descritte, consente di regolare in modo semplice ed efficace la polarità e la distribuzione temporale della corrente d’uscita ILI, in corrispondenza di ciascun canale d’uscita OI.

Il dispositivo elettronico multiplexer 1 può però essere facilmente integrato in altre applicazioni biomedicali, ad esempio in un dispositivo di emissione e/o rilevazione ad ultrasuoni, oppure in dispositivi utilizzati in altri ambiti applicativi, ad esempio in dispositivi o sistemi microelettromeccanici (MEMS).

Il dispositivo multiplexer 1 presenta una struttura relativamente semplice ed à ̈ facile ed economico da realizzare a livello industriale, con tecniche di fabbricazione a componenti discreti o integrati.

Sulla base della descrizione data, altre caratteristiche, modifiche o miglioramenti sono possibili ed evidenti al tecnico medio. Tali caratteristiche, modifiche e miglioramenti sono perciò da considerarsi parte della presente invenzione.

Claims (12)

1. RIVENDICAZIONI 1. Dispositivo multiplexer (1) comprendente: - un canale d’ingresso (IN) atto a ricevere una corrente d’ingresso (IIN) avente forma d’onda di tipo impulsivo; - uno o più canali d’uscita (OI), utilizzabili in modo selettivo per fornire una corrente d’uscita (ILI) ad un corrispondente carico elettrico (LI); caratterizzato dal fatto di comprendere: - uno stadio buffer (BUF) atto a rilevare l’andamento di una tensione d’ingresso (VIN), in corrispondenza di detto canale d’ingresso (IN), ed a fornire una tensione di polarizzazione (VBUF) che segue sostanzialmente l’andamento di detta tensione d’ingresso (VIN); - almeno uno stadio di commutazione (MI) operativamente associato ad un corrispondente canale d’uscita (OI), detto stadio di commutazione comprendendo almeno un primo circuito di commutazione (NET1) che comprende una prima uscita (Y1) elettricamente connessa a detto canale d’uscita (OI), detto primo circuito di commutazione comprendendo: - una prima sezione d’uscita (A2) comprendente un primo interruttore (T1) ed un secondo interruttore (T2), elettricamente connessi tra detto canale d’ingresso (IIN) e detta prima uscita (Y1), detti primo e secondo interruttore essendo atti a consentire il passaggio di detta corrente d’ingresso (IIN) verso detto canale d’uscita (OI); - un primo circuito traslatore di tensione (A1) atto a ricevere detta tensione di polarizzazione (VBUF) ed un primo segnale di comando (C1) di tipo logico ed a fornire una prima e seconda tensione di polarizzazione (VP1, VP2) per pilotare detti primo e secondo interruttore (T1, T2).
2. 2. Dispositivo multiplexer, secondo la rivendicazione 1, caratterizzato dal fatto che detta prima uscita (Y1) à ̈ elettricamente connessa a detto canale d’uscita (OI) in modo che la corrente d’uscita (ILI), fornita da detto canale d’uscita (OI) al corrispondente carico elettrico (LI), presenti una forma d’onda con la medesima polarità di detta corrente d’ingresso (IIN).
3. 3. Dispositivo multiplexer, secondo una o più delle rivendicazioni precedenti, caratterizzato dal fatto che detto primo circuito di commutazione (NET1) comprende: - almeno un primo terminale di comando (K1) atto a ricevere detto primo segnale di comando (C1); - detta prima sezione d’uscita (A2) che comprende detto primo interruttore (T1), elettricamente connesso tra un morsetto positivo (IN<+>) di detto canale d’ingresso (IIN) ed un morsetto positivo (Y1<+>) di detta prima uscita (Y1), e detto secondo interruttore (T2), elettricamente connesso tra un morsetto negativo (IN-) di detto canale d’ingresso (IIN) ed un morsetto negativo (Y1-) di detta prima uscita (Y1); - detto primo circuito traslatore di tensione (A1), elettricamente connesso tra una coppia di morsetti (BF<+>, BF-) di un’uscita buffer (BF) di detto stadio buffer (BUF) e comprendente un terzo interruttore (T3) ed un quarto interruttore (T4) atti a consentire/impedire la circolazione di una prima corrente di polarizzazione (IP1) in modo da fornire dette prima e seconda tensione di polarizzazione (VP1, VP2), almeno uno di detti terzo e quarto interruttore (T3, T4) essendo elettricamente connesso a detto primo terminale di comando (K1) in modo da essere pilotato da detto primo segnale di comando (C1).
4. 4. Dispositivo multiplexer, secondo una o più delle rivendicazioni precedenti, caratterizzato dal fatto che detto stadio di commutazione (MI) comprende un secondo circuito di commutazione (NET2) che comprende una seconda uscita (Y2) elettricamente connessa a detto canale d’uscita (OI), detto secondo circuito di commutazione comprendendo: - una seconda sezione d’uscita (A4) comprendente un quinto interruttore (T5) ed un sesto interruttore (T6), elettricamente connessi tra detto canale d’ingresso (IIN) e detta seconda uscita (Y2), detti quinto e sesto interruttore essendo atti a consentire il passaggio di detta corrente d’ingresso (IIN) verso detto canale d’uscita (OI); - un secondo circuito traslatore di tensione (A3) atto a ricevere detta tensione di polarizzazione (VBUF) e un secondo segnale di comando (C2) di tipo logico ed a fornire una terza e quarta tensione di polarizzazione (VP3, VP4) per pilotare detti quinto e sesto interruttore (T5, T6).
5. 5. Dispositivo multiplexer, secondo la rivendicazione 4, caratterizzato dal fatto che detta seconda uscita (Y2) à ̈ elettricamente connessa a detto canale d’uscita (OI) in modo che la corrente d’uscita (ILI), fornita da detto canale d’uscita (OI) al corrispondente carico elettrico (LI), presenti una forma d’onda con polarità invertita rispetto a detta corrente d’ingresso (IIN).
6. 6. Dispositivo multiplexer, secondo una o più delle rivendicazioni da 4 a 5, caratterizzato dal fatto che detto secondo circuito di commutazione (NET2) comprende: - un secondo terminale di comando (K2) atto a ricevere detto secondo segnale di comando (C2); - detta seconda sezione d’uscita (A4) che comprende detto quinto interruttore (T5), elettricamente connesso tra un morsetto positivo (IN<+>) di detto canale d’ingresso (IIN) ed un morsetto positivo (Y2<+>) di detta seconda uscita (Y2), e detto sesto interruttore (T6), elettricamente connesso tra un morsetto negativo (IN-) di detto canale d’ingresso (IIN) ed un morsetto negativo (Y2-) di detta seconda uscita (Y2); - detto secondo circuito traslatore di tensione (A3) elettricamente connesso tra una coppia di morsetti (BF<+>, BF-) di un’uscita buffer (BF) di detto stadio buffer (BUF) e comprendente un settimo interruttore (T7) ed un ottavo interruttore (T8) atti a consentire/impedire la circolazione di una seconda corrente di polarizzazione (IP2) in modo da fornire dette terza e quarta tensione di polarizzazione (VP3, VP4), almeno uno di detti settimo e ottavo interruttore (T7, T8) essendo elettricamente connesso a detto secondo terminale di comando (K2) in modo da essere pilotato da detto secondo segnale di comando (C2).
7. 7. Dispositivo multiplexer, secondo una o più delle rivendicazioni precedenti, caratterizzato dal fatto che detto stadio buffer (BUF) comprende: - un primo circuito di rilevazione (B1), elettricamente connesso tra un morsetto positivo (IN<+>) di detto canale d’ingresso (IN) ed un primo nodo di rilevazione (S1), detto primo circuito di rilevazione essendo predisposto in modo da rilevare l’andamento della tensione del morsetto positivo (IN<+>) di detto canale d’ingresso (IN) e stabilire un offset di tensione rispetto ad essa; - un primo circuito inseguitore di tensione (F1), elettricamente connesso a detto primo nodo di rilevazione (S1) ed un morsetto positivo (BF<+>) di un’uscita buffer (BF) di detto stadio buffer (BUF), detto primo circuito inseguitore di tensione essendo predisposto in modo che la tensione del morsetto positivo (BF<+>) di detta uscita buffer (BF) segua sostanzialmente l’andamento della tensione del morsetto positivo (IN<+>) di detto canale d’ingresso (IN); - un secondo circuito di rilevazione (B2), elettricamente connesso tra un morsetto negativo (IN-) di detto canale d’ingresso (IN) ed un secondo nodo di rilevazione (S2), detto secondo circuito di rilevazione essendo predisposto in modo da rilevare l’andamento della tensione del morsetto negativo (IN-) di detto canale d’ingresso (IN) e stabilire un offset di tensione rispetto ad essa; - un secondo circuito inseguitore di tensione (F2), elettricamente connesso a detto secondo nodo di rilevazione (S2) ed un morsetto negativo (BF-) di detta uscita buffer (BF), detto secondo circuito inseguitore di tensione essendo predisposto in modo che la tensione del morsetto negativo (BF-) di detta uscita buffer (BF) segua sostanzialmente l’andamento della tensione del morsetto negativo (IN-) di detto canale d’ingresso (IN).
8. 8. Dispositivo multiplexer, secondo una o più delle rivendicazioni precedenti, caratterizzato dal fatto di essere operativamente associato o comprendere uno stadio di comando (COM) atto a inviare segnali di comando (C1, C2) di tipo logico a detto stadio di commutazione (MI).
9. 9. Dispositivo multiplexer, secondo una o più delle rivendicazioni precedenti, caratterizzato dal fatto che detta corrente d’ingresso (IIN) à ̈ una corrente avente forma d’onda di tipo impulsivo monopolare.
10. 10. Un dispositivo di stimolazione muscolare o neuromuscolare caratterizzato dal fatto di comprendere un dispositivo multiplexer (1), secondo una o più delle rivendicazioni precedenti.
11. 11. Un dispositivo di emissione e/o rilevazione ad ultrasuoni per applicazioni biomedicali, caratterizzato dal fatto di comprendere un dispositivo multiplexer (1), secondo una o più delle rivendicazioni da 1 a 9.
12. 12. Un dispositivo microelettromeccanico, caratterizzato dal fatto di comprendere un dispositivo multiplexer (1), secondo una o più delle rivendicazioni da 1 a 9.