CN109448773A - 一种减小电压差的电压传递电路、存储芯片及其控制方法 - Google Patents

一种减小电压差的电压传递电路、存储芯片及其控制方法 Download PDF

Info

Publication number
CN109448773A
CN109448773A CN201811438059.3A CN201811438059A CN109448773A CN 109448773 A CN109448773 A CN 109448773A CN 201811438059 A CN201811438059 A CN 201811438059A CN 109448773 A CN109448773 A CN 109448773A
Authority
CN
China
Prior art keywords
voltage
control signal
circuit
output point
level
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201811438059.3A
Other languages
English (en)
Inventor
张登军
李建球
安友伟
余作欢
杨小龙
刘大海
张亦锋
李迪
陈晓君
逯钊琦
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hefei Boya Semiconductor Co Ltd
Original Assignee
Hefei Boya Semiconductor Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hefei Boya Semiconductor Co Ltd filed Critical Hefei Boya Semiconductor Co Ltd
Priority to CN201811438059.3A priority Critical patent/CN109448773A/zh
Publication of CN109448773A publication Critical patent/CN109448773A/zh
Pending legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/26—Sensing or reading circuits; Data output circuits
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02H—EMERGENCY PROTECTIVE CIRCUIT ARRANGEMENTS
    • H02H9/00—Emergency protective circuit arrangements for limiting excess current or voltage without disconnection
    • H02H9/04—Emergency protective circuit arrangements for limiting excess current or voltage without disconnection responsive to excess voltage
    • H02H9/045—Emergency protective circuit arrangements for limiting excess current or voltage without disconnection responsive to excess voltage adapted to a particular application and not provided for elsewhere

Landscapes

  • Read Only Memory (AREA)

Abstract

本发明公开了一种减小电压差的电压传递电路、存储芯片及其控制方法，本发明通过2个P型mos管和4个N型mos管连接并以所述4个N型mos管的源极作为控制信号端，通过控制电平的高低实现对各个mos管导通和截止的控制，实现了电路中各个mos管在工作时，最大电压差不超过一定值，从而有效保护mos管，保证电路的可靠性。

Description

一种减小电压差的电压传递电路、存储芯片及其控制方法
技术领域
本发明涉及一种存储器的电压传递电路，特别是一种减小电压差的电压传递电路、存储芯片及其控制方法。
背景技术
在存储器电路中，采用电压传递电路从外界准确的给芯片内部加入电压信号，来实现对存储器的读取和擦写，而作为输入的电压按照电压高低包括低电平、高电平和高电压三种；由于精细化的mos管对电压非常敏感，为了确保其工作的可靠性，有必要减低电路中mos管两端的电压差。
发明内容
为解决上述问题，本发明提供了一种减小电压差的电压传递电路，能够有效降低电路中的MOS管的电压差，保护MOS管，从而提高电路可靠性和耐久性。
本发明解决其问题所采用的技术方案是：
一种减小电压差的电压传递电路，包括控制信号发生电路和电压输出电路，所述电压输出电路包括2个P型mos管和4个N型mos管，2个P型mos管分别为MP1和MP2，4个N型mos管分别为MN1、MN2、MN3和MN4，所述MP1和MP2的源极连接到正电压输入端HV，所述MN1、MN2、MN3和MN4的源极均连接到所述控制信号发生电路的输出端MGND，所述MN1和MN2漏极与所述MP1的漏极连接作为第一电压输出点，所述MN3和MN4的漏极与所述MP2的漏极连接作为第二电压输出点，所述MP1和MN2两者的栅极连接到所述第二电压输出点，所述MP2和MN3两者的栅极连接到所述第一电压输出点，所述MN1和MN4的栅极分别连接到控制信号SEL。
进一步，所述控制信号发生电路包括一个非门、一个P型mos管MP0和一个N型mos管MN0，所述非门的输出端连接所述MP0和MN0的栅极，所述MP0的漏极与所述MN0的漏极连接作为输出端MGND。
进一步，所述非门和所述MP0的源极的输入信号均为低电平或高电平的电平信号SEL＿VGND，所述MN0的源极接地。
进一步，所述控制信号SEL输入低电平或高电平的电平信号，所述正电压输入端HV输入高电平到高电压的电平信号。
一种存储器芯片，包括有上述的一种减小电压差的电压传递电路。
一种存储器，设置有至少一个存储器芯片，包括有上述的一种减小电压差的电压传递电路。
一种应用上面任一所述的一种减小电压差的电压传递电路的控制方法，包括以下步骤：
所述控制信号SEL保持低电平，所述控制信号发生电路的输出端MGND保持低电平，所述正电压输入端HV保持高电平，所述第一电压输出点和第二电压输出点输出低电平；
所述控制信号SEL改为高电平，所述控制信号发生电路的输出端MGND保持低电平，所述正电压输入端HV保持高电平，所述第一电压输出点和第二电压输出点输出高电平；
所述控制信号SEL保持高电平，所述控制信号发生电路的输出端MGND改为中间电平GND＿V，所述正电压输入端HV改为高电压HV＿V，所述第一电压输出点和第二电压输出点输出高电压HV＿V；此时所述电压输出电路中任一mos管的最大电压差不超过Vmax＝HV＿V－GND＿V。
进一步，所述控制信号发生电路的输出端MGND、所述第一电压输出点和第二电压输出点的电压变化过程均为线性变化。
本发明的有益效果是：本发明通过2个P型mos管和4个N型mos管连接并以所述4个N型mos管的源极作为控制信号端，实现了电路中各个mos管在工作时，最大电压差不超过一定值，从而有效保护mos管，保证电路的可靠性。
附图说明
下面结合附图和实施例对本发明作进一步说明。
图1是本发明的实施例的控制信号发生电路的电路图；
图2是本发明的实施例实现传递电压电路的电路图；
图3是本发明的实施例的输入输出电平变化示意图。
具体实施方式
参照图1，本发明的一个实施例提供了一种减小电压差的电压传递电路，包括控制信号发生电路和电压输出电路，所述电压输出电路包括2个P型mos管和4个N型mos管，2个P型mos管分别为MP1和MP2，4个N型mos管分别为MN1、MN2、MN3和MN4，所述MP1和MP2的源极连接到正电压输入端HV，所述MN1、MN2、MN3和MN4的源极均连接到所述控制信号发生电路的输出端MGND，所述MN1和MN2漏极与所述MP1的漏极连接作为第一电压输出点，所述MN3和MN4的漏极与所述MP2的漏极连接作为第二电压输出点，所述MP1和MN2两者的栅极连接到所述第二电压输出点，所述MP2和MN3两者的栅极连接到所述第一电压输出点，所述MN1和MN4的栅极分别连接到控制信号SEL。所述控制信号SEL输入低电平或高电平的电平信号，所述正电压输入端HV输入高电平到高电压的电平信号。
图1中以OUT＿1代表所述第一电压输出点，以OUT＿2代表所述第二电压输出点，两个电压输出端统一以OUT表示。
参照图2，所述控制信号发生电路包括一个非门、一个P型mos管MP0和一个N型mos管MN0，所述非门的输出端连接所述MP0和MN0的栅极，所述MP0的漏极与所述MN0的漏极连接作为输出端MGND。所述非门和所述MP0的源极的输入信号均为低电平或高电平的电平信号SEL＿VGND，所述MN0的源极接地。
一种存储器芯片，包括有上述的一种减小电压差的电压传递电路。
一种存储器，设置有至少一个存储器芯片，包括有上述的一种减小电压差的电压传递电路。
参照图3，一种应用上面任一所述的一种减小电压差的电压传递电路的控制方法，包括以下步骤：
所述控制信号SEL保持低电平，所述控制信号发生电路的输出端MGND保持低电平，所述正电压输入端HV保持高电平，所述第一电压输出点和第二电压输出点输出低电平；
所述控制信号SEL改为高电平，所述控制信号发生电路的输出端MGND保持低电平，所述正电压输入端HV保持高电平，所述第一电压输出点和第二电压输出点输出高电平；
所述控制信号SEL保持高电平，所述控制信号发生电路的输出端MGND改为中间电平GND＿V，所述正电压输入端HV改为高电压HV＿V，所述第一电压输出点和第二电压输出点输出高电压HV＿V；此时所述电压输出电路中任一mos管的最大电压差不超过Vmax＝HV＿V－GND＿V。
所述控制信号发生电路的输出端MGND、所述第一电压输出点和第二电压输出点的电压变化过程均为线性变化。
本发明的控制方式实际上是控制mos管导通和截止的控制方法，由于所述正电压输入端HV最高电压为HV＿V，此时所述控制信号发生电路的输出端MGND的中间电平GND＿V，相当于在所述第一电压输出点和第二电压输出点，P型mos管一侧电压为HV＿V，N型mos管一侧电压为GND＿V，因此整个电路中mos管的电压差不超过Vmax＝HV＿V－GND＿V，有效保护了mos管的工作稳定性，从而使电压传递电路更加可靠。
以上所述，只是本发明的较佳实施例而已，本发明并不局限于上述实施方式，只要其以相同的手段达到本发明的技术效果，都应属于本发明的保护范围。

Claims (8)

1.一种减小电压差的电压传递电路，其特征在于：包括控制信号发生电路和电压输出电路，所述电压输出电路包括2个P型mos管和4个N型mos管，2个P型mos管分别为MP1和MP2，4个N型mos管分别为MN1、MN2、MN3和MN4，所述MP1和MP2的源极连接到正电压输入端HV，所述MN1、MN2、MN3和MN4的源极均连接到所述控制信号发生电路的输出端MGND，所述MN1和MN2漏极与所述MP1的漏极连接作为第一电压输出点，所述MN3和MN4的漏极与所述MP2的漏极连接作为第二电压输出点，所述MP1和MN2两者的栅极连接到所述第二电压输出点，所述MP2和MN3两者的栅极连接到所述第一电压输出点，所述MN1和MN4的栅极分别连接到控制信号SEL。
2.根据权利要求1所述的一种减小电压差的电压传递电路，其特征在于：所述控制信号发生电路包括一个非门、一个P型mos管MP0和一个N型mos管MN0，所述非门的输出端连接所述MP0和MN0的栅极，所述MP0的漏极与所述MN0的漏极连接作为输出端MGND。
3.根据权利要求2所述的一种减小电压差的电压传递电路，其特征在于：所述非门和所述MP0的源极的输入信号均为低电平或高电平的电平信号SEL_VGND，所述MN0的源极接地。
4.根据权利要求1所述的一种减小电压差的电压传递电路，其特征在于：所述控制信号SEL输入低电平或高电平的电平信号，所述正电压输入端HV输入高电平到高电压的电平信号。
5.一种存储芯片，其特征在于：包括有如权利要求1－4任一所述的减小电压差的电压传递电路。
6.一种存储器，设置有至少一个存储器芯片，其特征在于：包括有如权利要求1－4任一所述的减小电压差的电压传递电路。
7.一种应用权利要求1－4所述的一种减小电压差的电压传递电路的控制方法，其特征在于：包括以下步骤：
所述控制信号SEL保持低电平，所述控制信号发生电路的输出端MGND保持低电平，所述正电压输入端HV保持高电平，所述第一电压输出点和第二电压输出点输出低电平；
所述控制信号SEL改为高电平，所述控制信号发生电路的输出端MGND保持低电平，所述正电压输入端HV保持高电平，所述第一电压输出点和第二电压输出点输出高电平；
所述控制信号SEL保持高电平，所述控制信号发生电路的输出端MGND改为中间电平GND_V，所述正电压输入端HV改为高电压HV_V，所述第一电压输出点和第二电压输出点输出高电压HV_V；此时所述电压输出电路中任一mos管的最大电压差不超过Vmax＝HV_V－GND_V。
8.根据权利要求7所述的一种控制方法，其特征在于：所述控制信号发生电路的输出端MGND、所述第一电压输出点和第二电压输出点的电压变化过程均为线性变化。
CN201811438059.3A 2018-11-28 2018-11-28 一种减小电压差的电压传递电路、存储芯片及其控制方法 Pending CN109448773A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201811438059.3A CN109448773A (zh) 2018-11-28 2018-11-28 一种减小电压差的电压传递电路、存储芯片及其控制方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201811438059.3A CN109448773A (zh) 2018-11-28 2018-11-28 一种减小电压差的电压传递电路、存储芯片及其控制方法

Publications (1)

Publication Number Publication Date
CN109448773A true CN109448773A (zh) 2019-03-08

Family

ID=65555922

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201811438059.3A Pending CN109448773A (zh) 2018-11-28 2018-11-28 一种减小电压差的电压传递电路、存储芯片及其控制方法

Country Status (1)

Country Link
CN (1) CN109448773A (zh)

Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6392926B1 (en) * 2001-04-27 2002-05-21 Winbond Electronics Corporation Coupling circuit for preventing gate junction breakdown of flash memories
US20050030805A1 (en) * 2003-08-08 2005-02-10 Samsung Electronics Co., Ltd. Memory device and method of amplifying voltage levels of bit line and complementary bit line
US20090091871A1 (en) * 2007-10-05 2009-04-09 Kenneth Wai Ming Hung Electrostatic discharge protection for a circuit capable of handling high input voltage
US20100054065A1 (en) * 2008-08-29 2010-03-04 Elpida Memory, Inc. Sense amplifier circuit and semiconductor memory device
US20150214723A1 (en) * 2014-01-24 2015-07-30 Chee Hong Aw Low power circuit for transistor electrical overstress protection in high voltage applications
US20160141864A1 (en) * 2014-11-19 2016-05-19 Canon Kabushiki Kaisha Protection circuit
CN105761743A (zh) * 2016-01-29 2016-07-13 上海华虹宏力半导体制造有限公司 行译码器及存储器
CN105913871A (zh) * 2016-04-05 2016-08-31 成都芯源系统有限公司 可集成于寄存器的多次可编程非易失性差分存储单元
CN107230488A (zh) * 2016-03-25 2017-10-03 台湾积体电路制造股份有限公司 存储器装置
CN209266025U (zh) * 2018-11-28 2019-08-16 合肥博雅半导体有限公司 一种减小电压差的电压传递电路及存储芯片、存储器

Patent Citations (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6392926B1 (en) * 2001-04-27 2002-05-21 Winbond Electronics Corporation Coupling circuit for preventing gate junction breakdown of flash memories
US20050030805A1 (en) * 2003-08-08 2005-02-10 Samsung Electronics Co., Ltd. Memory device and method of amplifying voltage levels of bit line and complementary bit line
US20090091871A1 (en) * 2007-10-05 2009-04-09 Kenneth Wai Ming Hung Electrostatic discharge protection for a circuit capable of handling high input voltage
US20100054065A1 (en) * 2008-08-29 2010-03-04 Elpida Memory, Inc. Sense amplifier circuit and semiconductor memory device
US20150214723A1 (en) * 2014-01-24 2015-07-30 Chee Hong Aw Low power circuit for transistor electrical overstress protection in high voltage applications
US20160141864A1 (en) * 2014-11-19 2016-05-19 Canon Kabushiki Kaisha Protection circuit
CN105761743A (zh) * 2016-01-29 2016-07-13 上海华虹宏力半导体制造有限公司 行译码器及存储器
CN107230488A (zh) * 2016-03-25 2017-10-03 台湾积体电路制造股份有限公司 存储器装置
US20180047442A1 (en) * 2016-03-25 2018-02-15 Taiwan Semiconductor Manufacturing Co., Ltd. Memory with keeper circuit
CN105913871A (zh) * 2016-04-05 2016-08-31 成都芯源系统有限公司 可集成于寄存器的多次可编程非易失性差分存储单元
CN209266025U (zh) * 2018-11-28 2019-08-16 合肥博雅半导体有限公司 一种减小电压差的电压传递电路及存储芯片、存储器

Similar Documents

Publication Publication Date Title
CN101571727B (zh) 一种电流型带隙基准源电路启动电路
CN102386898A (zh) 复位电路
US20140152369A1 (en) Level Translator Circuit, Driving Circuit for Driving High-Voltage Device and Method Thereof
CN105281726A (zh) 一种新型上电复位电路
CN104682931B (zh) 一种电压可调的上电掉电复位电路
CN106843361B (zh) 一种防止反向漏电的端口保护电路
CN209266025U (zh) 一种减小电压差的电压传递电路及存储芯片、存储器
CN106093532A (zh) 一种高稳定性的电压检测装置
CN107294516B (zh) 一种无静态功耗的上电复位电路
CN102594299A (zh) 一种方波发生器电路
CN103178820A (zh) 上电复位电路
CN103066990B (zh) 一种基于集成电路的输出单元电路
CN107908216B (zh) 一种非带隙无电阻基准源
CN109933120A (zh) 一种电压切换电路及芯片
CN103729012B (zh) 一种耐高压电路及耐高压恒流源电路
CN109448773A (zh) 一种减小电压差的电压传递电路、存储芯片及其控制方法
CN103296974B (zh) 音圈马达驱动器中的自校准缓冲放大器及电阻修整网路
CN105630054A (zh) 迟滞电压比较器
CN111240388A (zh) 使用低压装置的高压调节器
CN110908427A (zh) 一种应用于高压线性稳压器的限流保护电路
CN112764451B (zh) 一种提高逻辑输入端口耐压的保护电路
CN106330172A (zh) 高电压阈值器件的传输门及其后续下拉电路结构
CN101944903B (zh) Cmos输入缓冲电路
CN108566085B (zh) 一种高压器件控制电路的负电源产生电路
CN103580675A (zh) 驱动电路

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination