CN107305403A - 一种低功耗电压产生电路 - Google Patents
一种低功耗电压产生电路 Download PDFInfo
- Publication number
- CN107305403A CN107305403A CN201610244266.XA CN201610244266A CN107305403A CN 107305403 A CN107305403 A CN 107305403A CN 201610244266 A CN201610244266 A CN 201610244266A CN 107305403 A CN107305403 A CN 107305403A
- Authority
- CN
- China
- Prior art keywords
- mrow
- voltage
- transistor
- msub
- nmos pass
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- G—PHYSICS
- G05—CONTROLLING; REGULATING
- G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
- G05F1/00—Automatic systems in which deviations of an electric quantity from one or more predetermined values are detected at the output of the system and fed back to a device within the system to restore the detected quantity to its predetermined value or values, i.e. retroactive systems
- G05F1/10—Regulating voltage or current
- G05F1/46—Regulating voltage or current wherein the variable actually regulated by the final control device is dc
- G05F1/56—Regulating voltage or current wherein the variable actually regulated by the final control device is dc using semiconductor devices in series with the load as final control devices
- G05F1/565—Regulating voltage or current wherein the variable actually regulated by the final control device is dc using semiconductor devices in series with the load as final control devices sensing a condition of the system or its load in addition to means responsive to deviations in the output of the system, e.g. current, voltage, power factor
- G05F1/567—Regulating voltage or current wherein the variable actually regulated by the final control device is dc using semiconductor devices in series with the load as final control devices sensing a condition of the system or its load in addition to means responsive to deviations in the output of the system, e.g. current, voltage, power factor for temperature compensation
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Electromagnetism (AREA)
- General Physics & Mathematics (AREA)
- Radar, Positioning & Navigation (AREA)
- Automation & Control Theory (AREA)
- Semiconductor Integrated Circuits (AREA)
Abstract
本发明主要涉及到一种低功耗电压产生电路，通过设置包括至少一个薄膜晶体管的偏置电路、包括串联的带有相反温度系数的第一元件及第二元件的电压调节电路及包括至少一个薄膜晶体管的输出模块；所述偏置电路用于产生偏置电流；所述电压调节电路用于接收所述偏置电流并产生镜像电流，以使所述镜像电流流经该所述第一元件和所述第二元件输出不随温度变化的参考电压；所述输出模块设定有补偿电压，并利用所述补偿电压对所述参考电压进行补偿后予以输出。低功耗电压产生电路具有比较好线性调节率和负载调节率，产生电压基本不随工作温度变化。
Description
技术领域
本发明主要是关于直流电源电路，更确切地说是涉及到一种低功耗电压产生电路，具有比较好线性调节率和负载调节率，产生电压基本不随工作温度变化。
背景技术
直流电源电路是电子产品的重要组成部分，当前技术中产生直流电源的方法主要有开关电源和线性稳压电源。这两种直流电源方案虽然在业界有比较广泛的应用范围，但是由于它们本身的电路复杂，而会顺带产生功耗也相对较大的负面效应。随着移动设备和可以穿戴设备的普及应用，对电子元件的功耗要求越来越严格，而当前的主流电源技术仍然无法克服电路简单且低功耗这一要求。所以对于能够大幅减小功耗的同时又能够保证一定精度和驱动能力的电路，业界具有非常迫切的需求。在当前的电压产生电路中，主要的开关电源电路提供大电流的电源电压，线性稳压器提供低纹波电源电压，他们本身的电流消耗通常一般都在30uA以上，这是非常大的功耗，对于电路本身电流消耗比较小的应用元件如芯片的待机，开关电源或线性稳压器无法满足要求。
参考图1所示，是现有线性稳压器LDO的电压产生方式，线性稳压器中有带隙基准电压产生电路、误差放大器AMP和包括电阻RD1和RD2的反馈网络等多个模块，其中反馈网络的电阻RD1和RD2对提供给负载网络的输出电压VOUT进行分压采样，撷取一个反馈电压VFB输送给误差放大器AMP。带隙基准电压产生电路产生一个不随电压和温度变化的参照电压VPRE，误差放大器AMP根据参照电压VPRE和反馈电压VFB进行比较放大来产生驱动信号，以控制接收输入电压VDD的功率开关管MP在导通和关断之间进行切换，从而用于确定是否利用输入电压VDD向负载网络传输电压和/或电流，实现较高的线性调节率和负载调节率。显而易见，现有的线性稳压器LDO的电压产生方式主要是利用误差放大器的比较放大来产生驱动信号，不但结构复杂，而且对反馈网络的稳定性要求较高，导致待机功耗比较大，很难满足有超低功耗需要的应用。
发明内容
在一个可选实施例中，本发明提供了一种低功耗电压产生电路，偏置电路，所述偏置电路用于产生偏置电流；电压调节电路，包括串联的带有相反温度系数的第一元件及第二元件；所述电压调节电路用于接收所述偏置电流，并输出参考电压，所述参考电压通过所述第一元件和所述第二元件后不随温度变化；以及输出模块，所述输出模块设定有补偿电压，并利用所述补偿电压对所述参考电压进行补偿后予以输出。
上述的低功耗电压产生电路，所述低功耗电压产生电路包括电压输入端、接地端、偏置电流节点及参考电压节点；
其中，所述电压输入端分别通过所述偏置电路、所述电压调节电路和所述输出模块与所述接地端电连接，所述偏置电路和所述电压调节电路均电连接至所述偏置电流节点，所述电压调节电路和所述输出模块均电连接至所述参考电压节点。
上述的低功耗电压产生电路，所述低功耗电压产生电路包括电压输入端、接地端、偏置电流节点及参考电压节点；
其中，所述偏置电路、所述电压调节电路和所述输出模块均与所述电压输入端和所述接地端电连接，所述电压调节电路通过所述偏置电流节点与所述偏置电路电连接，所述电压调节电路通过所述参考电压节点与所述输出模块电连接。
上述的低功耗电压产生电路，还包括电压输出端，所述输出模块包括第三NMOS晶体管和第四NMOS晶体管：所述第三NMOS晶体管和第四NMOS晶体管均包括源极、漏极和栅极；
其中，所述第三NMOS晶体管的漏极与所述电压输入端电连接，所述第三NMOS晶体管的栅极与所述参考电压节点电连接，所述第三NOMS晶体管的源极分别与所述电压输出端、所述第四NMOS晶体管的漏极及所述第四NMOS晶体管的栅极电连接，所述第四NMOS晶体管的源极电连接至所述接地端。
上述的低功耗电压产生电路，所述电压输出端输出的电压值等于所述参考电压节点处的电压值减去所述第三NMOS晶体管的阈值电压值。
上述的低功耗电压产生电路，所述电压调节电路用于接收所述偏置电流并产生镜像电流，以使所述镜像电流流经所述第一元件和所述第二元件后产生不随温度变化的所述参考电压。
上述的低功耗电压产生电路，所述偏置电路包括第一PMOS晶体管、第二PMOS晶体管、第一NMOS晶体管、第二NMOS晶体管及第一电阻：所述第一PMOS晶体管、所述第二PMOS晶体管、所述第一NMOS晶体管及所述第二NMOS晶体管均包括源极、漏极和栅极；
其中，所述第一PMOS晶体管和所述第二PMOS晶体管的源极均与所述电压输入端电连接，所述第一PMOS晶体管的漏极分别与所述第一NMOS晶体管的漏极、所述第一NMOS晶体管的栅极及所述第二NMOS晶体管的栅极电连接，所述偏置节点分别与所述第二PMOS晶体管的漏极、所述第二PMOS晶体管的栅极、所述第一PMOS晶体管的栅极及所述第二NMOS晶体管的漏极电连接，所述第一NMOS晶体管的源极与所述接地端电连接，所述第二NMOS晶体管的源极通过所述第一电阻与所述接地端电连接。
上述的低功耗电压产生电路，流经所述第一NMOS晶体管的所述偏置电流满足以下函数关系：
其中，I1是所述偏置电流，μ1是所述第一NMOS晶体管的载流子迁移率，COX1是所述第一NMOS晶体管的单位面积栅氧化物电容，(W/L)1是第一NMOS晶体管的宽长比，R是所述第一电阻的阻值，及K是所述第二NMOS晶体管与所述第一NMOS晶体管的尺寸比值。
上述的低功耗电压产生电路，所述电压调节电路还包括至少一薄膜晶体管。
上述的低功耗电压产生电路，所述电压调节电路中的所述薄膜晶体管为第三PMOS晶体管；所述第三PMOS晶体管包括源极、漏极和栅极；
其中，所述第三PMOS晶体管的栅极与所述偏置节点电连接，所述第三PMOS晶体管的源极与所述电压输入端电连接，所述第三PMOS晶体管的漏极依次通过串联的所述第一元件和所述第二元件电连接至所述接地端，且所述第三PMOS晶体管的漏极还电连接至所述参考电压节点。
上述的低功耗电压产生电路，所述第一元件为负载晶体管，所述第二元件为二极管，且所述负载晶体管包括源极、漏极及栅极，所述二极管包括正极和负极；
其中，所述第三PMOS晶体管的漏极分别与所述负载晶体管的栅极及所述负载晶体管的漏极电连接，所述负载晶体管的源极与所述二极管的正极电连接，所述二极管的负极与所述接地端电连接。
上述的低功耗电压产生电路，流经所述负载晶体管的所述镜像电流与所述偏置电流成线性比例关系。
上述的低功耗电压产生电路，施加在所述负载晶体管的栅极和源极间的电压Vgs满足：
其中，常数Vthn(T0)表示所述负载晶体管在T0温度条件下的阈值，KTH表示所述负载晶体管的栅极到源极间电压的温度系数，T是所述负载晶体管所处的实际温度，I3为所述镜像电流的电流值，μL是所述负载晶体管的载流子迁移率，COXL是所述负载晶体管的单位面积栅氧化物电容，及(W/L)L是所述负载晶体管的宽长比。
上述的低功耗电压产生电路，施加在所述二极管的阳极和阴极之间的正向导通电压VF满足：
其中，Vg0是室温条件硅的禁带宽度，T为绝对温度，K0是玻尔兹曼常数，q为电子电荷，由所述二极管的PN结的截面面积及掺杂浓度确定一个预设的常数B，Tγ是由热学中的比热比γ定义的一个热力学温度值，IF是所述二极管的正向导通电流，且所述二极管的正向导通电流的值与所述镜像电流的值相等。
上述的低功耗电压产生电路，所述第一元件为一个带有正温度系数的电阻，所述第二元件为一个带有负温度系数的电阻；
其中，所述第三PMOS晶体管的漏极通过串联的所述带有正温度系数的电阻和所述带有负温度系数的电阻电连接至所述接地端。
上述的低功耗电压产生电路，所述第一元件为一个带有正温度系数的电阻，所述第二元件为一个带有负温度系数的二极管；所述带有负温度系数的二极管包括正极和负极；
其中，所述第三PMOS晶体管的漏极通过所述带有正温度系数的电阻电连接至所述带有负温度系数的二极管的正极，所述带有负温度系数的二极管的负极与所述接地端电连接。
附图说明
阅读以下详细说明并参照以下附图之后，本发明的特征和优势将显而易见：
图1是现有技术中LDO电路的基本架构；
图2是本发明中第一个低功耗电压产生电路的电路结构；
图3是本发明中第二个低功耗电压产生电路的电路结构；
图4是本发明中第三个低功耗电压产生电路的电路结构。
具体实施方式
下面将结合各实施例，对本发明的技术方案进行清楚、完整的阐述，所描述的实施例仅是本发明的一部分用作说明叙述所用的实施例而非全部的实施例，基于该等实施例，本领域的技术人员在没有做出创造性劳动的前提下所获得的方案都属于本发明的保护范围。
需要注意的是，在本申请的实施例中所有的MOS管(包括PMOS管和NMOS管)均具有源极、漏极及栅极，而所有的二极管均具有正极和负极，且二极管正向连接是指该二极管的负极与接地端电连接。
在图2的实施例披露的一种低功耗电压产生电路中，包括一个偏置电路10、电压调节电路20、输出模块30、电压输入端VDD、接地端GND、偏置电流节点A、参考电压节点B及电压输出端VOUT，该偏置电路10主要用作电源抑制电流源来产生稳定的偏置电流I1，因此该偏置电流I1应当与电源电压的噪声无关。其中偏置电路10包括串联在电源电压VDD和接地端GND之间的第一PMOS晶体管MP1和第一NMOS晶体管MN1，第一PMOS晶体管MP1的源极连到电源电压(即电压输入端)VDD，而第一PMOS晶体管MP1的漏极则连接到第一NMOS晶体管MN1的漏极，第一NMOS晶体管MN1的源极连接到接地端GND。第二PMOS晶体管MP2的源极连到电源电压VDD而漏极则连接到第二NMOS晶体管MN2的漏极，第二NMOS晶体管MN1的源极和接地端GND之间连有第一电阻R1。第一PMOS晶体管MP1的栅极和第二PMOS晶体管MP2的栅极互连且都连到第二PMOS晶体管MP2的漏极。第一NMOS晶体管MN1的栅极和第二NMOS晶体管MN2的栅极互连且都连到第一NMOS晶体管MN1的漏极。
在偏置电路10中，第一NMOS晶体管MN1和第二NMOS晶体管MN2、第一PMOS晶体管MP1和第二PMOS晶体管MP2都工作在饱和区(saturation area)状态。假设流经第一PMOS晶体管MP1和第一NMOS晶体管MN1这条支路的电流为I1，以及流经第二PMOS晶体管MP2和第二NMOS晶体管MN2及该第一电阻R1这条支路的电流为I2，此外我们还预先设定第二NMOS晶体管MN2的宽长比(W/L)2是第一NMOS晶体管MN1的宽长比(W/L)1的K(大于0的正数)倍数。我们先行定义第一电阻R1具有电阻值R，定义第一NMOS晶体管MN1的栅极和源极间电压Vgs1、第二NMOS晶体管MN2的栅极和源极间电压Vgs2，则电压Vgs1和电压Vgs2具有函数关系：
Vgs1＝Vgs2+I2×R……(1)
I2＝K×I1……(2)
关系式(1)进一步计算得到：
其中求解关系式(3)得到：
公式(3-4)中μn是NMOS晶体管的载流子迁移率，COX是NMOS晶体管的单位面积栅氧化物电容，Vthn1和Vthn2分别是第一NMOS晶体管MN1和第二NMOS晶体管MN2各自的开启阈值电压，如果它们之间的差值ΔVth很小则公式中ΔVth可以被忽略。
也即关系式(4)化简得到偏置电流I1的值：
其中，I1是偏置电流的值，μ1是第一NMOS晶体管的载流子迁移率，COX1是第一NMOS晶体管的单位面积栅氧化物电容，(W/L)1是第一NMOS晶体管的宽长比，R是第一电阻的阻值，及K是第二NMOS晶体管与第一NMOS晶体管的尺寸比值。
在图2的实施例披露的低功耗电压产生电路中，还包括一个电压调节电路20，它按照预期的设想需要产生偏置电流I1的镜像电流I3，使镜像电流I3流经电压调节电路20中串联的带有正温度系数的第一元件21和带有负温度系数的第二元件22，从而该电压调节电路藉此提供正、负温度系数相互抵消且不随温度变化的参考电压VREF，也就是说该参考电压VREF不再对电源电压的纹波或温度敏感。
在图2的电压调节电路20中，第一元件21为一个负载晶体管MNL、第二元件22为一个二极管D1，并且电压调节电路20还包括第三PMOS晶体管MP3。第三PMOS晶体管MP3和二极管D1、负载晶体管MNL这三者串联在电源电压VDD和接地端GND之间，第三PMOS晶体管MP3的源极连接到电源电压VDD、第三PMOS晶体管MP3的栅极则和第一、第二PMOS晶体管MP1、MP2的栅极互连，第三PMOS晶体管MP3构成第一、第二PMOS晶体管MP1、MP2的镜像电路。其中负载晶体管MNL为一个N导电类型的NMOS晶体管，以二极管(MOS-diode)的方式设置，也即它的栅极连接到它的漏极并工作在饱和区。负载晶体管MNL的漏极还和第三PMOS晶体管MP3的漏极相连，它们相连的节点处产生一个参考电压VREF，并且二极管D1的阳极连接到负载晶体管MNL的源极而二极管D1的阴极则连接到接地端GND，即偏置电流节点A分别与第一PMOS晶体管MP1的栅极、第二PMOS晶体管MP2的栅极、第二PMOS晶体管MP2的漏极、第二NMOS晶体管MN2的漏极及第三PMOS晶体管MP3的栅极电连接。其中镜像电流I3流经电压调节电路20中的第三PMOS晶体管MP3、负载晶体管MNL、二极管D1这三者构成的支路，并且镜像电流I3和偏置电流I1成比例关系。
施加在负载晶体管MNL的栅极和源极间的电压Vgs满足：
在式子(6-7)中Vthn3表示负载晶体管MNL的阈值电压，常数Vthn(T0)表示负载晶体管在T0温度条件下的阈值，KTH表示负载晶体管的栅极到源极间电压的温度系数，T是负载晶体管所处的实际温度，I3为镜像电流的电流值，μL是负载晶体管的载流子迁移率，COXL是负载晶体管的单位面积栅氧化物电容，及(W/L)L是所述负载晶体管的宽长比。由式子(6-7)可佐证负载晶体管MNL的栅极和源极间的电压Vgs实质上具有正温度系数的特征。
在图2的电压调节电路20中，流经二极管D1的电流也是镜像电流I3，二极管D1的阳极和阴极之间的正向导通电压VF满足：
在式子(8)中Vg0是室温条件硅的禁带宽度，也即PN结的材料在绝对零度时候导带底和价带顶的电势差，是一个固定常数。T为绝对温度，K0是玻尔兹曼常数，q为电子电荷也是一个常数，由该二极管D1的PN结的截面面积及掺杂浓度确定常量参数B，通常B也是预设的固定常数，而且PN结温度传感的灵敏度S＝(K/q)ln(B/IF)。Tγ是由热学中的比热比γ定义的一个热力学温度值，IF是二极管D1的正向导通电流并且等于I3。由式子(8)可二极管D1两端的横跨电压VF实质上具有负温度系数的特征。
在图2的电压调节电路20中，在第三PMOS晶体管MP3的漏极和负载晶体管MNL的漏极相连的一个节点处产生预期的参考电压VREF，VREF＝Vgs+VF。
图2的输出模块30包括串联在电源电压VDD和接地端GND之间的第三NMOS晶体管MN3和第四NMOS晶体管MN4，第三NMOS晶体管MN3的栅极连接到第三PMOS晶体管MP3的漏极的节点处(负载晶体管MNL的漏极也连接在该节点处)，该节点产生的参考电压VREF等于二极管的正向导通电压VF加上负载晶体管MNL的栅极与源极之间的电压。第四NMOS晶体管MN4以二极管(MOS-diode)的方式设置，即该第四NMOS晶体管MN4的栅极连到其漏极，第四NMOS晶体管MN4的源极连到接地端GND，在第三NMOS晶体管MN3的源极和第四NMOS晶体管的漏极互连的节点处提供一个预期的输出电压VOUT，即上述的电压参考节点B分别与第三PMOS晶体管的漏极、负载晶体管MNL的栅极、负载晶体管MNL的漏极及第三NMOS晶体管的栅极电连接，电压输出端VOUT则分别与第三NMOS晶体管MN3的源极、第四NMOS晶体管MN4的漏极及第四NMOS晶体管MN4的栅极电连接。输出模块30中第三NMOS晶体管MN3相当于一个源极跟随器，而输出电压VOUT则等于参考电压VREF减去第三NMOS晶体管MN3的阈值电压值。
图3的实施例和图2的差异仅仅在于，第一元件21为一个带有正温度系数的第二电阻R2、第二元件22为一个带有负温度系数的第三电阻R3，第二电阻R2取代了之前实施例图2中的负载晶体管MNL，第三电阻R3取代了二极管D1。所以在此时的电压调节电路20'中，第三PMOS晶体管MP3和第二电阻R2、第三电阻R3串联在电源电压VDD和接地端GND之间，第三PMOS晶体管MP3的源极连接到电源电压VDD，而栅极则和第一、第二PMOS晶体管MP1、MP2的栅极互连。带有正温度系数的第二电阻R2和带有负温度系数的第三电阻R3串联在第三PMOS晶体管MP3的漏极和接地端之间。此时输出模块30中第三NMOS晶体管MN3的栅极连接到第三PMOS晶体管MP3的漏极节点处(第二电阻R2的一端也连接在该节点处)，该节点产生的参考电压VREF等于带有正温度系数的第二电阻R2上的分压值加上带有负温度系数的第三电阻R3上的分压值。最终我们在第三NMOS晶体管MN3的源极和第四NMOS晶体管MN4的漏极互连的节点出提供一个输出电压VOUT。
图4的实施例和图3的差异仅仅在于，第一元件21为一个带有正温度系数的第二电阻R2、第二元件22为一个带有负温度系数的二极管D2，二极管D2取代了之前实施例图3中的第三电阻R3，此实施例中二极管D2和图2中的二极管D1实质上相同有着相同负温度系数的特征。所以在此时的电压调节电路20”中，第三PMOS晶体管MP3和第二电阻R2、二极管D2串联在电源电压VDD和接地端GND之间，而且第三PMOS晶体管MP3的源极连接到电源电压VDD，栅极则和第一、第二PMOS晶体管MP1、MP2的栅极互连。带有正温度系数的第二电阻R2和带有负温度系数的二极管D2串联在第三PMOS晶体管MP3的漏极和接地端之间。此时输出模块30中第三NMOS晶体管MN3的栅极连接到第三PMOS晶体管MP3的漏极节点处，第二电阻R2的一端也连接在该节点处，第二电阻R2的相对另一端和接地端GND之间连接该二极管D2，第三PMOS晶体管MP3的漏极节点处产生的参考电压VREF等于带有正温度系数的第二电阻R2上的分压值加上带有负温度系数的二极管上的正向导通电压。最终我们在第三NMOS晶体管MN3的源极和第四NMOS晶体管MN4的漏极互连的节点出提供一个输出电压VOUT。
本发明公开一种低功耗电压产生电路。该电路结构简单，电路本身消耗电流较小，小于5uA。具有比较好线性调节率和负载调节率，产生电压基本不随工作温度变化。非常时候用于各种低功耗的应用，如便携式设备的芯片，可以作为这些电路的待机电路。
以上，通过说明和附图，给出了具体实施方式的特定结构的典型实施例，上述发明提出了现有的较佳实施例，但这些内容并不作为局限。对于本领域的技术人员而言，阅读上述说明后，各种变化和修正无疑将显而易见。因此，所附的权利要求书应看作是涵盖本发明的真实意图和范围的全部变化和修正。在权利要求书范围内任何和所有等价的范围与内容，都应认为仍属本发明的意图和范围内。
Claims (15)
1.一种低功耗电压产生电路，其特征在于，包括：
偏置电路，所述偏置电路用于产生偏置电流；
电压调节电路，包括串联的带有相反温度系数的第一元件及第二元件；所述电压调节电路用于接收所述偏置电流，并输出参考电压，所述参考电压通过所述第一元件和所述第二元件后不随温度变化；以及
输出模块，所述输出模块设定有补偿电压，并利用所述补偿电压对所述参考电压进行补偿后予以输出。
2.根据权利要求1所述的低功耗电压产生电路，其特征在于，所述低功耗电压产生电路包括电压输入端、接地端、偏置电流节点及参考电压节点；
其中，所述偏置电路、所述电压调节电路和所述输出模块均与所述电压输入端和所述接地端电连接，所述电压调节电路通过所述偏置电流节点与所述偏置电路电连接，所述电压调节电路通过所述参考电压节点与所述输出模块电连接。
3.根据权利要求2所述的低功耗电压产生电路，其特征在于，还包括电压输出端，所述输出模块包括第三NMOS晶体管和第四NMOS晶体管：所述第三NMOS晶体管和第四NMOS晶体管均包括源极、漏极和栅极；
其中，所述第三NMOS晶体管的漏极与所述电压输入端电连接，所述第三NMOS晶体管的栅极与所述参考电压节点电连接，所述第三NOMS晶体管的源极分别与所述电压输出端、所述第四NMOS晶体管的漏极及所述第四NMOS晶体管的栅极电连接，所述第四NMOS晶体管的源极电连接至所述接地端。
4.根据权利要求3所述的低功耗电压产生电路，其特征在于，所述电压输出端输出的电压值等于所述参考电压节点处的电压值减去所述第三NMOS晶体管的阈值电压值。
5.根据权利要求4所述的低功耗电压产生电路，其特征在于，所述电压调节电路用于接收所述偏置电流并产生镜像电流，以使所述镜像电流流经所述第一元件和所述第二元件后产生不随温度变化的所述参考电压。
6.根据权利要求5所述的低功耗电压产生电路，其特征在于，所述偏置电路包括第一PMOS晶体管、第二PMOS晶体管、第一NMOS晶体管、第二NMOS晶体管及第一电阻：所述第一PMOS晶体管、所述第二PMOS晶体管、所述第一NMOS晶体管及所述第二NMOS晶体管均包括源极、漏极和栅极；
其中，所述第一PMOS晶体管和所述第二PMOS晶体管的源极均与所述电压输入端电连接，所述第一PMOS晶体管的漏极分别与所述第一NMOS晶体管的漏极、所述第一NMOS晶体管的栅极及所述第二NMOS晶体管的栅极电连接，所述偏置节点分别与所述第二PMOS晶体管的漏极、所述第二PMOS晶体管的栅极、所述第一PMOS晶体管的栅极及所述第二NMOS晶体管的漏极电连接，所述第一NMOS晶体管的源极与所述接地端电连接，所述第二NMOS晶体管的源极通过所述第一电阻与所述接地端电连接。
7.根据权利要求6所述的低功耗电压产生电路，其特征在于，
流经所述第一NMOS晶体管的所述偏置电流满足以下函数关系：
<mrow>
<msub>
<mi>I</mi>
<mn>1</mn>
</msub>
<mo>=</mo>
<mfrac>
<mn>2</mn>
<mrow>
<msub>
<mi>&mu;</mi>
<mn>1</mn>
</msub>
<msub>
<mi>C</mi>
<mrow>
<mi>O</mi>
<mi>X</mi>
<mn>1</mn>
</mrow>
</msub>
<msub>
<mrow>
<mo>(</mo>
<mi>W</mi>
<mo>/</mo>
<mi>L</mi>
<mo>)</mo>
</mrow>
<mn>1</mn>
</msub>
<msup>
<mi>R</mi>
<mn>2</mn>
</msup>
</mrow>
</mfrac>
<mo>&times;</mo>
<msup>
<mrow>
<mo>(</mo>
<mn>1</mn>
<mo>-</mo>
<mfrac>
<mn>1</mn>
<msqrt>
<mi>K</mi>
</msqrt>
</mfrac>
<mo>)</mo>
</mrow>
<mn>2</mn>
</msup>
<mo>;</mo>
</mrow>
其中，I1是所述偏置电流，μ1是所述第一NMOS晶体管的载流子迁移率，COX1是所述第一NMOS晶体管的单位面积栅氧化物电容，(W/L)1是第一NMOS晶体管的宽长比，R是所述第一电阻的阻值，及K是所述第二NMOS晶体管与所述第一NMOS晶体管的尺寸比值。
8.根据权利要求7所述的低功耗电压产生电路，其特征在于，所述电压调节电路还包括至少一薄膜晶体管。
9.根据权利要求8所述的低功耗电压产生电路，其特征在于，所述电压调节电路中的所述薄膜晶体管为第三PMOS晶体管；所述第三PMOS晶体管包括源极、漏极和栅极；
其中，所述第三PMOS晶体管的栅极与所述偏置节点电连接，所述第三PMOS晶体管的源极与所述电压输入端电连接，所述第三PMOS晶体管的漏极依次通过串联的所述第一元件和所述第二元件电连接至所述接地端，且所述第三PMOS晶体管的漏极还电连接至所述参考电压节点。
10.根据权利要求9所述的低功耗电压产生电路，其特征在于，所述第一元件为负载晶体管，所述第二元件为二极管，且所述负载晶体管包括源极、漏极及栅极，所述二极管包括正极和负极；
其中，所述第三PMOS晶体管的漏极分别与所述负载晶体管的栅极及所述负载晶体管的漏极电连接，所述负载晶体管的源极与所述二极管的正极电连接，所述二极管的负极与所述接地端电连接。
11.根据权利要求10所述的低功耗电压产生电路，其特征在于，流经所述负载晶体管的所述镜像电流与所述偏置电流成线性比例关系。
12.根据权利要求11所述的低功耗电压产生电路，其特征在于，施加在所述负载晶体管的栅极和源极间的电压Vgs满足：
<mrow>
<msub>
<mi>V</mi>
<mrow>
<mi>g</mi>
<mi>s</mi>
</mrow>
</msub>
<mo>=</mo>
<msub>
<mi>V</mi>
<mrow>
<mi>t</mi>
<mi>h</mi>
<mi>n</mi>
</mrow>
</msub>
<mrow>
<mo>(</mo>
<msub>
<mi>T</mi>
<mn>0</mn>
</msub>
<mo>)</mo>
</mrow>
<mo>+</mo>
<msub>
<mi>K</mi>
<mrow>
<mi>T</mi>
<mi>H</mi>
</mrow>
</msub>
<mrow>
<mo>(</mo>
<mfrac>
<mi>T</mi>
<msub>
<mi>T</mi>
<mn>0</mn>
</msub>
</mfrac>
<mo>-</mo>
<mn>1</mn>
<mo>)</mo>
</mrow>
<mo>+</mo>
<msqrt>
<mfrac>
<mrow>
<mn>2</mn>
<mo>&times;</mo>
<msub>
<mi>I</mi>
<mn>3</mn>
</msub>
</mrow>
<mrow>
<msub>
<mi>&mu;</mi>
<mi>L</mi>
</msub>
<msub>
<mi>C</mi>
<mrow>
<mi>O</mi>
<mi>X</mi>
<mi>L</mi>
</mrow>
</msub>
<msub>
<mrow>
<mo>(</mo>
<mi>W</mi>
<mo>/</mo>
<mi>L</mi>
<mo>)</mo>
</mrow>
<mi>L</mi>
</msub>
</mrow>
</mfrac>
</msqrt>
<mo>;</mo>
</mrow>
其中，常数Vthn(T0)表示所述负载晶体管在T0温度条件下的阈值，KTH表示所述负载晶体管的栅极到源极间电压的温度系数，T是所述负载晶体管所处的实际温度，I3为所述镜像电流的电流值，μL是所述负载晶体管的载流子迁移率，COXL是所述负载晶体管的单位面积栅氧化物电容，及(W/L)L是所述负载晶体管的宽长比。
13.根据权利要求12所述的低功耗电压产生电路，其特征在于，施加在所述二极管的阳极和阴极之间的正向导通电压VF满足：
<mrow>
<msub>
<mi>V</mi>
<mi>F</mi>
</msub>
<mo>=</mo>
<msub>
<mi>V</mi>
<mrow>
<mi>g</mi>
<mn>0</mn>
</mrow>
</msub>
<mo>-</mo>
<mrow>
<mo>(</mo>
<mfrac>
<mrow>
<mi>T</mi>
<mo>&times;</mo>
<msub>
<mi>K</mi>
<mn>0</mn>
</msub>
</mrow>
<mi>q</mi>
</mfrac>
<mo>)</mo>
</mrow>
<mi>l</mi>
<mi>n</mi>
<mrow>
<mo>(</mo>
<mfrac>
<mrow>
<mi>B</mi>
<mo>&times;</mo>
<msup>
<mi>T</mi>
<mi>&gamma;</mi>
</msup>
</mrow>
<msub>
<mi>I</mi>
<mi>F</mi>
</msub>
</mfrac>
<mo>)</mo>
</mrow>
<mo>;</mo>
</mrow>
其中，Vg0是室温条件硅的禁带宽度，T为绝对温度，K0是玻尔兹曼常数，q为电子电荷，由所述二极管的PN结的截面面积及掺杂浓度确定一个预设的常数B，Tγ是由热学中的比热比γ定义的一个热力学温度值，IF是所述二极管的正向导通电流，且所述二极管的正向导通电流的值与所述镜像电流的值相等。
14.根据权利要求9所述的低功耗电压产生电路，其特征在于，所述第一元件为一个带有正温度系数的电阻，所述第二元件为一个带有负温度系数的电阻；
其中，所述第三PMOS晶体管的漏极通过串联的所述带有正温度系数的电阻和所述带有负温度系数的电阻电连接至所述接地端。
15.根据权利要求9所述的低功耗电压产生电路，其特征在于，所述第一元件为一个带有正温度系数的电阻，所述第二元件为一个带有负温度系数的二极管；所述带有负温度系数的二极管包括正极和负极；
其中，所述第三PMOS晶体管的漏极通过所述带有正温度系数的电阻电连接至所述带有负温度系数的二极管的正极，所述带有负温度系数的二极管的负极与所述接地端电连接。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201610244266.XA CN107305403B (zh) | 2016-04-19 | 2016-04-19 | 一种低功耗电压产生电路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201610244266.XA CN107305403B (zh) | 2016-04-19 | 2016-04-19 | 一种低功耗电压产生电路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN107305403A true CN107305403A (zh) | 2017-10-31 |
| CN107305403B CN107305403B (zh) | 2019-03-12 |
Family
ID=60152745
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201610244266.XA Active CN107305403B (zh) | 2016-04-19 | 2016-04-19 | 一种低功耗电压产生电路 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN107305403B (zh) |
Cited By (13)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN107943183A (zh) * | 2017-12-06 | 2018-04-20 | 电子科技大学 | 一种超低功耗的电压基准电路 |
| CN107992145A (zh) * | 2017-12-06 | 2018-05-04 | 电子科技大学 | 一种具有超低功耗特性的电压基准电路 |
| CN110308757A (zh) * | 2019-05-22 | 2019-10-08 | 长沙景美集成电路设计有限公司 | 一种低功耗低电源电压参考电路 |
| CN110502056A (zh) * | 2019-08-22 | 2019-11-26 | 成都飞机工业（集团）有限责任公司 | 一种阈值电压基准电路 |
| CN111367343A (zh) * | 2020-03-20 | 2020-07-03 | 内蒙古显鸿科技股份有限公司 | 低功耗双参考电压比较器电路 |
| CN111580437A (zh) * | 2020-05-28 | 2020-08-25 | 上海艾为电子技术股份有限公司 | 一种使能控制电路及电子设备 |
| CN112286337A (zh) * | 2020-10-30 | 2021-01-29 | 广州鸿博微电子技术有限公司 | 用于MCU的低功耗bandgap电路及其实现方法 |
| CN112506262A (zh) * | 2020-12-29 | 2021-03-16 | 上海华力微电子有限公司 | 高利用率的带隙基准电路 |
| CN113162415A (zh) * | 2021-05-08 | 2021-07-23 | 上海爻火微电子有限公司 | 电源的输入输出管理电路与电子设备 |
| CN113485513A (zh) * | 2021-09-08 | 2021-10-08 | 常州欣盛半导体技术股份有限公司 | 具温度补偿的电源启动电路 |
| CN114167929A (zh) * | 2020-09-11 | 2022-03-11 | 北京兆易创新科技股份有限公司 | 电压产生电路及电子装置 |
| CN115085713A (zh) * | 2022-07-28 | 2022-09-20 | 无锡众享科技有限公司 | 模拟开关电路 |
| TWI803969B (zh) * | 2021-09-08 | 2023-06-01 | 大陸商常州欣盛半導體技術股份有限公司 | 具溫度補償的電源啟動電路 |
Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN102279609A (zh) * | 2010-06-09 | 2011-12-14 | 上海宏力半导体制造有限公司 | 电压调节器及其参考电压产生电路 |
| CN102339083A (zh) * | 2011-07-08 | 2012-02-01 | 北京物资学院 | 一种电压可调的直流稳压电源 |
| CN103092253A (zh) * | 2013-01-25 | 2013-05-08 | 上海宏力半导体制造有限公司 | 参考电压产生电路 |
| US8766703B1 (en) * | 2013-03-15 | 2014-07-01 | Freescale Semiconductor, Inc. | Method and apparatus for sensing on-chip characteristics |
| CN104111683A (zh) * | 2014-06-27 | 2014-10-22 | 成都嘉纳海威科技有限责任公司 | 一种带自动消除运放失调功能的基准源 |
| CN105388953A (zh) * | 2015-09-21 | 2016-03-09 | 东南大学 | 一种具有高电源抑制比的带隙基准电压源 |
-
2016
- 2016-04-19 CN CN201610244266.XA patent/CN107305403B/zh active Active
Patent Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN102279609A (zh) * | 2010-06-09 | 2011-12-14 | 上海宏力半导体制造有限公司 | 电压调节器及其参考电压产生电路 |
| CN102339083A (zh) * | 2011-07-08 | 2012-02-01 | 北京物资学院 | 一种电压可调的直流稳压电源 |
| CN103092253A (zh) * | 2013-01-25 | 2013-05-08 | 上海宏力半导体制造有限公司 | 参考电压产生电路 |
| US8766703B1 (en) * | 2013-03-15 | 2014-07-01 | Freescale Semiconductor, Inc. | Method and apparatus for sensing on-chip characteristics |
| CN104111683A (zh) * | 2014-06-27 | 2014-10-22 | 成都嘉纳海威科技有限责任公司 | 一种带自动消除运放失调功能的基准源 |
| CN105388953A (zh) * | 2015-09-21 | 2016-03-09 | 东南大学 | 一种具有高电源抑制比的带隙基准电压源 |
Cited By (17)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN107943183A (zh) * | 2017-12-06 | 2018-04-20 | 电子科技大学 | 一种超低功耗的电压基准电路 |
| CN107992145A (zh) * | 2017-12-06 | 2018-05-04 | 电子科技大学 | 一种具有超低功耗特性的电压基准电路 |
| CN110308757A (zh) * | 2019-05-22 | 2019-10-08 | 长沙景美集成电路设计有限公司 | 一种低功耗低电源电压参考电路 |
| CN110502056A (zh) * | 2019-08-22 | 2019-11-26 | 成都飞机工业（集团）有限责任公司 | 一种阈值电压基准电路 |
| CN111367343A (zh) * | 2020-03-20 | 2020-07-03 | 内蒙古显鸿科技股份有限公司 | 低功耗双参考电压比较器电路 |
| CN111580437B (zh) * | 2020-05-28 | 2021-07-20 | 上海艾为电子技术股份有限公司 | 一种使能控制电路及电子设备 |
| CN111580437A (zh) * | 2020-05-28 | 2020-08-25 | 上海艾为电子技术股份有限公司 | 一种使能控制电路及电子设备 |
| CN114167929A (zh) * | 2020-09-11 | 2022-03-11 | 北京兆易创新科技股份有限公司 | 电压产生电路及电子装置 |
| CN112286337A (zh) * | 2020-10-30 | 2021-01-29 | 广州鸿博微电子技术有限公司 | 用于MCU的低功耗bandgap电路及其实现方法 |
| CN112286337B (zh) * | 2020-10-30 | 2023-04-21 | 佛山鸿博微电子技术有限公司 | 用于MCU的低功耗bandgap电路及其实现方法 |
| CN112506262A (zh) * | 2020-12-29 | 2021-03-16 | 上海华力微电子有限公司 | 高利用率的带隙基准电路 |
| CN113162415A (zh) * | 2021-05-08 | 2021-07-23 | 上海爻火微电子有限公司 | 电源的输入输出管理电路与电子设备 |
| CN113162415B (zh) * | 2021-05-08 | 2024-03-15 | 上海爻火微电子有限公司 | 电源的输入输出管理电路与电子设备 |
| CN113485513A (zh) * | 2021-09-08 | 2021-10-08 | 常州欣盛半导体技术股份有限公司 | 具温度补偿的电源启动电路 |
| TWI803969B (zh) * | 2021-09-08 | 2023-06-01 | 大陸商常州欣盛半導體技術股份有限公司 | 具溫度補償的電源啟動電路 |
| CN115085713A (zh) * | 2022-07-28 | 2022-09-20 | 无锡众享科技有限公司 | 模拟开关电路 |
| CN115085713B (zh) * | 2022-07-28 | 2023-10-24 | 无锡众享科技有限公司 | 模拟开关电路 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN107305403B (zh) | 2019-03-12 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN107305403A (zh) | 一种低功耗电压产生电路 | |
| CN101382812B (zh) | 参考电压电路 | |
| CN105974996B (zh) | 一种基准电压源 | |
| CN103389766B (zh) | 一种亚阈值非带隙基准电压源 | |
| KR102124241B1 (ko) | 선형 레귤레이터 | |
| CN104571242B (zh) | 电压调节器 | |
| Wang et al. | A 14.5 pW, 31 ppm/° C resistor-less 5 pA current reference employing a self-regulated push-pull voltage reference generator | |
| CN101840240A (zh) | 一种可调式多值输出的基准电压源 | |
| CN103631306B (zh) | 具有低温度系数的电流源基准电路 | |
| CN106774580A (zh) | 一种快速瞬态响应高电源抑制比的ldo电路 | |
| Wang et al. | A 420 fW self-regulated 3T voltage reference generator achieving 0.47%/V line regulation from 0.4-to-1.2 V | |
| CN109901656B (zh) | 一种低功耗全mos管带隙基准电路以及基于其的转换器 | |
| CN106055002A (zh) | 低压输出的带隙基准电路 | |
| CN105242738A (zh) | 一种无电阻基准电压源 | |
| Wang et al. | A 0.58-to-0.9-V Input 0.53-V Output 2.4-$\mu $ W Current-Feedback Low-Dropout Regulator With 99.8% Current Efficiency | |
| CN203299680U (zh) | 一种补偿电阻温漂系数的基准电流源电路 | |
| CN103412611B (zh) | 一种高精度基准电压源 | |
| CN107783586A (zh) | 一种无双极晶体管的电压基准源电路 | |
| CN201097247Y (zh) | 一种基准电压源电路 | |
| CN105739586A (zh) | 一种电流基准源电路 | |
| Jinggang et al. | A 1V supply area effective CMOS Bandgap reference | |
| CN103135652B (zh) | 一种带隙基准电路、电源保护电路及电源 | |
| CN207037520U (zh) | 一种低温度系数基准电压源电路 | |
| CN115373460B (zh) | 一种电压基准源及集成电路 | |
| US20140197815A1 (en) | Tunneling current circuit |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant | ||
| CP01 | Change in the name or title of a patent holder | ||
| CP01 | Change in the name or title of a patent holder |
Address after: 201506, No. nine, No. 1568, Jinshan Industrial Zone, Shanghai, Jinshan District Patentee after: Shanghai Hehui optoelectronic Co., Ltd Address before: 201506, No. nine, No. 1568, Jinshan Industrial Zone, Shanghai, Jinshan District Patentee before: EverDisplay Optronics (Shanghai) Ltd. |