CN103286438A - 用于产生半导体组件的方法 - Google Patents

用于产生半导体组件的方法 Download PDF

Info

Publication number
CN103286438A
CN103286438A CN2013100635842A CN201310063584A CN103286438A CN 103286438 A CN103286438 A CN 103286438A CN 2013100635842 A CN2013100635842 A CN 2013100635842A CN 201310063584 A CN201310063584 A CN 201310063584A CN 103286438 A CN103286438 A CN 103286438A
Authority
CN
China
Prior art keywords
semiconductor body
semiconductor
poly
section
electromagnetic radiation
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN2013100635842A
Other languages
English (en)
Other versions
CN103286438B (zh
Inventor
C.阿伦斯
A.科勒
G.莱克纳
A.莫德
M.施内冈斯
H-J.舒尔策
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Infineon Technologies Austria AG
Original Assignee
Infineon Technologies Austria AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Infineon Technologies Austria AG filed Critical Infineon Technologies Austria AG
Publication of CN103286438A publication Critical patent/CN103286438A/zh
Application granted granted Critical
Publication of CN103286438B publication Critical patent/CN103286438B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02365Forming inorganic semiconducting materials on a substrate
    • H01L21/02656Special treatments
    • H01L21/02658Pretreatments
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76Making of isolation regions between components
    • H01L21/762Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/76202Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using a local oxidation of silicon, e.g. LOCOS, SWAMI, SILO
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76Making of isolation regions between components
    • H01L21/762Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/76224Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861Diodes
    • H01L29/8611Planar PN junction diodes
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10TTECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T428/00Stock material or miscellaneous articles
    • Y10T428/21Circular sheet or circular blank
    • Y10T428/218Aperture containing

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Element Separation (AREA)
  • Photovoltaic Devices (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)
  • Recrystallisation Techniques (AREA)

Abstract

本发明涉及用于产生半导体组件的方法。公开了一种用于产生具有多晶半导体主体区段的半导体组件的方法的示例性实施例,其中在半导体主体的第一和第二表面之间在半导体组件部分中产生所述多晶半导体主体区段,其中按照聚焦到半导体主体的半导体组件部分中的位置上的方式将波长为至少1064nm的电磁辐射引入到半导体主体中,并且其中所述位置处的辐射的功率密度小于1×108W/cm2

Description

用于产生半导体组件的方法
技术领域
本发明的示例性实施例涉及一种用于产生在单晶半导体主体中具有多晶半导体主体的半导体组件的方法。
背景技术
多晶半导体主体例如是通过半导体材料在衬底上的多晶沉积而产生的。
在US 2009/0212396 A1中描述了一种用于在半导体主体的锯架中产生无定形或多晶半导体主体区段的方法。其中所解释的方法提供将半导体主体单分(singulate)成不同节段,其中作为在半导体主体的分离区段中产生无定形或多晶半导体主体区段的结果,在半导体主体的分离区段中出现裂缝。在这种情况下,所述裂缝按照发自分离区段中的所述无定形或多晶半导体主体区段的方式形成。因此,所述无定形或多晶半导体主体区段的产生意图用于分解半导体主体的晶体结构,以便将半导体主体划分成单独的半导体组件。
对于一些应用来说,诸如例如作为半导体组件中的复合区段,多晶结构在半导体组件的半导体主体内还将是期望的。这特别适用于诸如二极管、MOS晶体管、IGBT之类的功率半导体组件中的应用,而且也适用于射频电路中的应用。
发明内容
一种用于产生具有多晶半导体主体区段的半导体组件的一个示例性实施例包括以下特征:
- 提供单晶半导体主体,所述单晶半导体主体具有第一表面、位于与第一表面相对的第二表面、半导体主体的半导体组件部分以及与之相邻的半导体主体的分离区段;
- 在半导体组件部分中在第一和第二表面之间产生多晶半导体主体区段,其中按照聚焦到半导体主体的半导体组件部分中的位置上的方式向半导体主体中引入波长为至少1064nm的电磁辐射,并且其中所述位置处的辐射的功率密度小于1×108W/cm2
- 通过在分离区段中从第一表面远到第二表面切割单晶半导体主体来单分半导体组件。
附图说明
图1示出了通过电磁辐射在半导体主体中产生横向多晶半导体主体区段。
图2示出了通过电磁辐射在半导体主体中产生垂直多晶半导体主体区段。
图3示出了产生具有横向和垂直部分的连续多晶半导体主体区段。
图4示出了通过掩模在半导体主体中产生多晶半导体主体区段。
图5借助于图5a和图5b中的示意性剖面图示出了将杂质引入到半导体主体中。
图6示出了半导体主体中的与沟槽邻近的横向多晶半导体主体区段。
图7示出了穿过半导体主体的连续扩散结构。
图8示出了具有连续扩散结构的半导体组件。
具体实施方式
下面参照附图更加详细地解释本发明的示例性实施例。然而,本发明不限于具体描述的实施例,而是可以按照适当方式进行修改和更改。将一个实施例的单独特征和特征组合与另一个实施例的特征和特征组合适当地组合以便得到根据本发明的其他实施例,处于本发明的范围内。
在下面参照附图更加详细地解释本发明的示例性实施例之前,指出的是:为附图中的等同元件提供相同的或类似的附图标记,并且省略了对这些元件的重复描述。此外,附图不一定真正是按比例绘制的。相反,主要的重点是在于阐明基本原理。
图1示出了用于产生多晶半导体主体区段的方法的基本实施例。在单晶半导体主体10中产生多晶半导体主体区段11。为此目的所提供的单晶半导体主体10具有第一表面12和位于与第一表面12相对的第二表面13。此外,所述半导体主体被细分成半导体组件部分14以及与之相邻的分离区段15。在这种情况中,单晶半导体主体10可以例如由任何已知的半导体材料诸如硅构成。单晶半导体主体10例如可以是传统的半导体晶片。然而,它也可以是这样的晶片的仅仅一部分。
通过波长为至少1064nm的聚焦电磁辐射20产生多晶半导体主体区段11。为此目的,按照聚焦到处于第一表面12下方的深度T的位置上的方式将电磁辐射20引入到半导体组件部分14中,这导致将聚焦位置处的受辐射区段从单晶结构转换成多晶结构。举例来说,具有处于红外范围内的波长的激光束可以被用作电磁辐射20。举例来说,所述波长处于1064nm与1342nm之间的范围内。
聚焦位置处的电磁辐射20的功率密度小于1×108W/cm2。举例来说,聚焦位置处的聚焦辐射的功率密度处于1×104W/cm2与1×108W/cm2之间的范围内。电磁辐射20到半导体主体10中的脉冲引入是可能的。
如该示例性实施例中所示,作为半导体主体10中的聚焦位置的横向偏移的结果,出现横向定向的多晶半导体主体区段11,其中所述偏移平行于第一表面12延伸。借助于聚焦器件21(例如透镜)聚焦到所述聚焦位置上的电磁辐射20通过平行于半导体主体10的第一表面12延伸的移动而被横向偏移。通过设定聚焦深度,有可能设定聚焦位置并因此设定多晶半导体主体区段11在半导体主体10中的垂直位置。典型的聚焦深度例如处于半导体主体10的第一表面12下方的2到20μm的范围内。
为了单分半导体组件,在分离区段15内在从第一表面12到第二表面13的垂直方向上切割半导体主体10。
在图2的示例性实施例中,电磁辐射20的聚焦位置在垂直于半导体主体10的表面12的方向上被移动,因此引起垂直多晶半导体主体区段11。可以通过偏移整个聚焦器件21或者通过偏移半导体主体10来移动聚焦位置。例如通过如下步骤也可以获得相同的效果:关于聚焦深度更改聚焦器件21,其结果是聚焦器件21的焦点(聚焦位置)在垂直方向上被偏移并因此出现垂直多晶半导体主体区段11。
图3示出了另一个示例性实施例,其中通过在半导体主体10中在横向和垂直方向上移动聚焦位置来实施多晶半导体主体区段11。在该例中,首先通过横向偏移聚焦电磁辐射20的聚焦位置产生多晶半导体主体区段11的横向部分。随后在垂直方向上偏移聚焦位置,其结果是出现多晶半导体主体区段11的垂直定向部分。通过聚焦位置的垂直和横向移动的组合,也可以在半导体主体10中产生任何其他形式的多晶半导体主体区段11。
图4示出了用于在半导体主体10中产生多晶半导体主体区段11的另一个例子。为此目的,借助于掩模30按照局部定界的方式将电磁辐射20引入到半导体主体10中。掩模30防止电磁辐射20在半导体主体10的被掩模30覆盖的那些区段内穿透到半导体主体10中。只有在半导体主体10的意图在其中形成多晶半导体主体区段11的那些区段内,才允许电磁辐射20通过掩模30中的开口穿透。与上面描述的方法的组合是可能的,其中通过聚焦器件31将电磁辐射20聚焦到聚焦位置上。通过掩模30,可以独立于多晶半导体主体区段11的结构尺寸选择电磁辐射20的尺度。具体来说,可以使用带有例如具有矩形、椭圆形或线性剖面的较大面积的电磁辐射20,以便减少处理时间并且实现所产生的多晶半导体主体区段11的高位置精度。对电磁辐射20具有强吸收的材料(例如非常高掺杂的半导体材料)适用为掩模30。可以在半导体主体10的第一表面12处产生所述材料,这例如是通过将掺杂剂引入到半导体主体10的第一表面12中或者通过在半导体主体10的第一表面12上沉积并图案化高掺杂的半导体层而实现的。在确定掩模30的尺度的情况下,应当考虑到后者可能由于辐射期间的加热而极大地加热。
可选地,还有可能使用反射电磁辐射20的掩模30。举例来说,掩模30可以是金属。还可以在掩模30与半导体主体10之间形成诸如例如SiO2、Si3N4之类的缓冲或粘附层,以便能够产生与被用于进一步处理半导体主体10的总体工艺的相容性。还有可能把由不同的反射和/或吸收材料构成的层结构用作掩模30。在确定掩模开口的尺度的情况下,应当考虑到电磁辐射20的入射特性。由于电磁辐射20可能在不同角度下进入并且仅仅在处于半导体主体10内的聚焦位置中的焦点处实现多晶半导体主体区段11的所期望的产生,因此掩模开口应当略大于将要产生的多晶半导体主体区段11。最小掩模开口受到电磁辐射20的波长和所发生的衍射效应的限制。在最小掩模开口下冲的情况下,也可能另外在掩模30下方发生点状多晶半导体主体区段的形成。通过适当的掩模设计(诸如例如相移掩模)可以减少掩模30下方的这种不合期望的结构的发生。
图5示出了用于将杂质引入到半导体主体中的方法的一个示例性实施例。在这种情况中,所述方法利用多晶半导体主体区段11来引入杂质。图5a在这种情况中示出了中间结果,其中根据上面描述的方法在单晶半导体主体10中产生多晶半导体主体区段11。
与单晶半导体主体10相比,所产生的多晶半导体主体区段11具有更高的扩散长度以便引入杂质。扩散长度与所述杂质在对应固体中的扩散常数D成比例,并且与之成以下比率:
扩散长度 ~                                                
Figure 2013100635842100002DEST_PATH_IMAGE001
,其中t=扩散时间。
多晶半导体主体区段11具有许多局部定界的晶粒,在所述晶粒之间具有粒边界。沿着这样的粒边界,与在半导体主体10的单晶区段中相比,诸如例如掺杂剂(诸如硼或磷或另外氧)之类的杂质可以更加快速地扩散。这是由于沿着粒边界的更高扩散长度而造成的。
如从图5a可见,可以以这样的方式产生多晶半导体主体区段11:使得多晶半导体主体区段11从半导体主体10的表面延伸到半导体主体10中。这样的优点在于,可以在半导体主体10的表面处提供将要引入到半导体主体10中的杂质。这例如可以通过在半导体主体10的第一表面12处提供作为固体层(例如掺杂玻璃)的杂质而实现。然而可选地,也可以在半导体主体10的第一表面12处以气体形式提供杂质。另一种可能性是将杂质注入到多晶半导体主体区段11中。可以经由第一表面12在整个面积上将杂质引入到半导体主体10中并且特别引入到多晶半导体主体区段11中,或者例如通过掩模只按照局部定界的方式引入到多晶半导体主体区段11中。
图5b示出了结果,其中在多晶半导体主体区段11中提供了杂质之后,对其中产生了多晶半导体主体区段11的半导体主体10进行加热,其中杂质沿着多晶半导体主体区段11扩散。在这种情况中,杂质沿着多晶半导体主体区段11的扩散比杂质从多晶半导体主体区段11到半导体主体10中的扩散更快地发生。因此,特别在多晶半导体主体区段11的细长范围的情况下,出现杂质在多晶半导体主体区段11中的细长分布。作为杂质到半导体主体10中的较慢向外扩散的结果,在多晶半导体主体区段11的侧壁处,在半导体主体10中同样出现以细长方式配置的杂质区段40。可以形成多晶半导体主体区段11的细长范围的多种形式。在这里,细长范围意图被理解成在每一种情况下是这样的结构,其中在一个空间方向上的范围长于与之正交的空间方向上的范围。
如图6中所示,可以借助于沟槽50把将要引入的杂质馈送到埋设在半导体主体10中的多晶半导体主体区段11。在这种情况中,沟槽50从表面51至少延伸远到所埋设的多晶半导体主体区段11。在这种情况中,例如可以通过所述沟槽以气体形式将杂质馈送到多晶半导体主体区段11。随后在多晶半导体主体区段11中发生如已经所述的杂质的快速扩散。
如果沟槽50被利用为相对于相邻区段的隔离沟槽,则根据图6的该示例性实施例的另一个用途可以例如是作为浅沟槽隔离。在这种情况下,多晶半导体主体区段11防止载荷子不合期望地扩散到由沟槽50划界的半导体主体区段中。在这种情况下,多晶层可以被设置在半导体主体10中的任何期望深度下。对于一些应用来说,如果将多晶半导体主体区段11例如设置得比由沟槽50划界的所述区段中的空间电荷区更深,可能是有利的。一种应用例如可以是集成射频电路,其中意图防止半导体主体表面处的载荷子积聚。
图7示出了用于将杂质引入到半导体主体中的方法的一个实施例变型,其中在半导体主体的后侧13处减薄半导体主体10。所述减薄例如是通过机械去除而实现的,诸如研磨和/或抛光。然而,也可以通过化学/电化学去除来实现所述减薄。还可以组合地应用去除方法。在图7所示的例子中,实现减薄至少直到后侧13达到杂质区段40为止。从表面12延伸远到后侧13的杂质区段40和多晶半导体主体区段11因此将半导体主体10分离成两个部分10a和10b。如果所使用的杂质例如是形成半导体主体10中的绝缘区段的物质,则作为将半导体主体10减薄远到所述绝缘区段的结果,半导体主体10被分离成彼此电隔离的半导体主体部分10a和10b。在硅半导体主体的情况下,所使用的杂质例如可以是氧,其与硅半导体主体一起形成SiO2绝缘层。然而为了产生绝缘层,还有可能使用掺杂剂作为杂质,其与半导体主体10的掺杂一起形成阻断pn结。通过使用形成半导体主体10中的导电区段的杂质,还有可能实现从表面12远到达半导体主体10的后侧13的电穿透电镀(through-plating)。
所提出的用于将杂质引入到半导体主体中的方法的示例性应用是:
形成两个半导体主体区段之间的绝缘层,特别是集成电路的横向隔离,其中可以消除用于电介质隔离的沟槽并且可以例如用结隔离替代。
例如在集成电路中形成用于所埋设的掺杂剂区段的连接。所述连接(例如沉降)在这种情况下可以具有非常低的横向向外扩散。
产生穿过半导体主体的穿透电镀,如例如对于漏极在上或源极在下的半导体组件或者对于在全部两侧实现阻断的半导体组件所需要的。
例如针对超结半导体组件形成掺杂剂柱。
形成诸如例如在新颖半导体组件中所需要的深度延伸的绝缘层,其中包括漂移区、与之相邻的漂移控制区以及介于中间的积聚电介质。
在图8中示出了用于将杂质引入到半导体主体中的方法的一种示例性应用。该例示出了其中形成了高压二极管90的半导体主体10(例如n掺杂的硅衬底)。高压二极管90包括阴极连接区段92上的阴极电极91。阴极连接区段92和阴极电极91被形成在半导体主体10的第一表面12处。其中配备有阳极电极96的阳极区段95被形成在半导体主体10的第二表面13处,所述第二表面位于与第一表面12相对。在这种情况中,阳极区段95具有p型掺杂,并且与n掺杂的硅衬底形成pn结。根据上面描述的用于将杂质引入到半导体主体10中的方法所产生的扩散区段97延伸穿过半导体主体10,所述扩散区段定界高压二极管90。在这种情况中,具有多晶半导体主体区段11和已扩散杂质区段40的扩散区段97将半导体主体10细分成其中形成了高压二极管的部分区段10a和半导体主体10的相邻部分区段10b。
所述高压二极管的阻断pn结在图8中位于阳极与n掺杂的衬底之间。在传统产生的二极管的情况中,阳极是通过pn结从前侧的驱入而实现的。作为结果,在p型阳极的边缘,由于掺杂的几何效应而出现场提升。在如图8中的扩散区段97所产生的隔离扩散边缘的情况下,没有提供在p型阳极的边缘处的场提升。作为所述几何效应的结果,在关断状态的情况下减少了场强度。在阴极表面处出现最高场强度。然而,所述场强度不高于阳极的均质区段中。与传统的边缘终结(termination)相比,确定具有隔离扩散的边缘终结的尺度更容易得多。隔离扩散此外应用于例如半导体闸流管、GTO、双极型晶体管、IGBT或者其他高压组件。
用于产生半导体组件的方法的示例性实施例包括以下特征:在半导体组件部分中的第一表面与第二表面之间产生多晶半导体主体区段,其中按照聚焦到半导体主体的半导体组件部分中的位置上的方式引入波长为至少1064nm的电磁辐射到半导体主体中,并且其中所述位置处的辐射的功率密度小于1×108W/cm2
低于1×108W/cm2的电磁辐射的功率密度的选择使得有可能在半导体主体内产生耐久的多晶半导体主体区段,其在半导体主体内不会引进应力引发的破裂。相反,所述多晶半导体主体区段在用于半导体组件的半导体主体中可以被利用作为功能区段,例如作为复合区段或者作为用于杂质的快速扩散区段。在这种情况下,半导体主体的具有为半导体组件产生的多晶半导体主体区段的部分基本上包括半导体主体的活性部分(其在半导体组件的操作期间载送电流)以及还包括半导体组件的边缘终结。
在高于1064nm的电磁辐射的所选波长下,电磁辐射不被单晶半导体主体直接吸收,而是相反具有非线性吸收属性。半导体主体中的电磁辐射吸收以及因此局部能量输入在聚焦位置处显著增加。作为结果,半导体主体的单晶结构在聚焦位置处被修改,并且被转换成多晶结构。晶体键只在聚焦位置处被修改,而半导体主体的远离聚焦位置的受辐射区段保持不变。举例来说,激光束可以被用作电磁辐射。激光束的波长可以处在1064nm与1342nm之间的红外范围内。可以连续地或者按照脉冲方式将电磁辐射引入到半导体主体中。
可以按照聚焦到深度T处的位置上的方式将电磁辐射引入到半导体主体中。在这种情况下,可以通过第一表面和通过第二表面将电磁辐射引入到半导体主体中。通过在第一和第二表面之间的方向上以及/或者在平行于第一表面的方向上连续地或者步进地偏移所述位置,有可能在半导体主体内产生延伸的多晶半导体主体区段。这例如可能有利于将多晶半导体主体区段应用为在场阑中和/或下方的功率半导体组件的边缘终结下方的复合区。另一种应用可以是围绕集成电路中的关键组件区段产生基于多晶半导体主体区段的复合区段。在该例中,围绕所述关键区段(例如功率DMOS)延伸的多晶半导体主体区段防止载荷子注入到集成电路的相邻区段。
所述方法的一个实施例提供借助于掩模按照局部定界的方式将电磁辐射引入到半导体主体中。举例来说,所使用的半导体主体是硅半导体主体,其中对半导体材料的选择取决于对应的边界条件。
所述方法的一个示例性实施例是如果在半导体主体的不同半导体组件部分中分别产生多晶半导体主体区段,其中分离区段位于对应的半导体组件部分之间。作为结果,可以从大的半导体主体(例如晶片)单分出其中产生了多晶半导体主体区段的多个半导体组件。所述方法的一项发展是如果在多晶半导体主体区段中提供杂质并且对其中产生了多晶半导体主体区段的半导体主体进行加热,其中所述杂质沿着多晶半导体主体区段扩散。多晶半导体主体区段的扩散长度高于单晶半导体主体。作为结果,与在单晶半导体主体中相比,将要引入的杂质可以沿着多晶半导体主体区段更加快速地扩散。如果将半导体主体至少加热上至800℃到1200℃范围内的温度,则可以实现短的扩散时间。在一个实施例中,实现加热至少上至900℃到1200℃范围内的温度。
在所述方法的一个实施例中,以这样的方式产生多晶半导体主体区段:使得多晶半导体主体区段从半导体主体的表面延伸到半导体主体中。特别地作为结果,例如有可能在半导体主体的表面处提供杂质。在一个实施例中,这可以通过将杂质提供为半导体主体的表面处的固体层而实现。可选地,可以在半导体主体的表面处以气体形式提供半导体主体。另一个实施例提供将杂质注入到多晶半导体主体区段中。
举例来说,氧或者用于半导体主体的掺杂剂可以被提供为杂质。一个实施例提供使杂质从多晶半导体主体区段扩散到与之相邻的单晶半导体主体中。

Claims (18)

1.一种用于产生半导体组件的方法,包括:
- 提供单晶半导体主体,所述单晶半导体主体具有第一表面、位于与第一表面相对的第二表面、半导体主体的半导体组件部分以及与之相邻的半导体主体的分离区段;
- 在半导体组件部分中第一和第二表面之间产生多晶半导体主体区段,其中按照聚焦到半导体主体的半导体组件部分中的位置上的方式向将波长为至少1064nm的电磁辐射引入到半导体主体中,并且其中所述位置处的辐射的功率密度小于1×108W/cm2
- 通过在分离区段中从第一表面远到第二表面切割单晶半导体主体来单分半导体组件。
2.根据权利要求1的方法,其中将激光束用作电磁辐射。
3.根据权利要求2的方法,其中所述激光束具有处于红外范围内的波长。
4.根据权利要求1的方法,其中按照聚焦到深度T处的位置上的方式将电磁辐射引入到半导体主体中。
5.根据权利要求4的方法,其中连续地或者步进地偏移聚焦电磁辐射在半导体主体中的位置。
6.根据权利要求5的方法,其中通过在第一和第二表面之间的方向上改变深度T来偏移所述位置。
7.根据权利要求6的方法,其中沿着平行于第一表面的方向偏移所述位置。
8.根据权利要求1的方法,其中按照脉冲方式将电磁辐射引入到半导体主体中。
9.根据权利要求2的方法,其中借助于掩模按照局部定界的方式将电磁辐射引入到半导体主体中。
10.根据权利要求1的方法,其中所述半导体主体是硅半导体主体。
11.根据权利要求1的方法,其中分别在半导体主体的不同半导体组件部分中产生多晶半导体主体区段,其中所述分离区段位于对应的半导体组件部分之间。
12.根据权利要求1的方法,其中在多晶半导体主体区段中提供杂质并且对其中产生了多晶半导体主体区段的半导体主体进行加热,其中所述杂质沿着多晶半导体主体区段扩散。
13.根据权利要求12的方法,其中用于半导体主体的掺杂剂被提供为杂质。
14.根据权利要求12的方法,其中所述杂质从多晶半导体主体区段扩散到与之相邻的单晶半导体主体中。
15.根据权利要求12的方法,其中将其中产生了多晶半导体主体区段的半导体主体加热至少上至在800℃到1200℃的范围内的温度。
16.根据权利要求1的方法,其中在聚焦位置处的聚焦电磁辐射的功率密度处于1×104W/cm2与1×108W/cm2之间的范围内。
17.根据权利要求1的方法,其中所述多晶半导体主体区段是以平行于第一表面的横向方向上的10μm的最大范围产生的。
18.根据权利要求1的方法,其中所述多晶半导体主体区段是以处于50nm到1μm范围内的最大晶粒范围产生的。
CN201310063584.2A 2011-03-01 2013-02-28 用于产生半导体组件的方法 Active CN103286438B (zh)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
DE102011012721 2011-03-01
DE102012003747.3A DE102012003747B4 (de) 2011-03-01 2012-02-28 Ein Verfahren zur Herstellung eines Halbleiterbauelements
US13/407731 2012-02-28
DE102012003747.3 2012-02-28

Publications (2)

Publication Number Publication Date
CN103286438A true CN103286438A (zh) 2013-09-11
CN103286438B CN103286438B (zh) 2016-03-16

Family

ID=46671502

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201310063584.2A Active CN103286438B (zh) 2011-03-01 2013-02-28 用于产生半导体组件的方法

Country Status (3)

Country Link
US (3) US8993372B2 (zh)
CN (1) CN103286438B (zh)
DE (2) DE102012003748B4 (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9231100B2 (en) 2012-10-31 2016-01-05 Infineon Technologies Austria Ag Semiconductor device and method for manufacturing a semiconductor device
JP7037425B2 (ja) * 2018-04-23 2022-03-16 株式会社ディスコ レーザー光線の焦点位置検出方法

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5635419A (en) * 1994-10-28 1997-06-03 International Business Machines Corporation Porous silicon trench and capacitor structures
CN1441460A (zh) * 2001-10-30 2003-09-10 株式会社半导体能源研究所 激光装置、激光辐射方法及半导体器件及其制造方法
CN1531023A (zh) * 2003-03-17 2004-09-22 株式会社半导体能源研究所 激光器照射装置、激光器照射方法以及半导体装置的制造方法
DE102005046711B4 (de) * 2005-09-29 2007-12-27 Infineon Technologies Austria Ag Verfahren zur Herstellung eines vertikalen MOS-Halbleiterbauelementes mit dünner Dielektrikumsschicht und tiefreichenden vertikalen Abschnitten
US20080246055A1 (en) * 2006-10-04 2008-10-09 Infineon Technologies Austria Ag Semiconductor component including a monocrystalline semiconductor body and method
US20090212396A1 (en) * 2004-11-12 2009-08-27 Ryuji Sugiura Laser Beam Machining Method And Semiconductor Chip

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5110755A (en) * 1990-01-04 1992-05-05 Westinghouse Electric Corp. Process for forming a component insulator on a silicon substrate
SE513471C2 (sv) * 1997-11-17 2000-09-18 Ericsson Telefon Ab L M Halvledarkomponent och tillverkningsförfarande för halvledarkomponent
US5950094A (en) * 1999-02-18 1999-09-07 Taiwan Semiconductor Manufacturing Company, Ltd. Method for fabricating fully dielectric isolated silicon (FDIS)
US7101772B2 (en) * 2000-12-30 2006-09-05 Texas Instruments Incorporated Means for forming SOI
US6972146B2 (en) * 2002-03-15 2005-12-06 Canon Kabushiki Kaisha Structure having holes and method for producing the same
TWI240434B (en) * 2003-06-24 2005-09-21 Osram Opto Semiconductors Gmbh Method to produce semiconductor-chips
US7067387B2 (en) * 2003-08-28 2006-06-27 Taiwan Semiconductor Manufacturing Company Method of manufacturing dielectric isolated silicon structure
JP4563097B2 (ja) * 2003-09-10 2010-10-13 浜松ホトニクス株式会社 半導体基板の切断方法
JP2007110064A (ja) * 2005-09-14 2007-04-26 Ishikawajima Harima Heavy Ind Co Ltd レーザアニール方法及び装置
CN101536187A (zh) * 2006-10-05 2009-09-16 日立化成工业株式会社 有序排列、大长宽比、高密度的硅纳米线及其制造方法
US7635899B2 (en) * 2007-01-11 2009-12-22 International Business Machines Corporation Structure and method to form improved isolation in a semiconductor device
TW200908208A (en) * 2007-08-08 2009-02-16 Promos Technologies Inc Method of fabricating silicon on insulator and silicon on insulator structure
DE102008038342B4 (de) * 2008-08-19 2015-08-06 Infineon Technologies Austria Ag Halbleiterbauelement mit Randbereich, in dem eine Zone aus porösem Material ausgebildet ist und Verfahren zu dessen Herstellung und Halbleiterscheibe
WO2010083422A1 (en) * 2009-01-15 2010-07-22 Solexel, Inc. Porous silicon electro-etching system and method
TWI459444B (zh) * 2009-11-30 2014-11-01 Applied Materials Inc 在半導體應用上的結晶處理

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5635419A (en) * 1994-10-28 1997-06-03 International Business Machines Corporation Porous silicon trench and capacitor structures
CN1441460A (zh) * 2001-10-30 2003-09-10 株式会社半导体能源研究所 激光装置、激光辐射方法及半导体器件及其制造方法
CN1531023A (zh) * 2003-03-17 2004-09-22 株式会社半导体能源研究所 激光器照射装置、激光器照射方法以及半导体装置的制造方法
US20090212396A1 (en) * 2004-11-12 2009-08-27 Ryuji Sugiura Laser Beam Machining Method And Semiconductor Chip
DE102005046711B4 (de) * 2005-09-29 2007-12-27 Infineon Technologies Austria Ag Verfahren zur Herstellung eines vertikalen MOS-Halbleiterbauelementes mit dünner Dielektrikumsschicht und tiefreichenden vertikalen Abschnitten
US20080246055A1 (en) * 2006-10-04 2008-10-09 Infineon Technologies Austria Ag Semiconductor component including a monocrystalline semiconductor body and method

Also Published As

Publication number Publication date
US20120225544A1 (en) 2012-09-06
DE102012003748A1 (de) 2012-09-06
DE102012003747B4 (de) 2016-08-18
US8993372B2 (en) 2015-03-31
US20120225540A1 (en) 2012-09-06
DE102012003747A1 (de) 2012-09-06
CN103286438B (zh) 2016-03-16
US8466046B2 (en) 2013-06-18
DE102012003748B4 (de) 2016-12-15
US20130337640A1 (en) 2013-12-19
US8969184B2 (en) 2015-03-03

Similar Documents

Publication Publication Date Title
US10847608B2 (en) Semiconductor device and method for manufacturing semiconductor device
CN101884106B (zh) 半导体模块
US8748236B2 (en) Method for manufacturing semiconductor device
JP5754545B2 (ja) 半導体装置および半導体装置の製造方法
EP2654084B1 (en) Method of manufacturing a semiconductor device
CN102842609B (zh) 结终端延伸结构及其制造方法
US20130256745A1 (en) Deep Gate Trench IGBT
DE112011103506T5 (de) Halbleitervorrichtung und Verfahren zur Herstellung der Halbleitervorrichtung
CN102820338A (zh) 半导体装置
JP6784148B2 (ja) 半導体装置、絶縁ゲート型バイポーラトランジスタ、絶縁ゲート型バイポーラトランジスタの製造方法
CN103972282A (zh) 反向阻断半导体器件和制造反向阻断半导体器件的方法
CN109585529A (zh) 半导体装置及其制造方法
CN109390224A (zh) 离子注入装置以及制造半导体器件的方法
CN101217115B (zh) Igbt高压功率器件圆片背面激光退火工艺
KR101875287B1 (ko) 반도체 디바이스를 형성하는 방법
JP6681238B2 (ja) 半導体装置および半導体装置の製造方法
CN102856194A (zh) 制造反向阻断绝缘栅双极晶体管的方法
CN103286438B (zh) 用于产生半导体组件的方法
JP2001156299A (ja) 半導体装置及びその製造方法
CN110416295B (zh) 一种沟槽型绝缘栅双极晶体管及其制备方法
US20040080015A1 (en) Ohmic contact configuration
CN102456729B (zh) 半导体器件及其制造方法
JP2004186620A (ja) 半導体装置の製造方法
JP2002353454A (ja) 半導体装置およびその製造方法
CN104716174B (zh) 半导体器件以及用于制造半导体器件的方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant