CN103226968A - 存储器及其操作方法 - Google Patents

存储器及其操作方法 Download PDF

Info

Publication number
CN103226968A
CN103226968A CN2012105458407A CN201210545840A CN103226968A CN 103226968 A CN103226968 A CN 103226968A CN 2012105458407 A CN2012105458407 A CN 2012105458407A CN 201210545840 A CN201210545840 A CN 201210545840A CN 103226968 A CN103226968 A CN 103226968A
Authority
CN
China
Prior art keywords
bit line
global bit
circuit
charge
storer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN2012105458407A
Other languages
English (en)
Other versions
CN103226968B (zh
Inventor
杨荣平
郑宏正
邱志杰
黄家恩
李政宏
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Taiwan Semiconductor Manufacturing Co TSMC Ltd
Original Assignee
Taiwan Semiconductor Manufacturing Co TSMC Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Taiwan Semiconductor Manufacturing Co TSMC Ltd filed Critical Taiwan Semiconductor Manufacturing Co TSMC Ltd
Publication of CN103226968A publication Critical patent/CN103226968A/zh
Application granted granted Critical
Publication of CN103226968B publication Critical patent/CN103226968B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/12—Bit line control circuits, e.g. drivers, boosters, pull-up circuits, pull-down circuits, precharging circuits, equalising circuits, for bit lines
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/41—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming static cells with positive feedback, i.e. cells not needing refreshing or charge regeneration, e.g. bistable multivibrator or Schmitt trigger
    • G11C11/413—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing, timing or power reduction
    • G11C11/417—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing, timing or power reduction for memory cells of the field-effect type
    • G11C11/419—Read-write [R-W] circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1051—Data output circuits, e.g. read-out amplifiers, data output buffers, data output registers, data output level conversion circuits
    • G11C7/106—Data output latches
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1078—Data input circuits, e.g. write amplifiers, data input buffers, data input registers, data input level conversion circuits
    • G11C7/1087—Data input latches
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/18—Bit line organisation; Bit line lay-out
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2207/00—Indexing scheme relating to arrangements for writing information into, or reading information out from, a digital store
    • G11C2207/005—Transfer gates, i.e. gates coupling the sense amplifier output to data lines, I/O lines or global bit lines

Abstract

本发明涉及存储器及其操作方法，其中，一种存储器包括多个存储块、多条全局位线、公共预充电电路以及选择电路。每个存储块都包括一对位线以及连接至一对位线的多个存储单元。每条全局位线都连接至至少一个存储块。预充电电路被配置为一次将一条全局位线预充电至预充电电压。选择电路连接在预充电电路和全局位线之间，并且被配置为一次将一条全局位线连接至预充电电路。

Description

存储器及其操作方法
技术领域
本发明总体涉及电子领域，更具体地，涉及存储器及其操作方法。
背景技术
除处理器之外，存储器是计算系统和电子设备的主要部分。存储器的性能(诸如容量、访问速度、功耗等)对系统或电子设备的整体性能具有影响。不断地进行开发来寻求提高存储器的性能。
发明内容
为解决上述问题，本发明提供了一种存储器，包括：多个存储块，每个存储块均包括：一对位线，以及多个存储单元，连接至一对位线；多条全局位线，每条全局位线均连接至存储块中的至少一个；用于全局位线的公共预充电电路，预充电电路被配置为一次一条地将全局位线预充电至预充电电压；以及选择电路，连接在预充电电路和全局位线之间，选择电路被配置为一次一条地将全局位线连接至预充电电路。
其中，预充电电压被配置为低于施加给预充电电路的电源电压。
该存储器进一步包括：用于全局位线的公共的保持电路，保持电路连接至预充电电路，并被配置为维持当前通过选择电路连接至预充电电路的全局位线上的预充电电压。
该存储器进一步包括：用于全局位线的公共的输出线；其中，预充电电路连接至输出线；以及选择电路被配置为一次一条地将全局位线连接至输出线。
该存储器进一步包括：公共锁存电路，用于全局位线，锁存电路具有输出端和连接至输出线的输入端，锁存电路被配置为(i)锁存当前通过选择电路经由输出线连接至输入端的全局位线上的数据，以及(ii)输出锁存电路的输出端处的锁存数据。
其中，每条全局位线都连接至多个存储块。
该存储器进一步包括：多个读出电路，每个读出电路都连接在存储块中的一个和对应的全局位线之间。
其中，选择电路被配置为使得当前没有连接至预充电电路的全局位线浮置。
其中，预充电电路为p沟道金属氧化物半导体(PMOS)晶体管。
其中，选择电路包括多个n沟道金属氧化物半导体(NMOS)晶体管，每个n沟道金属氧化物半导体晶体管都连接在全局位线中的一条和输出线之间。
此外，本发明提供了一种存储器，包括：至少一个存储块，包括：一对位线，以及多个存储单元，连接至一对位线；全局位线，连接至至少一个存储块；预充电器件，被配置为将全局位线预充电至预充电电压，预充电电压低于施加给预充电器件的电源电压。
其中，预充电器件包括连接至全局位线的n沟道金属氧化物半导体(NMOS)晶体管；以及预充电电压为电源电压与NMOS晶体管的阈值电压之间的差值。
其中，预充电器件进一步包括连接在NMOS晶体管和电源电压之间的开关；以及开关被配置为响应于施加给开关的预充电信号经由NMOS晶体管将电源电压施加给全局位线。
其中，开关包括p沟道金属氧化物半导体(PMOS)晶体管，其具有连接至电源电压的源极和被连接以接收预充电信号的栅极；以及NMOS晶体管包括连接至全局位线的漏极、连接至PMOS晶体管的漏极的源极、以及被连接以接收用于选择全局位线的选择信号的栅极。
该存储器包括连接至全局位线的多个存储块。
该存储器进一步包括：多个读出电路，每个读出电路都连接在存储块中的一个和全局位线之间。
此外，还提供了一种操作存储器的方法，方法包括：将全局位线预充电至预充电电压，其中，全局位线连接至包括存储器的多个存储单元的至少一个存储块，并且预充电电压在电源电压和地电压之间；以及在读取操作期间，将全局位线从预充电电压下拉至地电压。
其中，预充电的步骤包括经由n沟道金属氧化物半导体(NMOS)晶体管将电源电压连接至全局位线；以及预充电电压为电源电压与NMOS晶体管的阈值电压之间的差值。
其中，存储器包括：多个存储块，每个均包括存储器的多个存储单元，以及多条全局位线，每条均连接至存储块中的至少一个；方法进一步包括通过公共预充电电路一次一条选择性地将全局位线预充电至预充电电压。
其中，选择性地预充电的步骤包括经由对应的n沟道金属氧化物半导体(NMOS)晶体管一次一条选择性地将全局位线连接至公共预充电电路，以及预充电电压为电源电压与NMOS晶体管的阈值电压之间的差值。
附图说明
在附图中通过实例但不限制地示出了一个或多个实施例，其中，相同的参考标号表示类似的元件。除非另有指定，否则附图不按比例绘制。
图1是根据一些实施例的存储器的一部分片段的示意性电路图。
图2A是根据一些实施例的存储器的示意性框图。
图2B是根据一些实施例的存储器的示意性框图。
图3包括了在根据一些实施例的存储器的操作期间的电压的定时图。
图4是根据一些实施例的存储器的示意性电路图。
图5是根据一些实施例的操作存储器的方法的流程图。
具体实施方式
应该理解，以下公开提供了许多不同的用于实施各个实施例的不同特征的实施例或实例。以下描述了部件和配置的具体实例以简化本公开。然而，可以以许多不同的形式来具体化本发明的概念，并且其不限于本文所阐述的实施例；提供这些实施例使得描述变得精确和完整，并且向本领域的技术人员完全传达本发明的概念。然而，应该明白，在不具有这些具体细节的情况下也可以实现一个或多个实施例。
附图没有按比例绘制，并且包括为了清楚而夸大的特定部件。附图中的类似参考标号表示类似的元件。图中所示元件和区域是示意性的，由此图中所示的相对尺寸或间隔不用于限制本发明概念的范围。
图1是根据一些实施例的存储器100的一部分片段的示意性电路图。存储器100包括多个存储单元102、多个位线对BL/BLB、以及多条全局位线GBL。多个存储单元102连接至位线对以形成存储块。具体地，多个存储单元102连接至位线对BL0U和BLB0U以形成存储块120的上半部，而多个存储单元102连接至位线对BL0L和BLB0L以形成存储块120的下半部。类似地，多个存储单元102连接至位线对BL1U和BLB1U以形成存储块121的上半部，而多个存储单元102连接至位线对BL1L和BLB1L以形成存储块121的下半部，等等。一个或多个存储块连接至全局位线。具体地，存储块120连接至全局位线GBL0，而存储块121连接至全局位线GBL1等。存储器100还包括连接至存储单元102的多条字线WL(0)至WL(2k-1)(其中，k为整数)。存储器100具有下半部和上半部。在下半部中，存储单元102连接至一半字线，即，字线WL(0)至WL(k-1)。在上半部中，存储单元102连接至另一半字线，即，字线WL(k)至WL(2k-1)。在图1中，WT0/WC0和WT1/WC1表示写数据线对。
存储块(即，120、121)进行类似配置。这里详细描述一个存储块，即，120。存储块120在存储器100的下半部和上半部中分别包括局部位线预充电电路104L、104U、以及上拉电路106L、106U。存储块120还包括写传输门电路108、读出放大器110、和下拉电路112，它们对于下半部和上半部来说都是公用的。读出放大器110和下拉电路112在本文被统称为读出电路114，并且连接在存储块120和对应的全局位线GBL0之间。在单端读出方案(即，一条位线BL0U而不是两条位线BL0U/BLB0U被用于读出操作)中，读出放大器110连接至位线BL0U和BL0L，以检测位线BL0U和BL0L的状态。在该实例中，读出电路被实施为NAND门，尽管其他结构也在本公开的范围内。局部位线预充电电路104L、104U被类似配置，并且分别包括两个p沟道金属氧化物半导体(PMOS)晶体管。上拉电路106L、106U被类似配置，并且分别包括两个交叉连接的PMOS晶体管。特别是存储块120以及存储器100通常具有对称结构。在一些实施例中，存储器100不需要具有对称结构。例如，省略存储器的上半部，包括两条字线WL(k)-WL(2k-1)、相关的存储单元102、局部位线预充电电路104U和上拉电路106U。
对于读取和/或写入操作，局部位线预充电电路104L、104U被配置为对对应的位线BL0U、BL0L进行预充电，并且上拉电路106L、106U被配置为将预充电的位线上拉至电源电压VDD。写传输们电路108被配置为能够或者不能够写入存储块120中的存储单元102。当从存储块120的存储单元102中读出逻辑“0”时，对应的位线(例如，BL0U)被下拉至地电压，读出放大器110向下拉电路112输出高电压，下拉电路112又被打开以将全局位线GBL0下拉至地电压。当从存储块120的存储单元102中读出逻辑“1”时，对应的位线(例如，BL0U)被上拉至电源电压，读出放大器110向下拉电路112输出低电压，下拉电路112又被关闭以使全局位线GBL0保持在预充电电压。以下将参照图2A至图5描述根据一些实施例的用于对全局位线进行预充电的电路。
在一些实施例中，多条全局位线共享公共的预充电电路，从而减少存储器中的部件数量和/或功耗。在一些实施例中，全局位线被预充电至预充电电压(其低于提供给预充电电路的电源电压)，从而减少功耗和电流泄漏。
图2A是根据一些实施例的存储器200A的示意性框图。存储器200A包括多个存储块220以及多条全局位线GBLi(其中，i＝0、1...m)。每个存储块220都包括一对位线以及连接至该对位线的多个存储单元。在一些实施例中，每个存储块220都类似于参照图1描述的存储块120。每条全局位线GBLi都连接至至少一个存储块220。在图2A所示实例中，每条全局位线GBLi都连接至多个存储块220。每个存储块220都通过读出电路214连接至对应的全局位线GBLi。在一些实施例中，读出电路214类似于参照图1所描述的读出电路114，尽管用于读出电路214的其他结构也在本公开的范围内。
存储器200A还包括选择电路250、全局位线预充电电路(本文也被称为“预充电电路”)260、保持电路270、和锁存电路280。预充电电路260、保持电路270和锁存电路280对于多条位线(例如，全局位线GBL0-GBLm)来说是公共的，并且连接至输出线240，而输出线240又连接至选择电路250的一侧。全局位线GBL0-GBLm连接至选择电路250的另一侧。
连接选择电路250以接收选择信号YSEL。基于选择信号YSEL，选择电路250一次将全局位线GBL0-GBLm中的一条连接至输出线240，即，连接至预充电电路260、保持电路270和锁存电路280。在一些实施例中，选择电路250为切换设备。在一些实施例中，可以使用用于切换设备的任何适当的结构，诸如多路复用器或者一系列开关，每一个开关都连接在输出线240和全局位线GBL0-GBLm中的对应一条之间。
预充电电路260被配置为一次将全局位线GBL0-GBLm中的一条预充电至预充电电压。例如，在根据选择信号YSEL选择全局位线GBL0的第一时间周期中，选择电路250将全局位线GBL0经由输出线240连接至预充电电路260。预充电电路260将全局位线GBL0预充电至预充电电压。在一些实施例中，可以使用用于预充电电路的任何适当的结构。
经由输出线240连接至预充电电路260的保持电路270被配置为保持当前通过选择电路连接至预充电电路的全局位线GBL0上的预充电电压。保持电路270补偿由于至邻近信号路径的电流泄漏和/或电容连接而引起的全局位线GBL0上的电荷损失。在一些实施例中，可以使用用于保持电路的任何适当的结构。
当前通过选择电路250选择的全局位线GBL0通过预充电电路260而充电至预充电电压，并且通过保持电路270维持为预充电电压。如参照图1所描述的，根据从连接至全局位线GBL0的一个存储块220的存储单元中读取逻辑“0”还是逻辑“1”，全局位线GBL0从预充电电压下拉至地电压或者上拉至电源电压。
锁存电路280具有输入281和输出282。输入281经由输出线240和选择电路250连接至当前选择的全局位线GBL0。从连接至全局位线GBL0的一个存储块220的存储单元中读取的数据被放置在全局位线GBL0上，并被提供给输入281。锁存电路280被配置为锁存在输入281处接收的数据并响应于锁存电路280的EN端处的使能信号在输出282处输出锁存数据。在图2A中表示为Q的输出数据被进一步传输至外部电路。在一些实施例中，可以使用用于锁存电路的任何适当的结构。
在第二个后续时间周期中，全局位线GBL0被取消选择，并且根据选择信号YSEL选择另一全局位线，例如，GBL1。选择电路250经由输出线240将全局位线GBL1连接至预充电电路260、保持电路270和锁存电路280，并且针对新选择的全局位线GBL1以及后续选择的全局位线重复上述操作。
经由选择电路250，全局位线GBL0-GBLm顺次连接至包括预充电电路260、保持电路270和锁存电路280的公共输出级。共享公共输出级的全局位线的数量m不限于特定的数量。在一些实施例中，m为2、或4、或8或16。因此，不需要为每条全局位线提供独立的预充电电路和/或保持电路和/或锁存电路。因此，减少了部件的数量以及存储器200A的功耗。在一些实施例中，当选择一条全局位线时(即，经由选择电路250连接至预充电电路260)，其他全局位线维持浮置，这进一步减小了有效功率和泄漏。
图2B是根据一些实施例的存储器200B的示意性电路图。存储器200B是存储器200A的特定实施。具体地，在存储器200B中通过多个n沟道金属氧化物半导体(NMOS)晶体管MN0-MN3(每一个都连接在全局位线GBL0-GBL中的一条与输出线240之间)来实现选择电路250。在存储器200B中通过PMOS晶体管MP4来实现预充电电路260。在图2B中还示出了用于保持电路270和锁存电路280的示例性结构。共享存储器200B中的公共输出级的全局位线的数量m为4。
每个NMOS晶体管都包括连接至对应全局位线的漏极、连接至输出线240的源极、以及被连接以接收对应选择信号YSEL_0、YSEL_1、YSEL_2或YSEL_3的栅极。例如，NMOS晶体管MN0包括连接至对应全局位线GBL0的漏极D0、连接至输出线240的源极S0、以及被连接以接收用于选择全局位线GB10的对应选择信号YSEL_0的栅极G0。PMOS晶体管MP4包括连接至电源电压VDD的源极S4、被连接以接收预充电信号PREG的栅极G4、以及经由输出线240连接至所有NMOS晶体管MN0-MN3的源极的漏极D4。
在操作中，通过提供给选择电路250中的对应NMOS晶体管的栅极的对应选择信号一次选择一条全局位线。例如，通过提供给NMOS晶体管MN0的栅极G0的选择信号YSEL_0选择全局位线GBL0。全局位线GBL0经由处于ON状态的NMOS晶体管MN0和输出线240连接至PMOS晶体管MP4的漏极D4。一旦向栅极G4施加预充电信号PREG，则PMOS晶体管MP4的源极S4处的电源电压VDD就被提供给输出线240，从而将全局位线GBL0预充电至预充电电压Vpc，其低于施加给预充电电压260的电源电压VDD。
具体地，全局位线GBL0上的预充电电压Vpc限于(VDD-Vth)，其中，Vth为NMOS晶体管MN0的阈值电压。换句话说，预充电电压Vpc是电源电压VDD与NMOS晶体管MN0的阈值电压之间的差值。通过将全局位线GBL0预充电至电源电压VDD与地电压VSS之间的电压，减小了全局位线电压摇摆，这进一步降低了功耗和泄漏电流的可能性。还加速了读取操作。
图3包括根据一些实施例的在存储器200B的操作期间全局位线GBL0上的全局位线电压的定时图。图3中的线371表示当全局位线GBL0被预充电至Vpc＝VDD-Vth时的读取“0”和读取“1”操作期间的全局位线电压。图3中的线372表示当全局位线GBL0被预充电至VDD时的读取“0”和读取“1”操作期间的全局位线电压(全摇摆预充电方案)。
由于全局位线GBL0(线371)被预充电至(VDD-Vth)而不是VDD，然后被下拉至地电压VSS用于读取“0”操作，所以与从电源电压VDD(线372)到地电压VSS的全摇摆下拉相比占用更少的时间。读取“0”操作被加速Δt。此外，与全摇摆预充电方案(线372)相比，较低的预充电电压(线371)允许存储器消耗更好的功率。因此，减少了存储器200B的读取/访问时间、待机功率、和有效功率。在一些实施例中，与全摇摆预充电方案相比，存储器200B实现读取操作功耗大约15％的降低和/或泄漏电流大约20％的减少。
在读取“1”操作中，全局位线电压被上拉(线371)至电源电压VDD。在一些实施例中，与全摇摆预充电方案(线372)相比，在访问时间上没有明显的延迟。因此，通过将全局位线预充电至低于电源电压的预充电电压，可以在一个操作中获取各种优点而不牺牲另一操作中的性能。
图4是根据一些实施例的存储器400的示意性电路图。存储器400包括至少一个存储块220以及至少一条全局位线GBL。存储块220包括一对位线以及连接至该对位线的多个存储单元。在一些实施例中，存储块220类似于参照图1描述的存储块120。全局位线GBL通过例如读出电路214连接至至少一个存储块220。在一些实施例中，读出电路214类似于参照图1描述的读出电路114，尽管用于读出电路214的其他结构也在本公开的范围内。
存储器400还包括预充电器件490，其被配置为将全局位线GBL预充电至低于施加给预充电器件490的电源电压VDD的预充电电压。在一些实施例中，预充电器件490包括NMOS晶体管MN，其具有连接至全局位线GBL的漏极D。当NMOS晶体管处于ON状态且电源电压VDD被提供给NMOS晶体管MN的源极S时，全局位线GBL上的预充电电压为电源电压VDD与NMOS晶体管MN的阈值电压之间的差值。
在一些实施例中，预充电器件490进一步包括连接在NMOS晶体管MN与电源电压VDD之间的开关492。开关492被配置为响应于提供给开关492的预充电信号PREG经由NMOS晶体管MN将电源电压VDD施加给全局位线GBL。在一些实施例中，可以使用任何切换电路来作为开关492。在一个或多个实施例中，开关492包括单个PMOS晶体管MP。开关492和/或预充电器件490的简化允许存储器400减小功耗和/或增加操作速度。尽管根据一个或多个实施例可以在开关492中使用NMOS晶体管，但在电源电压VDD和全局位线GBL之间包括两个NMOS晶体管(包括NMOS晶体管MN)引入了两个NMOS晶体管的阈值可变性，在特定情况下可能引起读裕度劣化和/或电荷共享，这需要进一步的设计考虑。
图5是根据一些实施例的操作存储器的方法500的流程图。在步骤505中，连接至包括存储器的多个存储单元的至少一个存储块的全局位线被预充电至电源电压与地电压之间的预充电电压。例如，在存储器400或200B中，连接至包括多个存储单元102的至少一个存储块220的全局位线GBL或GBL0被预充电至电源电压VDD与地电压VSS之间的预充电电压Vpc。
在步骤510中，在第一读取操作期间，全局位线从预充电电压下拉至地电压。例如，在存储器400或200B中，如参照图4所描述的，全局位线GBL或GBL0在读取“0”操作期间从预充电电压Vpc下拉至地电压VSS。
在步骤515中，在第二读取操作期间，全局位线从预充电电压上拉至电源电压。例如，在存储器400或200B中，如参照图4所描述的，全局位线GBL或GBL0在读取“1”操作期间从预充电电压Vpc上拉至电源电压VDD。
上述方法实施例示出了示例性步骤，但是它们不需要以所示顺序来执行。根据本公开实施例的精神和范围，可以适当地增加、替换、改变顺序和/消除步骤。组合不同特征和/或不同实施例的实施例在本公开的范围内，并且对于阅读本公开的本领域的技术人员来说是显而易见的。
本文所公开的原理和/或效果还可以应用于双轨道读出方案，其中，在一些实施例中，可以实现而不向所公开的电路增加附加器件或部件。
根据一些实施例，存储器包括多个存储块、多条全局位线、用于全局位线的公共预充电电路以及选择电路。每个存储块都包括一对位线以及连接至一对位线的多个存储单元。每条全局位线都连接至至少一个存储块。预充电电路被配置为一次将一条全局位线预充电至预充电电压。选择电路连接在预充电电路和全局位线之间，并且被配置为一次将一条全局位线连接至预充电电路。
根据一些实施例，存储器包括至少一个存储块、连接至至少一个存储块的全局位线以及预充电器件。存储块包括一对位线以及连接至一对位线的多个存储单元。预充电器件被配置为将全局位线预充电至预充电电压，其中，预充电电压低于施加给预充电器件的电源电压。
根据一些实施例，在操作存储器的方法中，连接至包括存储器的多个存储单元的至少一个存储块的全局位线被预充电至电源电压与地电压之间的预充电电压。在读取操作期间，全局位线从预充电电压下拉至地电压。
本领域的技术人员可以容易看出，所公开的一个或多个实施例实现了上述一个或多个优点。在阅读前面的说明书之后，本领域的技术人员能够实现各种改变、等效替换以及各种其他实施例。因此，仅通过包含在所附权利要求及其等效物中的限定来限制保护范围。

Claims (10)

1.一种存储器，包括：
多个存储块，每个存储块均包括：
一对位线，以及
多个存储单元，连接至所述一对位线；
多条全局位线，每条全局位线均连接至所述存储块中的至少一个；
用于所述全局位线的公共预充电电路，所述预充电电路被配置为一次一条地将所述全局位线预充电至预充电电压；以及
选择电路，连接在所述预充电电路和所述全局位线之间，所述选择电路被配置为一次一条地将所述全局位线连接至所述预充电电路。
2.根据权利要求1所述的存储器，其中，所述预充电电压被配置为低于施加给所述预充电电路的电源电压。
3.根据权利要求1所述的存储器，进一步包括：
用于所述全局位线的公共的保持电路，所述保持电路连接至所述预充电电路，并被配置为维持当前通过所述选择电路连接至所述预充电电路的所述全局位线上的所述预充电电压。
4.根据权利要求1所述的存储器，进一步包括：
用于所述全局位线的公共的输出线；
其中，
所述预充电电路连接至所述输出线；以及
所述选择电路被配置为一次一条地将所述全局位线连接至所述输出线。
5.根据权利要求4所述的存储器，进一步包括：
公共锁存电路，用于所述全局位线，所述锁存电路具有输出端和连接至所述输出线的输入端，
所述锁存电路被配置为(i)锁存当前通过所述选择电路经由所述输出线连接至所述输入端的全局位线上的数据，以及(ii)输出所述锁存电路的所述输出端处的锁存数据。
6.根据权利要求1所述的存储器，其中，每条全局位线都连接至多个存储块。
7.根据权利要求1所述的存储器，进一步包括：
多个读出电路，每个读出电路都连接在所述存储块中的一个和对应的全局位线之间。
8.根据权利要求1所述的存储器，其中，所述选择电路被配置为使得当前没有连接至所述预充电电路的全局位线浮置。
9.一种存储器，包括：
至少一个存储块，包括：
一对位线，以及
多个存储单元，连接至所述一对位线；
全局位线，连接至所述至少一个存储块；
预充电器件，被配置为将所述全局位线预充电至预充电电压，所述预充电电压低于施加给所述预充电器件的电源电压。
10.一种操作存储器的方法，所述方法包括：
将全局位线预充电至预充电电压，其中，所述全局位线连接至包括所述存储器的多个存储单元的至少一个存储块，并且所述预充电电压在电源电压和地电压之间；以及
在读取操作期间，将所述全局位线从所述预充电电压下拉至所述地电压。
CN201210545840.7A 2012-01-31 2012-12-14 存储器及其操作方法 Active CN103226968B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US13/362,847 US9153302B2 (en) 2012-01-31 2012-01-31 Memory and method of operating the same
US13/362,847 2012-01-31

Publications (2)

Publication Number Publication Date
CN103226968A true CN103226968A (zh) 2013-07-31
CN103226968B CN103226968B (zh) 2016-08-03

Family

ID=48837384

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201210545840.7A Active CN103226968B (zh) 2012-01-31 2012-12-14 存储器及其操作方法

Country Status (2)

Country Link
US (2) US9153302B2 (zh)
CN (1) CN103226968B (zh)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105895149A (zh) * 2015-02-13 2016-08-24 台湾积体电路制造股份有限公司 用于驱动数据线的拉动器件
CN109119116A (zh) * 2017-06-26 2019-01-01 三星电子株式会社 存储体设备、静态随机存取及随机存取存储器设备
CN110660430A (zh) * 2018-06-29 2020-01-07 台湾积体电路制造股份有限公司 存储器装置、存储器输入/输出电路及其方法
CN112712839A (zh) * 2019-10-25 2021-04-27 长鑫存储技术(上海)有限公司 读操作电路、半导体存储器和读操作方法
CN115565566A (zh) * 2021-07-02 2023-01-03 长鑫存储技术有限公司 读出电路结构

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8582380B2 (en) 2011-12-21 2013-11-12 Micron Technology, Inc. Systems, circuits, and methods for charge sharing
US8861285B2 (en) 2012-02-09 2014-10-14 Micron Technology, Inc. Apparatuses and methods for line charge sharing
US9224437B2 (en) * 2013-10-31 2015-12-29 Globalfoundries Inc. Gated-feedback sense amplifier for single-ended local bit-line memories
GB2525904B (en) 2014-05-08 2018-05-09 Surecore Ltd Memory unit
CN112679492B (zh) * 2019-10-17 2022-03-18 中国科学院上海药物研究所 小檗碱衍生物、其制备方法和用途

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1637947A (zh) * 2004-01-07 2005-07-13 三星电子株式会社 半导体存储器件及其数据读取和写入方法
CN1963948A (zh) * 2005-11-08 2007-05-16 株式会社东芝 具有多个mos晶体管的半导体存储器件及其控制方法
US20080198654A1 (en) * 2005-07-25 2008-08-21 Kabushiki Kaisha Toshiba Semiconductor memory device
US20100315893A1 (en) * 2009-06-15 2010-12-16 Samsung Electronics Co., Ltd. Semiconductor memory device

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3225813B2 (ja) * 1995-11-20 2001-11-05 富士通株式会社 半導体記憶装置
KR100297717B1 (ko) * 1998-09-22 2001-08-07 윤종용 반도체메모리의입출력선프리차아지회로및이를사용하는반도체메모리
JP2000311489A (ja) * 1999-04-23 2000-11-07 Fujitsu Ltd 半導体記憶装置
US6442089B1 (en) * 1999-12-22 2002-08-27 Intel Corporation Multi-level, low voltage swing sensing scheme for high speed memory design
JP4836487B2 (ja) * 2005-04-28 2011-12-14 ルネサスエレクトロニクス株式会社 不揮発性半導体記憶装置
JP2008293605A (ja) * 2007-05-25 2008-12-04 Elpida Memory Inc 半導体記憶装置
JP2010170641A (ja) * 2009-01-26 2010-08-05 Fujitsu Ltd 半導体記憶回路装置、読出制御方法
JP4987896B2 (ja) * 2009-03-18 2012-07-25 株式会社東芝 半導体記憶装置
JP2011129237A (ja) * 2009-12-21 2011-06-30 Elpida Memory Inc 半導体装置及び半導体記憶装置
KR101095814B1 (ko) * 2010-01-28 2011-12-21 주식회사 하이닉스반도체 반도체 메모리 장치 및 그 제어 방법
WO2011106054A1 (en) * 2010-02-23 2011-09-01 Rambus Inc. Multilevel dram
JP2013171602A (ja) * 2012-02-20 2013-09-02 Elpida Memory Inc 半導体装置

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1637947A (zh) * 2004-01-07 2005-07-13 三星电子株式会社 半导体存储器件及其数据读取和写入方法
US20080198654A1 (en) * 2005-07-25 2008-08-21 Kabushiki Kaisha Toshiba Semiconductor memory device
CN1963948A (zh) * 2005-11-08 2007-05-16 株式会社东芝 具有多个mos晶体管的半导体存储器件及其控制方法
US20100315893A1 (en) * 2009-06-15 2010-12-16 Samsung Electronics Co., Ltd. Semiconductor memory device

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105895149A (zh) * 2015-02-13 2016-08-24 台湾积体电路制造股份有限公司 用于驱动数据线的拉动器件
CN105895149B (zh) * 2015-02-13 2018-12-28 台湾积体电路制造股份有限公司 用于驱动数据线的拉动器件
CN109119116A (zh) * 2017-06-26 2019-01-01 三星电子株式会社 存储体设备、静态随机存取及随机存取存储器设备
CN109119116B (zh) * 2017-06-26 2023-07-07 三星电子株式会社 存储体设备、静态随机存取及随机存取存储器设备
CN110660430A (zh) * 2018-06-29 2020-01-07 台湾积体电路制造股份有限公司 存储器装置、存储器输入/输出电路及其方法
CN110660430B (zh) * 2018-06-29 2021-12-24 台湾积体电路制造股份有限公司 存储器装置、存储器输入/输出电路及其方法
US11295791B2 (en) 2018-06-29 2022-04-05 Taiwan Semiconductor Manufacturing Company, Ltd. SRAM with local bit line, input/output circuit, and global bit line
CN112712839A (zh) * 2019-10-25 2021-04-27 长鑫存储技术(上海)有限公司 读操作电路、半导体存储器和读操作方法
CN115565566A (zh) * 2021-07-02 2023-01-03 长鑫存储技术有限公司 读出电路结构

Also Published As

Publication number Publication date
US20160019939A1 (en) 2016-01-21
US9153302B2 (en) 2015-10-06
US20130194877A1 (en) 2013-08-01
US10049706B2 (en) 2018-08-14
CN103226968B (zh) 2016-08-03

Similar Documents

Publication Publication Date Title
CN103226968B (zh) 存储器及其操作方法
CN110390981B (zh) 存储器电路、其操作方法及数据读取方法
CN101770802B (zh) 不对称灵敏放大器
US8339886B2 (en) Amplifier sensing
CN106663460A (zh) 使用感测电路执行逻辑操作
US4932002A (en) Bit line latch sense amp
US8179735B2 (en) Using differential signals to read data on a single-end port
US20130182494A1 (en) Skewed sram cell
US9019782B2 (en) Dual rail memory architecture
JP2001195885A (ja) データ伝送回路
CN104112466B (zh) 一种应用于多次可编程非易失性存储器的灵敏放大器
CN105761747B (zh) 静态随机存储器位线预充电路
US20130176795A1 (en) Enhanced Power Savings for Memory Arrays
CN105070315A (zh) Sram存储单元、sram电路及其读写方法
US11790958B2 (en) Memory device
CN102903392A (zh) 存储单元测试电路及其测试方法
US9672898B1 (en) Read column select negative boost driver circuit, system, and method
US9865331B2 (en) Amplifier
US6445621B1 (en) Dynamic data amplifier with built-in voltage level shifting
US8976611B2 (en) Asymmetric sensing amplifier, memory device and designing method
KR20160021006A (ko) 메모리 아키텍처
CN110060713B (zh) 一种工艺浮动容忍的读取时序生成装置
CN103247332A (zh) 具有读辅助器件的存储器及其操作方法
CN109817260B (zh) 位线预置电路、读操作电路、sram和方法
US9013940B2 (en) Sense amplifier

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant