CN109817260B - 位线预置电路、读操作电路、sram和方法 - Google Patents

Abstract

本发明公开了一种位线预置电路、读操作电路、SRAM和方法，涉及半导体技术领域。该位线预置电路与存储阵列连接，该存储阵列包括多列存储单元；该位线预置电路包括：多组位线对，每组位线对与每列存储单元相对应，每组位线对包括：分别连接相对应的同一列存储单元的一条位线和一条互补位线；其中，在读操作前，该多组位线对中的一部分位线对被预充电至电源电压VDD，该多组位线对中的其他部分位线对被预充电至公共接地端电压VSS。本发明能够减小电荷分享时间，提高SRAM的读取速度。

Description

位线预置电路、读操作电路、SRAM和方法

技术领域

本发明涉及半导体技术领域，特别涉及一种位线预置电路、读操作电路、SRAM(Static Random Access Memory，静态随机存取存储器)和方法。

背景技术

通常在SRAM的设计中，在对存储单元(bitcell)写入或读取数据前，会将位线BL和互补位线BLB预充电至电源电压VDD。在对存储单元进行存取前，降低位线预充电的电压V_BL，能够提高存储单元的静态噪声容限(static noise margin，简称为SNM)。随着ΔV_BL(ΔV_BL＝VDD-V_BL)的增加，SNM会达到最大值，继而急速下降。所以精确地控制V_BL电压下降的幅度，使其所对应的SNM不超过SNM峰值十分关键。

现有技术中可以将所有的位线BL预充电至电源电压VDD，并将所有的互补位线BLB预充电至公共接地端电压VSS，利用位线和互补位线之间的电荷分享得到ΔV_BL(即VDD-V_BL)。在进行读操作前，需要位线和互补位线的电压相等。但是，该方法存在缺点，即从电荷分享使能信号开启(即电荷分享开始启动)到位线和互补位线电压相等的过程中，需要几百皮秒的电荷分享时间，这增加了整个SRAM的存取时间，尤其是读取时间，降低了读取速度。

发明内容

本发明的发明人发现上述现有技术中存在问题，并因此针对所述问题中的至少一个问题提出了一种新的技术方案。

本发明一个实施例的目的之一是：提供一种用于SRAM的位线预置电路，从而能够减小电荷分享时间。

根据本发明的第一方面，提供了一种用于SRAM的位线预置电路，所述位线预置电路与存储阵列连接，所述存储阵列包括多列存储单元；所述位线预置电路包括：多组位线对，每组位线对与每列存储单元相对应，每组位线对包括：分别连接相对应的同一列存储单元的一条位线和一条互补位线；其中，在读操作前，所述多组位线对中的一部分位线对被预充电至电源电压VDD，所述多组位线对中的其他部分位线对被预充电至公共接地端电压VSS。

在一个实施例中，在读操作前，所述多组位线对中的一半组数的位线对被预充电至电源电压VDD，所述多组位线对中的另一半组数的位线对被预充电至公共接地端电压VSS。

在一个实施例中，在所述多组位线对中的一部分位线对被预充电至电源电压VDD的情况中，该部分位线对的每组位线对中的位线和互补位线均被预充电至电源电压VDD；在所述多组位线对中的其他部分位线对被预充电至公共接地端电压VSS的情况中，该其他部分位线对的每组位线对中的位线和互补位线均被预充电至公共接地端电压VSS。

在一个实施例中，所述用于SRAM的位线预置电路还包括：多个第一开关晶体管和多个第二开关晶体管；其中，每个所述第一开关晶体管被耦接在电源电压端与需要被预充电至电源电压的位线对中的位线或互补位线之间；每个所述第二开关晶体管被耦接在公共接地端与需要被预充电至公共接地端电压的位线对中的位线或互补位线之间。

在一个实施例中，所述用于SRAM的位线预置电路还包括：第一预充电信号线，用于向所述多个第一开关晶体管提供第一预充电信号；其中，所述第一开关晶体管响应于所述第一预充电信号而导通，使得所述多组位线对中的一部分位线对被预充电至电源电压；以及第二预充电信号线，用于向所述多个第二开关晶体管提供第二预充电信号；其中，所述第二开关晶体管响应于所述第二预充电信号而导通，使得所述多组位线对中的其他部分位线对被预充电至公共接地端电压。

在一个实施例中，所述第一开关晶体管为PMOS晶体管，所述第二开关晶体管为NMOS晶体管；其中，所述第一开关晶体管的源极连接至所述电源电压端，所述第一开关晶体管的漏极连接至需要被预充电至电源电压的位线对中的位线或互补位线，所述第一开关晶体管的栅极连接至所述第一预充电信号线；所述第二开关晶体管的源极连接至所述公共接地端，所述第二开关晶体管的漏极连接至需要被预充电至公共接地端电压的位线对中的位线或互补位线，所述第二开关晶体管的栅极连接至所述第二预充电信号线。

在一个实施例中，所述用于SRAM的位线预置电路还包括：多路选择器；所述多路选择器包括：多对位线连接端口，其中，每对位线连接端口包括：连接对应的一组位线对中的位线的第一连接端口和连接该组位线对中的互补位线的第二连接端口；多个选择信号输入端口，其中，每个选择信号输入端口用于接收一个对应所需选择的一组位线对的选择信号；使能信号端口，用于接收电荷分享使能信号。

在一个实施例中，所述多路选择器还包括：选择单元和与所述选择单元连接的多组PMOS晶体管；其中，所述选择单元设置有所述使能信号端口；在所述多组PMOS晶体管中，每组PMOS晶体管包括与一组位线对相对应的第一PMOS晶体管和第二PMOS晶体管；其中，所述第一PMOS晶体管的源极连接至所述第一连接端口，所述第二PMOS晶体管的源极连接至所述第二连接端口，所述第一PMOS晶体管的漏极和所述第二PMOS晶体管的漏极分别与所述选择单元连接，所述第一PMOS晶体管的栅极和所述第二PMOS晶体管的栅极一起连接至同一个选择信号输入端口。

在一个实施例中，在所述第一预充电信号为第一电平，所述第二预充电信号为第二电平的情况下，所述多组位线对中的一部分位线对被预充电至电源电压VDD，所述多组位线对中的其他部分位线对被预充电至公共接地端电压VSS；其中，所述第一电平低于所述第二电平。

在一个实施例中，在所述电荷分享使能信号为所述第二电平，所述多个选择信号均为所述第一电平的情况下，在被预充电至电源电压的所述部分位线对与被预充电至公共接地端电压的所述其他部分位线对之间实现电荷分享。

根据本发明的第二方面，提供了一种用于SRAM的读操作电路，包括：如前所述的用于SRAM的位线预置电路和一条或多条字线；所述位线预置电路中的所述存储阵列包括多行存储单元，每条字线与相应的一行存储单元连接；其中，在读操作过程中，所述电荷分享使能信号为所述第一电平，所述多个选择信号中与所需读取的存储单元所在列对应的选择信号为所述第一电平，所述多个选择信号中的其他选择信号为所述第二电平，与所需读取的存储单元所在行对应的字线信号为所述第二电平。

在一个实施例中，用于SRAM的读操作电路还包括：灵敏放大器，通过第一灵敏放大线和第二灵敏放大线与所述多路选择器连接；其中，在读操作过程中，所述多路选择器从所述存储单元通过所述位线获得第一数据信号以及通过所述互补位线获得第二数据信号，并将所述第一数据信号通过所述第一灵敏放大线传输至所述灵敏放大器，将所述第二数据信号通过所述第二灵敏放大线传输至所述灵敏放大器；所述灵敏放大器放大所述第一数据信号和所述第二数据信号的电压差，根据所述电压差获得并输出所述存储单元所存储的数据。

根据本发明的第三方面，提供了一种SRAM，包括：如前所述的位线预置电路。

根据本发明的第四方面，提供了一种用于SRAM的位线预置方法，包括：提供位线预置电路，所述位线预置电路与存储阵列连接，所述存储阵列包括多列存储单元；所述位线预置电路包括：多组位线对，每组位线对与每列存储单元相对应，每组位线对包括：分别连接相对应的同一列存储单元的一条位线和一条互补位线；以及在读操作前，对所述多组位线对中的一部分位线对预充电至电源电压VDD，并对所述多组位线对中的其他部分位线对预充电至公共接地端电压VSS。

在一个实施例中，对所述多组位线对中的一部分位线对预充电至电源电压VDD，并对所述多组位线对中的其他部分位线对预充电至公共接地端电压VSS的步骤包括：对所述多组位线对中的一半组数的位线对预充电至电源电压VDD，并对所述多组位线对中的另一半组数的位线对预充电至公共接地端电压VSS。

在一个实施例中，在对所述多组位线对中的一部分位线对预充电至电源电压VDD的步骤中，对该部分位线对的每组位线对中的位线和互补位线均预充电至电源电压VDD；在对所述多组位线对中的其他部分位线对预充电至公共接地端电压VSS的步骤中，对该其他部分位线对的每组位线对中的位线和互补位线均预充电至公共接地端电压VSS。

在一个实施例中，所述方法还包括：在被预充电至电源电压的所述部分位线对与被预充电至公共接地端电压的所述其他部分位线对之间执行电荷分享。

根据本发明的第五方面，提供了一种用于SRAM的读操作方法，包括：在执行如前所述的用于SRAM的位线预置方法的步骤之后，对需要读取的存储单元执行读取操作。

在本发明的电路和方法中，在读操作前，多组位线对中的一部分位线对被预充电至电源电压VDD，并且该多组位线对中的其他部分位线对被预充电至公共接地端电压VSS，这样在后续电荷分享的过程中，由于每组位线对中的位线和互补位线的电平已经提前相等，因此能够减小电荷分享时间，提高SRAM的读取速度。

通过以下参照附图对本发明的示例性实施例的详细描述，本发明的其它特征及其优点将会变得清楚。

附图说明

构成说明书的一部分的附图描述了本发明的实施例，并且连同说明书一起用于解释本发明的原理。

参照附图，根据下面的详细描述，可以更加清楚地理解本发明，其中：

图1是示意性地示出根据本发明一个实施例的用于SRAM的位线预置电路的结构连接图。

图2是示意性地示出根据本发明一个实施例的用于SRAM的读操作电路的结构连接图。

图3是示意性地示出根据本发明一个实施例的用于SRAM的位线预置过程和读操作过程的时序图。

图4是示出根据本发明一个实施例的用于SRAM的位线预置方法的流程图。

图5是示意性地示出分别利用本发明电路结构和现有电路结构进行仿真的结果对比图。

具体实施方式

现在将参照附图来详细描述本发明的各种示例性实施例。应注意到：除非另外具体说明，否则在这些实施例中阐述的部件和步骤的相对布置、数字表达式和数值不限制本发明的范围。

同时，应当明白，为了便于描述，附图中所示出的各个部分的尺寸并不是按照实际的比例关系绘制的。

以下对至少一个示例性实施例的描述实际上仅仅是说明性的，决不作为对本发明及其应用或使用的任何限制。

对于相关领域普通技术人员已知的技术、方法和设备可能不作详细讨论，但在适当情况下，所述技术、方法和设备应当被视为授权说明书的一部分。

在这里示出和讨论的所有示例中，任何具体值应被解释为仅仅是示例性的，而不是作为限制。因此，示例性实施例的其它示例可以具有不同的值。

应注意到：相似的标号和字母在下面的附图中表示类似项，因此，一旦某一项在一个附图中被定义，则在随后的附图中不需要对其进行进一步讨论。

图1是示意性地示出根据本发明一个实施例的用于SRAM的位线预置电路的结构连接图。

如图1所示，该位线预置电路与存储阵列连接，该存储阵列包括多列存储单元100。该位线预置电路可以包括：多组位线对(图1中示出了n组位线对，n为正整数)，每组位线对与每列存储单元相对应，每组位线对包括：分别连接相对应的同一列存储单元(例如第0列存储单元)的一条位线(例如位线BL₀)和一条互补位线(例如互补位线BLB₀)。其中，在读操作前，该多组位线对中的一部分位线对(例如第0组至第i组位线对，这里，i<n-1)被预充电至电源电压VDD，该多组位线对中的其他部分位线对(即除了被预充电至电源电压的该部分位线对之外的剩余位线对，例如第i+1组至第n-1组位线对)被预充电至公共接地端电压VSS。

以8组位线对(即n＝8)为例，可以使得第0、1和2组位线对被预充电至电源电压VDD(即有3组位线对被预充电至VDD)，第3、4、5、6和7组位线对被预充电至公共接地端电压VSS(即其他5组位线对被预充电至VSS)。需要说明的是，本发明还可以使用其他分组方法，可以根据实际应用及预充电电压需求不同可做相应调整，例如还可以是第0、1、2、3和4组位线对被预充电至VDD，第5、6和7组位线对被预充电至VSS，因此本发明的范围并不仅限于此。还需要说明的是，本发明也不局限于总共有8组位线对的情况，还可以是总共有其他组数的位线对的情况，例如还可以是总共为2、4、16、或32等组数的位线对的情况。

在该实施例中，提供了一种位线预置电路，通过在读操作前，该位线预置电路的多组位线对中的一部分位线对被预充电至电源电压VDD，该多组位线对中的其他部分位线对被预充电至公共接地端电压VSS，这样在后续电荷分享的过程中，由于每组位线对中的位线和互补位线的电平已经提前相等，因此能够减小电荷分享时间，提高SRAM的读取速度。

在一个优选的实施例中，在读操作前，该多组位线对中的一半组数的位线对被预充电至电源电压VDD，该多组位线对中的另一半组数的位线对被预充电至公共接地端电压VSS。例如，还以8组位线对(即n＝8)为例，可以使得第0、1、2和3组位线对被预充电至电源电压VDD(即有4组位线对被预充电至VDD)，第4、5、6和7组位线对被预充电至公共接地端电压VSS(即其他4组位线对被预充电至VSS)。在该实施例中，通过使得一半组数的位线对被预充电至电源电压VDD，另一半组数的位线对被预充电至公共接地端电压VSS，位线和互补位线预充电并电荷分享后的电压低于VDD，可以提高存储单元的静态噪声容限。与现有预充电技术相比，本发明的该实施例能够进一步减小电荷分享时间，从而提高SRAM的读取速度。

在本发明的实施例中，在该多组位线对中的一部分位线对被预充电至电源电压VDD的情况中，该部分位线对的每组位线对中的位线和互补位线均被预充电至电源电压VDD；在该多组位线对中的其他部分位线对被预充电至公共接地端电压VSS的情况中，该其他部分位线对的每组位线对中的位线和互补位线均被预充电至公共接地端电压VSS。

在一个实施例中，如图1所示，该位线预置电路还可以包括：多个第一开关晶体管310和多个第二开关晶体管320。其中，每个第一开关晶体管310被耦接在电源电压端(VDD端)与需要被预充电至电源电压的位线对中的位线或互补位线之间；每个第二开关晶体管320被耦接在公共接地端(VSS端)与需要被预充电至公共接地端电压的位线对中的位线或互补位线之间。

例如，如图1所示，在第0组至第i组位线对需要被预充电至电源电压的情况下，可以设置i+1组第一开关晶体管310，每组第一开关晶体管包括两个第一开关晶体管，其中在每组第一开关晶体管中，一个第一开关晶体管被耦接在电源电压端与位线之间，另一个第一开关晶体管被耦接在电源电压端与互补位线之间。又例如，如图1所示，在第i+1组至第n-1组位线对需要被预充电至公共接地端电压的情况下，可以设置n-i-1组第二开关晶体管320，每组第二开关晶体管包括两个第二开关晶体管，其中在每组第二开关晶体管中，一个第二开关晶体管被耦接在公共接地端与位线之间，另一个第二开关晶体管被耦接在公共接地端与互补位线之间。

在一个实施例中，如图1所示，该位线预置电路还可以包括：第一预充电信号线350，用于向所述多个第一开关晶体管310提供第一预充电信号Pch1。其中，第一开关晶体管310响应于该第一预充电信号而导通，使得所述多组位线对中的一部分位线对被预充电至电源电压。

在一个实施例中，如图1所示，该位线预置电路还可以包括：第二预充电信号线360，用于向所述多个第二开关晶体管320提供第二预充电信号Pch2。其中，第二开关晶体管320响应于该第二预充电信号而导通，使得所述多组位线对中的其他部分位线对被预充电至公共接地端电压。

优选地，如图1所示，该第一开关晶体管310可以为PMOS(P-channel Metal OxideSemiconductor，P型沟道金属氧化物半导体)晶体管，该第二开关晶体管320可以为NMOS(N-channel Metal Oxide Semiconductor，N型沟道金属氧化物半导体)晶体管。其中，该第一开关晶体管310的源极连接至电源电压端，该第一开关晶体管310的漏极连接至需要被预充电至电源电压的位线对中的位线(例如位线BL₀)或互补位线(例如互补位线BLB₀)，该第一开关晶体管310的栅极连接至第一预充电信号线350。该第二开关晶体管320的源极连接至公共接地端，该第二开关晶体管320的漏极连接至需要被预充电至公共接地端电压的位线对中的位线(例如位线BL_n-1)或互补位线(例如互补位线BLB_n-1)，该第二开关晶体管320的栅极连接至第二预充电信号线360。

在一个实施例中，在第一预充电信号Pch1为第一电平，第二预充电信号Pch2为第二电平的情况下(其中，该第一电平低于该第二电平，即第一电平为低电平，第二电平为高电平)，所述多组位线对中的一部分位线对被预充电至电源电压VDD，所述多组位线对中的其他部分位线对被预充电至公共接地端电压VSS。

在一个实施例中，如图1所示，该位线预置电路还可以包括：多路选择器200。该多路选择器200可以包括：多对位线连接端口(例如图1中示出n对位线连接端口)，其中，每对位线连接端口包括：连接对应的一组位线对中的位线的第一连接端口241和连接该组位线对中的互补位线的第二连接端口242。该多路选择器200还可以包括：多个选择信号输入端口250，其中，每个选择信号输入端口250用于接收一个对应所需选择的一组位线对的选择信号(例如选择信号ysel_0至ysel_n-1中的一个)。该多路选择器200还可以包括：使能信号端口260，用于接收电荷分享使能信号ch_sh。

如图1所示，该多路选择器200还可以包括：选择单元210和与选择单元210连接的多组PMOS晶体管。其中，该选择单元210设置有使能信号端口260。在所述多组PMOS晶体管中，每组PMOS晶体管包括与一组位线对相对应的第一PMOS晶体管220和第二PMOS晶体管230。其中，第一PMOS晶体管220的源极连接至第一连接端口241，第二PMOS晶体管230的源极连接至第二连接端口242，该第一PMOS晶体管220的漏极和该第二PMOS晶体管230的漏极分别与该选择单元210连接，该第一PMOS晶体管220的栅极和该第二PMOS晶体管230的栅极一起连接至同一个选择信号输入端口250。

在电荷分享使能信号ch_sh为第二电平(即高电平)，所述多个选择信号(即选择信号ysel_0至ysel_n-1)均为第一电平(低电平)的情况下，在被预充电至电源电压的所述部分位线对与被预充电至公共接地端电压的所述其他部分位线对之间实现电荷分享。

图2是示意性地示出根据本发明一个实施例的用于SRAM的读操作电路的结构连接图。如图2所示，该读操作电路可以包括：如前所述的用于SRAM的位线预置电路(如图1所示)和一条或多条字线WL，例如图2中示出了m条字线WL₀至WL_m-1。该位线预置电路中的存储阵列包括多行存储单元，每条字线WL与相应的一行存储单元连接。其中，在读操作过程中，电荷分享使能信号ch_sh为第一电平(即低电平)，所述多个选择信号中与所需读取的存储单元所在列对应的选择信号(例如例如需要读取第0行第0列的存储单元，则对应该存储单元所在列的选择信号为ysel_0)为第一电平，所述多个选择信号中的其他选择信号(例如选择信号ysel_1至ysel_n-1)为第二电平(即高电平)，与所需读取的存储单元所在行对应的字线信号(例如WL₀)为第二电平(即高电平)，从而实现对需要读取的存储单元执行读取操作。

如图2所示，该读操作电路还可以包括：灵敏放大器(Sense Amplifier，简称为SA)400，通过第一灵敏放大线SL和第二灵敏放大线SLB与多路选择器200连接。其中，在读操作过程中，该多路选择器200从存储单元100通过位线获得第一数据信号(例如“0”)以及通过互补位线获得第二数据信号(例如“1”)，并将该第一数据信号通过第一灵敏放大线SL传输至该灵敏放大器400，将该第二数据信号通过该第二灵敏放大线SLB传输至该灵敏放大器400；该灵敏放大器400放大该第一数据信号和该第二数据信号的电压差，根据该电压差获得并输出存储单元100所存储的数据。

在本发明的实施例中，还提供了一种SRAM，包括：如前所述的位线预置电路。

图3是示意性地示出根据本发明一个实施例的用于SRAM的位线预置过程和读操作过程的时序图。下面结合该时序图详细描述该位线预置过程和该读操作过程。图3的时序图是以8组位线对为例的。

在第一阶段(可以称为预充电阶段)，第一预充电信号Pch1为低电平，第二预充电信号Pch2为高电平，例如该8组位线对中的第0、1、2、3组位线对被预充电至电源电压VDD，该8组位线对中的第4、5、6、7组位线对被预充电至公共接地端电压VSS。

在第二阶段(可以称为电荷分享阶段)，第一预充电信号Pch1为高电平，第二预充电信号Pch2为低电平，电荷分享使能信号ch_sh为高电平，8个选择信号ysel_0至ysel_7均为低电平，在第0、1、2、3组位线对与第4、5、6、7组位线对之间实现电荷分享。这里，第一阶段和第二阶段可以作为位线预置过程。

在第三阶段(可以称为读操作阶段)，电荷分享使能信号ch_sh为低电平，选择信号ysel_0为低电平，选择信号ysel_1至ysel_7为高电平(即未选中列的选择信号ysel_1至ysel_7关闭)，字线信号WL为高电平，例如第0条字线WL₀为高电平，从而实现对第0行的存储单元执行读取操作。

在上述实施例中，通过三个阶段实现了位线预置过程和读操作过程。由于在读操作前的位线预置过程中，多组位线对中的一部分位线对被预充电至电源电压VDD，其他部分位线对被预充电至公共接地端电压VSS，在预充电过程中，每一对位线BL与BLB同电位，因此能够减小电荷分享时间，提高SRAM的读取速度。

图4是示出根据本发明一个实施例的用于SRAM的位线预置方法的流程图。

在步骤S510，提供位线预置电路，该位线预置电路与存储阵列连接，该存储阵列包括多列存储单元；该位线预置电路包括：多组位线对，每组位线对与每列存储单元相对应，每组位线对包括：分别连接相对应的同一列存储单元的一条位线和一条互补位线。

在步骤S520，在读操作前，对该多组位线对中的一部分位线对预充电至电源电压VDD，并对该多组位线对中的其他部分位线对预充电至公共接地端电压VSS。

在该实施例中，在读操作前，对该多组位线对中的一部分位线对预充电至电源电压VDD，并对该多组位线对中的其他部分位线对预充电至公共接地端电压VSS，这样在后续电荷分享的过程中，由于每组位线对中的位线和互补位线的电平已经提前相等，因此能够减小电荷分享时间，提高SRAM的读取速度。

在本发明的实施例中，在对该多组位线对中的一部分位线对预充电至电源电压VDD的步骤中，对该部分位线对的每组位线对中的位线和互补位线均预充电至电源电压VDD；在对该多组位线对中的其他部分位线对预充电至公共接地端电压VSS的步骤中，对该其他部分位线对的每组位线对中的位线和互补位线均预充电至公共接地端电压VSS。

在一个优选的实施例中，上述步骤S520可以包括：对所述多组位线对中的一半组数的位线对预充电至电源电压VDD，并对所述多组位线对中的另一半组数的位线对预充电至公共接地端电压VSS。

在一个实施例中，上述位线预置方法还可以包括：在被预充电至电源电压的所述部分位线对与被预充电至公共接地端电压的所述其他部分位线对之间执行电荷分享。

本发明还提供了一种用于SRAM的读操作方法，该方法可以包括：在执行如前所述的用于SRAM的位线预置方法的步骤(例如在执行电荷分享步骤)之后，对需要读取的存储单元执行读取操作。

图5是示意性地示出分别利用本发明电路结构和现有电路结构进行仿真的结果对比图。图5分别示出了本发明电路和现有电路的电荷分享过程，即电荷分享开始启动到位线和互补位线电压相等的过程。P1包括现有的位线预置电路的电荷分享开始启动的时刻(例如20.5ns)和对应的电平(例如505mV)，P2包括现有的位线预置电路的位线和互补位线电压相等的时刻(例如20.8ns)和对应的电平(例如773mV)，Δ包括现有电路的电荷分享时间(即P2与P1的时间差值，例如296ps)以及电荷分享过程中的电平变化(即P2与P1的电压差值，例如267mV)。从图5可以看出，本发明的位线预置电路的电荷分享时间比现有的位线预置电路的电荷分享时间更短，例如如图5所示，相比现有电路的电荷分享时间，本发明电路的电荷分享时间减少了86ps，即本发明电路的电荷分享时间比现有电路快约29％。

至此，已经详细描述了本发明。为了避免遮蔽本发明的构思，没有描述本领域所公知的一些细节。本领域技术人员根据上面的描述，完全可以明白如何实施这里公开的技术方案。

虽然已经通过示例对本发明的一些特定实施例进行了详细说明，但是本领域的技术人员应该理解，以上示例仅是为了进行说明，而不是为了限制本发明的范围。本领域的技术人员应该理解，可在不脱离本发明的范围和精神的情况下，对以上实施例进行修改。本发明的范围由所附权利要求来限定。

Claims (16)

1.一种用于SRAM的位线预置电路，其特征在于，所述位线预置电路与存储阵列连接，所述存储阵列包括多列存储单元；

所述位线预置电路包括：

多组位线对，每组位线对与每列存储单元相对应，每组位线对包括：分别连接相对应的同一列存储单元的一条位线和一条互补位线；

其中，在读操作前，所述多组位线对中的一部分位线对被预充电至电源电压VDD，所述多组位线对中的其他部分位线对被预充电至公共接地端电压VSS；

在所述多组位线对中的一部分位线对被预充电至电源电压VDD的情况中，该部分位线对的每组位线对中的位线和互补位线均被预充电至电源电压VDD；

在所述多组位线对中的其他部分位线对被预充电至公共接地端电压VSS的情况中，该其他部分位线对的每组位线对中的位线和互补位线均被预充电至公共接地端电压VSS。

2.根据权利要求1所述的位线预置电路，其特征在于，

在读操作前，所述多组位线对中的一半组数的位线对被预充电至电源电压VDD，所述多组位线对中的另一半组数的位线对被预充电至公共接地端电压VSS。

3.根据权利要求1所述的位线预置电路，其特征在于，还包括：

多个第一开关晶体管和多个第二开关晶体管；

其中，每个所述第一开关晶体管被耦接在电源电压端与需要被预充电至电源电压的位线对中的位线或互补位线之间；每个所述第二开关晶体管被耦接在公共接地端与需要被预充电至公共接地端电压的位线对中的位线或互补位线之间。

4.根据权利要求3所述的位线预置电路，其特征在于，还包括：

第一预充电信号线，用于向所述多个第一开关晶体管提供第一预充电信号；其中，所述第一开关晶体管响应于所述第一预充电信号而导通，使得所述多组位线对中的所述一部分位线对被预充电至电源电压；以及

第二预充电信号线，用于向所述多个第二开关晶体管提供第二预充电信号；其中，所述第二开关晶体管响应于所述第二预充电信号而导通，使得所述多组位线对中的所述其他部分位线对被预充电至公共接地端电压。

5.根据权利要求4所述的位线预置电路，其特征在于，

所述第一开关晶体管为P型沟道金属氧化物半导体PMOS晶体管，所述第二开关晶体管为N型沟道金属氧化物半导体NMOS晶体管；

其中，所述第一开关晶体管的源极连接至所述电源电压端，所述第一开关晶体管的漏极连接至需要被预充电至电源电压的位线对中的位线或互补位线，所述第一开关晶体管的栅极连接至所述第一预充电信号线；

所述第二开关晶体管的源极连接至所述公共接地端，所述第二开关晶体管的漏极连接至需要被预充电至公共接地端电压的位线对中的位线或互补位线，所述第二开关晶体管的栅极连接至所述第二预充电信号线。

6.根据权利要求4所述的位线预置电路，其特征在于，还包括：多路选择器；

所述多路选择器包括：

多对位线连接端口，其中，每对位线连接端口包括：连接对应的一组位线对中的位线的第一连接端口和连接该组位线对中的互补位线的第二连接端口；

多个选择信号输入端口，其中，每个选择信号输入端口用于接收一个对应所需选择的一组位线对的选择信号；

使能信号端口，用于接收电荷分享使能信号。

7.根据权利要求6所述的位线预置电路，其特征在于，所述多路选择器还包括：

选择单元和与所述选择单元连接的多组PMOS晶体管；

其中，所述选择单元设置有所述使能信号端口；

在所述多组PMOS晶体管中，每组PMOS晶体管包括与一组位线对相对应的第一PMOS晶体管和第二PMOS晶体管；其中，所述第一PMOS晶体管的源极连接至所述第一连接端口，所述第二PMOS晶体管的源极连接至所述第二连接端口，所述第一PMOS晶体管的漏极和所述第二PMOS晶体管的漏极分别与所述选择单元连接，所述第一PMOS晶体管的栅极和所述第二PMOS晶体管的栅极一起连接至同一个选择信号输入端口。

8.根据权利要求6或7所述的位线预置电路，其特征在于，

在所述第一预充电信号为第一电平，所述第二预充电信号为第二电平的情况下，所述多组位线对中的一部分位线对被预充电至电源电压VDD，所述多组位线对中的其他部分位线对被预充电至公共接地端电压VSS；其中，所述第一电平低于所述第二电平。

9.根据权利要求8所述的位线预置电路，其特征在于，

在所述电荷分享使能信号为所述第二电平，所述多个选择信号均为所述第一电平的情况下，在被预充电至电源电压的所述部分位线对与被预充电至公共接地端电压的所述其他部分位线对之间实现电荷分享。

10.一种用于SRAM的读操作电路，其特征在于，包括：

如权利要求9所述的用于SRAM的位线预置电路和一条或多条字线；

所述位线预置电路中的所述存储阵列包括多行存储单元，每条字线与相应的一行存储单元连接；

其中，在读操作过程中，所述电荷分享使能信号为所述第一电平，所述多个选择信号中与所需读取的存储单元所在列对应的选择信号为所述第一电平，所述多个选择信号中的其他选择信号为所述第二电平，与所需读取的存储单元所在行对应的字线信号为所述第二电平。

11.根据权利要求10所述的读操作电路，其特征在于，还包括：

灵敏放大器，通过第一灵敏放大线和第二灵敏放大线与所述多路选择器连接；

其中，在读操作过程中，所述多路选择器从所述存储单元通过所述位线获得第一数据信号以及通过所述互补位线获得第二数据信号，并将所述第一数据信号通过所述第一灵敏放大线传输至所述灵敏放大器，将所述第二数据信号通过所述第二灵敏放大线传输至所述灵敏放大器；所述灵敏放大器放大所述第一数据信号和所述第二数据信号的电压差，根据所述电压差获得并输出所述存储单元所存储的数据。

12.一种SRAM，其特征在于，包括：如权利要求1至9任意一项所述的位线预置电路。

13.一种用于SRAM的位线预置方法，其特征在于，包括：

提供位线预置电路，所述位线预置电路与存储阵列连接，所述存储阵列包括多列存储单元；所述位线预置电路包括：多组位线对，每组位线对与每列存储单元相对应，每组位线对包括：分别连接相对应的同一列存储单元的一条位线和一条互补位线；以及

在读操作前，对所述多组位线对中的一部分位线对预充电至电源电压VDD，并对所述多组位线对中的其他部分位线对预充电至公共接地端电压VSS；

其中，在对所述多组位线对中的一部分位线对预充电至电源电压VDD的步骤中，对该部分位线对的每组位线对中的位线和互补位线均预充电至电源电压VDD；

在对所述多组位线对中的其他部分位线对预充电至公共接地端电压VSS的步骤中，对该其他部分位线对的每组位线对中的位线和互补位线均预充电至公共接地端电压VSS。

14.根据权利要求13所述的方法，其特征在于，对所述多组位线对中的一部分位线对预充电至电源电压VDD，并对所述多组位线对中的其他部分位线对预充电至公共接地端电压VSS的步骤包括：

对所述多组位线对中的一半组数的位线对预充电至电源电压VDD，并对所述多组位线对中的另一半组数的位线对预充电至公共接地端电压VSS。

15.根据权利要求13所述的方法，其特征在于，还包括：

在被预充电至电源电压的所述部分位线对与被预充电至公共接地端电压的所述其他部分位线对之间执行电荷分享。

16.一种用于SRAM的读操作方法，其特征在于，包括：

在执行如权利要求15所述的用于SRAM的位线预置方法的步骤之后，对需要读取的存储单元执行读取操作。

Images