CN113728389A - 低功率存储器 - Google Patents

低功率存储器 Download PDF

Info

Publication number
CN113728389A
CN113728389A CN202080028722.1A CN202080028722A CN113728389A CN 113728389 A CN113728389 A CN 113728389A CN 202080028722 A CN202080028722 A CN 202080028722A CN 113728389 A CN113728389 A CN 113728389A
Authority
CN
China
Prior art keywords
charge transfer
voltage
bit line
bit
memory
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202080028722.1A
Other languages
English (en)
Inventor
郑春明
金基中
晶昌镐
V·宝娜帕里
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Qualcomm Inc
Original Assignee
Qualcomm Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Qualcomm Inc filed Critical Qualcomm Inc
Publication of CN113728389A publication Critical patent/CN113728389A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/41—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming static cells with positive feedback, i.e. cells not needing refreshing or charge regeneration, e.g. bistable multivibrator or Schmitt trigger
    • G11C11/413—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing, timing or power reduction
    • G11C11/417—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing, timing or power reduction for memory cells of the field-effect type
    • G11C11/419—Read-write [R-W] circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
    • G11C11/409—Read-write [R-W] circuits 
    • G11C11/4091—Sense or sense/refresh amplifiers, or associated sense circuitry, e.g. for coupled bit-line precharging, equalising or isolating
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
    • G11C11/4074—Power supply or voltage generation circuits, e.g. bias voltage generators, substrate voltage generators, back-up power, power control circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
    • G11C11/408—Address circuits
    • G11C11/4085—Word line control circuits, e.g. word line drivers, - boosters, - pull-up, - pull-down, - precharge
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
    • G11C11/409—Read-write [R-W] circuits 
    • G11C11/4094—Bit-line management or control circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
    • G11C11/409—Read-write [R-W] circuits 
    • G11C11/4099—Dummy cell treatment; Reference voltage generators
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/41—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming static cells with positive feedback, i.e. cells not needing refreshing or charge regeneration, e.g. bistable multivibrator or Schmitt trigger
    • G11C11/413—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing, timing or power reduction
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/06—Sense amplifiers; Associated circuits, e.g. timing or triggering circuits
    • G11C7/067—Single-ended amplifiers
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/12—Bit line control circuits, e.g. drivers, boosters, pull-up circuits, pull-down circuits, precharging circuits, equalising circuits, for bit lines
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2207/00—Indexing scheme relating to arrangements for writing information into, or reading information out from, a digital store
    • G11C2207/002—Isolation gates, i.e. gates coupling bit lines to the sense amplifier
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2207/00—Indexing scheme relating to arrangements for writing information into, or reading information out from, a digital store
    • G11C2207/22—Control and timing of internal memory operations
    • G11C2207/2227—Standby or low power modes

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Static Random-Access Memory (AREA)

Abstract

电荷转移晶体管耦合在位线与用于感测放大器的感测节点之间。在读取操作期间，电荷转移驱动器驱动电荷转移晶体管的栅极电压以控制电荷转移晶体管在电荷转移时段期间是否导通。在电荷转移时段之前，位单元耦合到位线以将位单元影响电压驱动到位线上。电荷转移驱动器驱动栅极电压，使得电荷转移晶体管仅在位单元影响电压等于位线的预充电电压时导通。

Description

低功率存储器
相关申请的交叉引用
本申请要求于2020年4月15日提交的美国非临时专利申请第16/849,616号和于2019年4月17日提交的美国临时专利申请第62/835,160号的优先权和权益，这两个申请每个通过引用整体并入本文，就像在下文中完全阐述一样，并且用于所有适用目的。
技术领域
本申请涉及存储器，并且更具体地涉及低功率存储器。
背景技术
在常规的静态随机存取存储器(SRAM)中，位单元在读取操作期间连接到一对位线。在读取操作之前，位线被预充电到用于位单元的电源电压。根据位单元的二进制内容，位线对中的真位线(True bit line)或互补位线将从其预充电状态略微放电。例如，假定位单元存储二进制1。由于二进制1值，互补位线然后将从其被充电到电源电压的预充电状态放电。但是位单元会将真位线保持在其预充电状态。
因此，读取操作将在位线对上产生电压差。该位线电压差不是全轨(full rail)，而是等于电源电压的一部分。例如，如果电源电压为1伏，则该电压差可能仅为100毫伏或更小。为了响应于这种相对较小的电压差，通常需要密度降低的相对高功率的感测放大器。
因此，在本领域中需要其中感测放大器具有增加的密度和改进的功率效率的存储器。
发明内容
根据本公开的第一方面，提供了一种存储器，该存储器包括：位线；被配置为响应于位单元中存储的位在字线断言时段期间将位线充电到位单元影响电压的位单元；感测放大器；用于感测放大器的第一感测节点；具有连接到位线的源极和连接到第一感测节点的漏极的第一电荷转移晶体管；以及被配置为在电荷转移时段期间将第一电荷转移晶体管的栅极充电到栅极电压以响应于存储的位等于第一二进制值而使得第一电荷转移晶体管导通，并且响应于存储的位等于第一二进制值的补码而使得第一电荷转移晶体管保持关断的电荷转移驱动器。
根据本公开的第二方面，提供了一种用于使用电荷转移晶体管感测由位单元存储的位的方法，该方法包括以下动作：将位线预充电到等于预充电电压，同时具有连接到位线的源极和连接到感测节点的漏极的电荷转移晶体管关断，以将感测节点与位线隔离；在位线的预充电之后，将位单元耦合到位线，同时电荷转移晶体管保持关断，以将位线充电到位单元影响电压，该位单元影响电压响应于位等于第一二进制值而等于预充电电压，并且该位单元影响电压响应于位等于第二二进制值而与预充电电压相差位线差异电压；在电荷转移时段期间将电荷转移晶体管的栅极充电到栅极电压，其中栅极电压与位单元影响电压之间的差异使得电荷转移晶体管响应于位等于第一二进制值而导通，并且其中栅极电压与位单元影响电压之间的差异使得电荷转移晶体管响应于位等于第二二进制值而保持关断；以及在电荷转移时段终止之后，响应于将感测节点的电压反相而感测该位。
根据本公开的第三方面，提供了一种存储器，该存储器包括：位线；被配置为响应于由位单元存储的位在读取操作期间将位线充电到位单元影响电压的位单元；感测放大器反相器；耦合在位线与用于感测放大器反相器的感测节点之间的电荷转移晶体管；以及被配置为在电荷转移晶体管的电荷转移时段之前将感测节点放电到地的放电电路。
根据本公开的第四方面，提供了一种存储器，该存储器包括：位线；被配置为响应于由位单元存储的位而在读取操作期间将位线充电到位单元影响电压的位单元；感测放大器反相器；耦合在位线与用于感测放大器反相器的感测节点之间的电荷转移晶体管；以及被配置为在电荷转移晶体管的电荷转移时段之前将感测节点充电到电源电压的充电电路。
通过以下详细描述，可以更好地理解这些和其他优点。
附图说明
图1示出了根据本公开的一方面的具有单端PMOS电荷转移感测的存储器。
图2示出了作为电荷转移晶体管的源极到栅极电压的函数的图1的存储器中的电荷转移晶体管所传导的电流的波形。
图3示出了根据本公开的一方面的用于为图1的存储器中的电荷转移晶体管生成栅极电压的二极管接法晶体管。
图4示出了根据本公开的一方面的具有双端电荷转移感测的存储器。
图5示出了根据本公开的一方面的具有单端NMOS电荷转移感测的存储器。
图6是根据本公开的一方面的使用电荷转移技术感测位单元的二进制内容的方法的流程图。
图7示出了一些示例电子系统，每个电子系统合并有根据本公开的一方面的存储器。
通过参考下面的详细描述可以最好地理解本公开的实施例及其优点。应当理解，相似的附图标记用于标识一个或多个图中所示的相似元素。
具体实施方式
为了提高密度和功率效率，公开了一种用于在读取操作期间将感测放大器的感测节点耦合到位线的电荷转移晶体管。电荷转移晶体管的源极绑定到位线，而其漏极绑定到感测节点。所得到的电荷转移非常有效，使得在某些实现中能够仅使用单个位线。替代地，位线对可以协助电荷转移。在列多路复用实现中，电荷转移晶体管可以用作列多路复用器晶体管。尽管感测放大器通常通过列多路复用器晶体管耦合到位线，但是注意，常规的列多路复用器晶体管被控制为开关，使得它在读取操作期间在感测节点耦合到位线的同时完全导通。
与这种常规的全导通操作相比，电荷转移晶体管的栅极被充电到栅极电压，该栅极电压引起电荷转移晶体管对于被访问的位单元中的存储的二进制值仅导通一种极性。在读取操作期间断言字线电压之前，位线被充电到预充电电压，同时电荷转移晶体管保持关断。然后，在电荷转移晶体管仍然关断的同时，断言字线电压以将位单元耦合到预充电位线。然后，位单元将预充电位线充电到位单元影响电压，该位单元影响电压取决于位单元的二进制内容。
如果位单元存储第一二进制值，则位单元影响电压等于位线的预充电电压。但是，如果位单元存储第二二进制值(第一二进制值的补码)，则位单元影响电压与预充电电压相差位线电压差(dvbl)。随着位单元影响电压的发展，电荷转移时段可以在字线电压仍然被断言的同时开始。在电荷转移时段期间，电荷转移驱动器对电荷转移晶体管的栅极电压进行充电，以使其幅度在地与电源电压VDD之间。由于电荷转移晶体管的源极电压等于位单元影响电压，在电荷转移时段期间，电荷转移晶体管的栅极到源极电压等于栅极电压与位单元影响电压之间的差异。如果被访问的位单元存储第一二进制值使得位单元影响电压等于位线预充电电压，则电荷转移晶体管的栅极到源极电压满足电荷转移晶体管的阈值电压，以引起电荷转移晶体管传导电荷以从在电荷转移时段之前建立的默认电压改变感测节点电压。但是如果被访问的位单元存储第二二进制值(第一二进制值的补码)，则栅极到源极电压会改变位线电压差，从而在电荷转移时段期间不满足阈值电压。
令人惊讶的结果是，电荷转移取决于位单元存储的二进制状态。如果该二进制状态等于第一二进制值，则电荷转移晶体管将导通以从其默认值改变感测节点电压。但是，如果二进制状态等于第二二进制值，则电荷转移晶体管不进行充电，使得感测节点电压保持在其默认值。注意，与位线电容相比，感测节点的电容相对较小。电荷转移晶体管的电荷传导因此将其状态从默认状态迅速改变为基本上等于位单元影响电压。通过电荷转移所得到的电荷转移因此用于以基本上全轨的方式放大位线差异电压。在常规的SRAM中，感测放大器必须相对敏感以响应于位线电压差。与此形成鲜明对比的是，本文中可以使用简单的反相器来感测感测节点电压，因为感测节点电压会由于电荷转移函数提供的放大而从其默认电压大幅度摆动。
注意，前面的讨论对于电荷转移晶体管的极性是通用的。它可以是p型金属氧化物半导体(PMOS)晶体管或n型金属氧化物半导体(NMOS)晶体管。在这两种情况下，源极绑定到位线，而漏极绑定到感测节点。但是极性是相反的。在PMOS实现中，位线被预充电到电源电压VDD，而感测节点的默认电压是地。但在NMOS实现中，位线通过接地被预充电，而感测节点的默认电压将等于电源电压。下面的讨论将集中在PMOS实现上，然后是NMOS实现的讨论。
在PMOS电荷转移实施例中，位线在字线被激发之前被预充电到电源电压VDD。感测节点放电到地到其默认状态，而感测节点通过PMOS电荷转移晶体管与预充电位线隔离。随着字线被断言，位单元然后可以驱动预充电位线以使其等于位单元影响电压。如果位单元中存储的二进制内容等于第一二进制值，则位单元影响电压等于电源电压VDD。但是，如果二进制内容等于第二二进制值，则位单元影响电压从电源电压降低位线电压差。下面的讨论将假定第一二进制值是二进制1(逻辑1)值，而第二二进制值是二进制0(逻辑0)值，但这些值在替代实现中可以颠倒。
如前所述，位线电压差可以是相对较小的值，诸如100毫伏或甚至更低。然而，由于PMOS电荷转移晶体管实现的电荷转移放大，这种微小的差异非常显著。由于字线被断言而在位线上产生位单元影响电压，PMOS电荷转移晶体管不会像在常规存储器中那样简单地完全导通，而是PMOS电荷转移晶体管的栅极电压充电，使得电源电压与栅极电压之间的差异等于或略低于PMOS电荷转移晶体管的阈值电压的绝对值。如果位单元存储二进制1值，则位单元影响电压等于电源电压VDD。因此，PMOS电荷转移晶体管的源极到栅极电压略大于阈值电压的绝对值，使得PMOS电荷转移晶体管将导通以将电荷从位线转移到放电感测节点。但是，如果位单元存储二进制0值，则PMOS电荷转移晶体管的源极到栅极电压将略低于电源电压，因为位单元电压值减小。因此，当由于阈值电压未被满足而使得位单元存储二进制0时，PMOS电荷转移晶体管继续隔离放电感测节点。
由于位线电容与感测节点电容之间的差异而产生的电荷转移放大是非常有利的，因为感测放大器可以简单地是反相器。这样的反相器感测放大器然后将通过将感测节点电压反相来感测位单元的二进制内容。如果位单元的二进制内容是二进制0，则反相器输出将因此等于电源电压。相反，如果位单元的二进制内容是二进制1，则反相器输出将等于地。与此形成鲜明对比的是，常规存储器不能使用反相器作为感测放大器，因为常规感测放大器必须基于相对较小的位线电压差来做出位决策。
NMOS实现是PMOS实施例的补充，使得位线将在读取操作之前放电而不是预充电。在读取操作之前，感测节点将被充电到电源电压而不是放电。NMOS电荷转移晶体管的栅极电压然后在电荷转移时段开始时被充电到基本上等于NMOS电荷转移晶体管的阈值电压。如果被访问的位单元存储二进制0值，则NMOS电荷转移晶体管将传导电荷，使得预充电感测节点向地被放电。但是如果被访问的位单元存储二进制1，则被访问的位单元将通过位线电压差升高放电位线的电压，使得NMOS电荷转移晶体管不导通，因为它的栅极到源极电压低于其阈值电压。现在将更详细地讨论一些示例PMOS电荷转移实施例，然后讨论NMOS电荷转移实施例。
图1中示出了示例SRAM 100。如SRAM领域中已知的，SRAM100包括根据多个字线布置成行并且根据多个位线布置成列的多个位单元105。为了说明清楚，图1中仅示出了一个字线W、一个位单元105和一个位线B1。在读取操作之前，如果位单元105存储二进制1值，则位单元105的Q节点被充电到电源电压。相反，如果位单元105存储二进制0，则Q节点接地。如SRAM技术中已知的，预充电电路115用于在字线W的断言之前将位线B1预充电到电源电压VDD。在读取操作期间，字线W的电压被断言到电源电压以导通NMOS存取晶体管M1，使得Q节点耦合到预充电位线B1。然后位线电压将被充电到取决于Q节点电压的位单元影响电压。如果位单元105存储二进制1，则位单元影响电压将等于电源电压VDD，但如果位单元105存储二进制0，则位单元影响电压将从电源电压VDD减少位线电压差。注意，如位单元电容Cbl所表示的，位线B1的电容相对较大。因此，如果位单元105存储二进制0，则位单元105不能在字线W被断言的相对较短的时间段期间将位线B1放电到零。相反，位线电压从电源电压降低位线电压差，该位线电压差等于电源电压VDD的某部分(例如，100mV)。
在读取操作期间，当位单元105存储二进制0值时，位线B1的位单元影响电压因此等于电源电压减去位线电压差(dvbl)。正是该位线电压差防止在读取操作之前PMOS电荷转移晶体管P1上发生电荷转移，该PMOS电荷转移晶体管P1将感测节点120与位线B1隔离。在读取操作之前，电荷转移驱动器(未示出，但在下面进一步讨论)将电荷转移晶体管P1的栅极电压Vg充电到电源电压，使得电荷转移晶体管P1将感测节点120与位线B1隔离。感测节点电压等于电荷转移晶体管P1的漏极电压Vd，而位线电压等于电荷转移晶体管P1的源极电压Vs。在读取操作之前，耦合在地与感测节点120之间的诸如NMOS晶体管M2等放电电路被导通以对感测节点电压Vd放电。与位线电容Cbl相比，感测节点120的电容Cd相对较小。感测节点120的这个较小电容Cd有效地引起电荷转移放大，如将在本文中进一步讨论的。
感测放大器反相器110在读取操作的电荷转移时段之后的感测启用时段期间将感测节点电压反相。例如，可以断言感测启用信号Sen以导通耦合在地与反相器110的接地节点之间的NMOS晶体管M3，以在感测启用时段期间导通反相器110。如果感测节点电压Vd在感测启用时段期间仍然放电，则反相器110的输出电压Vout将被断言为电源电压。相反，如果感测启用电压在感测启用时段期间被充电到反相器110的阈值以上，则输出电压Vout将放电到地。
为了通过电荷转移晶体管P1控制电荷转移，电荷转移驱动器在电荷转移时段期间将栅极电压充电到电压Vg。电压Vg等于电源电压VDD减去晶体管P1的阈值电压的绝对值和附加的正过驱动电压Vx之和，因此电压Vg等于VDD-(Abs(Vt)+Vx)，其中Abs代表绝对值函数。由于位单元影响电压也是电荷转移晶体管P1的源极电压，因此所得到的电荷转移晶体管P1的源极到栅极电压Vsg取决于位线B1的位单元影响电压。进而，位线B1的位单元影响电压取决于位单元105的二进制值。
通过考虑图2，可以更好地理解由电荷转移晶体管P1产生的电荷转移控制，图2示出了由电荷转移晶体管P1传导的电流i作为其源极到栅极电压Vsg的函数。如果位单元影响电压等于电源电压VDD，则源极到漏极电压Vsg将等于VDD-Vg，它等于VDD-(VDD-(Abs(Vt)+Vx))，而它又等于Abs(Vt)+Vx，如图2中的电压A所示。由于电压A大于阈值电压的绝对值，电荷转移晶体管P1导通以传导电流I。但如果位单元105存储二进制0，则电荷转移晶体管P1的源极电压(位单元影响电压)从电源电压VDD减少位线电压差(dvbl)。然后电压Vsg等于Abs(Vt)+Vx-dvbl，它等于电压B，如图2所示。由于电压B小于阈值电压的绝对值，所以电荷转移晶体管P1保持关断并且传导的电荷量可忽略不计。
因此，如果位单元105存储二进制0，则感测节点电压Vd将保持放电，而如果位单元105存储二进制1，则电荷转移晶体管P1将传导电流I。由于感测节点的电容Cd相对较小，因此电流I将相对快速地将感测节点电压Vd从地向位单元影响电压充电。位线电压差dvbl因此被电荷转移过程放大以产生接近全轨的感测节点电压差。这种放大有利地使得能够使用反相器110来感测感测节点电压。不仅与常规的感测放大器相比，反相器110相对紧凑和低功率，而且与对SRAM位线对的常规需要相比，存储器100每个位单元可以仅使用一个位线。反相器110对位单元二进制内容的感测因此可以表示为单端感测，因为它仅使用一个位线。
用于生成栅极电压Vg的电荷转移驱动器可以使用如图3中针对SRAM 300所示的二极管连接PMOS晶体管P2来形成。二极管接法晶体管P2的源极绑定到电源电压VDD的电源节点，而其栅极和漏极绑定到PMOS电流源晶体管P3的源极，PMOS电流源晶体管P3在电荷转移时段由低电平有效的电荷转移使能信号(cts_en)导通。然后，晶体管P3将在电荷转移时段期间传导电流Is。二极管接法晶体管P2的栅极连接到电荷转移晶体管P1的栅极。因此，如果电荷转移晶体管P1的源极也被充电到电源电压VDD，则电荷转移晶体管P1将根据晶体管P1和P2之间的尺寸比在电荷转移时段期间镜像电流Is。如前所述，当位单元105(图1)存储二进制1值时，位线B1的位单元影响电压等于电源电压VDD。因此，当位单元影响电压等于电源电压VDD时，电荷转移晶体管P1在电荷转移时段期间导通以使电流Is通过。但是，如果由于位单元105中存储的二进制0值使位单元影响电压从电源电压VDD下降位线电压差位线dvbl，则电流镜配置被破坏，使得电荷转移晶体管P1传导微不足道量的电荷。注意，二极管接法晶体管(诸如晶体管P2)会将大量电荷传导到地，从而降低了效率。
不具有使用二极管接法晶体管的效率成本的替代电荷转移驱动器可以由与位线电压差dvbl的发展相比相对缓慢地降低栅极电压的任何合适的源来发展。目标是在电荷转移时段开始时将栅极电压Vg从电源电压降低大约阈值电压的绝对值。如果电荷转移晶体管P1的源极电压(位单元影响电压)等于电源电压VDD，则电荷转移晶体管P1的Vsg电压将等于阈值电压的绝对值，因此电荷转移晶体管P1将传导。但如果源电压等于电源电压减去位线电压差dvbl，则电荷转移晶体管P1将不会传导。
相对缓慢地降低栅极电压Vg的一种方法是使用小型反相器形成电荷转移驱动器。由于其尺寸相对较小，反相器在电荷转移时段期间会相对缓慢地降低栅极电压。作为替代，虚设位线可以用作电荷转移驱动器以形成栅极电压Vg。如SRAM领域中已知的，当位线电压已经充分发展使得应当开始感测启用时段时，使用虚设位线来建模。由于虚设位线模拟位线的电容，因此虚设位线从预充电状态放电到阈值电压的速率与位线从电源电压放电到位线电压差dvbl的速率大致相同。这两种类型的电荷转移驱动器都在图4中针对存储器400示出。由于在实践中仅使用一种方法，从反相器415到电荷转移晶体管P1的栅极电压的连接由可选的虚线示出。此外，与针对存储器100讨论的单端方法相反，存储器400使用由位线B1和互补位线Blb形成的位线对。虽然位线对需要更多的布线，但与单端方法相比，所得到的感测操作可以更快地执行。因此，存储器100可以用于对时间要求不高的应用，而存储器400为对时间要求更高的应用提供更快的操作。
在字线W的断言之前，预充电电路420用于预充电位线B1和互补位线B1b，如SRAM领域中已知的。如针对存储器100讨论的，位单元105的Q节点通过存取晶体管M1耦合到位线B1。另外，存储器400中的位单元105的互补Q节点(QB)通过另一NMOS存取晶体管M5耦合到互补位线B1b。如关于存储器100讨论的，位线B1通过电荷转移晶体管P1与感测节点120隔离。类似地，互补位线B1b通过PMOS电荷转移晶体管P4与感测节点402隔离。电荷转移驱动器(虚设位线或反相器415)在电荷转移时段期间控制电荷转移晶体管P1和P4的栅极电压。晶体管M2和晶体管M4用作放电电路以在电荷转移时段之前对感测节点120和402放电。晶体管M4的源极连接到地，漏极连接到感测节点402。晶体管M2的布置如针对SRAM 100讨论的。
存储器400中的感测放大器由诸如通过一对交叉耦合的NAND门315和310实现的简单的复位置位(RS)锁存器形成。NAND门310具有连接到感测节点120的第一输入节点和连接到NAND门315的输出节点的第二输入节点。类似地，NAND门315具有连接到感测节点402的第一输入节点和连接到NAND门310的输出节点的第二输入节点。NAND门310的输出节点驱动输出信号Dout以用于位单元105上的读取操作。与常规的感测放大器相比，由NAND门310和315形成的RS锁存器相对紧凑和高效。由于感测节点120和402的放电默认状态，NAND门315和310的输出在电荷转移时段之前都将是逻辑高(充电到电源电压)。每个NAND门然后充当其感测节点(电荷转移晶体管P4或电荷转移晶体管P1的漏极)的反相器。如果位单元105存储二进制1值，则电荷转移晶体管P1将在电荷转移时段期间导通，而电荷转移晶体管P4将保持关断。在这种状态下，由NAND门310和315形成的RS锁存器复位，使得输出信号Dout放电到地。相反，如果位单元105存储二进制0值，则电荷转移晶体管P4将在电荷转移时段期间导通，而电荷转移晶体管P1将保持关断。然后由NAND门310和315形成的RS锁存器将被置位，使得输出信号Dout充电到电源电压VDD。注意，即使当被访问的位单元存储二进制0值时由于位线的泄漏而存在不希望的电荷转移，RS锁存器也可以有利地读取而不会失败。
现在将参考图5所示的示例SRAM 500讨论NMOS电荷转移实施例。类似于关于存储器100讨论的，位线B1在读取操作期间耦合到位单元105。在电荷转移时段期间，位线B1通过NMOS电荷转移晶体管M6耦合到感测节点505(电荷转移晶体管M6的漏极)。如关于存储器100讨论的，存储器500中的感测放大器反相器110通过将感测节点电压(电荷转移晶体管M6的漏极电压Vd)反相来感测存储在位单元105中的位。位线B1的预充电状态在由预充电NMOS晶体管M7放电时是地。相反，感测节点505的预充电状态在通过诸如预充电PMOS晶体管P6等充电电路充电时是电源电压VDD。
由于位线B1的预充电状态是地，存取晶体管是如存取晶体管P5所表示的PMOS晶体管。存储器500的字线W的断言然后可以是低电平有效(地)断言。在读取操作之前，字线的默认状态是电源电压VDD以保持存取晶体管P5关断。但是在读取操作期间，字线W然后在字线时段被放电到地。根据存储在位单元105中的位，由于存储的位是二进制0，位线B1然后将保持接地(保持在其预充电状态)，或者由于存储的位是二进制1，位线B1然后将通过电源电压VDD的一部分而升高电压。
在电荷转移时段之前，电荷转移晶体管M6的栅极接地，从而晶体管M6关断。在电荷转移时段期间，电荷转移晶体管M6的栅极电压缓慢升高到其阈值电压加上正的过驱动电压(电源电压VDD的某部分)。因此，小型反相器适合用作电荷转移驱动器来为电荷转移晶体管M6的栅极电压充电。该栅极驱动类似于关于存储器400讨论的反相器415，不同之处在于，栅极电压将针对存储器500在电荷转移时段期间从地充电，而它针对存储器400从电源电压VDD放电。随着栅极电压Vg被充电到阈值电压并且位单元105存储二进制0时，电荷转移晶体管M6的栅极到源极电压将满足其阈值电压，使得来自预充电感测节点505的电荷流到位线B1上。但是，由于与较小的感测节点电容Cd相比，位线电容Cbl相对较大，因此这种电荷转移并未显著提高位线电压。相比之下，预充电感测节点505的电压会发生较大变化并且向地放电，从而触发反相器110将输出电压Vout充电到电源电压VDD。
如果位单元105中的存储的位改为二进制1，则位单元105将通过位线电压差dvbl升高放电位线电压。由于电荷转移晶体管M6的栅极电压略高于其阈值电压，电荷转移晶体管M6的源极电压由位线电压差dvbl升高可以在电荷转移时段期间保持电荷转移晶体管M6关断。预充电感测节点电压然后将保持在电源电压VDD，使得反相器110保持输出电压Vout放电。以这种方式，可以实现电荷转移操作而不管电荷转移晶体管的极性。然而，注意，SRAM500的操作与常规SRAM操作完全不同，因为位线B1的预充电状态是地并且存取晶体管P6是PMOS晶体管。虽然这样的操作与常规的SRAM操作非常不同，但是由于预充电状态是地，所以位线的预充电是低功率的。SRAM 500是单端的，但是可以理解，这种NMOS电荷转移操作很容易扩展到双端实现，例如关于存储器400类似地讨论的。然而，注意，在NMOS电荷转移实施例中，交叉耦合的NAND门将替换为交叉耦合的NOR门以形成感测放大器。
现在将关于图6所示的流程图讨论感测由位单元存储的位的电荷转移方法。该方法包括动作600：将位线预充电到等于预充电电压，同时具有连接到位线的源极和连接到感测节点的漏极的电荷转移晶体管关断，以将感测节点与位线隔离。动作600的示例是在电荷转移晶体管P1关断时对存储器100或400中的位线B1的预充电。此外，该方法包括在位线预充电之后的动作605并且包括将位单元耦合到位线，同时电荷转移晶体管保持关断，以将位线充电到位单元影响电压，该位单元影响电压响应于位等于第一二进制值而等于预充电电压，并且该位单元影响电压响应于位等于第二二进制值而与预充电电压相差位线差异电压。注意，动作605对于电荷转移晶体管的极性是通用的。在诸如针对SRAM 500讨论的NMOS实现中，预充电电压等于地，而在PMOS实现中，预充电电压等于电源电压。
该方法还包括动作610：在电荷转移时段期间将电荷转移晶体管的栅极充电到栅极电压，其中栅极电压与位单元影响电压之间的差异引起电荷转移晶体管响应于位等于第一二进制值而导通，并且其中栅极电压与位单元影响电压之间的差异引起电荷转移晶体管响应于位等于第二二进制值而保持关断。与动作605一样，动作610对于电荷转移晶体管的极性是通用的。
最后，该方法包括在电荷转移时段终止之后的动作615，并且包括响应于将感测节点的电压反相而感测该位。这种反相可以在单端实现中由反相器110执行，或者在双端实现中由NAND门310执行。
本文中公开的存储器可以有利地合并到任何合适的电子系统或设备中。例如，如图7所示，根据本公开，蜂窝电话700、膝上型计算机705和平板PC 710都可以包括存储器。诸如音乐播放器、视频播放器、通信设备和个人计算机等其他示例性电子系统也可以配置有根据本公开而构造的存储器。
正如本领域技术人员现在将理解的，并且根据手头的特定应用，在不脱离本公开的范围的情况下，可以对本公开的设备的材料、装置、配置和使用方法进行很多修改、替换和变化。鉴于此，本公开的范围不应当限于本文中示出和描述的特定实施例的范围，因为它们仅作为其中的一些示例，而是，本公开的范围应当与所附权利要求及其功能等同物的范围完全相称。

Claims (29)

1.一种存储器，包括：
位线；
位单元，被配置为响应于所述位单元中存储的位而在字线断言时段期间将所述位线充电到位单元影响电压；
感测放大器；
第一感测节点，用于所述感测放大器；
第一电荷转移晶体管，具有连接到所述位线的源极和连接到所述第一感测节点的漏极；以及
电荷转移驱动器，被配置为在电荷转移时段期间将所述第一电荷转移晶体管的栅极充电到栅极电压，以响应于所述存储的位等于第一二进制值而使得所述第一电荷转移晶体管导通，并且响应于所述存储的位等于所述第一二进制值的补码而使得所述第一电荷转移晶体管保持关断。
2.根据权利要求1所述的存储器，还包括：
预充电电路，被配置为在预充电时段期间将所述位线充电到电源电压，并且其中所述第一电荷转移晶体管是p型金属氧化物半导体(PMOS)晶体管。
3.根据权利要求2所述的存储器，还包括被配置为在所述预充电时段期间将所述第一感测节点放电到地的晶体管。
4.根据权利要求1所述的存储器，还包括：
预充电电路，被配置为在预充电时段期间将所述位线放电到地，并且其中所述第一电荷转移晶体管是n型金属氧化物半导体(NMOS)晶体管。
5.根据权利要求4所述的存储器，还包括被配置为在所述预充电时段期间将所述第一感测节点充电到电源电压的晶体管。
6.根据权利要求1所述的存储器，其中所述电荷转移驱动器包括虚设位线。
7.根据权利要求1所述的存储器，其中所述电荷转移驱动器包括反相器。
8.根据权利要求1所述的存储器，其中所述电荷转移驱动器包括二极管接法晶体管，所述二极管接法晶体管具有与所述第一电荷转移晶体管的栅极连接的栅极。
9.根据权利要求1所述的存储器，其中所述感测放大器包括反相器，所述反相器被配置为将所述第一感测节点的电压反相以感测所述存储的位的二进制值。
10.根据权利要求1所述的存储器，还包括：
互补位线；
第二电荷转移晶体管，具有连接到所述互补位线的源极和连接到用于所述感测放大器的第二感测节点的漏极，其中所述电荷转移驱动器还被配置为驱动所述第二电荷转移晶体管的栅极电压。
11.根据权利要求10所述的存储器，其中所述感测放大器包括复位置位锁存器。
12.根据权利要求11所述的存储器，其中所述复位置位锁存器包括成对的交叉耦合的NAND门。
13.根据权利要求1所述的存储器，其中所述存储器被合并到蜂窝电话中。
14.一种用于使用电荷转移晶体管感测由位单元存储的位的方法，包括：
将位线预充电到等于预充电电压，同时具有连接到所述位线的源极和连接到感测节点的漏极的电荷转移晶体管关断，以将所述感测节点与所述位线隔离；
在所述位线的所述预充电之后，将所述位单元耦合到所述位线，同时所述电荷转移晶体管保持关断，以将所述位线充电到位单元影响电压，所述位单元影响电压响应于所述位等于第一二进制值而等于所述预充电电压，并且所述位单元影响电压响应于所述位等于第二二进制值而与所述预充电电压相差位线差异电压；
在电荷转移时段期间将所述电荷转移晶体管的栅极充电到栅极电压，其中所述栅极电压与所述位单元影响电压之间的差异使得所述电荷转移晶体管响应于所述位等于所述第一二进制值而导通，并且其中所述栅极电压与所述位单元影响电压之间的所述差异使得所述电荷转移晶体管响应于所述位等于所述第二二进制值而保持关断；以及
在所述电荷转移时段终止之后，响应于将所述感测节点的电压反相而感测所述位。
15.根据权利要求14所述的方法，其中将所述位线预充电到等于所述预充电电压包括：将所述位线充电到电源电压达预充电时段。
16.根据权利要求15所述的方法，还包括在所述电荷转移时段之前将所述感测节点放电到地。
17.根据权利要求14所述的方法，其中所述第一二进制值是逻辑1，并且所述第二二进制值是逻辑0。
18.根据权利要求15所述的方法，其中将所述电荷转移晶体管的所述栅极充电到所述栅极电压包括：使用虚设位线对所述电荷转移晶体管的所述栅极充电。
19.根据权利要求15所述的方法，其中将所述电荷转移晶体管的所述栅极充电到所述栅极电压包括：使用反相器将所述电荷转移晶体管的所述栅极放电。
20.一种存储器，包括：
位线；
位单元，被配置为响应于由所述位单元存储的位而在读取操作期间将所述位线充电到位单元影响电压；
感测放大器反相器；
电荷转移晶体管，耦合在所述位线与用于所述感测放大器反相器的感测节点之间；以及
放电电路，被配置为在所述电荷转移晶体管的电荷转移时段之前将所述感测节点放电到地。
21.根据权利要求20所述的存储器，还包括：
预充电电路，被配置为在所述电荷转移时段之前将所述位线预充电到预充电电压。
22.根据权利要求20所述的存储器，还包括：
电荷转移驱动器，被配置为在所述电荷转移时段期间驱动所述电荷转移晶体管的栅极电压。
23.根据权利要求22所述的存储器，其中所述电荷转移驱动器包括虚设位线。
24.根据权利要求22所述的存储器，其中所述电荷转移驱动器包括反相器，所述反相器被配置为在所述电荷转移时段期间将所述电荷转移晶体管的所述栅极电压放电。
25.一种存储器，包括：
位线；
位单元，被配置为响应于由所述位单元存储的位而在读取操作期间将所述位线充电到位单元影响电压；
感测放大器反相器；
电荷转移晶体管，耦合在所述位线与用于所述感测放大器反相器的感测节点之间；以及
充电电路，被配置为在所述电荷转移晶体管的电荷转移时段之前将所述感测节点充电到电源电压。
26.根据权利要求25所述的存储器，还包括：
预充电电路，被配置为在所述电荷转移时段之前将所述位线放电到地。
27.根据权利要求25所述的存储器，还包括：
电荷转移驱动器，被配置为在所述电荷转移时段期间驱动所述电荷转移晶体管的栅极电压。
28.根据权利要求27所述的存储器，其中所述电荷转移驱动器包括虚设位线。
29.根据权利要求27所述的存储器，其中电荷转移驱动器包括反相器，所述反相器被配置为在所述电荷转移时段期间对所述电荷转移晶体管的所述栅极电压充电。
CN202080028722.1A 2019-04-17 2020-04-16 低功率存储器 Pending CN113728389A (zh)

Applications Claiming Priority (5)

Application Number Priority Date Filing Date Title
US201962835160P 2019-04-17 2019-04-17
US62/835,160 2019-04-17
US16/849,616 2020-04-15
US16/849,616 US20200335151A1 (en) 2019-04-17 2020-04-15 Low-power memory
PCT/US2020/028543 WO2020214827A1 (en) 2019-04-17 2020-04-16 Low-power memory

Publications (1)

Publication Number Publication Date
CN113728389A true CN113728389A (zh) 2021-11-30

Family

ID=72829297

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202080028722.1A Pending CN113728389A (zh) 2019-04-17 2020-04-16 低功率存储器

Country Status (4)

Country Link
US (1) US20200335151A1 (zh)
CN (1) CN113728389A (zh)
TW (1) TW202044244A (zh)
WO (1) WO2020214827A1 (zh)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11410720B2 (en) * 2020-10-01 2022-08-09 Samsung Electronics Co., Ltd. Bitline precharge system for a semiconductor memory device
US20230005495A1 (en) * 2021-06-30 2023-01-05 Ringcentral, Inc Systems and methods for virtual meeting speaker separation
US11670351B1 (en) * 2021-11-29 2023-06-06 Qualcomm Incorporated Memory with single-ended sensing using reset-set latch

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4947376A (en) * 1987-07-02 1990-08-07 Mitsubishi Denki Kabushiki Kaisha Charge-transfer sense amplifier for dram and operating method therefor
US5748015A (en) * 1996-07-01 1998-05-05 Sun Microsystems, Inc. Low voltage single ended dynamic sense amplifier
US6751141B1 (en) * 2002-11-26 2004-06-15 Intel Corporation Differential charge transfer sense amplifier
JP2007157255A (ja) * 2005-12-06 2007-06-21 Seiko Epson Corp 強誘電体メモリ装置および電子機器
US20110063935A1 (en) * 2009-09-15 2011-03-17 Elpida Memory, Inc. Semiconductor device and data processing system comprising semiconductor device
CN105185404A (zh) * 2015-07-30 2015-12-23 上海华虹宏力半导体制造有限公司 电荷转移型灵敏放大器

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4947376A (en) * 1987-07-02 1990-08-07 Mitsubishi Denki Kabushiki Kaisha Charge-transfer sense amplifier for dram and operating method therefor
US5748015A (en) * 1996-07-01 1998-05-05 Sun Microsystems, Inc. Low voltage single ended dynamic sense amplifier
US6751141B1 (en) * 2002-11-26 2004-06-15 Intel Corporation Differential charge transfer sense amplifier
JP2007157255A (ja) * 2005-12-06 2007-06-21 Seiko Epson Corp 強誘電体メモリ装置および電子機器
US20110063935A1 (en) * 2009-09-15 2011-03-17 Elpida Memory, Inc. Semiconductor device and data processing system comprising semiconductor device
CN105185404A (zh) * 2015-07-30 2015-12-23 上海华虹宏力半导体制造有限公司 电荷转移型灵敏放大器

Also Published As

Publication number Publication date
WO2020214827A1 (en) 2020-10-22
US20200335151A1 (en) 2020-10-22
TW202044244A (zh) 2020-12-01

Similar Documents

Publication Publication Date Title
US6067256A (en) Static semiconductor memory device operating at high speed under lower power supply voltage
US7460387B2 (en) eDRAM hierarchical differential sense amp
TWI483266B (zh) 具有自定時位元線增強電路之記憶體及其方法
US7130236B2 (en) Low power delay controlled zero sensitive sense amplifier
US20070268764A1 (en) Low voltage sense amplifier and sensing method
US9978443B2 (en) Method of controlling auxiliary branches for SRAM cell
US9183921B2 (en) Circuit for reducing leakage current
CN113728389A (zh) 低功率存储器
KR940006994B1 (ko) 다이나믹 랜덤액세스메모리와 그 데이터 기록방법
KR910006109B1 (ko) 다이나믹 랜덤 액세스메모리에 있어서의 센스앰프 구동장치 및 센스앰프 구동방법
US7170805B2 (en) Memory devices having bit line precharge circuits with off current precharge control and associated bit line precharge methods
US6320806B1 (en) Input/output line precharge circuit and semiconductor memory device adopting the same
US6618307B2 (en) Dynamic DRAM sense amplifier
US7983080B2 (en) Non-body contacted sense amplifier with negligible history effect
US5646892A (en) Data reading circuit
US11170844B1 (en) Ultra-low supply-voltage static random-access memory (SRAM) with 8-transistor cell with P and N pass gates to same bit lines
TWI699764B (zh) 記憶體寫入裝置及方法
US7142465B2 (en) Semiconductor memory
KR100318464B1 (ko) 재쓰기회로를갖는스태틱램디바이스
US11437091B2 (en) SRAM with robust charge-transfer sense amplification
CN115547383B (zh) 一种存储电路及磁性随机存储器读关键电路
US20230420041A1 (en) Sense amplifier circuit, memory circuit, and sensing method thereof
KR940008139B1 (ko) 반도체 메모리 장치의 데이타 감지 증폭회로
KR100278924B1 (ko) 센스 앰프 구동 바이어스 전위 프리차지 회로
US8411490B2 (en) Sense amplifier for static random access memories

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination