TW202044244A - 低功率記憶體 - Google Patents

低功率記憶體 Download PDF

Info

Publication number
TW202044244A
TW202044244A TW109112880A TW109112880A TW202044244A TW 202044244 A TW202044244 A TW 202044244A TW 109112880 A TW109112880 A TW 109112880A TW 109112880 A TW109112880 A TW 109112880A TW 202044244 A TW202044244 A TW 202044244A
Authority
TW
Taiwan
Prior art keywords
charge transfer
voltage
bit
bit line
charge
Prior art date
Application number
TW109112880A
Other languages
English (en)
Inventor
哲民 鄭
基仲 金
鄭　昌鎬
凡努格柏爾 柏納巴里
Original Assignee
美商高通公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 美商高通公司 filed Critical 美商高通公司
Publication of TW202044244A publication Critical patent/TW202044244A/zh

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
    • G11C11/409—Read-write [R-W] circuits 
    • G11C11/4091—Sense or sense/refresh amplifiers, or associated sense circuitry, e.g. for coupled bit-line precharging, equalising or isolating
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
    • G11C11/4074—Power supply or voltage generation circuits, e.g. bias voltage generators, substrate voltage generators, back-up power, power control circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
    • G11C11/408—Address circuits
    • G11C11/4085—Word line control circuits, e.g. word line drivers, - boosters, - pull-up, - pull-down, - precharge
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
    • G11C11/409—Read-write [R-W] circuits 
    • G11C11/4094—Bit-line management or control circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
    • G11C11/409—Read-write [R-W] circuits 
    • G11C11/4099—Dummy cell treatment; Reference voltage generators
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/41—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming static cells with positive feedback, i.e. cells not needing refreshing or charge regeneration, e.g. bistable multivibrator or Schmitt trigger
    • G11C11/413—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing, timing or power reduction
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/41—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming static cells with positive feedback, i.e. cells not needing refreshing or charge regeneration, e.g. bistable multivibrator or Schmitt trigger
    • G11C11/413—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing, timing or power reduction
    • G11C11/417—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing, timing or power reduction for memory cells of the field-effect type
    • G11C11/419—Read-write [R-W] circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/06—Sense amplifiers; Associated circuits, e.g. timing or triggering circuits
    • G11C7/067—Single-ended amplifiers
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/12—Bit line control circuits, e.g. drivers, boosters, pull-up circuits, pull-down circuits, precharging circuits, equalising circuits, for bit lines
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2207/00—Indexing scheme relating to arrangements for writing information into, or reading information out from, a digital store
    • G11C2207/002—Isolation gates, i.e. gates coupling bit lines to the sense amplifier
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2207/00—Indexing scheme relating to arrangements for writing information into, or reading information out from, a digital store
    • G11C2207/22—Control and timing of internal memory operations
    • G11C2207/2227—Standby or low power modes

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Static Random-Access Memory (AREA)

Abstract

本發明提供一種耦接於一位元線與一感測放大器的一感測節點之間的電荷轉移電晶體。在一讀取操作期間，一電荷轉移驅動器在一電荷轉移週期期間驅動該電荷轉移電晶體之一閘極電壓以控制該電荷轉移電晶體是否導通。在該電荷轉移週期之前，一位元格耦接至該位元線以將一位元格有效電壓驅動至該位元線上。該電荷轉移驅動器驅動該閘極電壓，使得該電荷轉移電晶體僅在該位元格有效電壓等於該位元線的一預充電電壓時導通。

Description

低功率記憶體
本申請案係關於記憶體，且更特定言之，係關於一種低功率記憶體。
在習知靜態隨機存取記憶體(SRAM)中，位元格在讀取操作期間連接至一對位元線。在讀取操作之前，將位元線預充電至用於位元格的電源電壓。取決於位元格之二進位內容，其將使位元線對中之真位元線或互補位元線自其預充電狀態略微放電。舉例而言，假設位元格正儲存二進位一。歸因於該二進位一值，互補位元線將接著自其充電至電源電壓的預充電狀態放電。但位元格將使真位元線保持在其預充電狀態下。
讀取操作將因而在位元線對兩端產生電壓差。此位元線電壓差並非全軌的，而是等於電源電壓之一部分。舉例而言，若電源電壓為一伏，則電壓差可能僅為100毫伏或更小。為對此相對較小電壓差作出回應，通常需要降低密度的相對高功率感測放大器。
因此，在此項技術中存在對於其中感測放大器具有增大之密度及改進之功率效率的記憶體之需要。
根據本發明之一第一態樣，提供一種記憶體，其包括：一位元線；一位元格，其經組態以回應於該位元格中之一所儲存位元而在一字元線確證週期期間將該位元線充電至一位元格有效電壓；一感測放大器；該感測放大器的一第一感測節點；一第一電荷轉移電晶體，其具有連接至該位元線之一源極及連接至該第一感測節點之一汲極；及一電荷轉移驅動器，其經組態以在一電荷轉移週期期間將該第一電荷轉移電晶體之一閘極充電至一閘極電壓，以使得該第一電荷轉移電晶體回應於該所儲存位元等於一第一二進位值而導通，且使得該第一電荷轉移電晶體回應於該所儲存位元等於該第一二進位值之一補碼而保持關斷。
根據本發明之一第二態樣，提供一種用於使用一電荷轉移電晶體來感測由一位元格儲存的一位元的方法，其包括以下動作：將一位元線預充電至等於一預充電電壓，同時具有連接至該位元線之一源極及連接至一感測節點之一汲極的一電荷轉移電晶體關斷以將該感測節點與該位元線隔離；在該位元線之該預充電之後，將該位元格耦接至該位元線，同時該電荷轉移電晶體保持關斷以將該位元線充電至一位元格有效電壓，該位元格有效電壓回應於該位元等於一第一二進位值而等於該預充電電壓且回應於該位元等於一第二二進位值而與該預充電電壓相差一位元線差電壓；在一電荷轉移週期期間將該電荷轉移電晶體之一閘極充電至一閘極電壓，其中該閘極電壓與該位元格有效電壓之間的一差使得該電荷轉移電晶體回應於該位元等於該第一二進位值而導通，且其中該閘極電壓與該位元格有效電壓之間的該差使得該電荷轉移電晶體回應於該位元等於該第二二進位值而保持關斷；及在該電荷轉移週期之一終止之後，回應於使該感測節點之一電壓反相而感測該位元。
根據本發明之一第三態樣，提供一種記憶體，其包括：一位元線；一位元格，其經組態以回應於由該位元格儲存的一位元而在一讀取操作期間將該位元線充電至一位元格有效電壓；一感測放大器反相器；一電荷轉移電晶體，其耦接於該位元線與該感測放大器反相器的一感測節點之間；及一放電電路，其經組態以在該電荷轉移電晶體的一電荷轉移週期之前將該感測節點放電至接地。
根據本發明之一第四態樣，提供一種記憶體，其包括：一位元線；一位元格，其經組態以回應於由該位元格儲存的一位元而在一讀取操作期間將該位元線充電至一位元格有效電壓；一感測放大器反相器；一電荷轉移電晶體，其耦接於該位元線與該感測放大器反相器的一感測節點之間；及一充電電路，其經組態以在該電荷轉移電晶體的一電荷轉移週期之前將該感測節點充電至一電源電壓。
經由以下詳細描述可較佳地理解此等及額外優點。
相關申請案之交叉參考
本申請案主張2020年4月15日申請之美國非臨時專利申請案第16/849,616號及2019年4月17日申請之美國臨時申請案第62/835,160號之優先權及權益，該等申請案中之每一者如同下文完整闡述及為了所有可應用目的特此以全文引用之方式併入。
為改進密度及功率效率，揭示一種電荷轉移電晶體以用於在讀取操作期間將感測放大器之感測節點耦接至位元線。電荷轉移電晶體的源極連結至位元線，而其汲極連結至感測節點。所得電荷轉移如此高效，使得其允許在一些實施中僅使用單一位元線。或者，位元線對可輔助電荷轉移。在行多工實施中，電荷轉移電晶體可充當行多工器電晶體。儘管習知感測放大器經由行多工器電晶體耦接至位元線，但注意，習知行多工器電晶體經控制為開關，使得其在讀取操作期間完全接通，同時感測節點耦接至位元線。
相比於此類習知完全接通操作，將電荷轉移電晶體的閘極充電至使得電荷轉移電晶體僅針對所存取位元格中之所儲存二進位值的一個極性而導通的閘極電壓。在讀取操作期間確證字元線電壓之前，將位元線充電至預充電電壓，同時電荷轉移電晶體保持關斷。字元線電壓接著經確證以將位元格耦接至預充電位元線，同時電荷轉移電晶體仍關斷。位元格將接著將預充電位元線充電至取決於位元格之二進位內容的位元格有效電壓。
若位元格正儲存第一二進位值，則位元格有效電壓等於位元線的預充電電壓。但若位元格儲存第二二進位值(第一二進位值之補碼)，則位元格有效電壓與預充電電壓相差位元線電壓差(dvbl)。隨著位元格有效電壓產生，電荷轉移週期可開始，同時字元線電壓仍經確證。電荷轉移驅動器在電荷轉移週期期間對電荷轉移電晶體的閘極電壓進行充電以具有接地與電源電壓VDD之間的量值。由於電荷轉移電晶體之源極電壓等於位元格有效電壓，故電荷轉移電晶體之閘極至源極電壓等於電荷轉移週期期間閘極電壓與位元格有效電壓之間的差。若所存取位元格正儲存第一二進位值，使得位元格有效電壓等於位元線預充電電壓，則電荷轉移電晶體之閘極至源極電壓滿足電荷轉移電晶體之臨限電壓以使得電荷轉移電晶體傳導電荷，以使感測節點電壓自在電荷轉移週期之前建立的默認電壓改變。但若所存取位元格正儲存第二二進位值(第一二進位值之補碼)，則閘極至源極電壓改變位元線電壓差，使得在電荷轉移週期期間不滿足臨限電壓。
出人意料之結果為電荷轉移取決於由位元格儲存之二進位狀態。若此二進位狀態等於第一二進位值，則電荷轉移電晶體導通以使感測節點電壓自其默認值改變。但若二進位狀態等於第二二進位值，則電荷轉移電晶體不傳導電荷，使得感測節點電壓停留在其默認值處。注意，感測節點之電容相較於位元線電容相對較小。因此，藉由電荷轉移電晶體之電荷傳導將快速地將其狀態自默認狀態改變為大體上等於位元格有效電壓。由電荷轉移產生的電荷轉移因此用於以大體上全軌方式放大位元線差電壓。在習知SRAM中，感測放大器必須相對敏感以對位元線電壓差作出回應。形成鮮明對比的係本文中可使用簡單反相器來感測感測節點電壓，此係由於其將因藉由電荷轉移功能提供的放大而自其默認電壓廣泛擺動。
注意，先前論述係關於電荷轉移電晶體之極性而為一般性的。其可為p型金屬氧化物半導體(PMOS)電晶體或n型金屬氧化物半導體(NMOS)電晶體。在兩種情況下，源極連結至位元線，而汲極連結至感測節點。但極性反轉。在PMOS實施中，將位元線預充電至電源電壓VDD，而感測節點之默認電壓接地。但在NMOS實施中，位元線藉由接地來預充電，而感測節點之默認電壓將等於電源電壓。以下論述將集中於PMOS實施，隨後論述NMOS實施。
在PMOS電荷轉移實施例中，在字元線激發之前將位元線預充電至電源電壓VDD。將感測節點放電至接地至其默認狀態，同時感測節點經由PMOS電荷轉移電晶體與預充電位元線隔離。在字元線經確證之情況下，位元格可接著將預充電位元線驅動至等於位元格有效電壓。若儲存於位元格中之二進位內容等於第一二進位值，則位元格有效電壓等於電源電壓VDD。但若二進位內容等於第二二進位值，則位元格有效電壓自電源電壓減小位元線電壓差。以下論述將假定第一二進位值為二進位一(邏輯一)值且第二二進位值為二進位零(邏輯零)值，但此等值可在替代實施中交換。
如先前所論述，位元線電壓差可為相對較小之值，諸如100毫伏或甚至更小。然而，歸因於由PMOS電荷轉移電晶體實施之電荷轉移放大，此微小差相當顯著。利用因字元線經確證而產生於位元線上之位元格有效電壓，PMOS電荷轉移電晶體不像在習知記憶體中進行的那樣簡單地完全接通，而是PMOS電荷轉移電晶體之閘極電壓充電，使得電源電壓與閘極電壓之間的差等於或略低於PMOS電荷轉移電晶體的臨限電壓之絕對值。若位元格正儲存二進位一值，則位元格有效電壓等於電源電壓VDD。因此PMOS電荷轉移電晶體之源極至閘極電壓略大於臨限電壓之絕對值，使得PMOS電荷轉移電晶體將接通以將電荷自位元線轉移至經放電感測節點。但若位元格正儲存二進位零值，則PMOS電荷轉移電晶體之源極至閘極電壓將因位元格電壓之減小的值而略低於電源電壓。因此，當位元格正儲存二進位零時，由於不滿足臨限電壓，故PMOS電荷轉移電晶體持續隔離經放電感測節點。
因位元線電容與感測節點電容之間的差而所得之電荷轉移放大相當有利，此係由於感測放大器可能僅為反相器。此反相器感測放大器將接著藉由使感測節點電壓反相來感測位元格之二進位內容。若位元格之二進位內容為二進位零，則反相器輸出將因而等於電源電壓。相反地，若位元格之二進位內容為二進位一，則反相器輸出將等於接地。形成鮮明對比的係習知記憶體無法使用反相器作為感測放大器，此係由於習知感測放大器必須基於相對較小之位元線電壓差來作出位元決策。
NMOS實施為PMOS實施例之互補，使得將在讀取操作之前對位元線進行放電而非預充電。在讀取操作之前感測節點將充電至電源電壓，而非放電。接著在電荷轉移週期開始時將NMOS電荷轉移電晶體之閘極電壓充電至大體上等於NMOS電荷轉移電晶體之臨限電壓。若所存取位元格正儲存二進位零值，則NMOS電荷轉移電晶體將傳導電荷，使得預充電感測節點朝向接地放電。但若所存取位元格正儲存二進位一，則所存取位元格將使經放電位元線之電壓升高位元線電壓差，使得NMOS電荷轉移電晶體未導通，此係由於其閘極至源極電壓接著低於其臨限電壓。現將更詳細地論述一些實例PMOS電荷轉移實施例，隨後論述NMOS電荷轉移實施例。
實例SRAM 100展示於圖 1 中。如SRAM技術中所知，SRAM 100包括根據複數個字元線以列配置且根據複數個位元線以行配置的複數個位元格105。為了圖示清晰之目的，圖1中僅展示一個字元線W、一個位元格105及一個位元線Bl。在讀取操作之前，若位元格105正儲存二進位一值，則將位元格105之Q節點充電至電源電壓。相反地，若位元格105正儲存二進位零，則Q節點接地。如SRAM技術中所知，預充電電路115用於在字元線W之確證之前將位元線Bl預充電至電源電壓VDD。在讀取操作期間，字元線W之電壓經確證為電源電壓以接通NMOS存取電晶體M1，使得Q節點耦接至預充電位元線Bl。位元線電壓將接著充電至取決於Q節點電壓的位元格有效電壓。若位元格105正儲存二進位一，則位元格有效電壓將等於電源電壓VDD，但若位元格105正儲存二進位零，則位元格有效電壓將自電源電壓VDD減小位元線電壓差。注意，位元線Bl之電容相對較大，如由位元格電容Cbl表示。因此若位元格105正儲存二進位零，則位元格105無法在字元線W經確證的相對短暫週期期間將位元線Bl放電至零。實情為，位元線電壓自電源電壓減小等於電源電壓VDD之某部分(例如100 mV)的位元線電壓差。
因此，當在讀取操作期間位元格105正儲存二進位零值時，位元線Bl之位元格有效電壓等於電源電壓減去位元線電壓差(dvbl)。正是此位元線電壓差防止在讀取操作之前在將感測節點120與位元線Bl隔離之PMOS電荷轉移電晶體P1兩端發生電荷轉移。電荷轉移驅動器(未說明但在下文進一步論述)在讀取操作之前將電荷轉移電晶體P1之閘極電壓Vg充電至電源電壓，使得電荷轉移電晶體P1將感測節點120與位元線Bl隔離。感測節點電壓等於電荷轉移電晶體P1之汲極電壓Vd，而位元線電壓等於電荷轉移電晶體P1之源極電壓Vs。在讀取操作之前，諸如耦接於接地與感測節點120之間的NMOS電晶體M2的放電電路接通以對感測節點電壓Vd進行放電。感測節點120之電容Cd相較於位元線電容Cbl相對較小。感測節點120之此較小電容Cd有效地產生電荷轉移放大，如本文中將進一步論述。
在讀取操作之電荷轉移週期之後的感測賦能週期期間，感測放大器反相器110使感測節點電壓反相。舉例而言，在感測賦能週期期間，感測賦能信號Sen可經確證以接通耦接於接地與反相器110之接地節點之間的NMOS電晶體M3，以接通反相器110。若感測節點電壓Vd在感測賦能週期期間仍放電，則反相器110之輸出電壓Vout將經確證為電源電壓。相反地，若感測賦能電壓在感測賦能週期期間充電至高於反相器110之臨限，則輸出電壓Vout將放電至接地。
為控制經由電荷轉移電晶體P1的電荷轉移，電荷轉移驅動器在電荷轉移週期期間將閘極電壓充電至電壓Vg。電壓Vg等於電源電壓VDD減去電晶體P1之臨限電壓之絕對值與額外過驅動電壓Vx之總和，使得電壓Vg等於VDD - (Abs(Vt) + Vx)，其中Abs表示絕對值函數。電荷轉移電晶體P1之所得源極至閘極電壓Vsg接著取決於位元線Bl之位元格有效電壓，此係由於位元格有效電壓亦為電荷轉移電晶體P1之源極電壓。繼而，位元線Bl之位元格有效電壓取決於位元格105之二進位值。
經由考慮圖 2 可更佳地瞭解電荷轉移電晶體P1的所得電荷轉移控制，該圖說明作為電荷轉移電晶體P1之源極至閘極電壓Vsg的函數的由電荷轉移電晶體P1傳導之電流i。若位元格有效電壓等於電源電壓VDD，則源極至汲極電壓Vsg將等於VDD - Vg，其等於VDD - (VDD - (Abs(Vt) + Vx))，其繼而等於Abs(Vt) + Vx，如由圖2中之電壓A表示。由於電壓A大於臨限電壓之絕對值，故電荷轉移電晶體P1接通以傳導電流I。但若位元格105正儲存二進位零，則電荷轉移電晶體P1之源極電壓(位元格有效電壓)自電源電壓VDD減小位元線電壓差(dvbl)。電壓Vsg接著等於Abs(Vt) + Vx - dvbl，其等於電壓B，如圖2中所展示。由於電壓B小於臨限電壓之絕對值，故電荷轉移電晶體P1保持關斷且傳導可忽略量之電荷。
若位元格105正儲存二進位零，則感測節點電壓Vd將因此保持放電，而若位元格105正儲存二進位一，則電荷轉移電晶體P1將傳導電流I。由於感測節點之電容Cd相對較小，故電流I將相對快速地將感測節點電壓Vd自接地朝向位元格有效電壓充電。位元線電壓差dvbl因此藉由電荷轉移過程放大以產生幾乎全軌之感測節點電壓差。此放大有利地允許反相器110之使用，以感測感測節點電壓。不僅反相器110相較於習知感測放大器相對緊湊且低功率，記憶體100亦相較於對SRAM位元線對之習知需要而可每位元格僅使用一個位元線。由反相器110感測位元格二進位內容因此可標示為單端感測，此係由於其僅使用一個位元線。
用於產生閘極電壓Vg的電荷轉移驅動器可使用二極體連接之PMOS電晶體P2來形成，如圖 3 中針對SRAM 300所展示。二極體連接之電晶體P2的源極連結至電源電壓VDD之電源節點，而其閘極及汲極連結至PMOS電流源極電晶體P3之源極，該PMOS電流源極電晶體P3在電荷轉移週期期間藉由低態有效電荷轉移賦能信號(cts_en)接通。電晶體P3將接著在電荷轉移週期期間傳導電流Is。二極體連接之電晶體P2的閘極連接至電荷轉移電晶體P1之閘極。因此，若電荷轉移電晶體P1之源極亦充電至電源電壓VDD，則電荷轉移電晶體P1將在電荷轉移週期期間取決於電晶體P1與電晶體P2之間的大小比率而鏡像電流。如先前所論述，當位元格105 (圖1)正儲存二進位一值時，位元線Bl之位元格有效電壓等於電源電壓VDD。因此當位元格有效電壓等於電源電壓VDD時，電荷轉移電晶體P1在電荷轉移週期期間接通以傳遞電流Is。但若位元格有效電壓因儲存於位元格105中之二進位零值而自電源電壓VDD降低位元線電壓差位元線dvbl，則電流鏡組態打破，使得電荷轉移電晶體P1傳導可忽略量之電荷。注意，諸如電晶體P2之二極體連接之電晶體將向接地傳導可觀量之電荷，使得效率降低。
可由相較於位元線電壓差dvbl之發展相對緩慢地降低閘極電壓的任何合適之源極來發展不具有使用二極體連接之電晶體之效率成本的替代電荷轉移驅動器。目標為閘極電壓Vg在電荷轉移週期之開始時自電源電壓減小大約臨限電壓之絕對值。若電荷轉移電晶體P1之源極電壓(位元格有效電壓)接著等於電源電壓VDD，則電荷轉移電晶體P1之Vsg電壓將等於臨限電壓之絕對值，使得電荷轉移電晶體P1將導通。但若源極電壓等於電源電壓減去位元線電壓差dvbl，則電荷轉移電晶體P1將不導通。
相對緩慢地降低閘極電壓Vg的一種方式為使用小反相器來形成電荷轉移驅動器。因其相對小的大小，反相器將在電荷轉移週期期間相對緩慢地降低閘極電壓。作為替代方案，可使用虛設位元線以充當電荷轉移驅動器，從而形成閘極電壓Vg。如SRAM技術中所知，虛設位元線用以對何時位元線電壓已充分發展使得應開始感測賦能週期進行建模。由於虛設位元線對位元線之電容進行建模，故虛設位元線以與位元線自電源電壓放電至位元線電壓差dvbl大致相同之速率自預充電狀態放電至臨限電壓。圖 4 中針對記憶體400展示兩種類型之電荷轉移驅動器。由於在實踐中將僅使用一種方法，故藉由視情況選用之虛線展示自反相器415至電荷轉移電晶體P1之閘極電壓的連接。此外，與針對記憶體100所論述之單端途徑相反，記憶體400使用由位元線Bl及互補位元線Blb形成之位元線對。儘管位元線對需要更多佈線，但與單端途徑相反，所得感測操作可更快速地進行。因此記憶體100可用於較不時間關鍵之應用，而記憶體400為更為時間關鍵之應用提供更快操作。
在字元線W之確證之前，預充電電路420用以對位元線Bl及互補位元線Blb進行預充電，如SRAM技術中已知。位元格105之Q節點經由存取電晶體M1耦接至位元線Bl，如針對記憶體100所論述。此外，記憶體400中之位元格105的互補Q節點(QB)經由另一NMOS存取電晶體M5耦接至互補位元線Blb。位元線Bl藉由電荷轉移電晶體P1與感測節點120隔離，如關於記憶體100所論述。類似地，互補位元線Blb藉由PMOS電荷轉移電晶體P4與感測節點402隔離。電荷轉移驅動器(虛設位元線或反相器415)在電荷轉移週期期間控制電荷轉移電晶體P1及P4之閘極電壓。電晶體M2及電晶體M4充當放電電路以在電荷轉移週期之前對感測節點120及402進行放電。電晶體M4具有連接至接地的源極及連接至感測節點402的汲極。電晶體M2如針對SRAM 100所論述而配置。
記憶體400中之感測放大器由諸如經由一對交叉耦合反及閘315及310實施的簡單復位置位(RS)鎖存器形成。反及閘310具有連接至感測節點120的第一輸入節點及連接至反及閘315之輸出節點的第二輸入節點。類似地，反及閘315具有連接至感測節點402的第一輸入節點及連接至反及閘310之輸出節點的第二輸入節點。反及閘310之輸出節點驅動輸出信號Dout以用於位元格105上之讀取操作。由反及閘310及315形成之RS鎖存器相較於習知感測放大器相對緊湊且高效。歸因於感測節點120及402之經放電默認狀態，反及閘315及310之輸出在電荷轉移週期之前均將為邏輯高(充電至電源電壓)。每一反及閘接著充當其感測節點(電荷轉移電晶體P4之汲極或電荷轉移電晶體P1之汲極)之反相器。若位元格105正儲存二進位一值，則電荷轉移電晶體P1將在電荷轉移週期期間導通，而電荷轉移電晶體P4將保持關斷。在此狀態下，由反及閘310及315形成之RS鎖存器復位，使得將輸出信號Dout放電至接地。相反地，若位元格105正儲存二進位零值，則電荷轉移電晶體P4將在電荷轉移週期期間導通，而電荷轉移電晶體P1將保持關斷。由反及閘310及315形成之RS鎖存器將接著置位，使得輸出信號Dout充電至電源電壓VDD。注意，當所存取位元格正儲存二進位零值時，即使存在歸因於位元線之洩漏的非所要電荷轉移，RS鎖存器亦可有利地在無故障之情況下讀取。
現將參考圖 5 中所展示之實例SRAM 500來論述NMOS電荷轉移實施例。類似於關於記憶體100所論述，位元線Bl在讀取操作期間耦接至位元格105。在電荷轉移週期期間，位元線Bl經由NMOS電荷轉移電晶體M6耦接至感測節點505 (電荷轉移電晶體M6之汲極)。如關於記憶體100所論述，記憶體500中之感測放大器反相器110藉由使感測節點電壓(電荷轉移電晶體M6之汲極電壓Vd)反相來感測儲存於位元格105中之位元。位元線Bl之預充電狀態在藉由預充電NMOS電晶體M7放電時為接地。相反地，感測節點505之預充電狀態在經由諸如預充電PMOS電晶體P6之充電電路充電時為電源電壓VDD。
由於位元線Bl之預充電狀態為接地，故存取電晶體為如由存取電晶體P5表示之PMOS電晶體。對記憶體500之字元線W之確證可接著為低態有效(接地)確證。在讀取操作之前，字元線之默認狀態為電源電壓VDD，以保持存取電晶體P5關斷。但在讀取操作期間，字元線W接著在字元線週期內放電至接地。取決於儲存於位元格105中之位元，位元線Bl將接著因所儲存位元為二進位零而保持接地(停留在其預充電狀態下)，或將因所儲存位元為二進位一而在電壓上升高電源電壓VDD之一部分。
在電荷轉移週期之前，電荷轉移電晶體M6之閘極接地，使得電晶體M6關斷。在電荷轉移週期期間，電荷轉移電晶體M6之閘極電壓緩慢升高至其臨限電壓加上正過驅動電壓(電源電壓VDD之某部分)。因此小反相器適合於充當電荷轉移驅動器以對電荷轉移電晶體M6之閘極電壓進行充電。此閘極驅動類似於關於記憶體400所論述之反相器415，例外為閘極電壓將在記憶體500之電荷轉移週期期間自接地充電，而其自記憶體400之電源電壓VDD放電。在閘極電壓Vg充電至臨限電壓且位元格105正儲存二進位零之情況下，電荷轉移電晶體M6之閘極至源極電壓將滿足其臨限電壓，使得來自預充電感測節點505之電荷流動至位元線Bl上。但歸因於相較於更小感測節點電容Cd相對更大之位元線電容Cbl，位元線電壓未藉由此電荷轉移顯著升高。相比之下，預充電感測節點505之電壓將更顯著地改變且朝向接地放電，以便觸發反相器110將輸出電壓Vout充電至電源電壓VDD。
若位元格105中之所儲存位元改為二進位一，則位元格105將使經放電位元線電壓升高位元線電壓差dvbl。由於電荷轉移電晶體M6之閘極電壓僅略高於其臨限電壓，故電荷轉移電晶體M6之源極電壓升高位元線電壓差dvbl使電荷轉移電晶體M6在電荷轉移週期期間保持關斷。預充電感測節點電壓將接著停留在電源電壓VDD下，使得反相器110讓輸出電壓Vout保持放電。以此方式，可實施電荷轉移操作而不管電荷轉移電晶體之極性為何。然而，應注意，SRAM 500之操作與習知SRAM操作相當不同，此係由於位元線Bl之預充電狀態為接地且存取電晶體P6為PMOS電晶體。儘管此操作極不同於習知SRAM操作，但位元線之預充電為低功率的，此係由於預充電狀態為接地。SRAM 500為單端的，但應瞭解，此NMOS電荷轉移操作容易擴展至雙端實施，諸如關於記憶體400所類似地論述。然而，應注意，在NMOS電荷轉移實施例中，交叉耦合反及閘將由交叉耦合反或閘取代以形成感測放大器。
現將關於圖 6 中所展示之流程圖論述感測由位元格儲存之位元的電荷轉移方法。方法包括動作600：將位元線預充電至等於預充電電壓，同時其源極連接至位元線且汲極連接至感測節點之電荷轉移電晶體關斷以將感測節點與位元線隔離。動作600之實例為對記憶體100或400中之位元線Bl進行預充電，同時電荷轉移電晶體P1關斷。此外，方法包括動作605，該動作605在位元線之預充電之後且包括：將位元格耦接至位元線，同時電荷轉移電晶體保持關斷以將位元線充電至位元格有效電壓，該位元格有效電壓回應於位元等於第一二進位值而等於預充電電壓且回應於位元等於第二二進位值而與預充電電壓相差位元線差電壓。注意，動作605對於電荷轉移電晶體之極性而為一般性的。在諸如針對SRAM 500所論述之NMOS實施中，預充電電壓等於接地，而在PMOS實施中其等於電源電壓。
方法進一步包括動作610：在電荷轉移週期期間將電荷轉移電晶體之閘極充電至閘極電壓，其中閘極電壓與位元格有效電壓之間的差使得電荷轉移電晶體回應於位元等於第一二進位值而導通，且其中閘極電壓與位元格有效電壓之間的差使得電荷轉移電晶體回應於位元等於第二二進位值而保持關斷。與動作605相似，動作610對於電荷轉移電晶體之極性而為一般性的。
最後，方法包括動作615，該動作615在電荷轉移週期之終止之後且包括：回應於使感測節點之電壓反相而感測位元。此反相可在單端實施中由反相器110進行或在雙端實施中由反及閘310進行。
本文中所揭示之記憶體可有利地併入至任何合適之電子系統或裝置中。舉例而言，如圖7中所展示，蜂巢式電話700、膝上型電腦705及平板PC 710均可包括根據本發明之記憶體。諸如音樂播放器、視訊播放器、通訊裝置及個人電腦之其他例示性電子系統亦可經組態有根據本發明構造之記憶體。
如熟習此項技術者至今將瞭解且取決於即將進行之特定應用，可在不脫離本發明之範疇的情況下對本發明之裝置的材料、設備、組態及使用方法作出許多修改、替代及變化。鑒於此，本發明之範疇不應限於本文中所說明及所描述之特定實施例的範疇，此係由於該等實施例僅藉助於其的一些實例，實際上，本發明之範疇應與下文隨附申請專利範圍及其功能等效物之範疇完全相稱。
100:SRAM 105:位元格 110:反相器 115:預充電電路 120:感測節點 300:SRAM 310:反及閘 315:反及閘 400:記憶體 402:感測節點 415:反相器 420:預充電電路 500:SRAM 505:感測節點 600:動作 605:動作 610:動作 615:動作 700:蜂巢式電話 705:膝上型電腦 710:平板PC cts_en:低態有效電荷轉移賦能信號 dvbl:位元線電壓差 A:電壓 B:電壓 Bl:位元線 Blb:互補位元線 Cbl:位元格電容 Cd:電容 Dout:輸出信號 I:電流 Is:電流 i:電流 M1:NMOS存取電晶體 M2:NMOS電晶體 M3:NMOS電晶體 M4:電晶體 M5:NMOS存取電晶體 M6:NMOS電荷轉移電晶體 M7:預充電NMOS電晶體 P1:PMOS電荷轉移電晶體 P2:二極體連接之PMOS電晶體 P3:PMOS電流源極電晶體 P4:PMOS電荷轉移電晶體 P5:存取電晶體 P6:預充電PMOS電晶體 Q:節點 QB:互補Q節點 Sen:感測賦能信號 Vd:汲極電壓 Vdd:電源電壓 Vg:閘極電壓 Vout:輸出電壓 Vs:源極電壓 Vsg:源極至閘極電壓 Vx:額外過驅動電壓 W:字元線
圖1說明根據本發明之一態樣的具有單端PMOS電荷轉移感測的記憶體。
圖2說明由圖1之記憶體中之電荷轉移電晶體傳導的電流作為電荷轉移電晶體之源極至閘極電壓的函數的波形。
圖3說明根據本發明之一態樣的用於產生圖1之記憶體中之電荷轉移電晶體的閘極電壓的二極體連接之電晶體。
圖4說明根據本發明之一態樣的具有雙端電荷轉移感測的記憶體。
圖5說明根據本發明之一態樣的具有單端NMOS電荷轉移感測的記憶體。
圖6為根據本發明之一態樣的使用電荷轉移技術來感測位元格之二進位內容之方法的流程圖。
圖7說明根據本發明之一態樣的各自併入有記憶體的一些實例電子系統。
藉由參考以下詳細描述最佳理解本發明之實施例及其優點。應瞭解，相同參考數字用於識別圖式中之一或多者中所說明的相同元件。
100:SRAM
105:位元格
110:反相器
115:預充電電路
120:感測節點
Bl:位元線
Cbl:位元格電容
Cd:電容
i:電流
M1:NMOS存取電晶體
M2:NMOS電晶體
M3:NMOS電晶體
P1:PMOS電荷轉移電晶體
Q:節點
QB:互補Q節點
Sen:感測賦能信號
Vd:汲極電壓
Vdd:電源電壓
Vg:閘極電壓
Vout:輸出電壓
Vs:源極電壓
W:字元線

Claims (29)

  1. 一種記憶體，其包含： 一位元線； 一位元格，其經組態以回應於該位元格中之一所儲存位元而在一字元線確證週期期間將該位元線充電至一位元格有效電壓； 一感測放大器； 該感測放大器的一第一感測節點； 一第一電荷轉移電晶體，其具有連接至該位元線之一源極及連接至該第一感測節點之一汲極；及 一電荷轉移驅動器，其經組態以在一電荷轉移週期期間將該第一電荷轉移電晶體之一閘極充電至一閘極電壓，以使得該第一電荷轉移電晶體回應於該所儲存位元等於一第一二進位值而導通，且使得該第一電荷轉移電晶體回應於該所儲存位元等於該第一二進位值之一補碼而保持關斷。
  2. 如請求項1之記憶體，其進一步包含： 一預充電電路，其經組態以在一預充電週期期間將該位元線充電至一電源電壓，且其中該第一電荷轉移電晶體為一p型金屬氧化物半導體(PMOS)電晶體。
  3. 如請求項2之記憶體，其進一步包含經組態以在該預充電週期期間將該第一感測節點放電至接地的一電晶體。
  4. 如請求項1之記憶體，其進一步包含： 一預充電電路，其經組態以在一預充電週期期間將該位元線放電至接地，且其中該第一電荷轉移電晶體為一n型金屬氧化物半導體(NMOS)電晶體。
  5. 如請求項4之記憶體，其進一步包含經組態以在該預充電週期期間將該第一感測節點充電至一電源電壓的一電晶體。
  6. 如請求項1之記憶體，其中該電荷轉移驅動器包含一虛設位元線。
  7. 如請求項1之記憶體，其中該電荷轉移驅動器包含一反相器。
  8. 如請求項1之記憶體，其中該電荷轉移驅動器包含一二極體連接之電晶體，該二極體連接之電晶體具有連接至該第一電荷轉移電晶體之一閘極的一閘極。
  9. 如請求項1之記憶體，其中該感測放大器包含經組態以使該第一感測節點之一電壓反相以感測該所儲存位元之一二進位值的一反相器。
  10. 如請求項1之記憶體，其進一步包含： 一互補位元線； 一第二電荷轉移電晶體，其具有連接至該互補位元線之一源極及連接至該感測放大器的一第二感測節點之一汲極，其中該電荷轉移驅動器經進一步組態以驅動該第二電荷轉移電晶體的一閘極電壓。
  11. 如請求項10之記憶體，其中該感測放大器包含一復位置位鎖存器。
  12. 如請求項11之記憶體，其中該復位置位鎖存器包含一對交叉耦合反及閘。
  13. 如請求項1之記憶體，其中該記憶體併入至一蜂巢式電話中。
  14. 一種用於使用一電荷轉移電晶體來感測由一位元格儲存的一位元的方法，其包含： 將一位元線預充電至等於一預充電電壓，同時具有連接至該位元線之一源極及連接至一感測節點之一汲極的一電荷轉移電晶體關斷以將該感測節點與該位元線隔離； 在該位元線之該預充電之後，將該位元格耦接至該位元線，同時該電荷轉移電晶體保持關斷以將該位元線充電至一位元格有效電壓，該位元格有效電壓回應於該位元等於一第一二進位值而等於該預充電電壓且回應於該位元等於一第二二進位值而與該預充電電壓相差一位元線差電壓； 在一電荷轉移週期期間將該電荷轉移電晶體之一閘極充電至一閘極電壓，其中該閘極電壓與該位元格有效電壓之間的一差使得該電荷轉移電晶體回應於該位元等於該第一二進位值而導通，且其中該閘極電壓與該位元格有效電壓之間的該差使得該電荷轉移電晶體回應於該位元等於該第二二進位值而保持關斷；及 在該電荷轉移週期之一終止之後，回應於使該感測節點之一電壓反相而感測該位元。
  15. 如請求項14之方法，其中該將該位元線預充電至等於該預充電電壓包含在一預充電週期內將該位元線充電至一電源電壓。
  16. 如請求項15之方法，其進一步包含在該電荷轉移週期之前將該感測節點放電至接地。
  17. 如請求項14之方法，其中該第一二進位值為一邏輯一且該第二二進位值為一邏輯零。
  18. 如請求項15之方法，其中該將該電荷轉移電晶體之該閘極充電至該閘極電壓包含使用一虛設位元線對該電荷轉移電晶體之該閘極進行充電。
  19. 如請求項15之方法，其中該將該電荷轉移電晶體之該閘極充電至該閘極電壓包含使用一反相器對該電荷轉移電晶體之該閘極進行放電。
  20. 一種記憶體，其包含： 一位元線； 一位元格，其經組態以回應於由該位元格儲存的一位元而在一讀取操作期間將該位元線充電至一位元格有效電壓； 一感測放大器反相器； 一電荷轉移電晶體，其耦接於該位元線與該感測放大器反相器的一感測節點之間；及 一放電電路，其經組態以在該電荷轉移電晶體的一電荷轉移週期之前將該感測節點放電至接地。
  21. 如請求項20之記憶體，其進一步包含： 一預充電電路，其經組態以在該電荷轉移週期之前將該位元線預充電至一預充電電壓。
  22. 如請求項20之記憶體，其進一步包含： 一電荷轉移驅動器，其經組態以在該電荷轉移週期期間驅動該電荷轉移電晶體之一閘極電壓。
  23. 如請求項22之記憶體，其中該電荷轉移驅動器包含一虛設位元線。
  24. 如請求項22之記憶體，其中該電荷轉移驅動器包含經組態以在該電荷轉移週期期間對該電荷轉移電晶體之該閘極電壓進行放電的一反相器。
  25. 一種記憶體，其包含： 一位元線； 一位元格，其經組態以回應於由該位元格儲存的一位元而在一讀取操作期間將該位元線充電至一位元格有效電壓； 一感測放大器反相器； 一電荷轉移電晶體，其耦接於該位元線與該感測放大器反相器的一感測節點之間；及 一充電電路，其經組態以在該電荷轉移電晶體的一電荷轉移週期之前將該感測節點充電至一電源電壓。
  26. 如請求項25之記憶體，其進一步包含： 一預充電電路，其經組態以在該電荷轉移週期之前將該位元線放電至接地。
  27. 如請求項25之記憶體，其進一步包含： 一電荷轉移驅動器，其經組態以在該電荷轉移週期期間驅動該電荷轉移電晶體之一閘極電壓。
  28. 如請求項27之記憶體，其中該電荷轉移驅動器包含一虛設位元線。
  29. 如請求項27之記憶體，其中該電荷轉移驅動器包含經組態以在該電荷轉移週期期間對該電荷轉移電晶體之該閘極電壓進行充電的一反相器。
TW109112880A 2019-04-17 2020-04-16 低功率記憶體 TW202044244A (zh)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
US201962835160P 2019-04-17 2019-04-17
US62/835,160 2019-04-17
US16/849,616 US20200335151A1 (en) 2019-04-17 2020-04-15 Low-power memory
US16/849,616 2020-04-15

Publications (1)

Publication Number Publication Date
TW202044244A true TW202044244A (zh) 2020-12-01

Family

ID=72829297

Family Applications (1)

Application Number Title Priority Date Filing Date
TW109112880A TW202044244A (zh) 2019-04-17 2020-04-16 低功率記憶體

Country Status (4)

Country Link
US (1) US20200335151A1 (zh)
CN (1) CN113728389A (zh)
TW (1) TW202044244A (zh)
WO (1) WO2020214827A1 (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11410720B2 (en) * 2020-10-01 2022-08-09 Samsung Electronics Co., Ltd. Bitline precharge system for a semiconductor memory device
US20230005495A1 (en) * 2021-06-30 2023-01-05 Ringcentral, Inc Systems and methods for virtual meeting speaker separation

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5748015A (en) * 1996-07-01 1998-05-05 Sun Microsystems, Inc. Low voltage single ended dynamic sense amplifier
US6751141B1 (en) * 2002-11-26 2004-06-15 Intel Corporation Differential charge transfer sense amplifier
JP5603043B2 (ja) * 2009-09-15 2014-10-08 ピーエスフォー ルクスコ エスエイアールエル 半導体装置及び半導体装置を含む情報処理システム

Also Published As

Publication number Publication date
WO2020214827A1 (en) 2020-10-22
CN113728389A (zh) 2021-11-30
US20200335151A1 (en) 2020-10-22

Similar Documents

Publication Publication Date Title
US7460387B2 (en) eDRAM hierarchical differential sense amp
US6067256A (en) Static semiconductor memory device operating at high speed under lower power supply voltage
EP1349170B1 (en) Sense amplifying circuit
US9190126B2 (en) Transistor voltage threshold mismatch compensated sense amplifiers and methods for precharging sense amplifiers
US7414908B2 (en) Magnetic memory device
CA2307240A1 (en) Matchline sense circuit and method
JPS6246489A (ja) ダイナミツク型差動増幅器
US7307901B2 (en) Apparatus and method for improving dynamic refresh in a memory device
US9978443B2 (en) Method of controlling auxiliary branches for SRAM cell
KR910006109B1 (ko) 다이나믹 랜덤 액세스메모리에 있어서의 센스앰프 구동장치 및 센스앰프 구동방법
US6795333B2 (en) Semiconductor memory device storing ternary data signal
US7170805B2 (en) Memory devices having bit line precharge circuits with off current precharge control and associated bit line precharge methods
KR19990036155A (ko) 전하 전달 감지 증폭기
KR100488542B1 (ko) 비트라인 프리차아지 타임을 개선한 반도체 메모리 장치
US7031213B2 (en) Semiconductor memory device using VSS or VDD bit line precharge approach without reference cell
KR102443599B1 (ko) 감지 증폭기 신호 부스트
TW202044244A (zh) 低功率記憶體
US20120243287A1 (en) Semiconductor memory device capable of improving disturbability and writability
TW202004768A (zh) 記憶裝置及其測試讀寫方法
JP6042999B2 (ja) 低電力スタティックランダムアクセスメモリ
US9268690B2 (en) Circuits and methods for providing data to and from arrays of memory cells
JP3904359B2 (ja) 半導体ｍｏｓ／バイポーラ複合トランジスタを利用した半導体メモリ素子
US11437091B2 (en) SRAM with robust charge-transfer sense amplification
US6188601B1 (en) Ferroelectric memory device having single bit line coupled to at least one memory cell
CN115547383B (zh) 一种存储电路及磁性随机存储器读关键电路