CN103226292A - 描画方法和制造物品的方法 - Google Patents

描画方法和制造物品的方法 Download PDF

Info

Publication number
CN103226292A
CN103226292A CN2013100311839A CN201310031183A CN103226292A CN 103226292 A CN103226292 A CN 103226292A CN 2013100311839 A CN2013100311839 A CN 2013100311839A CN 201310031183 A CN201310031183 A CN 201310031183A CN 103226292 A CN103226292 A CN 103226292A
Authority
CN
China
Prior art keywords
pattern
linear pattern
cutting pattern
cutting
pitch
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN2013100311839A
Other languages
English (en)
Other versions
CN103226292B (zh
Inventor
辻田好一郎
村木真人
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Canon Inc
Original Assignee
Canon Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Canon Inc filed Critical Canon Inc
Publication of CN103226292A publication Critical patent/CN103226292A/zh
Application granted granted Critical
Publication of CN103226292B publication Critical patent/CN103226292B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/0271—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers
    • H01L21/0273—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers characterised by the treatment of photoresist layers
    • H01L21/0274—Photolithographic processes
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/20—Exposure; Apparatus therefor
    • G03F7/2022—Multi-step exposure, e.g. hybrid; backside exposure; blanket exposure, e.g. for image reversal; edge exposure, e.g. for edge bead removal; corrective exposure
    • G03F7/203—Multi-step exposure, e.g. hybrid; backside exposure; blanket exposure, e.g. for image reversal; edge exposure, e.g. for edge bead removal; corrective exposure comprising an imagewise exposure to electromagnetic radiation or corpuscular radiation
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/20—Exposure; Apparatus therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/30—Electron-beam or ion-beam tubes for localised treatment of objects
    • H01J37/317—Electron-beam or ion-beam tubes for localised treatment of objects for changing properties of the objects or for applying thin layers thereon, e.g. for ion implantation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/268—Bombardment with radiation with high-energy radiation using electromagnetic radiation, e.g. laser radiation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET

Landscapes

  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Electromagnetism (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • High Energy & Nuclear Physics (AREA)
  • Manufacturing & Machinery (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • Optics & Photonics (AREA)
  • Health & Medical Sciences (AREA)
  • Toxicology (AREA)
  • Chemical & Material Sciences (AREA)
  • Analytical Chemistry (AREA)
  • Ceramic Engineering (AREA)
  • Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)
  • Electron Beam Exposure (AREA)

Abstract

本发明涉及一种描画方法和制造物品的方法。带电粒子束描画设备在多个第一线状图案上描画多个切割图案，所述多个第一线状图案被布置成沿着第一方向延伸，并且所述多个第一线状图案在垂直于第一方向的第二方向按预先确定的节距P对准。描画所述多个切割图案，以致在第二方向彼此相邻的每对切割图案的中心之间在第二方向的间隔Ai(i是指定切割图案对的编号)满足以下关系：Ai=m1X(m1=1,2,3,...)，其中X是通过节距P定义的尺寸。

Description

描画方法和制造物品的方法
技术领域
本发明涉及利用带电粒子束的描画方法，和制造物品的方法。
背景技术
随着半导体集成电路的封装密度的增大，和半导体器件的小型化，期望加速光刻技术的发展。当随着光刻技术的进步，最小图案尺寸接近于用于曝光的光源的波长时，在相邻图案之间发生非有意的光的相互作用。不过，虽然光刻工艺中使用的光源的波长保持在193nm，但是最小图案尺寸目前已接近22nm。随着最小图案尺寸和用于光刻工艺的光的波长之间的差异的增大，光刻工艺的可靠性降低。
当相互作用时，来自用于光刻法的掩模上的各个图案的光束产生干涉条纹。归因于与由相邻图案产生的干涉条纹相关的各种因素，可能意外地在晶片上形成非有意的图案，或者可能偶然除去所需的图案。在任一情况下，会通过曝光形成与所期望图案不同的图案，从而导致器件损坏。诸如光学邻近效应校正(OPC)之类的校正方法用来预测相邻图案对彼此的影响，并校正掩模，以便通过曝光形成所期望图案。不过，随着最小图案变得更加细微，光相互作用变得更复杂，从而伴随这种趋势，在光学邻近效应校正中，光相互作用的预测质量降低。
作为解决上述问题的一种方法，在Proc.of SPIE,Vol.7641,764109-1中提出一种规定具有恒定的宽度并且沿着限定方向延伸的图案的器件设计规则(下面称为1D布局)。下面将参考图10描述一种实际的制造方法。图10示出利用配备波长193nm的光源和浸渍光学系统的曝光设备的22nm代SRAM栅极单元的光刻工艺。下面将描述该工艺中的步骤。
[步骤1]利用曝光设备，曝光形成具有44nm的半节距的线条和空间图案。
[步骤2]在直接处理曝光形成的图案，或者处理底层之后，在整个表面上各向同性地形成膜，然后进行各向异性蚀刻，以形成具有半节距为22nm的线条和空间图案，并且使侧壁，即，图案的轮廓完好的硬掩模。在步骤2中，采用利用侧壁的双重图案化技术。
[步骤3]在硬掩模上涂覆抗蚀剂，通过曝光，在抗蚀剂上形成切孔图案。
[步骤4]化学处理曝光形成的切孔图案，使之缩小。
[步骤5]再次进行各向异性蚀刻，从而形成具有所期望的栅极单元图案的硬掩模。
下面将参考图9C描述1D布局的形状。图9C示出隔离区和栅极区。栅极区是在隔离区上形成的。在每个隔离区中，形成一维(1D)线条和空间图案(L/S)以沿着X方向延伸，同时每个栅极区中，形成一维(1D)线条和空间图案(L/S)以沿着Y方向延伸。在这种情况下，将在把隔离区定义为底层时，描述栅极区。为了形成各种晶体管，必须利用切割图案，切割栅极区。这需要其中按照尺寸精确度和重叠精确度，防止利用切割图案切割的栅极区的Y向端部进入活性区域的条件。当发生对活性区的这种进入时，左右栅极之间的待隔离的源极/漏极(S/D)区短路，如图9A中所示。在X方向，切割图案必须整个覆盖栅极区的切割部分，并且必须不接触相邻的栅极区，如图9B中所示。注意，可以相互连接相邻的切割图案。按照这种方式，切割图案既不需要相对于在底层中形成的图案被对称布置，也不需要相互具有对称性。只要上述条件被满足，布置就具有给定的自由度，不需要具有给定的规则性。
即使当采用包括波长193nm的光源和浸渍光学系统的曝光设备时，也必须使用双重图案化技术来形成半节距为22nm的线条和空间图案，从而也难以通过曝光形成切孔图案。这使得必须增加如步骤4中那样，缩小形成的图案的步骤。结果，掩模和步骤的数目增大，因而光刻工艺的生产能力降低，导致成本升高和可靠性降低。
发明内容
本发明提供一种提高生产能力的描画方法。
在其第一方面，本发明提供一种利用带电粒子束描画设备，在多个第一线状图案上描画多个切割图案的方法，所述多个第一线状图案被布置成沿着第一方向延伸，并且所述多个第一线状图案在垂直于第一方向的第二方向按预先确定的节距P对准，其中这样描画所述多个切割图案，以致在第二方向彼此相邻的每对切割图案的中心之间在第二方向的间隔Ai(i是指定切割图案对的编号)满足以下关系：
Ai=m1X(m1=1,2,3,...)
其中X是通过节距P定义的尺寸。
在其第二方面，本发明提供一种制造物品的方法，所述方法包括：利用带电粒子束描画设备，在多个第一线状图案上描画多个切割图案，所述多个第一线状图案被布置成沿着第一方向延伸，并且所述多个第一线状图案在垂直于第一方向的第二方向按预先确定的节距P对准；使上面描画有所述多个切割图案的基板显影；和处理显影的基板，以制造所述物品，其中这样进行描画，以致在第二方向彼此相邻的每对切割图案的中心之间在第二方向的间隔Ai(i是指定切割图案对的编号)满足以下关系：
Ai=m1X(m1=1,2,3,...)
其中X是通过节距P定义的尺寸。
参考附图，根据例证实施例的以下描述，本发明的其它特征将变得清楚。
附图说明
图1是示出带电粒子束描画设备的视图；
图2是示出消隐器阵列的内部电路的电路图；
图3是示出描画图案的视图；
图4是用于解释每个电子束的扫描轨迹的视图；
图5是示出每个电子束的扫描轨迹的视图；
图6是用于解释描画条带描画区域之间的位置关系的视图；
图7是用于解释1D布局中的栅极区中的切割图案的布局的视图；
图8是示出本实施例和常规技术的描画性能的表格；
图9A-9C是示出按照常规技术的1D布局和切割图案的布局的视图；
图10示出制造1D布局的方法的视图；
图11是用于解释按照本发明的1D布局中的切割图案的尺寸的视图；
图12是用于解释按照本发明的1D布局中的金属区中的切割图案的布局的视图。
具体实施方式
下面将参考附图，详细描述本发明的实施例。原则上，在用于解释这些实施例的各个附图中，相同的附图标记表示相同的部件，其重复描述将被省略。
[第一实施例]
图1是示出按照本发明的带电粒子束描画设备的主要部分的示意图。作为电子源1，使用所谓的热电子源，比如LaB6或BaO/W(扩散式阴极（dispenser cathode）)。准直透镜2是利用电场，会聚电子束的静电透镜。电子源1发出的电子束被准直透镜2转换成几乎准直的电子束。孔径阵列3包括按二维布置形成的孔径。通过二维布置具有相同屈光力的静电聚光透镜，形成聚光透镜阵列4。通过与聚光透镜对应地布置子阵列，形成图案孔径阵列5，在所述子阵列中布置有定义电子束的形状的图案孔径。5a是从上游侧看时的子阵列的放大视图。
来自准直透镜2的几乎准直的电子束被孔径阵列3分成多个电子束。每个分离的电子束经由聚光透镜阵列4的对应聚光透镜，照射图案孔径阵列5的对应子阵列。孔径阵列3用于定义照射范围。通过对应于聚光透镜，布置能够被单独驱动的静电消隐器，形成消隐器阵列6。通过对应于聚光透镜，布置各自具有一个开口的消隐孔径，形成消隐孔径阵列7。通过对应于聚光透镜，布置沿任意方向偏转电子束的偏转器，形成偏转器阵列8。通过对应于聚光透镜，布置静电物镜，形成物镜阵列9。
来自被电子束照射的图案孔径阵列5的子阵列的电子束被减小到1/100，并经由对应的消隐器、消隐孔径、偏转器和物镜，投射到晶片(基板)10上。换句话说，子阵列上的图案孔径设置在物面，晶片10设置在像面。通过开启或关闭对应的消隐器，控制来自被电子束照射的图案孔径阵列5的子阵列的电子束通过消隐孔径，还根据消隐器开/关定时控制所述电子束撞击晶片10。同时，通过利用偏转器阵列8，使这些电子束偏转相同的量，在晶片10上扫描这些电子束。
经由准直透镜2和聚光透镜，电子源1在消隐孔径上形成图像，以致这些图像的尺寸大于消隐孔径的开口的尺寸。从而，通过消隐孔径的开口定义晶片10上的电子束的半角。消隐孔径的开口被设置在对应物镜的前焦点位置处。于是，来自子阵列的多个图案孔径的电子束的主射线垂直撞击晶片10。因此，即使当晶片10上升或下降时，每个电子束的位置的变化也很小。
当晶片10被安装在台架11上时，台架11能够沿着与光轴垂直的X方向和Y方向移动。静电卡盘和半导体检测器(图中都未示出)被设置在台架11上。静电卡盘紧紧地固定晶片10。在电子束入射侧，半导体检测器具有孔径图案，以便测量每个电子束的位置。机器人传送装置12传送晶片10，并把晶片10加载到台架11上。
消隐控制电路13单独地控制构成消隐器阵列6的多个消隐器。偏转器控制电路14根据共用信号控制构成偏转器阵列8的多个偏转器。台架控制电路15与激光干涉仪(未示出)协同地控制台架11的驱动，所述激光干涉仪检测台架11的位置。主控制系统16控制多个控制电路13-15，从而控制整个的多带电粒子束描画设备。
图2是示出消隐器阵列6的内部电路的详细视图。控制信号从消隐控制电路13经由光通信用光纤被提供给消隐器阵列6。所述控制信号对于每条光纤控制与消隐器阵列6的一个物镜对应的消隐器。即，控制信号对于每条光纤控制消隐器，所述消隐器控制来自一个子阵列中的多个图案孔径的电子束的开/关。控制信号由光电二极管61以光学信号的形式从光通信用光纤接收，由传输阻抗放大器62从电流信号转换成电压信号，并由限幅放大器63进行幅度调整。信号被输入移位寄存器64，并从串行信号转换成并行信号。
FET67被布置在水平延伸的栅电极布线和垂直延伸的源电极布线之间的交点处，两条总线分别连接到各FET67的栅极和源极。各FET67使其漏极侧连接到两个电容性元件：消隐器电极69和电容器68，其各自的对侧充当共用电极。施加于栅电极布线的电压接通在与之相连的一行上的所有FET67，从而电流在它们的源极和漏极之间流动。此时施加于每个源电极布线的电压被施加到消隐器电极69，对应于该电压的电荷被保存在电容器68中。在经由栅电极布线的一行的充电操作结束之后，电压施加序列转移到下一行，当失去其栅极电压时，第一行上的FET67被断开。当第一行上的消隐器电极69失去其来自源电极布线的电压的时候，通过利用保存在电容器68中的电荷，它们实际上能够在与一帧对应的时段内保持需要的电压，直到选择了下一个栅电极布线为止。在按照这种方式，利用FET67作为开关的有源矩阵驱动方案中，能够通过栅电极布线同时对大量的FET67施加电压，从而少量的线路足以应付消隐器电极数目的增大。
参见图2，消隐器被布置成4×4阵列。来自移位寄存器64的并行信号被输入数据驱动器65，以对FET67的源极施加电压，并经由栅极驱动器66接通一行上的所有FET67。依据这种操作，控制一行上的消隐器，来自移位寄存器64的并行信号被顺序输入数据驱动器65。随后，经由栅极驱动器66接通下一行上的所有FET67，从而控制4×4阵列上的消隐器。
将参考图3描述按照本发明的基本描画方法。当在由偏转器阵列8和台架11决定的晶片10上的扫描栅格上扫描电子束时，按照描画图案P，控制对晶片10的电子束照射的开/关，从而在晶片10上描画图案。扫描栅格这里意指被形成为在X方向具有节距GX和在Y方向具有节距GY的栅格，并且在垂直线和水平线的交点处经历利用电子束的照射的开/关控制，如图3中所示。这种描画方法采用所谓的光栅扫描方案。
子阵列的图案孔径在X方向按节距BX，在Y方向按节距BY被投影到晶片10上，如图4中所示。图案孔径在晶片10上，在X方向的尺寸为PX，在Y方向的尺寸为PY。由于图案孔径被缩小到1/100地投影到晶片10上，因此，实际的图案孔径的尺寸是其投影图像的尺寸的100倍。偏转器阵列8沿着X方向偏转和扫描图案孔径图像(电子束)。此时，台架11持续不断地沿着Y方向移动。从而，偏转器阵列8沿着Y方向偏转每个电子束，以跟随台架11的移动，以致在晶片10上，该电子束在Y方向静止不动。
图5示出每个电子束的扫描轨迹。图5的左部示出子阵列的每个电子束在X方向的扫描轨迹。每个电子束的照射是按栅格节距GX控制的。注意为了简单起见，最上面的电子束的轨迹用实线示出。图5的右部示出在沿着X方向扫描各电子束之后，当如虚线箭头所示以偏转宽度DP回扫时，该电子束的顺序扫描的轨迹。当顺序回扫时，在图5中所示的粗线框内，以栅格节距GY填充具有条带宽度SW的条带扫描区域SA。即，通过持续不断地恒速移动台架11，能够进行描画。令N×N是子阵列的电子束的数目，上述操作必须满足以下条件：
N2=K×L+1     (K和L是自然数)
BY=GY×K
DP=N2×GY
在本实施例中，N=4，K＝5，GY=5nm，BY=25nm，DP=80nm，而SW=2μm。注意，条带宽度SW总是小于每个电子束的偏转宽度，从而设定N×BY>BX，只要消隐电极之间的节距落在制造公差之内。图6是用于解释各子阵列(或者各物镜)的描画条带描画区域SA之间的位置关系的视图。
通过一维地把物镜布置在72行上，即，如图6中所示，在X方向以144μm的节距一维地布置物镜，同时使下一行的物镜在X方向偏移2μm，以致描画条带描画区域SA彼此相邻，形成物镜阵列9。结果，通过持续不断地沿着Y方向移动台架11，能够在晶片10上的曝光区域EA中进行描画。在这个实施例中，设备的X轴和Y轴必须与要在晶片10上描画的图案的X轴和Y轴一致。因此，机器人传送装置12把晶片10加载到台架11上，以致要在晶片10上形成的图案的X方向和Y方向与带电粒子束描画设备的X方向和Y方向一致。
下面将参考图7描述通过本发明实现的1D布局。参见图7，多个线状图案(线图形)作为栅极区被布置成沿着Y方向延伸，并且所述多个线状图案(线图形)在X方向按预先确定的节距P对准。充当栅极区的线状图案是在布置成沿着X方向延伸，并且在Y方向按预先确定的节距Q对准它们自己的多个隔离区(和活性区)中的线状图案上形成的。描画设备在栅极区中的多个线状图案上描画切割图案(方形图形)。在第一实施例中，Y方向充当第一方向，X方向充当与第一方向垂直的第二方向，隔离区(和活性区)中的线状图案充当第二线状图案。
在第一实施例中，如下限定栅极区中的切割图案的布局的规则性。令Ai是在X方向彼此相邻的每对切割图案的中心之间在X方向的间隔(i是指定切割图案对的编号)。另外，令Bi是在Y方向彼此相邻的每对切割图案的中心之间在Y方向的间隔(i是指定切割图案对的编号)。在第一实施例中，每对切割图案的中心之间分别在X方向和Y方向的间隔Ai和Bi，栅极区之间的节距P，和隔离区(和活性区)之间的节距Q具有关系：
X方向；Ai=m1P    (m1=1,2,3,...)    ...(1)
Y方向;Bi=m2(Q/2)   (m2=1,2,3,...)    ...(2)
虽然在第一实施例中，每对切割图案的中心之间分别在X方向和Y方向的间隔Ai和Bi被设定成满足等式(1)和(2)，不过可以分别设定它们，以满足：
X方向；Ai=m1X    (m1=1，2,3,...)    ...(3)
Y方向；Bi=m2Y    (m2=1,2,3,...)    ...(4)
其中X是通过栅极区之间的节距P定义的尺寸，例如用P/n1(n1是自然数)表示。当X为P/n1(n1=1)时，等式(3)等于等式(1)。另外，Y是通过隔离区(和活性区)之间的节距Q定义的尺寸，例如用(Q/2)/n2(n2是自然数)表示。当Y为(Q/2)/n2(n2=1)时，等式(4)等于等式(2)。
如在背景技术中所述，只要器件制造中所要求的条件被满足，切割图案就可被布置在任意位置，从而在等式(1)-(4)中给出的条件不是器件制造中必不可少的特殊条件。可按照和栅极区相同的方式切割隔离区。不过，隔离区在切割栅极区的位置处位于具有节距Q的栅格上。
如果N=3，那么形成包括接触区的最小数目的晶体管。接触区被连接到金属区，以选择这些晶体管中的任意晶体管。如果N=4，那么在每个接触区的两侧形成晶体管。如果N=5，那么在每个接触区的一侧形成两个晶体管。如果N=6，那么在每个接触区的两侧中的一侧形成一个晶体管，而在另一侧形成两个晶体管。这使得能够形成各种复合晶体管。如果N=2，那么无处形成接触区，从而不能形成晶体管，不过它可以被设定为形成浮置电容。
当切割图案的布置被局限于图7中所示的布置时，每对切割图案的中心之间分别在X方向和Y方向的间隔Ai和Bi的最大公约数X和Y是X=P和Y=Q/2，这些值可用于定义描画栅格。在半导体制造中，决定器件布局的公司部门通常不同于使用带电粒子束描画设备的部门。如果这两个部门不相互交流所需的信息，那么使用带电粒子束描画设备的部门根据获得的布局数据测量相应图案之间的节距，从而获得满足上述关系的X和Y。为了获得相应图案之间的节距，可从市场获得称为设计规则检查程序的软件。如果这两个部门相互交流所需的信息，那么决定布局的部门最好向使用带电粒子束描画设备的部门提供一组上述信息和布局数据，以便节约人工。
在20nm节点器件中，P和Q约为60nm，从而X=P=60nm，Y=Q/2=30nm。和常规情况下一样，当切割图案的布置没有规则性时，利用小到1-2nm的值定义描画栅格，以应付所有布置。当利用X和Y定义描画栅格时，与当切割图案的布置没有规则性时相比，它们具有10倍以上的值，从而提高描画设备的处理能力。如果使用X和Y定义描画栅格，那么虽然能够产生最大效果，不过在实际描画中，必须校正带电粒子束描画。从而，需要细微到一定程度的栅格，并且可以使用自然数的分数值来定义上述栅格。例如，如果n1=n2=10，那么X=6nm和Y=3nm，获得尺寸数倍于当切割图案的布置没有规则性时具有1-2nm的X值和Y值的栅格的尺寸的栅格。
切割图案具有不构成器件的形状，用来在满足在背景技术中描述的条件的同时切割线条和空间图案。从而，转印位置精确度可以比常规技术中要求的精确度低几倍，从而不必过于细微地设定描画栅格。虽然切割图案的尺寸并不直接影响处理能力，不过为了实现这种技术，必须确定切割图案的尺寸，下面将参考图11对此进行描述。
首先将描述Y方向的特征。如果一直到隔离区，必须留下(Q/2)/4的边缘，那么切割图案在Y方向的尺寸为(Q/2)/2。考虑到重叠精确度和尺寸精确度之间的和Δ，切割图案在Y方向的尺寸≤(Q/2)/2-2Δ。由于转印特性随着切割图案的尺寸的变大而变得更好，因此利用该不等式的上限。接下来将描述X方向的特征。如果一直到栅极端，必须留下(Q/2)/4的边缘，那么切割图案在X方向的尺寸为“栅极宽度”+(Q/2)/2。考虑到重叠精确度和尺寸精确度之间的和Δ，切割图案在X方向的尺寸为“栅极宽度”+(Q/2)/2+2Δ。虽然相邻的切割图案可以被相互连接，不过，每个切割图案必须不接触相邻的栅极区，如果切割图案不彼此相邻的话，从而，切割图案在X方向的尺寸≤3(P/2)-2Δ。虽然各个切割图案可以具有不同的尺寸，不过就减少描画数据和简化描画设备的孔径来说，它们可以具有相同的尺寸。
图8示出在用于如上所述的1D布局的切割图案的多带电粒子束描画设备中，利用常规描画栅格和利用基于根据本发明的切割图案间的间隔的粗略描画栅格之间在生产能力方面的比较结果。使用其中例如电子源的所要求的亮度为2.5E5[A/sr/cm2]，抗蚀剂灵敏度为20μC/cm2的条件。当电子束的数目保持相同，并且一个栅格的尺寸被增大到2倍时，生产能力变成2倍或者更高。当减少电子束的数目，以降低设备负荷，而生产能力保持不变时，所要求的传送速度减半。按照这种方式，仅仅通过使用为常规网络的两倍粗的栅格，就能够产生极大的改善效果。
[第二实施例]
下面将参考图12描述其中在利用本发明实现的1D布局中确定金属区的第二实施例。金属区的布局由下层的接触区和在下一步中形成的通孔区决定，不过，微细部分由接触区决定。另外，虽然接触区被连接到包括隔离区和栅极区的下部区域，不过这里作为代表，将描述在栅极区上的那些接触区。在栅极区中形成沿着Y方向延伸并且在X方向按节距Q对准它们自己的线条和空间图案，而在金属区中形成沿着X方向延伸并且在Y方向按节距P对准它们自己的线条和空间图案。在第二实施例中，金属区具有被布置成沿着作为第一方向的X方向延伸，并且在Y方向(第二方向)按节距P对准它们自己的线状图案，切割图案将被描画在所述线状图案上。另外，栅极区具有布置成沿着作为第二方向的X方向延伸，并且在X方向(第一方向)按节距Q对准它们自己的第二线状图案。
在第二实施例中，如下限定形成金属区的切割图案的中心之间分别在X方向和Y方向的间隔Ai和Bi：
Y方向；Ai=m1(P)(图12图解说明m1=1的例子)
X方向；Bi=m2(Q/2)(图12图解说明m2=2,3,4和5的例子)
在器件制造中，金属区必须满足其中切割金属区的图案在边缘的范围内覆盖下层的接触区、并且在边缘的范围内在金属区的图案上形成从上方连接的通孔的条件。只要满足上述条件，间隔Ai和Bi的限制就是在器件制造中并非必不可少的特殊条件。
当切割图案的布置局限于图12中所示的布置时，切割图案的中心之间分别在X方向和Y方向的间隔Ai和Bi的最大公约数为X=Q/2和Y=P，这些值可被用于定义描画栅格。利用更粗栅格的效果和第一实施例中一样。
[制造物品的方法]
按照本发明的实施例的制造物品的方法适于制造各种物品，包括诸如半导体器件之类的微型器件，和具有微结构的元件。这种方法可包括利用上述描画设备(在基板上进行描画的步骤)在涂覆在基板上的感光剂上形成潜像图案的步骤，和使具有在形成步骤中在其上形成的潜像图案的基板显影的步骤。这种方法还可包括后续的已知步骤(例如，氧化、成膜、气相沉积、掺杂、平面化、蚀刻、抗蚀剂去除、切割、接合和封装)。按照本实施例的制造物品的方法在物品的性能、质量、生产率和制造成本至少之一方面，比常规方法更有利。
虽然上面描述了发明人做出的本发明的实施例，不过本发明并不局限于这些实施例，当然可以作出各种改变，而不脱离本发明的范围。例如，虽然在上面提及的实施例中使用了电子束，不过本发明并不局限于此，例如，本发明适用于其它带电粒子束。
虽然参考示例性实施例描述了本发明，不过应理解，本发明并不限于所公开的示例性实施例。所附权利要求的范围应被给予最宽广的解释，以包含所有这样的修改以及等同的结构和功能。

Claims (7)

1.一种利用带电粒子束描画设备在多个第一线状图案上描画多个切割图案的方法，所述多个第一线状图案被布置成沿着第一方向延伸，并且所述多个第一线状图案在垂直于第一方向的第二方向按预先确定的节距P对准，其中，
所述多个切割图案被描画为使得：在第二方向彼此相邻的每对切割图案的中心之间在第二方向的间隔Ai满足以下关系，其中i是指定切割图案对的编号：
Ai=m1X，其中m1=1,2,3,...
其中X是通过节距P定义的尺寸。
2.按照权利要求1所述的方法，其中尺寸X用P/n1表示，n1是自然数。
3.按照权利要求1所述的方法，其中
在多个第二线状图案上形成所述多个第一线状图案，所述多个第二线状图案被布置成沿着第二方向延伸，并且所述多个第二线状图案在第一方向按预先确定的节距Q对准，和
所述多个切割图案被描画为使得：在第一方向彼此相邻的每对切割图案的中心之间在第一方向的间隔Bi满足以下关系，其中i是指定切割图案对的编号：
Bi=m2Y，其中m2=1,2,3,...
其中Y是通过节距Q定义的尺寸。
4.按照权利要求3所述的方法，其中尺寸Y用(Q/2)/n2表示，n2是自然数。
5.按照权利要求3所述的方法，其中所述多个第一线状图案形成栅极区，所述多个第二线状图案形成隔离区和活性区之一。
6.按照权利要求3所述的方法，其中所述多个第一线状图案形成金属区，所述多个第二线状图案形成栅极区。
7.一种制造物品的方法，所述方法包括：
利用带电粒子束描画设备在多个第一线状图案上描画多个切割图案，所述多个第一线状图案被布置成沿着第一方向延伸，并且所述多个第一线状图案在垂直于第一方向的第二方向按预先确定的节距P对准；
使上面描画有所述多个切割图案的基板显影；和
处理显影的基板，以制造所述物品，
其中，所述描画被执行为使得：在第二方向彼此相邻的每对切割图案的中心之间在第二方向的间隔Ai满足以下关系，其中i是指定切割图案对的编号：
Ai=m1X，其中m1=1,2,3,...
其中X是通过节距P定义的尺寸。
CN201310031183.9A 2012-01-31 2013-01-28 描画方法和制造物品的方法 Expired - Fee Related CN103226292B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2012-018634 2012-01-31
JP2012018634A JP6087506B2 (ja) 2012-01-31 2012-01-31 描画方法及び物品の製造方法

Publications (2)

Publication Number Publication Date
CN103226292A true CN103226292A (zh) 2013-07-31
CN103226292B CN103226292B (zh) 2015-04-22

Family

ID=48836788

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201310031183.9A Expired - Fee Related CN103226292B (zh) 2012-01-31 2013-01-28 描画方法和制造物品的方法

Country Status (5)

Country Link
US (1) US9690201B2 (zh)
JP (1) JP6087506B2 (zh)
KR (1) KR101597869B1 (zh)
CN (1) CN103226292B (zh)
TW (1) TWI483290B (zh)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106537556A (zh) * 2014-08-19 2017-03-22 英特尔公司 利用电子束通用切具的交叉扫描接近度校正
CN114078678A (zh) * 2020-08-21 2022-02-22 纽富来科技股份有限公司 多电子束描绘装置以及多电子束描绘方法
CN114326317A (zh) * 2020-09-29 2022-04-12 纽富来科技股份有限公司 多带电粒子射束照射装置及多带电粒子射束照射方法

Families Citing this family (23)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11246951B2 (en) 2005-01-31 2022-02-15 S. Edward Neister Method and apparatus for sterilizing and disinfecting air and surfaces and protecting a zone from external microbial contamination
US9053279B2 (en) * 2013-03-14 2015-06-09 Taiwan Semiconductor Manufacturing Company, Ltd. Pattern modification with a preferred position function
JP6215061B2 (ja) * 2014-01-14 2017-10-18 株式会社アドバンテスト 電子ビーム露光装置
JP6211435B2 (ja) * 2014-02-26 2017-10-11 株式会社アドバンテスト 半導体装置の製造方法
US9318564B2 (en) 2014-05-19 2016-04-19 Qualcomm Incorporated High density static random access memory array having advanced metal patterning
EP3155647A4 (en) 2014-06-13 2018-01-24 Intel Corporation Ebeam universal cutter
JP6555620B2 (ja) * 2014-06-13 2019-08-07 インテル・コーポレーション 電子ビームスタッガードビームアパーチャアレイ
CN106463351B (zh) * 2014-06-13 2019-12-03 英特尔公司 电子束三束孔径阵列
KR20170026336A (ko) 2014-06-25 2017-03-08 인텔 코포레이션 기능 셀들의 압축된 어레이를 형성하기 위한 기술
JP2016122676A (ja) 2014-12-24 2016-07-07 株式会社アドバンテスト 露光装置および露光方法
JP2016207925A (ja) 2015-04-27 2016-12-08 株式会社アドバンテスト 素子、製造方法、および露光装置
JP2016207926A (ja) * 2015-04-27 2016-12-08 株式会社アドバンテスト 露光装置および露光方法
JP2017063101A (ja) 2015-09-24 2017-03-30 株式会社アドバンテスト 露光装置および露光方法
US9818623B2 (en) 2016-03-22 2017-11-14 Globalfoundries Inc. Method of forming a pattern for interconnection lines and associated continuity blocks in an integrated circuit
JP2018041790A (ja) 2016-09-06 2018-03-15 株式会社アドバンテスト 露光装置および露光データ構造
US9818641B1 (en) 2016-09-21 2017-11-14 Globalfoundries Inc. Apparatus and method of forming self-aligned cuts in mandrel and a non-mandrel lines of an array of metal lines
US9818640B1 (en) 2016-09-21 2017-11-14 Globalfoundries Inc. Apparatus and method of forming self-aligned cuts in a non-mandrel line of an array of metal lines
US9786545B1 (en) 2016-09-21 2017-10-10 Globalfoundries Inc. Method of forming ANA regions in an integrated circuit
US9852986B1 (en) 2016-11-28 2017-12-26 Globalfoundries Inc. Method of patterning pillars to form variable continuity cuts in interconnection lines of an integrated circuit
US10043703B2 (en) 2016-12-15 2018-08-07 Globalfoundries Inc. Apparatus and method for forming interconnection lines having variable pitch and variable widths
US9887127B1 (en) 2016-12-15 2018-02-06 Globalfoundries Inc. Interconnection lines having variable widths and partially self-aligned continuity cuts
US9812351B1 (en) 2016-12-15 2017-11-07 Globalfoundries Inc. Interconnection cells having variable width metal lines and fully-self aligned continuity cuts
US10002786B1 (en) 2016-12-15 2018-06-19 Globalfoundries Inc. Interconnection cells having variable width metal lines and fully-self aligned variable length continuity cuts

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009295893A (ja) * 2008-06-09 2009-12-17 Dainippon Printing Co Ltd 近接効果補正方法及びその方法を用いた電子線描画装置
KR20100076317A (ko) * 2008-12-26 2010-07-06 주식회사 하이닉스반도체 반도체 소자의 패턴 형성방법
KR20110112723A (ko) * 2010-04-07 2011-10-13 주식회사 하이닉스반도체 사선 구조의 액티브 형성을 위한 컷팅 마스크
KR20110121467A (ko) * 2010-04-30 2011-11-07 주식회사 하이닉스반도체 스페이서 패터닝 공정의 패턴 레이아웃 검증 방법
JP2011258842A (ja) * 2010-06-10 2011-12-22 Nikon Corp 荷電粒子線露光装置及びデバイス製造方法

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GR871029B (en) * 1986-07-14 1987-11-02 Genetics Inst Novel osteoinductive factors
JPH07142352A (ja) * 1993-11-17 1995-06-02 Nec Corp 電子ビーム描画装置および電子ビーム描画方法
JP3512945B2 (ja) * 1996-04-26 2004-03-31 株式会社東芝 パターン形成方法及びパターン形成装置
JPH10284377A (ja) * 1997-04-07 1998-10-23 Nikon Corp 露光方法及び該方法を用いたデバイスの製造方法
US6014200A (en) * 1998-02-24 2000-01-11 Nikon Corporation High throughput electron beam lithography system
US20040026634A1 (en) * 2002-08-08 2004-02-12 Takao Utsumi Electron beam proximity exposure apparatus
JP2004286914A (ja) * 2003-03-20 2004-10-14 Konica Minolta Holdings Inc 電子ビーム描画方法、母型の製造方法、母型、金型の製造方法、金型及び光学素子
US7446352B2 (en) 2006-03-09 2008-11-04 Tela Innovations, Inc. Dynamic array architecture
US7691549B1 (en) * 2007-02-15 2010-04-06 Kla-Tencor Technologies Corporation Multiple exposure lithography technique and method
WO2009147202A1 (en) * 2008-06-04 2009-12-10 Mapper Lithography Ip B.V. Writing strategy
JP2010283220A (ja) * 2009-06-05 2010-12-16 Sumco Corp 固体撮像素子用エピタキシャル基板の製造方法、固体撮像素子の製造方法
JP2012023316A (ja) * 2010-07-16 2012-02-02 Canon Inc 荷電粒子線描画装置および物品の製造方法
JP2012033923A (ja) * 2010-07-29 2012-02-16 Nikon Corp 露光方法及び露光装置、並びにデバイス製造方法
JP5744564B2 (ja) * 2011-02-25 2015-07-08 キヤノン株式会社 描画装置、描画方法、および、物品の製造方法
JP6215061B2 (ja) * 2014-01-14 2017-10-18 株式会社アドバンテスト 電子ビーム露光装置
JP6211435B2 (ja) * 2014-02-26 2017-10-11 株式会社アドバンテスト 半導体装置の製造方法

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009295893A (ja) * 2008-06-09 2009-12-17 Dainippon Printing Co Ltd 近接効果補正方法及びその方法を用いた電子線描画装置
KR20100076317A (ko) * 2008-12-26 2010-07-06 주식회사 하이닉스반도체 반도체 소자의 패턴 형성방법
KR20110112723A (ko) * 2010-04-07 2011-10-13 주식회사 하이닉스반도체 사선 구조의 액티브 형성을 위한 컷팅 마스크
KR20110121467A (ko) * 2010-04-30 2011-11-07 주식회사 하이닉스반도체 스페이서 패터닝 공정의 패턴 레이아웃 검증 방법
JP2011258842A (ja) * 2010-06-10 2011-12-22 Nikon Corp 荷電粒子線露光装置及びデバイス製造方法

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106537556A (zh) * 2014-08-19 2017-03-22 英特尔公司 利用电子束通用切具的交叉扫描接近度校正
CN106537556B (zh) * 2014-08-19 2021-09-07 英特尔公司 利用电子束通用切具的交叉扫描接近度校正
CN114078678A (zh) * 2020-08-21 2022-02-22 纽富来科技股份有限公司 多电子束描绘装置以及多电子束描绘方法
CN114326317A (zh) * 2020-09-29 2022-04-12 纽富来科技股份有限公司 多带电粒子射束照射装置及多带电粒子射束照射方法
CN114326317B (zh) * 2020-09-29 2024-02-23 纽富来科技股份有限公司 多带电粒子射束照射装置及多带电粒子射束照射方法

Also Published As

Publication number Publication date
KR20130088772A (ko) 2013-08-08
US20130196517A1 (en) 2013-08-01
US9690201B2 (en) 2017-06-27
TWI483290B (zh) 2015-05-01
CN103226292B (zh) 2015-04-22
TW201331986A (zh) 2013-08-01
JP2013157547A (ja) 2013-08-15
KR101597869B1 (ko) 2016-02-25
JP6087506B2 (ja) 2017-03-01

Similar Documents

Publication Publication Date Title
CN103226292B (zh) 描画方法和制造物品的方法
JP5744564B2 (ja) 描画装置、描画方法、および、物品の製造方法
JP3728015B2 (ja) 電子ビーム露光システム及びそれを用いたデバイス製造方法
US6137113A (en) Electron beam exposure method and apparatus
US7755061B2 (en) Dynamic pattern generator with cup-shaped structure
US7851774B2 (en) System and method for direct writing to a wafer
US8759797B2 (en) Drawing apparatus, drawing method, and method of manufacturing article
JP2014216570A (ja) 描画装置、および物品の製造方法
JP6087570B2 (ja) 描画装置、および物品の製造方法
KR20200005443A (ko) 멀티 전자 빔 조사 장치, 멀티 전자 빔 조사 방법, 및 멀티 전자 빔 검사 장치
JP3310400B2 (ja) 電子ビーム露光方法および露光装置
US20060017019A1 (en) Charged particle beam exposure apparatus, charged particle beam exposure method and device manufacturing method
JPH1187206A (ja) 電子ビーム露光装置及び該装置を用いたデバイス製造方法
US4354111A (en) Screen lens array system
US9001387B2 (en) Drawing apparatus, data processing method, and method of manufacturing article that transform partially overlapping regions using different transformation rules
Eder-Kapl et al. Projection mask-less lithography (PML2): First results from the multi beam blanking demonstrator
JP3913250B2 (ja) 電子ビーム露光装置とその露光方法
KR101831027B1 (ko) 다수의 컬럼을 이용하는 전자 빔 리소그래피 공정
US20140162191A1 (en) Drawing apparatus, and method of manufacturing article
JP2004153294A (ja) 電子ビーム露光装置、電子ビーム露光方法、および、デバイス製造方法
JP2005286346A (ja) 電子ビーム露光装置及び該電子ビーム露光装置を管理する管理装置
JP2003068635A (ja) 電子線露光方法及びデバイス製造方法
KR20060075593A (ko) 셀 통합에 따른 노광을 수행하는 전자 빔 노광 장치 및이를 이용한 노광 방법
JPH10321509A (ja) 電子ビーム露光方法及び電子ビーム露光装置
JPH10214778A (ja) 電子ビーム露光装置及び電子ビーム露光方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20150422

Termination date: 20210128