CN103219272A - 形成半导体装置的方法 - Google Patents

形成半导体装置的方法 Download PDF

Info

Publication number
CN103219272A
CN103219272A CN2013100220990A CN201310022099A CN103219272A CN 103219272 A CN103219272 A CN 103219272A CN 2013100220990 A CN2013100220990 A CN 2013100220990A CN 201310022099 A CN201310022099 A CN 201310022099A CN 103219272 A CN103219272 A CN 103219272A
Authority
CN
China
Prior art keywords
adhesive
substrate
sidewall
device zone
viscous layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN2013100220990A
Other languages
English (en)
Other versions
CN103219272B (zh
Inventor
曼弗雷德·恩格尔哈德特
约阿希姆·希尔施勒
米夏埃尔·勒斯纳
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Infineon Technologies AG
Original Assignee
Infineon Technologies AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Infineon Technologies AG filed Critical Infineon Technologies AG
Publication of CN103219272A publication Critical patent/CN103219272A/zh
Application granted granted Critical
Publication of CN103219272B publication Critical patent/CN103219272B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/568—Temporary substrate used as encapsulation process aid
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31127—Etching organic layers
    • H01L21/31133—Etching organic layers by chemical means
    • H01L21/31138—Etching organic layers by chemical means by dry-etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/561—Batch processing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/563—Encapsulation of active face of flip-chip device, e.g. underfilling or underencapsulation of flip-chip, encapsulation preform on chip or mounting substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L21/6836—Wafer tapes, e.g. grinding or dicing support tapes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68327—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used during dicing or grinding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/6834—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used to protect an active side of a device or wafer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3114—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed the device being a chip scale package, e.g. CSP
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Dicing (AREA)
  • Drying Of Semiconductors (AREA)

Abstract

根据本发明的实施方式提供了制造半导体装置的方法，包括从衬底的顶表面形成沟槽，所述衬底具有装置区域。与相对的底表面相比，装置区域更邻近顶表面。所述沟槽围绕装置区域的侧壁。所述沟槽填充以粘合剂。粘性层形成在衬底的顶表面上。承载件用粘性层附接。从底表面减薄衬底以便使粘性层的至少一部分以及装置区域的背部表面暴露。去除粘性层并且蚀刻粘合剂以便使装置区与的侧壁暴露。

Description

形成半导体装置的方法
技术领域
本发明总体涉及半导体装置，并且更具体地，涉及形成半导体装置的方法。
背景技术
半导体装置用在多种电子应用和其他应用中。半导体装置可以包括形成在半导体晶片上的集成电路。可替换地，半导体装置可以形成为整体装置，例如，分立的装置。通过将多种类型的材料的薄膜沉积在半导体晶片上方、使材料的薄膜形成图案、对半导体晶片的选择性区域进行掺杂等，来使半导体装置形成在半导体晶片上。
在传统的半导体制造工艺中，大量半导体装置制造在单个晶片中。在完成装置级别以及互连级别制造工艺之后，使晶片上的半导体装置分离。例如，晶片可能经历切单颗（singulation）。在切单颗过程中，对晶片进行机械处理，并且对半导体装置进行物理分离以形成单个的裸片（die）。与化学工艺相比，纯机械分离是非常没有空间效率的。然而，小尺寸的裸片的化学分离要求克服多个困难的工艺问题。
发明内容
通过本发明的示例性实施方式，大体解决或规避了这些和其他问题，并且大体实现了技术优点。
根据本发明的一个实施方式，制造半导体装置的方法包括从衬底的顶表面形成沟槽，所述衬底具有装置区域，与相对的底表面相比，所述装置区域更邻近顶表面。所述沟槽围绕所述装置区域的侧壁。所述沟槽填充以粘合剂。粘性层形成在衬底的顶表面上。承载件用粘合剂层附接。从底表面减薄衬底以便使粘合剂的至少一部分以及装置区域的背部表面暴露。去除粘性层并且蚀刻粘合剂以便使装置区域的侧壁暴露。
根据本发明的另一个实施方式，制造半导体装置的方法包括在粘合剂中嵌入多个芯片。粘合剂覆盖所述多个芯片中的每个芯片的顶表面和侧壁。使用CF4和氧气产生高密度等离子体。使用高密度等离子体去除粘合剂从而使侧壁和顶表面暴露。
根据本发明的另一个实施方式，制造半导体装置的方法包括从衬底的顶表面形成沟槽，所述衬底具有装置区域。与衬底的底表面相比，装置区域更邻近相对的顶表面。沟槽围绕装置区与的侧壁。沟槽填充以粘合剂。粘性层由在衬底顶表面上的粘合剂形成。承载件用粘性层附接。从底表面减薄衬底以便使粘性层的至少一部分以及装置区域的背部表面暴露。使用CF4和氧气产生高密度等离子体。沟槽中的以及衬底的顶表面上的粘合剂使用高密度等离子体来蚀刻，以便使装置区域的侧壁暴露。
以上相当宽泛地概述了本发明的实施方式的特征，以使得下文中本发明的详细描述可以更好地理解。在下文中将描述本发明的实施方式的额外特征和优点，这些特征和优点构成了本发明的权利要求的主题。本领域技术人员应当认识到，所公开的理念和具体实施方式可以容易地用作用于修改或设计其他结构或工艺以实现本发明的相同目的的基础。本领域技术人员应当意识到，这样的等同构造不偏离如在所附权利要求中所阐述的本发明的精神和范围。
附图说明
为了更加完整地理解本发明以及本发明的优点，现在参照结合附图进行的以下说明，附图中：
图1，包括图1A和图1B，示出了根据本发明实施方式的在形成装置区域以及金属化层之后的制造过程中的半导体装置，其中，图1A示出了横截面图并且图1B示出了顶视图；
图2示出了根据本发明实施方式的在形成多个沟槽之后的半导体装置；
图3示出了根据本发明实施方式的在将多个沟槽填充以粘性组分（adhesive component）并且附接承载件之后的半导体装置；
图4示出了根据本发明实施方式的在将衬底的底表面暴露于减薄处理之前的连续步骤；
图5示出了根据本发明实施方式的在减薄处理之后的半导体装置；
图6，包括图6A和图6B，示出了半导体装置，其中，多个芯片嵌入在粘性成分的基质（matrix）中，其中，图6A示出了横截面图，并且图6B示出了顶视图；
图7示出了根据本发明实施方式的在用以除去粘性部件的等离子蚀刻处理过程中的半导体装置；
图8，包括图8A和图8B，示出了根据本发明的在除去粘性部件之后的半导体装置，其中，图8A示出了横截面图并且图8B示出了顶视图；
图9-图11示出了根据本发明的可替换实施方式的在各种制造阶段过程中的半导体装置的横截面图；以及
图12示出了根据本发明的另一个可替换实施方式的在制造过程中的半导体装置的横截面图。
除非另外说明，不同图中的对应标号和标记通常是指对应的部件。绘制图形以清楚说明实施方式的相关方面，并且图形不是必要地按比例绘制。
具体实施方式
以下详细讨论各种实施方式的制造和使用。然而，应当认识到，本发明提供能够在各种具体背景中实施的多种可应用的发明理念。所讨论的具体实施方式仅是制造和使用本发明的具体方式的示例，并且不限制本发明的范围。
芯片级包装（CSP）用于包装诸如二极管、晶体管、及其他的小型器件。CSP一般具有不大于裸片面积的1.2倍的面积并且通常是单裸片（single die）、直接的表面可安装封装。例如，裸片尺寸可以在大约0.05mm2到大约50mm2之间变化。由于小尺寸的裸片，每个晶片均生产几千个单元。例如，8英寸的晶片能够生产多达200,000到600,000个裸片。这样的小尺寸裸片的组装可以在在不同或相同的设备中通过拾取零散的裸片（例如，使用像“球样进给（ball feed）”方法的特殊拾取工艺）的制造之后执行。
对于小尺寸裸片，硅晶片的大量实体（real estate）可能丢失于划片迹道（dicing street），所述划片迹道是分离的相邻裸片的区域。因此，形成小型半导体裸片的方法需要使用窄的划片迹道。窄的划片迹道可以通过化学和/或等离子蚀刻工艺的使用而实现。然而，化学蚀刻工艺实际上不能在整个晶片上蚀刻。因此，在将晶片切片成多个半导体裸片中必须使用机械蚀刻和化学蚀刻的组合。然而，这样的方法要求克服与在减薄过程或研磨过程中使薄晶片稳定相关的问题。本发明的实施方式克服了这些及其他问题，以便能够将半导体晶片切片成裸片。
图1至图8示出了制造根据本发明的一个实施方式的半导体裸片的方法。图9至图12示出了制造半导体裸片的替换实施方式。
图1，包括图1A和图1B，示出了在形成装置区域和金属化层之后的半导体衬底，其中，图1A示出了横截面图，并且图1B示出了顶视图。
参照图1A，示出了在完成前端处理及后端处理之后的半导体衬底10。半导体衬底10具有形成在其内的多个半导体装置，即芯片100。芯片100可以是任何种类的芯片。例如，芯片100可以是逻辑芯片、记忆芯片、模拟芯片和其他种类的芯片。芯片100可以包括多个装置，诸如形成集成电路的晶体管或二极管，或者可以是诸如单个晶体管或单个二极管的分立装置。
在一个实施方式中，衬底10可以包括半导体晶片，诸如硅晶片。在其他实施方式中，衬底10可以包括包含诸如SiGe、SiC的合金的其他半导体材料，或者诸如例如GaAs、InP、InAs、GaN、蓝宝石、绝缘外沿硅的复合半导体材料。
参照图1A，装置区域110布置在衬底10内。在各个实施方式中，装置区域110都可以包括掺杂区。此外，装置区域110可以形成在衬底10上方。装置区域110可以包括诸如晶体管的沟道区域的有源区域。
衬底10包括顶表面11和相对的底表面12。在各个实施方式中，有源装置形成为相比衬底的底表面12更靠近顶表面11。有源装置形成在衬底10的装置区域110中。装置区域110延伸过深度dDR，根据该装置，该深度为大约50μm到大约500μm，并且在一个实施方式中为大约200μm。
在各个实施方式中，用于装置之间和/或与外部电路的耦接的所有必须的互连、连接、焊盘（pad）等都形成在衬底10上方。因此，金属化层20形成在衬底10上方。金属化层20可以包括一个或多个金属化级别。每个金属化级别都包括嵌入在绝缘层内的金属线或过孔（via，通路）。金属化层20可以包括金属线或过孔以便接触装置区域110并且还以便耦接每个芯片100内的不同装置。
诸如钝化层的保护层30可以在进一步处理之前形成在金属化层20上。保护层30可以包括氧化物、氮化物、聚酰亚胺、或本领域技术人员已知的其他合适的材料。在一个实施方式中，保护层30可以包括硬掩膜，而在另一个实施方式中包括抗蚀剂掩膜。保护层30有助于在随后处理过程中保护金属化层20以及装置区域110。
此外，芯片100的最终深度会在减薄后确定，如随后将描述的。装置区域110的底表面因此示出为虚线。
图1B示出了包括多个芯片的衬底10的顶视图。每个芯片100均由多个称为划线或切片沟道50的区域而彼此分离。划片沟道50可以包括额外的电路或其他结构，所述额外的电路或其他结构可以用于测试。
参照图2的横截面图，多个沟槽60形成。在各个实施方式中，使用等离子切片处理而形成多个沟槽60。多个沟槽60沿着切片沟道50而形成。如图2所示，在部分切片之后，多个沟槽60的高度H60为大约50μm到大约500μm，并且在一个实施方式中为大约200μm。多个沟槽60的宽度W60为大约10μm到大约50μm，并且在一个实施方式中为大约20μm。芯片100的长度L100为大约200μm到大约10mm，并且在一个实施方式中为大约300μm。多个沟槽60的高度H60与芯片100的长度L100的比为大约2.5：1（小芯片区域）到大约1：20（大芯片区域）。
参照图3，衬底10使用粘合剂而附接至承载件80。多个沟槽60填充以粘性合成物70。在各个实施方式中，粘性合成物70围绕芯片100周围的所有侧壁。在各个实施方式中，由于小芯片100的数量多，如在传统晶片处理工艺中一样仅在保护层30的顶表面上方具有粘性层不足以提供机械稳定性。由于芯片100的小区域以及每个晶片的芯片100的大数量（例如大约200,000到500,000），它们也沿着侧壁受到支撑以避免在衬底减薄过程中衬底10的机械破坏。
在将多个沟槽60填充以粘性合成物70之后，过填充层70A形成在保护层30的顶表面上。在各个实施方式中，过填充层70A具有大约1μm到大约100μm的厚度。
承载件80放置在粘性合成物70的过填充层70A上。粘性合成物70的粘性性质允许其沿着多个沟槽60的侧壁流动。在各个实施方式中，粘性合成物70的表面张力和粘性选择成使得多个沟槽60的侧壁润湿最大化。
此外，在一些实施方式中，可以先于涂覆粘性合成物70而施加涂底剂（primer coating）。涂底剂调整为与多个沟槽60的表面反应，并且通过形成涂底层而将可能的高表面能表面转化成低表面能表面。因而，粘性合成物70仅与涂底层相互作用从而改善结合。
粘性合成物70可以在一个或多个实施方式中包括诸如环氧基合成物的有机合成物。在各个实施方式中，粘性合成物70包括丙烯酸基而非光敏的有机胶。在另一个实施方式中，粘性合成物70包括SU-8，SU-8为负型环氧基光致抗蚀剂（photo resist）。
在可替换实施方式中，粘性合成物70可以包括模塑料（moldingcompound，模制合成物）。在一个实施方式中，粘性合成物70包括酰亚胺和/或诸如用在形成聚酰亚胺中的聚甲基丙烯酸甲酯（PMMA）的组分。
在另一个实施方式中，粘性合成物70包括用于形成环氧基的树脂或共聚物的组分，并且可以包括用于固相环氧树脂和液相环氧树脂的组分。本发明的实施方式还包括不同种类的粘性组分和非粘性组分的组合，诸如丙烯酸基有机胶、SU-8、酰亚胺、环氧基树脂等的组合。
在各个实施方式中，粘性组分70包括少于大约1%的无机材料，并且在一个实施方式包括大约0.1%到1%的无机材料。缺少无机成分改善了粘性组分的去除，而在等离子蚀刻之后不留下残留物（在以下图7中描述）。
在一个或多个实施方式中，粘性合成物70可以包括热固性树脂，所述热固性树脂可以通过在高温下退火而固化。可替换地，在一些实施方式中，可以执行低温退火或低温烘烤以使粘性合成物70固化，使得承载件80与粘性合成物70之间以及粘性合成物70与衬底10之间形成粘性结合。一些实施方式可以不要求任何额外的加热并且可以在室温下固化。
然而，在各个实施方式中，粘性组分70选择成使高温过程最少化，因为在这个处理阶段，装置区域110和金属化层20已制造过了，并且因此高温过程可能对这些层具有有害影响。
如在图4中随后示出的，衬底10的底表面12暴露于减薄过程。减薄工具90减小衬底10的厚度，该减薄工具在一个实施方式中可以是研磨工具。在另一个实施方式中，减薄工具90可以利用诸如湿法蚀刻或等离子蚀刻的化学工艺来减薄衬底10。
参照图5，减薄过程在抵达多个沟槽60的底表面之后停止。因而，在减薄之后，装置区域110的下表面13与多个沟槽60内的粘性组分70的表面一起暴露。
背侧金属化层120形成在下表面13上。背侧金属化层120在一个实施方式中可以形成为包覆（未形成图案的）金属层。在另一个实施方式中，图案化金属层可以形成在背侧金属化层120内。在一个实施方式中，再分配线可以形成在背侧金属化层120内。再分配线可以用作在背侧上的互连，例如，耦接不同电路模块（例如，芯片上系统的装置）。
图6，包括图6A和图6B，示出了嵌入在粘性组分70的基质中的多个芯片，其中图6A示出了横截面图，而图6B示出了顶视图。在这个处理阶段，芯片100悬浮在粘性组分70内，因为衬底10已通过减薄而去除（图6B）。芯片100可以通过背侧金属化层120而沿着下表面13附接。
参照图7，嵌入的芯片100放置在等离子体工具的等离子体室150内，并且经受等离子体处理。
在各个实施方式中，高密度等离子体用于去除粘性组分70。相应地，等离子体工具是高密度等离子体蚀刻工具，例如，微波发生等离子体工具，或可替换地，感应耦合等离子体工具。等离子体化学由来自入口181和出口182的穿过该室的气体流控制。具有嵌入在粘性合成物70中的多个芯片100的晶片状结构放置在卡盘（chuck）上。可以通过对动力输入节点190提供从大约100W到大约2000W的能量来产生等离子体，并且在一个实施方式中该能量为大约850W。另外，在一些实施方式中，可以使用由微波等离子体发生单元产生的远程等离子体。
在各个实施方式中，等离子体由四氟甲烷（CF4）和氧气混合物形成。在包括CF4的蚀刻化学中，O2的增添导致更多氟原子团（radical）的产生并且增大等离子体的反应性。
使用低密度工艺的传统等离子体工艺显著地蚀刻二氧化硅和氮化硅。此外，这个蚀刻全向地使覆层的任何上方的蚀刻加剧（exasperate）。本发明的实施方式通过使用具有改进的选择性的蚀刻化学而避免了氧化物层和氮化物层从芯片100上面的这种有害的去除。在各个实施方式中，相对于氧气，CF4在等离子体中的相对量是很低的，这改进了等离子体的选择性。在一个或多个实施方式中，其中，在通过入口181而供给到等离子体室150中的气体中，CF4的量与氧气的量的比例为大约1：10到1：100。在各个实施方式中，在粘性组分70与二氧化硅之间的蚀刻选择性为大约1：0.05到大约1：0.1，在粘性组分70与氮化硅之间的蚀刻选择性为大约1：0.05到大约1：0.1，并且在粘性组分70与硅之间的蚀刻选择性为大约1：0.025到大约1：0.05。因此，该蚀刻过程在不去除芯片100的其他组分的情况下去除粘性组分70。
此外，在各个实施方式中，由于大量的氟原子团和室压力，蚀刻是全向的。具有全向蚀刻过程避免在装置区域110的侧壁周围形成粘性组分70的间隔物。在等离子体工艺之后，装置区域110的侧壁使半导体材料暴露而不留下粘性组分70的颗粒/残留物或间隔物，所述半导体材料可以随后被氧化以形成本征氧化物。有利地，由于粘性组分70的挥发性质，没有颗粒或残留物留存。
在各个实施方式中，等离子体工艺有利地在少于一小时内去除粘性组分70，例如，具有大约10μm到大约50μm的厚度的粘性组分。
图8，包括图8A和图8B，示出了根据本发明的一个实施方式的在去除粘性组分70之后的芯片100，其中，图8A示出了横截面图，而图8B示出了顶视图。背侧金属化层120可以切片或者可以充分减薄以便被机械压力（例如弯折）破坏，从而形成多个半导体装置。
图9至图11示出了形成多个半导体装置的一个可替换实施方式。
在这个实施方式中，在形成多个沟槽60时处理流程遵循如参照图1至图2所描述的先前实施方式。然而，随后，参照图9，在这个实施方式中使用多于一种的粘合剂。首先，多个沟槽60填充以粘性组分70。在填充多个沟槽60之后，具有第二粘性组分170的粘性层形成在保护层30的顶表面上以及粘性组分70的顶表面上。例如，第二粘性组分170可以选择成使得其易于通过湿法蚀刻工艺而去除，从而减少用于等离子体蚀刻工艺的时间。可替换地，第二粘性组分170可以选择成在等离子体工艺中更快去除。例如，第二粘性组分170可以相比于粘性组分70更不稠密dense并且可以更快蚀刻。由于在填充沟槽60的材料与平坦的粘性层之间的不同要求，第二粘性组分170可以具有与粘性组分70不同的成分。例如，可以要求填充沟槽60的材料具有良好的润湿性从而提供机械稳定性，而衬底10与承载件80之间的粘性层可能仅需提供粘结支撑。
参照图10，背侧金属化层120如在先前的实施方式中那样形成。然后，如在图11中所示出的，第二粘性组分170在第一蚀刻步骤中去除。在一个实施方式中，第一蚀刻步骤是湿法蚀刻过程。
然后，芯片100放置在蚀刻室内，并且粘性组分70以高密度等离子体蚀刻，如相对于图7所描述的。随后的处理遵循先前的实施方式。
图12示出制造半导体装置的方法的另一个实施方式。
这个实施方式类似于图9至图11的实施方式，因为这个实施方式具有粘性组分70和第二粘性组分170。然而，这个实施方式进一步包括位于粘性组分70与芯片100的侧壁之间的第三粘性组分270。在一些实施方式中，第二粘性组分170可以省略，从而仅具有粘性组分70和第三粘性组分270。
如在图12中所示，第三粘性组分270形成为在多个沟槽60的侧壁上方的内衬，该内衬形成芯片的侧壁。在各个实施方式中，第三粘性组分270可以包括大约0.05μm到大约0.1μm的厚度。第三粘性组分270可以用于提高粘性，同时随后改进粘合剂去除的容易度。
例如，在一个实施方式中，与粘性组分70相比，第三粘性组分270可以在诸如等离子体蚀刻的蚀刻工艺中更容易地多地去除。因此，接触芯片100的侧壁的粘合剂（第三粘性组分270）在不留下任何残留的情况下去除。在一个或多个可替换实施方式中，粘性材料可以包括多个层。因而，在这个实施方式中，粘性材料的密度沿着深度减小，使得粘合剂的较深层蚀刻得比较上层快。
此外，在另一个实例实施方式中，粘性组分70可以比第三粘性组分270更易于去除。这样的实施方式可以用于降低等离子体蚀刻时间。当第三粘性组分270提供直接在芯片100的侧壁上使用粘性组分70可能不能实现的必要的结构稳定性时，这可能是有利的。因而，在这个实施方式中，粘性材料的密度沿着深度增大，使得粘合剂的较深层需要更长时间蚀刻，而较上层去除得相对更快。
尽管已参照示例性实施方式描述了本发明，然而本说明不旨在以限制性的意义理解。在参照本说明时，对于本领域技术人员来说，示例性实施方式、以及本发明的其他实施方式的各种修改和组合是显而易见的。例如，图1至图8中示出的实施方式可以与图9至图11或图12中示出的实施方式组合。因此，所附权利要求旨在包含任何这种修改或实施方式。
尽管已详细描述本发明及其优点，应当理解的是，在本文中，在不偏离如所附权利要求限定的本发明的精神和范围的情况下，可以做出各种改变、替换和变更。例如，本领域技术人员容易理解，本文所描述的多种特征、功能、工艺、和材料可以变化，同时保持在本发明的范围内。
此外，本申请的范围不旨在局限于本说明中所描述的工艺、机器、制造、物质成分、装置、方法和步骤的特定实施方式。如本领域普通技术人员会从本发明的公开容易认识到的一样，根据本发明，可以利用执行与本文中描述的对应实施方式基本相同的功能或实现基本相同结果的现存的或以后待发展的工艺、机器、制造、物质成分、装置、方法或步骤。相应地，所附权利要求旨在将这样的工艺、机器、制造、物质成分、装置、方法、或步骤包含在其范围内。

Claims (25)

1.一种制造半导体装置的方法，所述方法包括：
从衬底的顶表面形成沟槽，所述衬底包括装置区域，与相对的底表面相比，所述装置区域更邻近所述顶表面，所述沟槽围绕所述装置区域的侧壁；
用粘合剂填充所述沟槽；
在所述衬底的所述顶表面上形成粘性层；
用所述粘性层附接承载件；
从所述底表面减薄所述衬底，以便使所述粘合剂的至少一部分以及所述装置区域的背部表面暴露；
去除所述粘性层；以及
蚀刻所述粘合剂，以便使所述装置区域的侧壁暴露。
2.根据权利要求1所述的方法，其中，在所述蚀刻之后，所述装置区域的所述侧壁不具有来自所述粘合剂的残留物。
3.根据权利要求1所述的方法，进一步包括，在去除所述粘性层之前以及在减薄所述衬底之后，在所述装置区域的所述背部表面上形成背侧金属化层。
4.根据权利要求1所述的方法，其中，所述粘合剂的粘性材料与所述粘性层的粘性材料相同。
5.根据权利要求4所述的方法，其中，所述粘合剂和所述粘性层在一个连续过程中形成。
6.根据权利要求1所述的方法，其中，所述粘合剂的粘性材料与所述粘性层的粘性材料不同。
7.根据权利要求1所述的方法，其中，所述粘合剂的所述粘性材料包括丙烯酸基有机胶。
8.根据权利要求1所述的方法，其中，所述粘合剂的所述粘性材料包括环氧基负性光致抗蚀剂。
9.根据权利要求1所述的方法，其中，所述粘合剂的所述粘性材料包括少于大约1%的无机材料。
10.根据权利要求1所述的方法，其中，所述粘合剂的所述粘性材料包括酰亚胺。
11.根据权利要求1所述的方法，其中，所述沟槽为至少1μm深，并且其中，蚀刻所述粘合剂包括使用高密度等离子体蚀刻所述粘合剂的至少1μm。
12.根据权利要求11所述的方法，其中，所述粘性层为至少1μm厚，并且其中，去除所述粘性层包括使用高密度等离子体，所述高密度等离子体使用CF4和氧气而形成。
13.根据权利要求12所述的方法，其中，在形成所述高密度等离子体时，所述CF4的量与所述氧气的量的比为大约1:10到大约1:100。
14.根据权利要求1所述的方法，在填充所述沟槽之前用胶层对所述装置区域的所述侧壁加内衬，所述胶层具有与所述粘性层不同的组分。
15.根据权利要求14所述的方法，其中，所述胶层中的粘性组分的百分比高于所述粘合剂中的粘性组分的百分比。
16.一种制造半导体装置的方法，所述方法包括：
在粘合剂中嵌入多个芯片，其中，所述粘合剂覆盖所述多个芯片中的每个芯片的顶表面和侧壁；
使用CF4和氧气形成高密度等离子体；以及
使用所述高密度等离子体去除所述粘合剂，从而使所述侧壁和所述顶表面暴露。
17.根据权利要求16所述的方法，其中，在形成所述高密度等离子体时，所述CF4的量与所述氧气的量的比为大约1:10到大约1:100。
18.根据权利要求16所述的方法，其中，所述粘合剂的所述粘性材料包括环氧基负性光致抗蚀剂。
19.根据权利要求18所述的方法，其中，所述粘合剂的所述粘性材料包括少于大约1%的无机材料。
20.根据权利要求16所述的方法，其中，每个所述芯片的所述侧壁均为至少1μm深，并且其中，去除所述粘合剂包括使用所述高密度等离子体蚀刻所述粘合剂的至少1μm。
21.一种制造半导体装置的方法，所述方法包括：
从衬底的顶表面形成沟槽，所述衬底包括装置区域，与相对的底表面相比较，所述装置区域更邻近所述顶表面，所述沟槽围绕所述装置区域的侧壁；
用粘合剂填充所述沟槽，所述粘合剂进一步在所述衬底的所述顶表面上形成粘性层；
用所述粘性层附接承载件；
从所述底表面减薄所述衬底，以便使所述粘合剂的至少一部分和所述装置区域的背部表面暴露；
使用CF4和氧气来产生高密度等离子体；以及
使用所述高密度等离子体蚀刻所述沟槽中以及所述衬底的所述顶表面上的所述粘合剂，以便使所述装置区域的侧壁暴露。
22.根据权利要求21所述的方法，其中，在产生所述高密度等离子体时，所述CF4的量与所述氧气的量的比为大约1:10至大约1:100。
23.根据权利要求21所述的方法，其中，在所述蚀刻之后，所述装置区域的所述侧壁不具有来自所述粘合剂的残留物。
24.根据权利要求21所述的方法，在填充所述沟槽之前用胶层对所述装置区域的所述侧壁加内衬，所述胶层具有不同于所述粘性层的组分。
25.根据权利要求24所述的方法，其中，所述胶层中的粘性组分的百分比高于所述粘合剂中的粘性组分的百分比。
CN201310022099.0A 2012-01-20 2013-01-21 形成半导体装置的方法 Active CN103219272B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US13/355,003 2012-01-20
US13/355,003 US8815706B2 (en) 2012-01-20 2012-01-20 Methods of forming semiconductor devices

Publications (2)

Publication Number Publication Date
CN103219272A true CN103219272A (zh) 2013-07-24
CN103219272B CN103219272B (zh) 2016-03-09

Family

ID=48742550

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201310022099.0A Active CN103219272B (zh) 2012-01-20 2013-01-21 形成半导体装置的方法

Country Status (3)

Country Link
US (1) US8815706B2 (zh)
CN (1) CN103219272B (zh)
DE (1) DE102013200761B4 (zh)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103426808A (zh) * 2013-09-05 2013-12-04 华进半导体封装先导技术研发中心有限公司 用于临时键合的载片结构以及键合与拆键合方法
CN107180891A (zh) * 2017-04-11 2017-09-19 中国电子科技集团公司第十研究所 一种红外探测器的划片方法
CN107403756A (zh) * 2016-05-18 2017-11-28 英飞凌科技股份有限公司 半导体器件以及用于形成多个半导体器件的方法
CN112967967A (zh) * 2020-05-18 2021-06-15 重庆康佳光电技术研究院有限公司 一种发光芯片的转移方法及显示装置

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10020285B2 (en) * 2014-09-04 2018-07-10 Infineon Technologies Austria Ag Method of producing a semiconductor device and a semiconductor device
CN104649220B (zh) * 2015-03-11 2016-04-13 华进半导体封装先导技术研发中心有限公司 低成本超薄mems结构和制作工艺
JP6492286B2 (ja) * 2015-09-25 2019-04-03 パナソニックＩｐマネジメント株式会社 素子チップの製造方法
KR20180118656A (ko) 2016-03-01 2018-10-31 인피니언 테크놀로지스 아게 복합 웨이퍼, 반도체 디바이스, 전자 컴포넌트 및 반도체 디바이스의 제조 방법
JP2018156973A (ja) * 2017-03-15 2018-10-04 株式会社ディスコ ウェーハの加工方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101512736A (zh) * 2006-09-11 2009-08-19 株式会社爱发科 干式蚀刻方法
US20100009518A1 (en) * 2008-07-10 2010-01-14 Weng-Jin Wu Particle Free Wafer Separation
US20100165442A1 (en) * 2006-03-02 2010-07-01 Qualcomm Mems Technologies, Inc. Mems devices with multi-component sacrificial layers

Family Cites Families (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5389182A (en) 1993-08-02 1995-02-14 Texas Instruments Incorporated Use of a saw frame with tape as a substrate carrier for wafer level backend processing
US6010967A (en) 1998-05-22 2000-01-04 Micron Technology, Inc. Plasma etching methods
US6277759B1 (en) 1998-08-27 2001-08-21 Micron Technology, Inc. Plasma etching methods
WO2001056063A2 (en) 2000-01-26 2001-08-02 Tru-Si Technologies, Inc. Thinning and dicing of semiconductor wafers using dry etch, and obtaining semiconductor chips with rounded bottom edges and corners
US6475966B1 (en) 2000-02-25 2002-11-05 Shipley Company, L.L.C. Plasma etching residue removal
US6420088B1 (en) * 2000-06-23 2002-07-16 International Business Machines Corporation Antireflective silicon-containing compositions as hardmask layer
US6642127B2 (en) 2001-10-19 2003-11-04 Applied Materials, Inc. Method for dicing a semiconductor wafer
US6908784B1 (en) 2002-03-06 2005-06-21 Micron Technology, Inc. Method for fabricating encapsulated semiconductor components
JP4013753B2 (ja) 2002-12-11 2007-11-28 松下電器産業株式会社 半導体ウェハの切断方法
US7399376B2 (en) * 2004-05-04 2008-07-15 Eastman Kodak Company Polarizing plate laminated with an improved glue composition and a method of manufacturing the same
JP2006128567A (ja) * 2004-11-01 2006-05-18 Three M Innovative Properties Co 半導体パッケージのプリント配線板への接続方法
WO2006095577A1 (ja) * 2005-03-08 2006-09-14 Sharp Kabushiki Kaisha 金属材料およびその製造方法、薄膜装置およびその製造方法、素子側基板およびその製造方法、液晶表示装置およびその製造方法
JP2007115972A (ja) * 2005-10-21 2007-05-10 Fujitsu Ltd 半導体装置とその製造方法
JP5275553B2 (ja) 2006-06-27 2013-08-28 スリーエム イノベイティブ プロパティズ カンパニー 分割チップの製造方法
JP5258045B2 (ja) * 2006-06-30 2013-08-07 日本電気株式会社 配線基板、配線基板を用いた半導体装置、及びそれらの製造方法
JP4840200B2 (ja) 2007-03-09 2011-12-21 パナソニック株式会社 半導体チップの製造方法
EP2015356A1 (en) * 2007-07-13 2009-01-14 PVA TePla AG Method for singulation of wafers
TW200935506A (en) 2007-11-16 2009-08-16 Panasonic Corp Plasma dicing apparatus and semiconductor chip manufacturing method
US20130192992A1 (en) * 2010-10-21 2013-08-01 Peter Mardilovich Adhesion-promoting surface
US8746375B2 (en) * 2011-05-19 2014-06-10 Baker Hughes Incorporated Wellbore tools having superhydrophobic surfaces, components of such tools, and related methods

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20100165442A1 (en) * 2006-03-02 2010-07-01 Qualcomm Mems Technologies, Inc. Mems devices with multi-component sacrificial layers
CN101512736A (zh) * 2006-09-11 2009-08-19 株式会社爱发科 干式蚀刻方法
US20100009518A1 (en) * 2008-07-10 2010-01-14 Weng-Jin Wu Particle Free Wafer Separation

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103426808A (zh) * 2013-09-05 2013-12-04 华进半导体封装先导技术研发中心有限公司 用于临时键合的载片结构以及键合与拆键合方法
CN103426808B (zh) * 2013-09-05 2016-04-13 华进半导体封装先导技术研发中心有限公司 用于临时键合的载片结构以及键合与拆键合方法
CN107403756A (zh) * 2016-05-18 2017-11-28 英飞凌科技股份有限公司 半导体器件以及用于形成多个半导体器件的方法
CN107180891A (zh) * 2017-04-11 2017-09-19 中国电子科技集团公司第十研究所 一种红外探测器的划片方法
CN112967967A (zh) * 2020-05-18 2021-06-15 重庆康佳光电技术研究院有限公司 一种发光芯片的转移方法及显示装置

Also Published As

Publication number Publication date
US20130189830A1 (en) 2013-07-25
US8815706B2 (en) 2014-08-26
DE102013200761A1 (de) 2013-07-25
DE102013200761B4 (de) 2014-07-10
CN103219272B (zh) 2016-03-09

Similar Documents

Publication Publication Date Title
CN103219272A (zh) 形成半导体装置的方法
US9934998B2 (en) Semiconductor device and method of singulating thin semiconductor wafer on carrier along modified region within non-active region formed by irradiating energy
TWI595614B (zh) 扇出型封裝物中之分離聚合物
US11348833B2 (en) IR assisted fan-out wafer level packaging using silicon handler
US9673098B2 (en) Methods of packaging semiconductor devices and structures thereof
US8846452B2 (en) Semiconductor device package and methods of packaging thereof
CN107833864A (zh) 封装结构及其形成方法
TW201030859A (en) Semiconductor package and method for manufacturing the same
CN102569228A (zh) 集成电路装置及其制备方法
CN107507767A (zh) 碳化硅的等离子体切割
US20180233382A1 (en) Chip package with fan-out structure
US9548248B2 (en) Method of processing a substrate and a method of processing a wafer
US9023729B2 (en) Epitaxy level packaging
CN110021558B (zh) 用于处理半导体裸片及制作经重构晶片的方法
CN113921467A (zh) 用于半导体裸片边缘防护和半导体裸片分离的方法
US11094655B2 (en) Semiconductor structure and method for forming the same
US20210287941A1 (en) Methods to process a 3d semiconductor device and structure
US20220336366A1 (en) Semiconductor die edge protection for semiconductor device assemblies and associated systems and methods
CN117413353A (zh) 半导体器件封装方法
US8222090B2 (en) Modular die and mask for semiconductor processing
CN116072598A (zh) 半导体装置及其制造方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant