CN103219234B - 蚀刻方法和蚀刻装置 - Google Patents

蚀刻方法和蚀刻装置 Download PDF

Info

Publication number
CN103219234B
CN103219234B CN201310024535.8A CN201310024535A CN103219234B CN 103219234 B CN103219234 B CN 103219234B CN 201310024535 A CN201310024535 A CN 201310024535A CN 103219234 B CN103219234 B CN 103219234B
Authority
CN
China
Prior art keywords
polymer
ion energy
high frequency
etching
power
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201310024535.8A
Other languages
English (en)
Other versions
CN103219234A (zh
Inventor
西村荣
西村荣一
小嗣义
山下扶美子
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Tokyo Electron Ltd
Original Assignee
Tokyo Electron Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Tokyo Electron Ltd filed Critical Tokyo Electron Ltd
Publication of CN103219234A publication Critical patent/CN103219234A/zh
Application granted granted Critical
Publication of CN103219234B publication Critical patent/CN103219234B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67017—Apparatus for fluid treatment
    • H01L21/67063—Apparatus for fluid treatment for etching
    • H01L21/67069—Apparatus for fluid treatment for etching for drying etching
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B82—NANOTECHNOLOGY
    • B82Y—SPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
    • B82Y10/00—Nanotechnology for information processing, storage or transmission, e.g. quantum computing or single electron logic
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B82—NANOTECHNOLOGY
    • B82Y—SPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
    • B82Y40/00—Manufacture or treatment of nanostructures
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/0002—Lithographic processes using patterning methods other than those involving the exposure to radiation, e.g. by stamping
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32009—Arrangements for generation of plasma specially adapted for examination or treatment of objects, e.g. plasma sources
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32009—Arrangements for generation of plasma specially adapted for examination or treatment of objects, e.g. plasma sources
    • H01J37/32082—Radio frequency generated discharge
    • H01J37/32091—Radio frequency generated discharge the radio frequency energy being capacitively coupled to the plasma
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32009—Arrangements for generation of plasma specially adapted for examination or treatment of objects, e.g. plasma sources
    • H01J37/32082—Radio frequency generated discharge
    • H01J37/32137—Radio frequency generated discharge controlling of the discharge by modulation of energy
    • H01J37/32155—Frequency modulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32431—Constructional details of the reactor
    • H01J37/32697—Electrostatic control
    • H01J37/32706—Polarising the substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/0271—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/033—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers
    • H01L21/0332—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their composition, e.g. multilayer masks, materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/033—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers
    • H01L21/0334—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
    • H01L21/0337—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane characterised by the process involved to create the mask, e.g. lift-off masks, sidewalls, or to modify the mask, e.g. pre-treatment, post-treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/3065—Plasma etching; Reactive-ion etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31127—Etching organic layers
    • H01L21/31133—Etching organic layers by chemical means
    • H01L21/31138—Etching organic layers by chemical means by dry-etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J2237/00—Discharge tubes exposing object to beam, e.g. for analysis treatment, etching, imaging
    • H01J2237/32—Processing objects by plasma generation
    • H01J2237/33—Processing objects by plasma generation characterised by the type of processing
    • H01J2237/334—Etching
    • H01J2237/3343—Problems associated with etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J2237/00—Discharge tubes exposing object to beam, e.g. for analysis treatment, etching, imaging
    • H01J2237/32—Processing objects by plasma generation
    • H01J2237/33—Processing objects by plasma generation characterised by the type of processing
    • H01J2237/334—Etching
    • H01J2237/3343—Problems associated with etching
    • H01J2237/3348—Problems associated with etching control of ion bombardment energy

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Chemical & Material Sciences (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Plasma & Fusion (AREA)
  • Analytical Chemistry (AREA)
  • Nanotechnology (AREA)
  • Inorganic Chemistry (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • General Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Mathematical Physics (AREA)
  • Theoretical Computer Science (AREA)
  • Drying Of Semiconductors (AREA)

Abstract

本发明提供一种蚀刻方法，优化通过嵌段共聚物的自组装形成的周期图案的蚀刻条件。对通过能够自组装的嵌段共聚物的第一聚合物和第二聚合物自组装而形成的周期图案进行蚀刻，该蚀刻方法的特征在于包括：向处理室内导入气体的工序；设定高频电源的频率，使得离子能量大量分布在比产生上述第一聚合物的蚀刻产额的离子能量分布小、且为产生上述第二聚合物的蚀刻产额的离子能量分布以上的范围中，从上述高频电源向上述处理室内供给高频电力的工序；和利用上述高频电力由被导入到上述处理室内的气体生成等离子体，使用所生成的等离子体蚀刻载置于载置台的被处理体上的上述周期图案的工序。

Description

蚀刻方法和蚀刻装置
技术领域
本发明涉及蚀刻方法和蚀刻装置。
背景技术
为了实现半导体器件的进一步精细化，需要降低通过利用目前为止的光刻技术的精细加工能够得到的极限尺寸。为了实现上述技术，下一代曝光技术即EUV（extremeultraviolet：极紫外）的开发持续发展。在EUV中，使用非常短的波长，例如13.5nm。因此，关于EUV，与现有的UV光源波长相比光源波长显著变短，因此存在面向量产化的技术障碍，例如具有曝光时间长等的课题。因此，不期待EUV的下一代曝光技术的开发的进展，而希望开发可提供更精细化的器件的制造方法。
因此，在专利文献1中，着眼于作为自发地组装秩序图案的自组装（self-assembled）材料之一的自组装嵌段共聚物（BCP：block copolymer）。具体地讲，在下层膜涂敷嵌段共聚物层，该嵌段共聚物层包含未相互混合的两个以上的含有嵌段聚合物成分A、B的嵌段共聚物。然后，通过进行热处理（退火），嵌段聚合物成分A、B之间自发地相互分离。由此得到的由纳米尺寸的构造单位构成的秩序图案用于提供更精细化的器件是有效的。
在专利文献2中，作为为了实现22nm以下的精细化，以更窄的间距得到适当均匀的极限尺寸（CD：Critical Demension）的通路（via）的形成方法，提案嵌段共聚物的图案化加工。
如上所述，通过嵌段共聚物的图案化而形成的构造单位的尺寸，通常在以现有的光刻技术非常难以实现的10纳米的范围内。
另外，由嵌段共聚物形成的构造单位适于现有的半导体、光学和磁工艺中，因此能够容易地组装入半导体、光学和磁器件。
现有技术文献
专利文献1：日本特开2007-208255号公报
专利文献2：日本特开2010-269304号公报
像这样，在将具有以目前使用的光刻技术难以实现的极限尺寸的嵌段共聚物的结构体作为蚀刻掩模进行蚀刻的情况下，例如，由于开口的CD值的自组装误差，存在蚀刻导致的加工精度误差变大的情况。因此，最终得到的蚀刻图案尺寸的差异不能被允许。
但是，在专利文献1、2中，未公开在蚀刻嵌段聚合物成分A、B的任一方形成周期图案时，优化蚀刻时的条件，以使得蚀刻导致的加工精度误差不增大。即，在专利文献1、2中，未公开任何在蚀刻嵌段聚合物的结构体时，用于降低蚀刻导致的加工精度误差的技术，并未采用任何应对因自组装误差，基于蚀刻的加工精度误差变大的对策。
发明内容
对于上述课题，本发明的目的在于，提供一种能够优化通过嵌段共聚物的自组装形成的周期图案的蚀刻条件的蚀刻方法和蚀刻装置。
为了解决上述课题，根据本发明的某个观点，提供一种蚀刻方法，对通过能够自组装的嵌段共聚物的第一聚合物和第二聚合物自组装而形成的周期图案进行蚀刻，该蚀刻方法的特征在于，包括：向处理室内导入气体的工序；设定高频电源的频率，使得离子能量大量分布在比产生上述第一聚合物的蚀刻产额的离子能量分布小、且为产生上述第二聚合物的蚀刻产额的离子能量分布以上的范围中，从上述高频电源向上述处理室内供给高频电力的工序；和利用上述高频电力由被导入到上述处理室内的气体生成等离子体，使用所生成的等离子体蚀刻载置于载置台的被处理体上的上述周期图案的工序。
上述第一聚合物和上述第二聚合物为两种有机聚合物，通过上述蚀刻除去上述第二聚合物，由此形成由上述第一聚合物形成的图案。
上述第一聚合物为聚苯乙烯，上述第二聚合物为甲基丙烯酸甲酯。
从上述高频电源供给到处理室内的高频电力施加于作为上述载置台的下部电极。
上述蚀刻方法在上述下部电极和上部电极被隔离的平行平板型的等离子体处理装置的上述处理室内执行。
也可以将上述高频电源的频率设为60MHz以上，向上述处理室内供给电力。
也可以通过离子能量大量分布在15eV以上的上述高频电源的频率向上述处理室内供给电力。
也可以通过离子能量大量分布在30eV以下的上述高频电源的频率向上述处理室内供给电力。
从上述高频电源供给的高频为孤波。
用于上述蚀刻的气体包含氧原子。
另外，为了解决上述课题，根据本发明的另一个观点，提供一种蚀刻装置，其对通过能够自组装的嵌段共聚物的第一聚合物和第二聚合物自组装而形成的周期图案进行蚀刻，该蚀刻装置的特征在于，具备：
将频率设定成使得离子能量大量分布在比产生上述第一聚合物的蚀刻产额的离子能量分布小、且为产生上述第二聚合物的蚀刻产额的离子能量分布以上的范围中，向上述处理室内供给高频电力的高频电源；
向上述处理室内供给气体的气体供给源；和
控制部，其按如下方式进行控制：利用从上述高频电源供给的高频电力由被导入到上述处理室内的气体生成等离子体，并使用所生成的等离子体对载置于载置台的被处理体上的上述周期图案进行蚀刻。
如以上说明，根据本发明，能够优化通过嵌段共聚物的自组装形成的周期图案的蚀刻条件。
附图说明
图1是表示一个实施方式的等离子体处理装置的整体构成的纵剖面图；
图2是表示一个实施方式中使用的转换函数的图；
图3是表示单频RF偏置法的离子能量分布和离子响应电压的图；
图4是表示有机膜A、B的蚀刻产额的离子能量依赖性的图；
图5是用于说明聚苯乙烯PS和甲基丙烯酸甲酯PMMA的自组装的图；
图6（a）和图6（b）是用于说明对聚苯乙烯PS和甲基丙烯酸甲酯PMMA的相分离结构的半导体图案的应用的图；
图7是用于说明选择性地蚀刻嵌段共聚物的一方聚合物的工序的图；
图8是用于说明相分离结构的周期的图；
图9是表示预图案和自组装误差降低系数的关系的图；
图10是用于说明CD损耗、垂直性、选择比的图；
图11是表示一个实施方式的各装置的频率施加和PS形状的验证结果的图；
图12是表示一个实施方式的ICP等离子体蚀刻装置的离子能量分布的频率依赖性的图；
图13是表示一个实施方式的CCP等离子体蚀刻装置的离子能量分布的频率依赖性的图；
图14（a）～图14（c）是表示高频功率和PS形状的关系的电子显微镜照片，图14（d）是表示一个实施方式的CCP等离子体蚀刻装置的离子能量分布的功率依赖性的图；
图15是表示一个实施方式的ICP等离子体蚀刻装置的离子能量分布的功率依赖性的图；
图16（a）是表示入射到晶片的离子能量分布的频率依赖的图，图16（b）是表示基于离子种类的离子能量分布的不同的图，图16（c）是算出氧等离子体的离子能量分布的图。
符号说明
1等离子体处理装置
10腔室
16基座（下部电极）
36第一高频电源
38第二高频电源
48上部电极
60处理气体供给源
66第三高频电源
88控制部
具体实施方式
下面，参照附图对本发明的实施方式进行说明。另外，在本说明书和图面中，对实质上具有相同功能结构的构成要素，通过标注相同的符号，省略重复说明。
［等离子体处理装置的整体结构］
首先，参照图1对本发明的一个实施方式的等离子体处理装置的整体结构进行说明。图1中表示本发明的一个实施方式的等离子体处理装置的结构。等离子体处理装置1作为下部2频和上部1频施加方式的容量耦合型等离子体蚀刻装置而构成，具有例如表面被防蚀铝（Alumite）处理（阳极氧化处理）的铝形成的圆筒形的真空腔室（处理容器）10。腔室10接地。
在腔室10的底部，隔着陶瓷等的绝缘板12配置有圆柱状的基座支承台14，在该基座支承台14上设有由例如铝形成的基座16。基座16构成下部电极，在其上载置有例如半导体晶片W（下面，称为晶片W）作为被处理体。
在基座16的上面设有用于以静电吸附力保持晶片W的静电卡盘18。该静电卡盘18通过将由导电膜构成的卡盘电极20夹持于一对绝缘层或绝缘片之间而构成，在电极20经由开关24电连接有直流电源22。通过来自直流电源22的直流电压，能够以静电力将晶片W吸附保持于静电卡盘18。在静电卡盘18的周围，在基座16上面配置有用于提高蚀刻的面内均匀性的例如由硅形成的聚焦环26。在基座16和基座支承台14的侧面粘贴有例如由石英构成的圆筒状的内壁部件28。
在基座支承台14内部设有例如在圆周方向延伸的致冷剂室或致冷剂通路30。在该致冷剂通路30中，利用外置的冷却单元（未图示）经由配管32a、32b循环供给规定温度的致冷剂例如冷却水cw。通过致冷剂cw的温度能够控制基座16上的晶片W的处理温度。另外，来自导热气体供给机构（未图示）的导热气体例如He气体经由气体供给线路34，供给到静电卡盘18的上面和晶片W的背面之间。
在基座16上，等离子体生成用的第一高频电源36、离子引入用的第二高频电源38分别经由下部匹配器40、42和下部供电棒44、46与基座16电连接。
第一高频电源36输出适于等离子体生成的高频率，例如60MHz、100MHz的第一高频。另一方面，第二高频电源38向基座16上的晶片W输出适于引入等离子体的离子的低频率，例如0.8MHz的第二高频。
在基座16上方，与该基座平行对置地设有上部电极48。该上部电极48包括由具有多个气孔50a的例如由Si、SiC等半导体材料形成的电极板50和可拆装地支承电极板50的电极支承体52，通过环状的绝缘体54安装于腔室10的上部。电极支承体52由导电材料例如表面进行了防蚀铝处理的铝形成。在该上部电极48和基座16之间设定有等离子体生成空间或处理空间PS。环状绝缘体54由例如氧化铝（Al2O3）构成，气密地封闭上部电极48的外周面和腔室10的侧壁之间的间隙，并以非接地物理支承上部电极48。
在电极支承体52的内部具有气体缓冲室56，并且在电极支承体52的下面具有从气体缓冲室56与电极板50的气孔50a连通的多个气体通气孔52a。在气体缓冲室56中经由气体供给管58连接有处理气体供给源60，在气体供给管58上设有质量流量控制器（MFC）62和开关阀64。当利用处理气体供给源60向气体缓冲室56导入规定的处理气体时，从电极板50的气孔50a朝向基座16上的晶片W，向处理空间PS喷淋状喷出处理气体。这样，上部电极48兼作用于向处理空间PS供给处理气体的喷淋头。
在上部电极48上，经由上部匹配器68和上部供电导体例如供电棒70电连接有等离子体激发用的第三高频电源66。第三高频电源66输出第三高频。另外，等离子体生成用的第三高频的频率通常在27MHz～300MHz的范围内选择。
在基座16和基座支承台14与腔室10的侧壁之间形成的环状空间成为排气空间，在该排气空间的底部设有腔室10的排气口72。在该排气口72经由排气管74连接有排气装置76。排气装置76具有涡轮分子泵等真空泵，能够将腔室10的室内，特别是处理空间PS减压到希望的真空度。另外，在腔室10的侧壁安装有开关晶片W的搬入搬出口78的闸阀80。
在腔室10之外设置的可变直流电源82的一方端子即输出端子经由开关84和直流供电线路85与上部电极48电连接。可变直流电源82以能够输出例如﹣2000～﹢1000V的直流电压VDC的方式构成。可变直流电源82的另一方的端子接地。可变直流电源82的输出（电压、电流）的极性和绝对值以及开关84的接通、断开切换，在来自后述的控制部88的指示下，由DC控制器83控制。
设于直流供电线路85中途的滤波电路86以如下方式构成：使来自可变直流电源82的直流电压VDC通过施加于上部电极48，另一方面，使从基座12通过处理空间PS和上部电极48流入直流供电线路85的高频流向接地线路而不流向可变直流电源82一侧。
另外，在腔室10内，在面向处理空间PS的适当部位，安装有例如由Si、SiC等导电性材料构成的DC接地部件（未图示）。该DC接地部件经由接地线路（未图示）总是被接地。
控制部88具有未图示的CPU（Central Processing Unit：中央处理器）、ROM（ReadOnly Memory：只读存贮器）、RAM（Random Access Memory：随机存储器），CPU根据例如存储于RAM的各种方案执行工艺。
在这样构成的等离子体处理装置1中，为了进行蚀刻，首先打开闸阀80，将保持于未图示的搬送臂上的晶片W搬入腔室10内。晶片W由未图示的推针（push pin）保持，通过推针下降，而载置于静电卡盘18上。晶片W搬入后，关闭闸阀80，以规定的流量和流量比从处理气体供给源60向腔室10内导入蚀刻气体，并利用排气装置76将腔室10内的压力减压成设定值。另外，利用第一高频电源36、第二高频电源38和第三高频电源66向基座16供给规定功率的高频电力。另外，从直流电源22向静电卡盘18的卡盘电极20施加直流电压，将晶片W固定在静电卡盘18上。从喷淋头喷淋状地导入的蚀刻气体通过主要由第一高频电源36供给的高频电力进行等离子体化，由此，利用生成的等离子体中的自由基和离子蚀刻晶片W的主面。另外，通过主要由第二高频电源38供给的高频电力，能够向晶片W引入离子。
等离子体蚀刻结束后，晶片W被推针顶起保持，在打开闸阀80，搬送臂搬入腔室10内后，推针降低，晶片W被保持于搬送臂上。接着，该搬送臂退出至腔室10外，并利用搬送臂将下一个晶片W搬入至腔室10。通过反复该处理，连续地处理晶片W。
［离子的行动和离子能量分布］
在此，对等离子体中的离子的行动进行说明。来自等离子体的离子通过鞘（sheath）层区域的鞘层电压Vs（t）被加速并入射到晶片W的表面。此时，入射离子的加速度或能量依赖于此时的鞘层电压Vs（t）的瞬间值（绝对值）。即，在鞘层电压Vs（t）的瞬间值（绝对值）较大时，进入离子鞘层内的离子以较大的加速度或动能入射到晶片W表面，在鞘层电压Vs（t）的瞬间值（绝对值）较小时，进入离子鞘层内的离子以较小的加速度或动能入射到晶片W表面。
在离子鞘层内，离子相对于鞘层电压Vs（t）以100％以下的某个灵敏度进行响应（加速运动）。如图2所示，该响应灵敏度或变量函数α（f）与用于RF偏置的高频的频率f成反比例变化，以下式（1）表示。
α（f）=1／｛（cfτi）P＋1｝1/P…（1）
其中，c＝0.3×2π，p＝5，τi＝3s（M／2eVs），M为离子的质量数，s为离子的鞘层通过时间，Vs为鞘层电压。
因此，有助于离子鞘层内的离子的加速的净鞘层电压即离子响应电压Vi（t）以下式（2）表示。
Vi（t）＝a（f）Vs（t）…（2）
基于以上表示的离子响应电压Vi（t），利用下式（3），按照图3所示的方法，可以通过计算求得离子能量分布IED（Ion Energy Distribution）。
IED（Ei）∝Σi（dVi／dti）…（3）
图3表示作为偏置电压使用作为比较低的频率的单一高频时的IED和离子响应电压Vi（t）。如根据式（1）～式（3）可知，频率f越低，图3的离子能量分布IED的幅度（能量带）越宽，频率f越高，离子能量分布IED的幅度越窄。
［蚀刻产额］
蚀刻产额表示，在入射了一个离子时，该1个离子对蚀刻的作用程度。蚀刻产额越大，1个离子对蚀刻作用的大小越大，蚀刻产额越小，离子对蚀刻作用的大小越小。当蚀刻产额为0时，离子对蚀刻完全不产生作用。
图4表示向两种有机膜A、B入射了离子时，相对入射的离子能量的有机膜A、B的蚀刻产额的特性。
例如，入射的单一氧离子的能量和有机膜A、B的蚀刻产额的关系可以是如图4所示的示意性地描述。由此，随着离子能量的降低，蚀刻产额减少，若为某个离子能量以下，则蚀刻产额急剧减少。该蚀刻产额的特性曲线根据每个有机膜种类不同而各异，因此，即使以相同的蚀刻条件蚀刻有机膜A、B，蚀刻速率也不同。最显著表现出该差异的是稍低于有机膜A的蚀刻产额急剧变为0的离子能量值E2的能量值Et。因此，为了提高选择比，优选以得到离子在阈值Et附近的离子能量区域集中分布那样的离子能量分布特性的方式优化蚀刻条件。还优选以得到离子在离子能量值E1～Et范围的离子能量区域分布那样的离子能量分布特性的方式优化蚀刻条件。另外，在离子能量EO～E1的范围中，有机膜A、B的任一个均不被蚀刻。另外，在离子能量E2以上，有机膜A、B的任一个均被蚀刻，但选择比不充分。
下面，对使用聚苯乙烯PS作为有机膜A表示的第一聚合物，使用甲基丙烯酸甲酯PMMA作为有机膜B表示的第二聚合物，形成图案时的具体的蚀刻工艺进行说明。
［自组装嵌段共聚物］
指向性自组装技术（DSA：directed self-assembled）在下层膜上将嵌段共聚物的第一聚合物和第二聚合物进行自组装而形成自组装周期图案。由此，能够通过现在的光刻技术制作精细的图案，并将该图案作为蚀刻图案使用，由此，能够实现降低了使用现在光刻技术的精细加工的极限尺寸的精细加工。
首先，参照图5对嵌段共聚物的自组装进行说明。聚苯乙烯PS和甲基丙烯酸甲酯PMMA均是一个分子的直径为0.7nm的高分子。
在下层膜上涂敷含有未相互混合的聚苯乙烯PS和甲基丙烯酸甲酯PMMA的嵌段共聚物层。在该状态下，在从常温（25℃）到300℃以下的温度（低温）进行热处理（退火）。通常在200℃～250℃进行热处理时，嵌段共聚物层发生相分离。但是，以高于300℃的温度进行热处理时，则不发生相分离，聚苯乙烯PS和甲基丙烯酸甲酯PMMA随机配置。另外，在相分离后，即使将温度恢复成常温，嵌段共聚物层也保持相分离状态。
当各聚合物的聚合物长度较短时，相互作用（斥力）变弱，且亲水性变强。当聚合物长度较长时，相互作用（斥力）变强，且疏水性变强。利用这种聚合物的性质，例如，如图6（a）和图6（b）所示，能够将聚苯乙烯PS和甲基丙烯酸甲酯PMMA的相分离结构应用于半导体图案。图6（a）表示聚合物A和聚合物B为大致相同的聚合物长度时（A＝B）的相分离结构。据此，各聚合物的相互作用相同，因此，当以250℃程度对嵌段共聚物层进行热处理时，聚合物A和聚合物B进行自组装，并线状地相分离。该相分离结构可以作为线和空间（L／S）的周期图案应用于半导体制造图案中。
另外，图6（b）表示聚合物A和聚合物B的聚合物长度具有较大不同时（A＞B）的相分离结构。据此，聚合物A的相互作用（斥力）强，聚合物B的相互作用（斥力）弱。由于这种聚合物间的相互作用的强弱，当以250℃程度对嵌段共聚物层进行热处理时，聚合物A向外侧、聚合物B向内侧进行自组装，孔（hole）状地相分离。该相分离结构可以作为孔的周期图案应用于半导体制造图案中。
如上所述，在沿规定方向使嵌段共聚物的自组装周期图案在线上排列的情况下，形成线和空间图案，在以一方的聚合物成分包围另一方的聚合物成分的方式排列的情况下，形成孔图案。嵌段共聚物的相分离结构中，除了线状和孔状以外，还有很多的结构，但为了作为半导体图案使用，优选以上两种形状。
［自组装嵌段共聚物的掩模制作］
接着，参照图7（a）～图7（g）对由以上说明的自组装嵌段共聚物制作掩模的工序进行说明。
首先，在图7（a）的初始状态的下层膜100上涂敷图7（b）所示的有机膜105。下层膜100由硅Si、氧化硅膜SiO、有机膜（无定形碳膜、有机SOG膜）等形成。
涂敷后，如图7（c）所示，进行热处理。加热温度的适当值依赖于有机膜的种类，但通常为200℃～300℃程度。在此，例如以250℃进行热处理。在热处理后，有机膜105整体收缩（105a、105b），且其表面成为碳成分变质的变质层105b。
在该状态下，如图7（d）所示，通过对变质层105b进行显影并化学性地除去，由此完成将表面形成为既不疏水也不亲水的中性的中性膜105a。如上所述，当聚合物长度较短时，亲水性变强，当聚合物长度变长时，疏水性变强。
这样，在聚合物中具有亲水性较强的种类和疏水性较强的种类，因此，将表面形成为中性，聚合物相分离为所希望的形状。
接着，如图7（e）所示，在中性膜105a上涂敷聚合物层120。此时，在涂敷的聚合物层120中，含有聚苯乙烯PS作为第一聚合物，含有甲基丙烯酸甲酯PMMA作为第二聚合物。即使没有导向件也可以进行相分离，因此，导向件可以有也可以没有。利用导向件或下层膜的疏水性、亲水性，也能够控制所涂敷的聚合物的相分离状态。在涂敷后，如图7（f）所示，当以250℃对聚合物层120进行热处理时，聚合物层120相分离成聚苯乙烯PS和甲基丙烯酸甲酯PMMA。CD的直径为由自组装确定的尺寸。
最后，如图7（g）所示，对自组装并相分离的聚苯乙烯PS和甲基丙烯酸甲酯PMMA进行选择性地蚀刻，除去甲基丙烯酸甲酯PMMA，形成聚苯乙烯PS的图案。
［自组装嵌段共聚物的图案周期和误差］
嵌段共聚物的自组装的图案周期Lo由图8的公式（4）表示。
Lo=aχ1／6N2／3…（4）
在此，a表示单体的平均尺寸（直径），χ表示聚合物的相互作用的大小，N表示聚合物的聚合度。
据此，自组装的图案周期Lo是与嵌段共聚物的分子尺寸有关的值，通过使用现有的光刻技术的精细加工，能够形成降低可实现的极限尺寸的图案。
另外，参照图9对通过自组装工艺形成的图案所包含的误差进行说明。图9表示基于自组装的开口图案的CD值。从该图表可知，形成的图案的CD值越小，自组装误差降低系数的误差越小。因此可知，形成的图案的CD值越小，CD值的差异即CD值所包含的误差越小。即，在自组装工艺中，越缩小加工尺寸，图案所包含的误差越小。在光刻的情况下，与通常越缩小加工尺寸图案所包含的误差越大相比，在自组装工艺中，加工尺寸越小，可期待越精密的图案化。
如上所述，由嵌段共聚物的自组装的图案周期Lo，构造单位的尺寸通常在以现有的光刻技术极难以实现的10纳米的范围内。另外，嵌段共聚物适于现有的半导体、光学和磁工艺。因此，能够将通过嵌段共聚物形成的构造单位容易地组装于半导体、光学和磁器件。另外，通过嵌段共聚物被自组装的图案所包含的误差随着缩小加工尺寸而越变小。
据此，在将具有以光刻技术难以实现的尺寸的结构体作为蚀刻掩模进行蚀刻的情况下，相比于自组装材料的代表尺寸、例如开口的CD值的自组装误差，蚀刻导致的加工精度误差变大，最终得到的图案的尺寸的差异变得不能被允许。
因此，在下面说明的本实施方式的蚀刻方法中，优化通过嵌段共聚物的自组装形成的周期图案的蚀刻条件，将最终得到的图案的尺寸的差异抑制为最小限度。即，以离子能量较多地分布在比产生第一聚合物的蚀刻产额的离子能量分布小、且为产生第二聚合物的蚀刻产额的离子能量分布以上的范围中，即离子能量值进入图4的能量值E1～E2的范围中的方式，设定高频电源的频率，从高频电源向处理室内供给高频电力。尤其是对能够得到图4所示的、在聚苯乙烯PS的蚀刻产额比0小、且甲基丙烯酸甲酯PMMA的蚀刻产额具有较大的值的阈值Et附近的离子能量区域中离子集中分布的离子能量分布特性的蚀刻条件进行研究，实现优化。
［CD损耗、垂直性、选择比］
在评价基于嵌段共聚物的自组装而成的周期图案的评价项目中，有垂直性、选择比、CD损耗。如图10所示，CD损耗是通过蚀刻不仅削减甲基丙烯酸甲酯PMMA，而且消减聚苯乙烯PS的侧壁，由此图案（聚苯乙烯P的幅度）变细的状态，是不能得到所希望的CD值的状态。在图10（a）中产生CD损耗，在图10（b）和图10（c）中，未产生CD损耗。
垂直性是通过蚀刻使聚苯乙烯PS的上部变圆的状态。不仅允许从垂直方向入射的离子，而且允许从斜方向入射的离子，因此不优选。图10（a）的图案的头部完全变圆，因此没有垂直性，图10（b）的图案的头部稍微变圆，因此垂直性上稍微欠缺，图10（c）的头部未变圆，因此具有垂直性。
选择比是甲基丙烯酸甲酯PMMA相对聚苯乙烯PS的蚀刻比，也能够作为聚苯乙烯PS的图案高度表示。图10（a）的聚苯乙烯PS的高度低，甲基丙烯酸甲酯PMMA相对于聚苯乙烯PS未被选择性地蚀刻，因此选择比欠缺，图10（b）的聚苯乙烯PS的高度不充分，因此选择比稍微欠缺，图10（c）的聚苯乙烯PS的高度高，选择比充分。
［自组装的周期图案的蚀刻结果］
图11中表示根据以上说明的评价项目，使用各装置S、T、U、R对自组装而得的由聚苯乙烯PS和甲基丙烯酸甲酯PMMA构成的周期图案进行蚀刻的结果。
装置S为容量耦合型等离子体处理装置（CCP），对上部电极48未施加高频，而对下部电极（基座16）施加频率为100MHz的高频。装置T为容量耦合型等离子体处理装置（CCP），对上部电极48施加60MHz的高频，而对下部电极未施加高频。装置U为容量耦合型等离子体处理装置（CCP），对上部电极48未施加高频，而对下部电极施加40MHz的高频。装置R为感应耦合型等离子体处理装置（ICP），对上部电极48施加27.12MHz的高频，对下部电极未施加高频。
在装置S、装置T和装置U的CCP等离子体处理装置中，其它的蚀刻条件在以下表示。
气体种类和气体流量Ar／O2＝850／50sccm
高频功率100W
压力75mT（9.99915Pa）
在装置S中，在对下部电极施加有100MHz的高频的状态下，在15秒钟生成等离子体。在装置T中，在对上部电极施加有60MHz的高频的状态下，在90秒钟生成等离子体。在装置U中，在对下部电极施加有40MHz的高频的状态下，在30秒钟生成等离子体。
下文中表示装置R的ICP等离子体处理装置中其它的蚀刻条件。
气体种类和气体流量O2＝1600sccm
高频功率100W
压力200mT（26.6644Pa）
在装置R中，在对上部电极施加有27.12MHz的高频的状态下在90秒钟生成等离子体。
在以上的蚀刻条件下，在上述等离子体生成时间进行自组装的聚苯乙烯PS和甲基丙烯酸甲酯PMMA的周期图案的蚀刻。其结果以图11的电子显微镜照片表示。另外，表示了将电子显微镜照片的局部放大的剖面图。是通过蚀刻选择性地消减甲基丙烯酸甲酯PMMA，聚苯乙烯PS作为图案形成的状态。
据此，在装置S中形成有充分得到CD值的希望的图案。另一方面，在装置T、装置R中，CD值不充分（CD损耗），图案变细。另外，在装置U中，产生图案到处被切去的凹痕（pitting），特别是在产生凹痕的部分，蚀刻量变多，图案高度变低，不能充分得到选择比。
从该结果可知，装置T和装置R对上部电极施加高频，生成等离子体，因此关于离子引入，未发现对高频频率的依赖性。而且，考虑到在装置T和装置R的蚀刻中，成为对自由基主体的蚀刻，因此，离子的入射成为各向同性，指向性消失，认为产生CD损耗。
另一方面，在装置S和装置U的蚀刻中，根据垂直性、选择比、CD损耗的评价，在对下部电极施加有100MHz的高频的情况下，选择比中，成为比对下部电极施加有40MHz的高频的情况更好的结果。从该结果可知，装置S和装置U对下部电极施加高频生成等离子体，因此，当将频率设定为40MHz时，与将频率设定为100MHz的情况相比，离子的引入变低。由此可知，在对下部电极施加有高频的情况下，即使是等离子体生成用的高频电力的供给，不仅对等离子体生成用有贡献，而且作为引入离子的力也多少有贡献。关于离子引入，还可知具有对于高频频率的依赖性。
［离子能量的频率依赖性］
因此，基于实验结果对离子能量的频率依赖性进行更详细地研究。
（ICP等离子体蚀刻装置：离子能量的频率依赖性）
图12是表示基于本实施方式的ICP等离子体蚀刻装置的离子能量分布的频率依赖性的图。图12的横轴表示离子能量，纵轴表示离子能量分布IED。
下文中表示蚀刻条件。
气体种类和气体流量Ar／O2＝300／30sccm
对上部电极的高频功率200W
对下部电极的高频功率0W或200W或500W
压力10mT（1.33322Pa）
在ICP等离子体蚀刻装置中，在对上部电极施加频率27.12MHz的等离子体生成用高频电力的基础上，根据有无对下部电极的偏置用高频电力的施加，离子能量分布显著不同。在对下部电极施加偏置用高频电力的情况下，施加的高频频率为了较高地维持离子能量，对基座16施加800kHz～13MHz的高频电力来引入离子。
在图12中，表示在ICP等离子体蚀刻装置中，当未施加偏置用高频电力时（只有ICP上部，没有偏置RF），对下部电极施加13MHz的高频的情况下，且对高频功率设置有高低（200W，500W）的情况。在该频带，在降低偏置用的高频电力的功率，并使离子能量降低时，产生下面的困难。
（1）当观察图12的（ICP＋13MHz、200W）和（ICP＋13MHz、500W）时，在降低偏置用的高频电力的功率的情况下，离子能量不为单色，在中心能量的周围具有较广的幅度，或具有两个峰值。因此，即使引入效率差且生成相同密度的等离子体，与偏置用的高频电力的功率较高的情况相比，蚀刻速率不上升。另外，离子能量在中心能量周围具有较广的幅度进行分布的情况下，由于混合高能量分布和低能量分布，因此，将蚀刻速率设定得较低，不进行长时间蚀刻时，不能蚀刻为所希望的形状。但是，在此，寿命比离子长的自由基参与蚀刻，消减聚苯乙烯PS，选择性变低。另外，在接近有机膜间的阈值能量差、即图4的能量差（E2－E1）的情况下，即使得到高选择比，幅度（margin）也非常狭窄，而难以控制。
（2）只以偏置用的高频电力的功率不能维持等离子体，因此，需要对上部电极施加等离子体生成用的高频电力。此时，等离子体密度较高的部分位于对置电极附近，因此，由于直至扩散到晶片W的寿命的差，在晶片上自由基相对增加，自由基参与蚀刻消减聚苯乙烯PS，选择比变低。
（3）在图12的（仅ICP上部，未施加偏置用的高频）情况下，离子能量过低，因此蚀刻速率变低。
（CCP等离子体蚀刻装置：离子能量的频率依赖性）
接着，参照图13对CCP等离子体蚀刻装置的情况下离子能量的频率依赖性进行说明。图13表示在CCP等离子体蚀刻装置中对下部电极施加有40MHz或100MHz的高频电力的情况。另外，作为比较例，表示了图12的ICP等离子体蚀刻装置（仅ICP上部，未施加偏置用的高频）的情况下的离子能量分布。
下文中表示CCP等离子体蚀刻装置的蚀刻条件。
气体种类和气体流量Ar／O2＝300／30sccm
对上部电极的高频功率无
对下部电极的高频功率200W
压力100MHz时，20mT（2.66644Pa）或50mT（6.6661Pa），40MHz时10mT（1.33322Pa）
在图12的ICP等离子体蚀刻装置中，在对上部电极施加高频电力且施加13MHz附近的低频率的偏置用高频电力时，与调节为低功率进行施加的情况相比，例如在对下部电极施加有100MHz的频率的高频电力的情况（下部单频）下，离子能量单色化，离子能量易于收敛在图4的能量差（E2－E1）内，易于得到理论上的选择比。
该趋势在100MHz的情况下比在40MHz的情况下表现更显著。因此可知，该趋势随着频率上升而变得显著。另外，由于等离子体生成效率提高，因此，仅以在晶片上施加的偏置用的高频电力能够维持等离子体。因此，与ICP等离子体处理装置等相比，为了向晶片引入相同的离子数，只要降低必须生成的等离子体密度即可，能够防止自由基侵蚀本来不要消去的聚苯乙烯PS等材料。另外，与ICP等离子体处理装置（仅ICP上部，未施加偏置用的高频）的情况下的离子能量分布相比，离子能量不会极端地过低，因此，能够较高地维持蚀刻速率。
另外，在图13中，对下部电极施加有40MHz的高频电力的情况（下部单频）与施加有100MHz的高频电力的情况（下部单频）相比，离子能量在中心能量周围具有略宽的幅度，因此，即使引入效率差，生成相同密度的等离子体，与偏置用的高频电力的功率较高的情况相比，蚀刻速率不上升。在该情况下，当降低蚀刻速率，花费长时间进行蚀刻时，如上所述，自由基的寿命比离子的寿命长，因此自由基参与在等离子体处理中消减聚苯乙烯PS，选择比变差。图11所示的结果中，对下部电极施加有40MHz的频率的高频电力的情况下与对下部电极施加有100MHz的频率的高频电力的情况相比，聚苯乙烯PS的图案形状差，在各处产生凹痕，而不能得到选择比。
另外，在施加有100MHz的高频电力的情况下，压力为20mT（2.66644Pa）时，和在50mT（6.6661Pa）时，波形几乎不变。因此可知，关于离子能量分布，具有频率依赖性，但几乎没有压力依赖性。
［频率和离子能量的适当值］
由以上可知，关于离子能量分布，具有频率依赖性。还可知，高频的施加电极优选为参与离子引入的下部电极。因此，关于频率和离子能量的适当值进行进一步更详细地考察。具体地讲，为了较高地维持聚苯乙烯PS和甲基丙烯酸甲酯PMMA的选择比，良好地进行蚀刻处理，只要设定离子能量被包含在图4的离子能量值E1～E2的范围中的频率的高频电力，并施加于下部电极即可。如果能够预测离子能量值E1～E2的范围的具体的数值，则也可以设定具有该范围的离子能量的频率的高频电力，并施加于下部电极。
（CCP等离子体处理装置的情况下的离子能量分布的功率依赖性）
为了求得频率和离子能量的适当值，首先，参照图14对CCP等离子体处理装置的情况下的离子能量分布的功率依赖性进行验证。图14（a）～图14（c）是对CCP等离子体处理装置的下部电极施加有100MHz的高频电力的情况下，高频功率为50W、100W、150W时的蚀刻结果，即聚苯乙烯PS的电子显微镜的照片。图14（d）表示对CCP等离子体处理装置的下部电极施加有100MHz的高频电力的情况下，高频功率为100W、300W、600W时的离子能量分布的功率依赖性。
其它工艺条件如下。
气体种类和气体流量Ar／O2＝850／50sccm
压力75mT（9.99915Pa）
根据图14（a）～图14（c），在高频功率为图14（a）的50W、图14（b）的100W的情况下，聚苯乙烯PS的形状良好。但是可知，在图14（c）的150W的情况下，聚苯乙烯PS到处变细，聚苯乙烯PS开始被消减，不能得到选择比。
当参照图14（d）的图表时，如果高频功率增加为100W、300W、600W，则离子能量变高。从以上结果可以预测，若离子能量为30eV以上，则图4的离子能量值成为E2以上，聚苯乙烯PS开始被消减。从以上可知，为了设定离子能量包含在图4的离子能量值E1～E2的范围的频率的高频电力，施加具有30eV以下的离子能量的高频是妥当的。
（ICP等离子体处理装置的情况下的离子能量分布的功率依赖性）
接着，参照图15对ICP等离子体处理装置的情况下的离子能量分布的功率依赖性进行验证。图15表示ICP等离子体处理装置的情况下的离子能量分布的功率依赖性。图15表示施加于ICP等离子体处理装置的上部电极的高频功率为1000W、800W、500W、200W时的离子能量分布。
下面表示其它工艺条件。
气体种类和气体流量Ar／O2＝300／30sccm
压力10mT（1.33322Pa）
从图15的结果得出，若离子能量不足15eV，则甲基丙烯酸甲酯PMMA的蚀刻速率变慢，由于自由基的影响，聚苯乙烯PS的后退的各向同性增加，聚苯乙烯PS被消减，出现CD变细的影响。
［实验结果的考察：离子能量的幅度］
考察以上的实验结果时，导出优选具有大致“15eV～30eV”的离子能量，并且离子的注入优选施加具有尖锐的（sharp：鲜明的）离子能量分布IED的高频。即，优选施加具有离子能量集中在15eV～30eV的“15eV”的幅度中的离子能量分布IED的高频。通过施加具有15eV～30eV的离子能量的高频引入等离子体中的离子，以高选择比对甲基丙烯酸甲酯PMMA进行蚀刻，并能够形成聚苯乙烯PS的良好图案。
但是，预想到离子能量的幅度的最佳值与图4所示的有机膜种类的组合不同而稍微偏离的情况。这是因为，通过有机膜种类的组合，蚀刻产额的特性曲线和每个有机膜种类的特性曲线的间隔稍微偏离。这在以下方面是非常重要的，即：通过有机膜种类的组合改变离子能量的幅度的最佳值，由此，在蚀刻处理中能够实现微妙的控制。
（离子能量分布IED和离子种类）
在此，在“等离子体和工艺原理，第二版Michael A.Lieberman，AllanJ.Lichtenberg著，丸善”的pp.351-356中，如图16（a）所示，公开有在对下部电极施加规定频率的高频的情况下的、氦He放电的离子能量分布的频率依赖性。本说明书中公开有，表示离子能量分布IED的扩展的幅度△E成为随着频率变低而变宽，并随着频率变高而变窄的尖锐的形状。
另外还公开有，离子能量分布IED的幅度△E与离子质量的平方根成反比例。例如，图16（b）中表示施加13.56MHz的高频电力时的基于离子种类产生的离子能量分布IED的不同。例如，关于氦He（质量数4）和氧O（质量数16），氧O的离子能量分布IED的幅度△E成为氦He的离子能量分布IED的幅度△E的一半。幅度△E也依赖于高频电力，但不改变频率间的幅度△E的大小顺序。具体地讲，当参照图16（a）时，100MHz的离子能量分布IED的幅度△E最窄且尖锐，随着频率逐渐变低，频率间的幅度△E的大小变宽，但低频率的离子能量分布IED的幅度△E不比高频率的离子能量分布IED的幅度△E窄。
再次参照图16（a）的氦He放电的离子能量分布的下部频率依赖，求得氦He离子的离子能量分布IED的幅度△E（文献值）时，如图16（c）所示，如在30MHz时70（eV）、在60MHz时35（eV）、在100MHz时20（eV）这样，频率越高△E越窄，形成尖锐的分布。另外，如上所述，基于离子质量，氧O的离子能量分布IED的幅度△E成为氦He的离子能量分布IED的△E的一半。即，如图16（c）所示，氦He离子的△E（计算值）如在30MHz时35（eV）、在60MHz时17.5（eV）、在100MHz时10（eV）这样，氧O离子的离子能量分布IED与氦He离子的离子能量分布IED相比，离子能量分布IED的幅度△E变窄成为尖锐的分布。当高频的频率高时，离子能量分布IED的幅度△E的幅度窄，因此，在氧O离子的情况下，可以预想氧O离子进入15eV～30eV之间的离子引入频率优选为60MHz以上。若是比60MHz低的频率，则离子能量分布IED的幅度△E过宽，存在不能得到选择比的可能性。
例如，参照图14（d）和图15对高频的功率依赖进行考察。图14（d）的CCP等离子体处理装置的情况下的离子能量分布的功率依赖性中，对下部电极施加频率100MHz的高频电力。在该情况下，通过增加功率，能量的分布不太宽，能够平均变化能量。
另一方面，在图15的ICP等离子体处理装置的情况下的离子能量分布的功率依赖性中，对上部电极施加高频电力。在该情况下，不论增加多少功率，入射到晶片的能量也不改变，而不能将离子能量集中在“15eV～30eV”的幅度中。
另外，图12是ICP等离子体蚀刻装置的情况下的离子能量分布的功率依赖性，在对上部电极施加高频电力，并对基座16施加偏置用的13MHz的频率的高频电力的情况下，与未施加偏置用的高频电力的情况相比，离子能量分布IED的幅度扩展。特别是功率越高，离子能量分布IED的幅度越大幅度扩展。因此，在ICP等离子体处理装置的情况下，即使对基座16施加偏置用的高频电力，也不能将离子能量集中在“15eV～30eV”的幅度中。
另外，在图13的CCP等离子体处理装置的情况下的离子能量分布中，表示出将对下部电极施加有100MHz的高频时（下部单频）的压力设定为20mT（2.66644Pa）的情况，和设定为50mT（6.6661Pa）的情况，但离子能量分布IED的形状中没有很大差别。因此可知，为了将离子能量集中在“15eV～30eV”的幅度中，压力的影响几乎不产生。
根据以上所述，导出优选具有大致“15eV～30eV”的离子能量，并且离子的注入优选施加具有尖锐的离子能量分布IED的高频。而且，导出具有离子能量集中在15eV～30eV的“15eV”幅度中的离子能量分布IED的高频为具有60MHz以上的频率的高频。另外，具有60MHz以上的频率的高频优选施加于CCP等离子体处理装置的下部电极。
如以上说明，本实施方式提供一种蚀刻方法，对通过能够自组装的嵌段共聚物的第一聚合物和第二聚合物自组装而形成的周期图案进行蚀刻，作为蚀刻条件，优化利用高频电源对电极施加的频率。具体地讲，设定高频电源的频率，使得离子能量大量分布在图4所示的比产生作为第一聚合物的一例的聚苯乙烯PS的蚀刻产额的离子能量分布E2小、且在产生作为第二聚合物的一例的甲基丙烯酸甲酯PMMA的蚀刻产额的离子能量分布E1以上的范围中，从高频电源向处理室内供给高频电力。而且，利用高频电力由被导入到上述处理室内的气体生成等离子体，使用所生成的等离子体对载置于载置台的下层膜上的周期图案进行蚀刻。由此，通过施加具有15eV～30eV的离子能量的高频引入等离子体中的离子，能够以较高的选择比蚀刻甲基丙烯酸甲酯PMMA，形成聚苯乙烯PS的良好图案。
特别是，根据以上的考察，优选从高频电源向处理室内供给60MHz以上的频率的高频电力。另外，更优选从高频电源向处理室内供给离子能量分布在15eV以上30eV以下的频率的高频电力。进一步优选高频电力施加于下部电极。
［有机膜A、B的材料］
可自组装的嵌段共聚物的第一聚合物和第二聚合物为两种有机聚合物，通过蚀刻除去第二聚合物，由此形成由第一聚合物形成的图案。如本实施方式，第一聚合物和第二聚合物不限于聚苯乙烯PS和甲基丙烯酸甲酯PMMA。例如，DSA中，PS-b-PMMA为聚苯乙烯PS和聚甲基丙烯酸甲酯PMMA的二嵌段共聚物，也能够使用其它链状嵌段共聚物，或具有其它结构的嵌段共聚物，例如，星型共聚物、分支共聚物、超分支共聚物和接枝聚合物。
嵌段能够源自各种不同的可聚合的单体，其中，嵌段并不限定这些，能够含有：包含聚二烯的聚烯烃、包含聚(烯化氧)（例如，聚(环氧乙烷)、聚(环氧丙烷)、聚(环氧丁烷)、或它们的无规或嵌段共聚物等）的聚醚、聚((甲基)丙烯酸酯)、聚苯乙烯、聚酯、聚有机硅氧烷、聚有机锗烷等。
嵌段-共聚物的嵌段作为单体，可以含有：C2-30烯烃单体，源自C1-30醇的(甲基)丙烯酸酯单体、包含以Fe、Si、Ge、Sn、A1、Ti为基础成分的物质的含无机物单体、或包含上述单体中的至少一种的组合。嵌段内使用的单体作为C2-30烯烃单体可以含有乙烯、丙烯、1-丁烯、1,3-丁二烯、异戊二烯、乙酸乙烯酯、二氢吡喃、降冰片烯、马来酸酐、苯乙烯、4-羟基苯乙烯、4-乙酰氧基苯乙烯、4-甲基苯乙烯、或α-甲基苯乙烯。单体作为(甲基)丙烯酸酯单体可以含有(甲基)丙烯酸甲酯、(甲基)丙烯酸乙酯、(甲基)丙烯酸正丙酯、(甲基)丙烯酸异丙酯、(甲基)丙烯酸正丁酯、(甲基)丙烯酸异丁酯、(甲基)丙烯酸正戊酯、(甲基)丙烯酸异戊酯、(甲基)丙烯酸新戊酯、(甲基)丙烯酸正己酯、(甲基)丙烯酸环己酯、(甲基)丙烯酸异冰片酯或(甲基)丙烯酸羟乙酯。能够使用这些单体中的两种或其以上的组合。作为均聚物的嵌段能够含有：使用苯乙烯（例如聚苯乙烯嵌段）、或聚(甲基丙烯酸甲酯)那样的(甲基)丙烯酸酯-均聚物-嵌段制备的嵌段。无规-嵌段例如能够含有无规共聚的苯乙烯和甲基丙烯酸甲酯(例如聚(苯乙烯-co-甲基丙烯酸甲酯)）的嵌段。代替的共聚物-嵌段能够含有苯乙烯和马来酸酐的嵌段，已知其在几乎所有的条件下马来酸酐都不能均聚物化，因此形成苯乙烯-马来酸酐2分子重复结构（例如，聚(苯乙烯-alt-马来酸酐)。这种嵌段应当理解为例示的嵌段，不应认为起限定的作用。
另外，可适合在本方法中使用的嵌段-共聚物例如含有：聚(苯乙烯-b-乙烯基吡啶)、聚(苯乙烯-b-丁二烯)、聚(苯乙烯-b-异戊二烯)、聚(苯乙烯-b-甲基丙烯酸甲酯)、聚(苯乙烯-b-烯基芳香族)、聚(异戊二烯-b-环氧乙烷)、聚(苯乙烯-b-(乙烯-丙烯))、聚(环氧乙烷-b-己内酯)、聚(丁二烯-b-环氧乙烷)、聚(苯乙烯-b-(甲基)丙烯酸叔丁酯)、聚(甲基丙烯酸甲酯-b-甲基丙烯酸叔丁酯)、聚(环氧乙烷-b-环氧丙烷)、聚(苯乙烯-b-四氢呋喃)、聚(苯乙烯-b-异戊二烯-b-环氧乙烷)、聚(苯乙烯-b-二甲基硅氧烷)、聚(甲基丙烯酸甲酯-b-二甲基硅氧烷)、或包含上述的嵌段-共聚物中的至少一种的组合等的二嵌段或三嵌段共聚物。
优选嵌段共聚物具有能够进行进一步处理的整体的分子量和多分散性。例如，嵌段共聚物可以具有3000至400000g／mol的重量平均分子量（Mw）。同样，嵌段共聚物可以具有1000至200000的数量平均分子量（Mn）。嵌段共聚物还可以具有1.01至6的多分散性（Mw／Mn），但没有特别限定于此。Mw和Mn双方的分子量可以利用例如凝胶渗透色谱法（GelPermeation Chromatography），使用相对于聚苯乙烯标准被校正的通用校正法而确定。
以上，参照附图对本发明优选的实施方式进行了详细地说明，但本发明不限定于该例子。如果是具有本发明所属的技术领域中的通常知识的人，可知在本申请请求保护的范围所记载的技术思想的范畴中，可以想到各种变更例或修正例，当然，这些也属于本发明的技术范畴。
另外，可执行本发明的蚀刻方法的装置不限于下部2频和上部1频施加方式的容量耦合型等离子体蚀刻装置。例如，也可以是下部1频或下部2频或更多施加方式的容量耦合型等离子体蚀刻装置。
另外，本发明的蚀刻所使用的气体未必一定是包含氧原子的气体，也可以使用其它的气体种类。

Claims (7)

1.一种蚀刻方法，对通过能够自组装的嵌段共聚物的第一聚合物和第二聚合物自组装而形成的周期图案进行蚀刻，该蚀刻方法的特征在于，包括：
向处理室内导入气体的工序；
将高频电源的频率设定为60MHz以上的并且离子能量分布在15eV以上且30eV以下的频率，使得离子能量大量分布在比产生所述第一聚合物的蚀刻产额的离子能量分布小、且为产生所述第二聚合物的蚀刻产额的离子能量分布以上的范围中，通过从所述高频电源向所述处理室内供给高频电力，将所述高频电力施加到所述处理室内的作为载置台的下部电极的工序；和
利用所述高频电力由被导入到所述处理室内的气体生成等离子体，使用所生成的等离子体蚀刻载置于所述载置台的被处理体的下层膜上的所述周期图案的工序。
2.如权利要求1所述的蚀刻方法，其特征在于：
所述第一聚合物和所述第二聚合物为两种有机聚合物，通过所述蚀刻除去所述第二聚合物，由此形成由所述第一聚合物形成的图案。
3.如权利要求2所述的蚀刻方法，其特征在于：
所述第一聚合物为聚苯乙烯，所述第二聚合物为甲基丙烯酸甲酯。
4.如权利要求1～3中任一项所述的蚀刻方法，其特征在于：
所述蚀刻方法在所述下部电极和上部电极被隔离的平行平板型的等离子体处理装置的所述处理室内执行。
5.如权利要求1～3中任一项所述的蚀刻方法，其特征在于：
从所述高频电源供给的高频为孤波。
6.如权利要求1～3中任一项所述的蚀刻方法，其特征在于：
用于所述蚀刻的气体包含氧原子。
7.一种蚀刻装置，其对通过能够自组装的嵌段共聚物的第一聚合物和第二聚合物自组装而形成的周期图案进行蚀刻，该蚀刻装置的特征在于，具备：
将频率设定成60MHz以上的并且离子能量分布在15eV以上且30eV以下的频率，使得离子能量大量分布在比产生所述第一聚合物的蚀刻产额的离子能量分布小、且为产生所述第二聚合物的蚀刻产额的离子能量分布以上的范围中，通过向处理室内供给高频电力，将所述高频电力施加到所述处理室内的作为载置台的下部电极的高频电源；
向所述处理室内供给气体的气体供给源；和
控制部，其按如下方式进行控制：利用从所述高频电源供给的高频电力由被导入到所述处理室内的气体生成等离子体，并使用所生成的等离子体对载置于所述载置台的被处理体的下层膜上的所述周期图案进行蚀刻。
CN201310024535.8A 2012-01-23 2013-01-23 蚀刻方法和蚀刻装置 Active CN103219234B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2012-011202 2012-01-23
JP2012011202A JP5894445B2 (ja) 2012-01-23 2012-01-23 エッチング方法及びエッチング装置

Publications (2)

Publication Number Publication Date
CN103219234A CN103219234A (zh) 2013-07-24
CN103219234B true CN103219234B (zh) 2017-03-01

Family

ID=47681674

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201310024535.8A Active CN103219234B (zh) 2012-01-23 2013-01-23 蚀刻方法和蚀刻装置

Country Status (6)

Country Link
US (2) US8877081B2 (zh)
EP (1) EP2618366B1 (zh)
JP (1) JP5894445B2 (zh)
KR (1) KR102015875B1 (zh)
CN (1) CN103219234B (zh)
TW (1) TWI557794B (zh)

Families Citing this family (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6170378B2 (ja) * 2013-08-29 2017-07-26 東京エレクトロン株式会社 エッチング方法
TWI615885B (zh) * 2013-09-12 2018-02-21 聯華電子股份有限公司 圖案化的方法
JP2015084396A (ja) * 2013-09-19 2015-04-30 東京エレクトロン株式会社 エッチング方法
US9093263B2 (en) * 2013-09-27 2015-07-28 Az Electronic Materials (Luxembourg) S.A.R.L. Underlayer composition for promoting self assembly and method of making and using
JP6158027B2 (ja) * 2013-10-08 2017-07-05 株式会社日立ハイテクノロジーズ プラズマ処理方法
JP6129773B2 (ja) 2014-03-14 2017-05-17 株式会社東芝 パターン形成方法
JP6329857B2 (ja) * 2014-09-01 2018-05-23 株式会社日立ハイテクノロジーズ プラズマ処理方法
JP6344667B2 (ja) * 2014-09-03 2018-06-20 国立大学法人東北大学 半導体装置およびその製造方法
JP6522917B2 (ja) * 2014-09-29 2019-05-29 芝浦メカトロニクス株式会社 パターン形成装置、処理装置、パターン形成方法、および処理方法
US9305834B1 (en) * 2014-12-30 2016-04-05 GlobalFoundries, Inc. Methods for fabricating integrated circuits using designs of integrated circuits adapted to directed self-assembly fabrication to form via and contact structures
US9824896B2 (en) * 2015-11-04 2017-11-21 Lam Research Corporation Methods and systems for advanced ion control for etching processes
JP6643876B2 (ja) * 2015-11-26 2020-02-12 東京エレクトロン株式会社 エッチング方法
FR3045644A1 (fr) * 2015-12-18 2017-06-23 Arkema France Procede d'obtention de films ordonnes epais et de periodes elevees comprenant un copolymere a blocs
FR3045645B1 (fr) * 2015-12-18 2019-07-05 Arkema France Procede de reduction des defauts dans un film ordonne de copolymeres a blocs
FR3045643A1 (fr) * 2015-12-18 2017-06-23 Arkema France Procede d'amelioration de l'uniformite de dimension critique de films ordonnes de copolymere a blocs
FR3045642A1 (fr) * 2015-12-18 2017-06-23 Arkema France Procede de reduction du temps de structuration de films ordonnes de copolymere a blocs
US10395896B2 (en) 2017-03-03 2019-08-27 Applied Materials, Inc. Method and apparatus for ion energy distribution manipulation for plasma processing chambers that allows ion energy boosting through amplitude modulation
KR102475069B1 (ko) * 2017-06-30 2022-12-06 삼성전자주식회사 반도체 제조 장치, 이의 동작 방법
CN111916327B (zh) * 2019-05-10 2023-04-28 中微半导体设备(上海)股份有限公司 多频率多阶段的等离子体射频输出的方法及其装置

Family Cites Families (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4238050B2 (ja) * 2001-09-20 2009-03-11 株式会社日立ハイテクノロジーズ プラズマ処理装置及び処理方法
US7169255B2 (en) 2002-02-15 2007-01-30 Hitachi High-Technologies Corporation Plasma processing apparatus
JP2003282535A (ja) * 2002-03-20 2003-10-03 Sanyo Electric Co Ltd 半導体装置の製造方法
US7517801B1 (en) * 2003-12-23 2009-04-14 Lam Research Corporation Method for selectivity control in a plasma processing system
US7347953B2 (en) 2006-02-02 2008-03-25 International Business Machines Corporation Methods for forming improved self-assembled patterns of block copolymers
WO2007132901A1 (ja) * 2006-05-16 2007-11-22 Nippon Soda Co., Ltd. ブロックコポリマー
KR100771886B1 (ko) * 2006-09-27 2007-11-01 삼성전자주식회사 블럭 공중합체를 사용한 미세 콘택홀 형성 방법 및 반도체소자 제조 방법
US20090074958A1 (en) * 2007-09-13 2009-03-19 Dequan Xiao Polymeric nanocompositions comprising self-assembled organic quantum dots
JP2009103746A (ja) * 2007-10-19 2009-05-14 Fujifilm Corp カラーフィルタ及びその製造方法並びに固体撮像装置
JP2009292703A (ja) * 2008-06-09 2009-12-17 Hitachi Maxell Ltd 光学素子成形用の金型の製造方法および光学素子の製造方法
JP5390846B2 (ja) * 2008-12-09 2014-01-15 東京エレクトロン株式会社 プラズマエッチング装置及びプラズマクリーニング方法
US8383001B2 (en) 2009-02-20 2013-02-26 Tokyo Electron Limited Plasma etching method, plasma etching apparatus and storage medium
US8114306B2 (en) 2009-05-22 2012-02-14 International Business Machines Corporation Method of forming sub-lithographic features using directed self-assembly of polymers
JP5484817B2 (ja) * 2009-08-04 2014-05-07 株式会社東芝 パターン形成方法及び半導体装置の製造方法
JP2011129874A (ja) 2009-11-19 2011-06-30 Toshiba Corp パターン形成方法及びパターン形成装置
JP2012005939A (ja) * 2010-06-23 2012-01-12 Toshiba Corp パターン形成方法
US8980760B2 (en) * 2011-04-29 2015-03-17 Applied Materials, Inc. Methods and apparatus for controlling plasma in a process chamber

Non-Patent Citations (2)

* Cited by examiner, † Cited by third party
Title
Pattern transfer using poly(styrene-block-methyl methacrylate)copolymer films and reactive ion etching;Chi-Chun Liu et al.;《J.Vac.Sci.Technol.B》;20071206;第25卷(第6期);说明书第1963-1964页第II部分第1-3段，第1967-1968页IV部分总结第1段，摘要 *
Plasma etch removal of poly(methyl methacrylate)in block copolymer lithography;Yuk-Hong Ting;《J.Vac.Sci.Technol.B》;20080905;第26卷(第5期);全文 *

Also Published As

Publication number Publication date
JP5894445B2 (ja) 2016-03-30
KR20130086177A (ko) 2013-07-31
US20150013908A1 (en) 2015-01-15
TW201349327A (zh) 2013-12-01
KR102015875B1 (ko) 2019-08-29
EP2618366B1 (en) 2019-10-02
US8877081B2 (en) 2014-11-04
EP2618366A3 (en) 2014-05-21
US9691643B2 (en) 2017-06-27
TWI557794B (zh) 2016-11-11
US20130196511A1 (en) 2013-08-01
EP2618366A2 (en) 2013-07-24
CN103219234A (zh) 2013-07-24
JP2013149915A (ja) 2013-08-01

Similar Documents

Publication Publication Date Title
CN103219234B (zh) 蚀刻方法和蚀刻装置
CN105051870B (zh) 形成图案的方法
CN1992164B (zh) 等离子体蚀刻方法
CN106057636A (zh) 在3d nand存储设备中用于提高竖直蚀刻性能的膜的等离子体增强化学气相沉积
TWI590303B (zh) Periodic patterning methods and devices using self-organizing block copolymers
CN109219867A (zh) 蚀刻方法
TW200814188A (en) Plasma etching method and computer-readable storage medium
WO2009101866A1 (ja) プラズマ測定方法及びプラズマ測定装置並びに記憶媒体
TW200845183A (en) Plasma processing apparatus of substrate and plasma processing method thereof
JP2017526518A (ja) 大気プラズマ堆積を用いて規則性ポリマー薄膜を形成する方法
TW201823321A (zh) 由嵌段共聚物組成物製備厚奈米結構化膜之方法
CN105453236A (zh) 蚀刻方法
CN108780738A (zh) 满足线边缘粗糙度及其他集成目的的等离子体处理方法
JP2728010B2 (ja) プラズマ処理方法
TWI593724B (zh) 用於控制以嵌段共聚物及聚合物之摻合物所獲得之膜中的缺陷水平之方法
JP2728011B2 (ja) プラズマ処理方法
Juremi et al. Nanosphere Lithography: Fabrication of Periodic Arrays of Nanoholes
JP2874584B2 (ja) プラズマ処理方法
KR20240073030A (ko) 유도 커플링 플라즈마 (inductively coupled plasma) 에서 이온 에너지를 향상시키고 이온 에너지 확산을 감소시키기 위한 방법 및 장치
TW202407749A (zh) 提高蝕刻速率及改善特徵部臨界尺寸和遮罩選擇性的方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant