CN103210698A - 显示面板的制造方法以及显示面板 - Google Patents

显示面板的制造方法以及显示面板 Download PDF

Info

Publication number
CN103210698A
CN103210698A CN2011800378734A CN201180037873A CN103210698A CN 103210698 A CN103210698 A CN 103210698A CN 2011800378734 A CN2011800378734 A CN 2011800378734A CN 201180037873 A CN201180037873 A CN 201180037873A CN 103210698 A CN103210698 A CN 103210698A
Authority
CN
China
Prior art keywords
layer
peristome
photomask
area
photosensitive material
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN2011800378734A
Other languages
English (en)
Other versions
CN103210698B (zh
Inventor
七井识成
宫本明人
受田高明
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Japan Display Design And Development Contract Society
Original Assignee
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Industrial Co Ltd filed Critical Matsushita Electric Industrial Co Ltd
Publication of CN103210698A publication Critical patent/CN103210698A/zh
Application granted granted Critical
Publication of CN103210698B publication Critical patent/CN103210698B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/62—Arrangements for conducting electric current to or from the semiconductor body, e.g. lead-frames, wire-bonds or solder balls
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/34—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies not provided for in groups H01L21/0405, H01L21/0445, H01L21/06, H01L21/16 and H01L21/18 with or without impurities, e.g. doping materials
    • H01L21/46—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/428
    • H01L21/461—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/428 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/465—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/467—Chemical or electrical treatment, e.g. electrolytic etching using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1248—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition or shape of the interlayer dielectric specially adapted to the circuit arrangement
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/1288—Multistep manufacturing methods employing particular masking sequences or specially adapted masks, e.g. half-tone mask
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/122—Pixel-defining structures or layers, e.g. banks
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/123—Connection of the pixel electrodes to the thin film transistors [TFT]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/124—Insulating layers formed between TFT elements and OLED elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/5329—Insulating materials
    • H01L23/53295—Stacked insulating layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00—Organic light-emitting devices
    • H10K50/80—Constructional details
    • H10K50/805—Electrodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/1201—Manufacture or treatment
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/131—Interconnections, e.g. wiring lines or terminals

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Electroluminescent Light Sources (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)

Abstract

显示面板的制造方法包括：在第1层上形成构成第2层的感光性材料的层的子工序；在感光性材料的层上配置光掩模的子工序，所述光掩模的光透射性在俯视与预定形成第2开口部的部位重叠的第1区域和其以外的第2区域不同；以及经由光掩模对构成第2层的感光性材料的层进行曝光的子工序；俯视下光掩模的第1区域的面积比第1层的第1开口部的面积大。

Description

显示面板的制造方法以及显示面板
技术领域
本发明涉及有机EL（Electro Luminescence，电致发光）面板等显示面板的制造方法，特别涉及形成接触孔的技术。
背景技术
近年来，开发出在每个像素具备驱动发光元件的驱动电路的有源矩阵型的有机EL面板（例如参照专利文献1）。
图24是表示专利文献1所记载的有机EL面板的构造的剖面图。在该图中示出2个像素。有机EL面板具备基板51、栅电极52、栅极绝缘膜53、源漏电极54、半导体层56、钝化膜57、平坦化膜58、像素电极59、分隔壁60、有机EL层61、共用电极62、封止树脂层63、封止基板64以及接触金属65。构成各驱动电路的晶体管包括栅电极52、栅极绝缘膜53、源漏电极54以及半导体层56，并通过钝化膜57以及平坦化膜58覆盖。另一方面，发光元件包括像素电极59、有机EL层61以及共用电极62，形成于平坦化膜58上。而且，在钝化膜57以及平坦化膜58形成有接触孔，经由形成于接触孔内的接触金属65将发光元件的像素电极59与驱动电路的源漏电极54电连接。在专利文献1中，关于接触孔的形成，记载了如下的步骤：形成包含氮化硅的钝化膜57，接着形成包含有机材料的平坦化膜58，然后对平坦化膜58以及钝化膜57进行蚀刻（0048段）。
专利文献1：日本特开2007-305357号公报
发明内容
专利文献1的技术是：形成第1层、接着在其上形成第2层、然后对第1以及第2层一并进行蚀刻由此形成成为接触孔的开口部的技术。相对于此，例如在第1以及第2层采用感光性材料等情况下，有时通过分别的工序形成第1层的开口部和第2层的开口部比较合适。在该情况下，在第1层形成开口部，在该第1层上涂敷构成第2层的感光性材料而形成感光性材料层，并将光掩模配置于感光性材料层上，经由光掩模对感光性材料层进行曝光，然后通过对感光性材料层进行显影而形成第2层。事先经由光掩模进行曝光，则在显影时感光性材料层就会被局部除去而在第2层形成开口部。
但是，由于感光性材料层成为沿着基底的第1层的形状的形状，所以在形成了感光性材料层的阶段，感光性材料层的存在于第1层的开口部内的部分会成为相对于存在于第1层上的部分凹入的形状。因此，若在感光性材料层上配置光掩模，则在凹入部分与光掩模之间会产生间隙。另一方面，在利用光掩模的技术中，原本应该被遮光的区域却因光的衍射（光の回り込み）而局部被曝光，结果，存在感光性材料层的要除去的部分却局部残留的问题。特别是，光掩模与感光性材料层之间的间隙越大，光的衍射的距离就越大，该问题越显著。因此，在形成第2层的开口部的部分即感光性材料层的凹入部分，光的衍射的距离大，原本应该除去却残留的部分变大，有时会无法充分确保接触孔的面积。
因此，本发明的目的在于提供通过在接触孔的形成时减小因光的衍射而原本应该除去而却残留的部分、使得容易确保接触孔的面积的技术。
本发明的一方式所涉及的显示面板的制造方法包括：准备在上表面形成有电极的基底基板的工序；在所述基底基板上形成第1层的工序，所述第1层在俯视与所述电极重叠的位置具有第1开口部；在所述第1层上形成第2层的工序，所述第2层在俯视与所述第1开口部重叠的位置具有第2开口部；以及在所述第1以及第2开口部的内部形成与所述电极接触的布线层的工序；所述第2层包含感光性材料；形成所述第2层的工序包括：在所述第1层上形成构成所述第2层的感光性材料的层的子工序；在所述感光性材料的层上配置光掩模的子工序，所述光掩模的光透射性在俯视与预定形成所述第2开口部的部位重叠的第1区域和其以外的第2区域不同；以及经由所述光掩模对构成所述第2层的感光性材料的层进行曝光的子工序；俯视下所述光掩模的所述第1区域的面积比所述第1层的所述第1开口部的面积大。
根据上述构成，光掩模的第1区域的面积比第1层的第1开口部的面积大。因此，在将光掩模配置于感光性材料的层上时，光掩模的光透射性不同的第1以及第2区域的边界位于感光性材料的层的存在于第1层上的部分上。在该位置光掩模与感光性材料的层的间隙小，所以光的衍射的距离小，能够减小原本应该除去却残留的部分。因此，能够使得接触孔的面积容易得到确保。
附图说明
图1是表示本发明的实施方式1所涉及的显示面板的构造的剖面图。
图2是用于说明图1的显示面板的制造工序的剖面图。
图3是用于说明图1的显示面板的制造工序的剖面图。
图4是用于说明图1的显示面板的制造工序的剖面图。
图5是用于说明图1的显示面板的制造工序的剖面图。
图6是用于说明图1的显示面板的制造工序的剖面图。
图7是用于说明图1的显示面板的制造工序的剖面图。
图8是表示实验结果的照片。
图9是图8的照片的描绘图以及剖面图。
图10是用于说明本发明的原理的图。
图11是表示本发明的实施方式2所涉及的显示面板的构造的剖面图。
图12是用于说明图11的显示面板的制造工序的剖面图。
图13是用于说明图11的显示面板的制造工序的剖面图。
图14是用于说明图11的显示面板的制造工序的剖面图。
图15是用于说明图11的显示面板的制造工序的剖面图。
图16是用于说明图11的显示面板的制造工序的剖面图。
图17是用于说明图11的显示面板的制造工序的剖面图。
图18是表示本发明的实施方式1的变形例所涉及的显示面板的构造的剖面图。
图19是用于说明图18的显示面板的制造工序的剖面图。
图20是用于说明图18的显示面板的制造工序的剖面图。
图21是表示本发明的实施方式1的变形例所涉及的显示面板的制造工序的剖面图。
图22是表示将图1的显示面板应用于显示装置的情况下的功能块的图。
图23是例示图22的显示装置的外观的图。
图24是表示专利文献1所记载的有机EL面板的构造的剖面图。
符号说明
1：基板，2：栅电极，3：栅极绝缘膜，3a：栅极绝缘材料层，3b：遮光区域，3c：开口区域，4：源漏电极，4a：SD材料层，4b：抗蚀剂图案，5：分隔壁层，5a：分隔壁材料层，5b：遮光区域，5c：开口区域，5d：光掩模，6：半导体层，7：覆盖层，7a：覆盖材料层，7b：遮光区域，7c：开口区域，7d：光掩模，7r：覆盖材料层，7s：遮光区域，7t：开口区域，7u：光掩模，8：平坦化层，8a：平坦化材料层，8b：遮光区域，8c：开口区域，8d：光掩模，8e：接触孔，9：像素电极，10：分隔壁层，11：有机EL层，12：共用电极，13：封止层，14：覆盖层，14a：覆盖材料层，14b：遮光区域，14c：开口区域，14d：光掩模，20：显示装置，21：显示面板，22：驱动控制部，23：驱动电路，24：控制电路，51：基板，52：栅电极，53：栅极绝缘膜，54：源漏电极，56：半导体层，57：钝化膜，58：平坦化膜，59：像素电极，60：分隔壁，61：有机EL层，62：共用电极，63：封止树脂层，64：封止基板，65：接触金属。
具体实施方式
[本发明的一方式的概要]
本发明的一方式所涉及的显示面板的制造方法包括：准备在上表面形成有电极的基底基板的工序；在所述基底基板上形成第1层的工序，所述第1层在俯视与所述电极重叠的位置具有第1开口部；在所述第1层上形成第2层的工序，所述第2层在俯视与所述第1开口部重叠的位置具有第2开口部；以及在所述第1以及第2开口部的内部形成与所述电极接触的布线层的工序；所述第2层包含感光性材料；形成所述第2层的工序包括：在所述第1层上形成构成所述第2层的感光性材料的层的子工序；在所述感光性材料的层上配置光掩模的子工序，所述光掩模的光透射性在俯视与预定形成所述第2开口部的部位重叠的第1区域和其以外的第2区域不同；以及经由所述光掩模对构成所述第2层的感光性材料的层进行曝光的子工序；俯视下所述光掩模的所述第1区域的面积比所述第1层的所述第1开口部的面积大。
根据上述构成，光掩模的第1区域的面积比第1层的第1开口部的面积大。因此，在将光掩模配置于感光性材料的层上时，光掩模的光透射性不同的第1以及第2区域的边界位于感光性材料的层的存在于第1层上的部分上。在该位置光掩模与感光性材料的层的间隙小，所以光的衍射的距离小，能够减小原本应该除去而却残留的部分。因此，能够使得接触孔的面积容易得到确保。
另外，所述第1层的厚度可以比所述第2层的厚度厚。
另外，也可以：所述第1层为在与所述第1开口部不同的位置具有用于形成功能性材料层的第3开口部的分隔壁层；所述第2层为覆盖在所述第3开口部形成的功能性材料层的覆盖层。
另外，也可以：所述第1层为栅极绝缘膜；所述第2层为在与所述第2开口部不同的位置具有用于形成功能性材料层的第3开口部的分隔壁层。
另外，也可以：所述第1层包含感光性材料；形成所述第1层的工序包括：在所述基底基板上形成构成所述第1层的感光性材料的层的子工序；在所述感光性材料的层上配置光掩模的子工序，所述光掩模的光透射性在俯视与预定形成所述第1开口部的部位重叠的第1区域和其以外的第2区域不同；以及经由所述光掩模对所述感光性材料的层进行曝光的子工序；在形成所述第2层的工序中使用的光掩模的所述第1区域的俯视的面积比在形成所述第1层的工序中使用的光掩模的所述第1区域的俯视的面积大。
本发明的一方式所涉及的显示面板具备：在上表面形成有电极的基底基板；形成于所述基底基板上、在俯视与所述电极重叠的位置具有第1开口部的第1层；形成于所述第1层上、在俯视与所述第1开口部重叠的位置具有第2开口部的第2层；以及形成于所述第1以及第2开口部的内部的、与所述电极接触的布线层；所述第2开口部的俯视的面积比所述第1开口部的俯视的面积大。
参照附图对用于实施本发明的方式详细地进行说明。
[实施方式1]
<整体结构>
图1是表示本发明的实施方式1所涉及的显示面板的构造的剖面图。在该图中表示了1个像素的量。显示面板具备基板1、栅电极2、栅极绝缘膜3、源漏电极4、分隔壁层5、半导体层6、覆盖层7、平坦化层8、像素电极9、分隔壁层10、有机EL层11、共用电极12以及封止层13。构成驱动电路的晶体管包括栅电极2、栅极绝缘膜3、源漏电极4以及半导体层6。晶体管为无机TFT（Thin Film Transistor，薄膜晶体管）或者有机TFT，在本实施方式中，每1像素使用2个晶体管。发光元件包括像素电极9、有机EL层11以及共用电极12。介于驱动电路与发光元件之间的绝缘层包括分隔壁层5、覆盖层7以及平坦化层8。在图中A部分，分隔壁层5、覆盖层7以及平坦化层8在俯视与源漏电极4重叠的位置分别具有开口部，由此形成接触孔。而且，像素电极9的一部分沿着接触孔的内周面凹入，与在接触孔的底部露出的源漏电极4接触。像素电极9的存在于接触孔内的部分作为与源漏电极4接触的布线层而起作用。
<各层的结构>
基板1能够使用树脂或者玻璃等公知的材料形成。
栅电极2、栅极绝缘膜3、源漏电极4以及半导体层6都能够使用在无机TFT或者有机TFT中使用的公知的材料形成。另外，在本实施方式中，半导体层6使用的材料为可以通过喷墨方式等涂敷方式形成的材料。
分隔壁层5包含具有绝缘性以及感光性的材料，主要出于防止在通过涂敷方式形成半导体层6时包含半导体层6的材料的墨向目标位置以外的位置流出的目的而设置。在分隔壁层5，形成有用于通过涂敷方式形成半导体层6的开口部和用于形成接触孔的开口部。
覆盖层7包含具有绝缘性以及感光性的材料，主要出于覆盖半导体层6的目的而设置。在覆盖层7，形成有用于形成接触孔的开口部。
平坦化层8包含具有绝缘性以及感光性的材料，主要出于将上表面平坦化的目的而设置。在平坦化层8，形成有用于形成接触孔的开口部。
像素电极9、有机EL层11以及共用电极12都能够使用在有机EL元件中使用的公知的材料形成。有机EL层11具有发光层，根据需要具有空穴注入层、空穴输入层、电子注入层以及电子输送层。
分隔壁层10包含具有绝缘性以及感光性的材料，主要出于防止在通过涂敷方式形成有机EL层11时包含有机EL层11的材料的墨向目标位置以外的位置流出的目的而设置。
封止层13包含具有绝缘性以及透光性的材料，主要出于防止水分和/或气体侵入发光元件以及驱动电路的目的而设置。
<制造方法>
图2至图7是用于说明图1的显示面板的制造工序的剖面图。
首先，准备基板1，在基板1上形成栅电极2以及栅极绝缘膜3（图2（a））。栅电极2能够通过例如下述工序形成：在基板1上层叠形成栅电极的导电材料，在其上形成抗蚀剂图案，经由抗蚀剂图案对导电材料进行蚀刻，将抗蚀剂图案剥离。栅极绝缘膜3具有用于使栅电极2与源漏电极4接触的接触孔，能够通过例如下述工序形成：在形成有栅电极2的基板1上形成用于形成栅极绝缘膜的栅极绝缘材料层，配置光掩模，经由光掩模对栅极绝缘材料层进行曝光，然后对栅极绝缘材料层进行显影。
接下来，在栅极绝缘膜3层叠形成源漏电极4的SD材料层4a（图2（b）），在其上形成具有开口部4c的抗蚀剂图案4b（图2（c）），经由抗蚀剂图案4b对SD材料层4a进行蚀刻（图2（d）），将抗蚀剂图案4b剥离（图2（e））。由此，能够形成在上表面形成有源漏电极4的基底基板。另外，源漏电极4既可以是单层构造也可以是多层构造。在单层构造的情况下能够通过单个工序进行成膜，所以制造工序能够简化。另外，在多层构造的情况下，能够将下层设为与基底的紧密附着性高的材料、将上层设为电传导性高的材料等分别根据所需要的功能选择适合的材料。作为这样的例子，例如可列举将下层的材料设为钛（Ti）并将厚度设为数nm，将上层的材料设为金（Au）并将厚度设为50nm～100nm的情况。
接下来，在形成有源漏电极4的基底基板上形成用于形成分隔壁层5的分隔壁材料层5a（图3（a）），在分隔壁材料层5a上配置光掩模5d，经由光掩模5d对分隔壁材料层5a进行曝光（图3（b）），然后对分隔壁材料层5a进行显影。结果，能够形成具有用于形成半导体层6的开口部5e和用于形成接触孔的开口部5f的分隔壁层5（图3（c））。另外，光掩模5d具有光透射性极小的遮光区域5b和光透射性极大的开口区域5c。在本实施方式中，作为分隔壁层5的材料，使用在显影时未曝光部分被除去而曝光部分残留的类型的感光性材料。因此，光掩模5d形成为，遮光区域5b俯视与分隔壁材料层5a的预定形成开口的部位重叠，开口区域5c与其以外的区域重叠。
接下来，在分隔壁层5的开口部5e形成半导体层6（图4（a））。半导体层6例如能够通过下述工序形成：向开口部5e涂敷包含形成半导体层6的半导体材料和溶剂的墨，通过使溶剂蒸发而使半导体材料残留。
接下来，在形成有半导体层6的分隔壁层5上形成用于形成覆盖层7的覆盖材料层7a（图4（b）），在覆盖材料层7a上配置光掩模7d，经由光掩模7d对覆盖材料层7a进行曝光（图5（a）），然后，对覆盖材料层7a进行显影。结果，能够形成具有用于形成接触孔的开口部7e的覆盖层7（图5（b））。另外，光掩模7d具有光透射性极小的遮光区域7b和光透射性极大的开口区域7c。在本实施方式中，作为覆盖层7的材料，与分隔壁层5相同，使用在显影时未曝光部分被除去、曝光部分残留的类型的感光性材料。因此，光掩模7d形成为，遮光区域7b俯视与覆盖材料层7a的预定形成开口的部位重叠，开口区域7c与其以外的区域重叠。另外，俯视下光掩模7d的遮光区域7b的面积比分隔壁层5的开口部5f的面积大。即，如图5（a）所示，光掩模7d的遮光区域7b的直径D1比分隔壁层5的开口部的直径D2大。由此，即使在使用光掩模7d曝光时产生光的衍射，也能够确保接触孔的面积。证明该效果的实验结果后面进行说明。
接下来，在形成有开口部的覆盖层7上形成用于形成平坦化层8的平坦化材料层8a（图6（a）），在平坦化材料层8a上配置光掩模8d，经由光掩模8d对平坦化材料层8a进行曝光（图6（b）），然后对平坦化材料层8a进行显影。结果，能够形成具有接触孔8e的平坦化层8（图6（c））。另外，光掩模8d具有光透射性极小的遮光区域8b和光透射性极大的开口区域8c。在本实施方式中，作为平坦化层8的材料，与分隔壁层5不同，使用在显影时曝光部分被除去、未曝光部分残留的类型的感光性材料。因此，光掩模8d形成为，开口区域8c俯视与平坦化材料层8a的预定形成开口的部位重叠，遮光区域8b与其以外的区域重叠。
然后，通过依次形成像素电极9、分隔壁层10、有机EL层11、共用电极12以及封止层13，能够形成显示面板（图7）。
<实验结果>
本发明人制作了基板、分隔壁层、覆盖层、平坦化层的层叠构造，并俯视进行了观察。图8（a）是平坦化层形成前的比较例的照片，图9（a）是其描绘图以及剖面图。图8（b）是平坦化层形成前的实施例的照片，图9（b）是其描绘图以及剖面图。图8（c）是平坦化层形成后的实施例的照片，图9（c）是其描绘图以及剖面图。
在比较例中，使用第1光掩模形成分隔壁层，使用第2光掩模形成覆盖层。第2光掩模的遮光区域（形成开口部的区域）的面积比第1光掩模的遮光区域（形成开口部的区域）小。因此，在比较例中，覆盖层的开口部的面积比分隔壁层的开口部的面积小。另一方面，在实施例中，相反，使用第2光掩模形成分隔壁层，使用第1光掩模形成覆盖层。因此，在实施例中，覆盖层的开口部的面积比分隔壁层的开口部的面积大。
在没有光的衍射的理想状况下，在比较例与实施例中利用相同光掩模，所以可认为成为相同开口面积。然而，实际上由于会产生光的衍射，所以在比较例与实施例中开口面积会不同。在比较例中，如图9（a）的剖面图所示，覆盖层的内周面的倾斜越接近下端变得越缓，结果，开口面积变小。与此相对，在实施例中，如图9（b）的剖面图所示，分隔壁层以及覆盖层的内周面的倾斜一定，开口面积变大。
使用图10对其原因进行说明。覆盖材料层7a为沿着基底的分隔壁层5的形状的形状，所以覆盖材料层7a中的存在于分隔壁层5的开口部内的部分成为相对于存在于分隔壁层5上的部分凹入的形状。因此，若在覆盖材料层7a上配置光掩模7d，则在凹入部分与光掩模7d之间产生间隙。光的衍射以光掩模7d的遮光区域7b与开口区域7c的边界为起点而以一定的角度产生，所以光掩模7d与覆盖材料层7a的间隙越大则光的衍射距离变得越大。在图10（a）中，光掩模7d的遮光区域7b的面积（在该图中对应于直径D1）比分隔壁层5的开口部的面积（在该图中对应于直径D2）小，所以光的衍射区域7f较广。光的衍射区域7f被曝光得不充分，所以区域7f内的覆盖材料层7a在显影后以局部流动的形态残留。因此，覆盖层7的下端7g位于开口部的靠近中央，相应地开口面积减小。与此相对，在图10（b）中，光掩模7d的遮光区域7b的面积比分隔壁层5的开口部的面积大，所以光的衍射区域7f较窄。因此，能够减少通过被曝光得不充分而局部残留的部分，能够使覆盖层7的下端7h滞留在适合的位置而确保开口面积。
根据该原理，只要光掩模7d的遮光区域7b的面积比分隔壁层5的开口部的面积大即可。另外，如果对光掩模7d与光掩模5d进行比较，则在多数的情况下，光掩模7d的遮光区域7b的面积比光掩模5d的遮光区域5b的面积大。因此，也可以使光掩模7d的遮光区域7b的面积比光掩模5d的遮光区域5b的面积大。
另外，实际上，分隔壁层5的厚度约为1μm，覆盖层7的厚度约为0.3μm～0.5μm，光掩模7d的厚度约为2mm～3mm。这样，在分隔壁层5的厚度比覆盖层7的厚度厚的情况下，特别容易产生光的衍射的问题，所以应用本实施方式的效果高。
[实施方式2]
在实施方式1中，作为设置用于形成接触孔的开口部的层，将第1层设为分隔壁层5、将存在于第1层之上的第2层设为覆盖层7而进行说明，但本发明并不限于此，只要是通过分别的工序形成第1层的开口部和第2层的开口部的情况，任何的层的组合都能够应用。
在实施方式2中，对于下述的情况进行说明：作为设置用于形成接触孔的开口部的层，将第1层设为栅极绝缘膜3，将第2层设为分隔壁层5。另外，关于与实施方式1相同的结构省略说明。
<整体结构>
图11是表示本发明的实施方式2所涉及的显示面板的构造的剖面图。显示面板具备基板1、栅电极2、栅极绝缘膜3、源漏电极4、分隔壁层5、半导体层6、覆盖层7、平坦化层8、像素电极9、分隔壁层10、有机EL层11、共用电极12以及封止层13。
在实施方式1中，晶体管的构造为底栅-底接触型，因此，源漏电极4位于半导体层6的下部。与此相对，在实施方式2中晶体管的构造为底栅-顶接触型，因此，源漏电极4位于半导体层6的上部。
在图中A部，栅极绝缘膜3以及分隔壁层5在俯视与栅电极2重叠的位置分别具有开口部，由此形成接触孔。而且，源漏电极4的一部分沿着接触孔的内周面凹入，与在接触孔的底部露出的栅电极2接触。源漏电极4的存在于接触孔内的部分作为与栅电极2接触的布线层而起作用。
<制造方法>
图12至图17是用于说明图11的显示面板的制造工序的剖面图。
首先，准备基板1，在基板1上形成栅电极2。由此，能够形成在上表面形成有栅电极2的基底基板。
接下来，在形成有栅电极2的基底基板上形成用于形成栅极绝缘膜3的栅极绝缘材料层3a（图12（a）），在栅极绝缘材料层3a上配置光掩模3d，经由光掩模3d对栅极绝缘材料层3a进行曝光（图12（b）），然后对栅极绝缘材料层3a进行显影。结果，能够形成具有用于形成接触孔的开口部3e的栅极绝缘膜3（图12（c））。另外，光掩模3d具有光透射性极小的遮光区域3b和光透射性极大的开口区域3c。在本实施方式中，作为栅极绝缘膜3的材料，使用在显影时未曝光部分被除去、曝光部分残留的类型的感光性材料。因此，光掩模3d形成为，遮光区域3b俯视与栅极绝缘材料层3a的预定形成开口的部位重叠，开口区域3c与其以外的区域重叠。
接下来，在栅极绝缘膜3上形成用于形成分隔壁层5的分隔壁材料层5a（图13（a）），在分隔壁材料层5a上配置光掩模5d，经由光掩模5d对分隔壁材料层5a进行曝光（图13（b）），然后，对分隔壁材料层5a进行显影。结果，能够形成具有用于形成半导体层6的开口部5e和用于形成接触孔的开口部5f的分隔壁层5（图13（c））。另外，光掩模5d具有光透射性极小的遮光区域5b和光透射性极大的开口区域5c。在本实施方式中，作为分隔壁层5的材料，使用在显影时未曝光部分被除去、曝光部分残留的类型的感光性材料。因此，光掩模5d形成为，遮光区域5b俯视与分隔壁材料层5a的预定形成开口的部位重叠，开口区域5c与其以外的区域重叠。另外，俯视下光掩模5d的遮光区域5b的面积比栅极绝缘膜3的开口部3e的面积大。即，如图13（b）所示，光掩模5d的遮光区域5b的直径D1比栅极绝缘膜3的开口部的直径D2大。由此，即使使用光掩模5d进行曝光时产生光的衍射，也能够确保接触孔的面积。
接下来，在分隔壁层5的开口部5e形成半导体层6（图14（a））。
接下来，在形成有半导体层6的分隔壁层5上形成用于形成源漏电极4的SD材料层4a（图14（b）），经过蚀刻工序，形成源漏电极4（图14（c））。另外，源漏电极4既可以是单层构造，也可以是多层构造。在单层构造的情况下，能够通过单个工序进行成膜，所以制造工序能够简化。另外，在多层构造的情况下，能够考虑与半导体的层间电阻而使下层为电荷注入性良好的材料，考虑基板的热膨胀率而使上层为难以断线的材料等，分别根据所需的功能选择适合的材料。作为这样的例子，例如可列举将下层的材料设为铜（Cu）且将厚度设为数nm，将上层的材料设为钼（Mo）且将厚度设为50nm～100nm的情况。
接下来，在形成有源漏电极4的分隔壁层5上形成用于形成覆盖层7的覆盖材料层7a（图15（a）），且经由光掩模对覆盖材料层7a进行曝光，并通过显影，形成具有用于形成接触孔的开口部7e的覆盖层7（图15（b））。
接下来，在形成有开口部的覆盖层7上形成用于形成平坦化层8的平坦化材料层8a（图16（a）），且经由光掩模对平坦化材料层8a进行曝光，并通过显影，形成具有接触孔8e的平坦化层8（图16（b））。
然后，通过依次形成像素电极9、分隔壁层10、有机EL层11、共用电极12以及封止层13，能够形成显示面板（图17）。
[变形例]
以上，基于实施方式对本发明进行了说明，但本发明并不限于上述实施方式。例如，可考虑以下的变形例。
（1）层数
在实施方式中，在2层构造的各层形成开口部，但本发明并不限于此，3层构造以上也可以应用。在该情况下，只要用于形成第N层的光掩模的遮光区域的面积比第N-1层的开口部的面积大即可（N为2以上的整数）。
图18是表示本发明的实施方式1的变形例所涉及的显示面板的构造的剖面图。在该例子中，在覆盖层7上进而形成有另外的覆盖层14。其以外的结构与实施方式相同。覆盖层14包含具有绝缘性以及感光性的材料，主要出于对覆盖层7进行覆盖的目的而设置。在覆盖层14，形成有用于形成接触孔的开口部。
图19以及图20是用于说明图18的显示面板的制造工序的剖面图。
在覆盖层7形成开口部（图19（a）），在其上形成用于形成覆盖层14的覆盖材料层14a（图19（b）），在覆盖材料层14a上配置光掩模14d，经由光掩模14d对覆盖材料层14a进行曝光（图20（a）），然后，对覆盖材料层14a进行显影。结果，能够形成具有用于形成接触孔的开口部14e的覆盖层14（图20（b））。光掩模14d具有光透射性极小的遮光区域14b和光透射性极大的开口区域14c。在本变形例中，作为覆盖层14的材料，使用在显影时未曝光部分被除去、曝光部分残留的类型的感光性材料。因此，光掩模14d形成为，遮光区域14b俯视与覆盖材料层14a的预定形成开口的部位重叠，开口区域14c与其以外的区域重叠。另外，俯视下光掩模14d的遮光区域14b的面积比覆盖层7的开口部7e的面积大。即，如图20（a）所示，光掩模14d的遮光区域14b的直径D3比覆盖层7的开口部7e的直径D4大。由此，即使产生光的衍射，也能够确保接触孔的面积。
（2）开口部的形状
在实施方式中，分隔壁层5的开口部的俯视形状（四边形）与覆盖层7的开口部的俯视形状（四边形）相同，但本发明并不限于此，只要满足光掩模7d的遮光区域的面积比分隔壁层5的开口部的面积大这一条件，分隔壁层5的开口部的俯视形状与覆盖层7的开口部的俯视形状也可以不同。另外，在实施方式中，分隔壁层5的开口部以及覆盖层7的开口部的俯视形状为四边形，但也可以是此以外的形状。例如，也可以为圆形、椭圆形、多边形等。
（3）感光性材料的类型
在实施方式中，作为第2层（在实施方式1中为覆盖层7，在实施方式2中为分隔壁层5）的材料，使用在显影时未曝光部分被除去、曝光部分残留的类型的感光性材料，但本发明并不限于此，也可以使用相反的类型的感光性材料。例如，在实施方式1中使用相反的类型的情况下，如图21所示，光掩模7u形成为，开口区域7t俯视与覆盖材料层7r的预定形成开口的部位重叠，遮光区域7s与其以外的区域重叠。而且，设计为光掩模7u的开口区域7t的面积比覆盖层7的开口部的面积大。在实施方式2中使用相反的类型的情况也同样。
（4）向显示装置的应用例
图22是表示将图1的显示面板应用于显示装置的情况下的功能块的图。图23是例示图22的显示装置的外观的图。显示装置20具备显示面板21和与其电连接的驱动控制部22。驱动控制部22包括驱动电路23和控制驱动电路23的工作的控制电路24。
本发明可以用于有机EL显示器等。

Claims (6)

1.一种显示面板的制造方法，包括：
准备在上表面形成有电极的基底基板的工序；
在所述基底基板上形成第1层的工序，所述第1层在俯视与所述电极重叠的位置具有第1开口部；
在所述第1层上形成第2层的工序，所述第2层在俯视与所述第1开口部重叠的位置具有第2开口部；以及
在所述第1以及第2开口部的内部形成与所述电极接触的布线层的工序；
所述第2层包含感光性材料；
形成所述第2层的工序包括：
在所述第1层上形成构成所述第2层的感光性材料的层的子工序；
在所述感光性材料的层上配置光掩模的子工序，所述光掩模的光透射性在俯视与预定形成所述第2开口部的部位重叠的第1区域和其以外的第2区域不同；以及
经由所述光掩模对构成所述第2层的感光性材料的层进行曝光的子工序；
俯视下所述光掩模的所述第1区域的面积比所述第1层的所述第1开口部的面积大。
2.如权利要求1所述的显示面板的制造方法，
所述第1层的厚度比所述第2层的厚度厚。
3.如权利要求1或2所述的显示面板的制造方法，
所述第1层为在与所述第1开口部不同的位置具有用于形成功能性材料层的第3开口部的分隔壁层；
所述第2层为覆盖在所述第3开口部形成的功能性材料层的覆盖层。
4.如权利要求1所述的显示面板的制造方法，
所述第1层为栅极绝缘膜；
所述第2层为在与所述第2开口部不同的位置具有用于形成功能性材料层的第3开口部的分隔壁层。
5.如权利要求1所述的显示面板的制造方法，
所述第1层包含感光性材料；
形成所述第1层的工序包括：
在所述基底基板上形成构成所述第1层的感光性材料的层的子工序；
在所述感光性材料的层上配置光掩模的子工序，所述光掩模的光透射性在俯视与预定形成所述第1开口部的部位重叠的第1区域和其以外的第2区域不同；以及
经由所述光掩模对所述感光性材料的层进行曝光的子工序；
在形成所述第2层的工序中使用的光掩模的所述第1区域的俯视的面积比在形成所述第1层的工序中使用的光掩模的所述第1区域的俯视的面积大。
6.一种显示面板，具备：
在上表面形成有电极的基底基板；
形成于所述基底基板上、在俯视与所述电极重叠的位置具有第1开口部的第1层；
形成于所述第1层上、在俯视与所述第1开口部重叠的位置具有第2开口部的第2层；以及
形成于所述第1以及第2开口部的内部的、与所述电极接触的布线层；
所述第2开口部的俯视的面积比所述第1开口部的俯视的面积大。
CN201180037873.4A 2011-11-16 2011-11-16 显示面板的制造方法以及显示面板 Active CN103210698B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/JP2011/006386 WO2013072963A1 (ja) 2011-11-16 2011-11-16 表示パネルの製造方法および表示パネル

Publications (2)

Publication Number Publication Date
CN103210698A true CN103210698A (zh) 2013-07-17
CN103210698B CN103210698B (zh) 2016-08-03

Family

ID=48429081

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201180037873.4A Active CN103210698B (zh) 2011-11-16 2011-11-16 显示面板的制造方法以及显示面板

Country Status (4)

Country Link
US (1) US9190430B2 (zh)
JP (1) JP5927520B2 (zh)
CN (1) CN103210698B (zh)
WO (1) WO2013072963A1 (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2016000399A1 (zh) * 2014-07-04 2016-01-07 京东方科技集团股份有限公司 有机薄膜晶体管及其制备方法、阵列基板及其制备方法、显示装置
CN111656427A (zh) * 2018-01-31 2020-09-11 夏普株式会社 显示装置

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5879575B2 (ja) 2011-09-02 2016-03-08 株式会社Ｊｏｌｅｄ 表示パネルの製造方法
CN103477440B (zh) 2011-09-26 2016-07-20 松下电器产业株式会社 有机薄膜晶体管
WO2013073084A1 (ja) * 2011-11-16 2013-05-23 パナソニック株式会社 表示パネルの製造方法および表示パネル
CN105446014B (zh) * 2015-12-24 2019-05-14 昆山龙腾光电有限公司 可实现视角切换的液晶显示装置
KR102560703B1 (ko) * 2016-04-29 2023-07-28 삼성디스플레이 주식회사 디스플레이 장치
KR102652645B1 (ko) * 2018-09-03 2024-04-02 삼성디스플레이 주식회사 발광 장치 및 이를 구비하는 표시 장치

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20010004134A1 (en) * 1999-12-15 2001-06-21 Kazuto Saitoh Electronic device and method of producing same
JP2006106575A (ja) * 2004-10-08 2006-04-20 Mitsubishi Electric Corp アクティブマトリクス型表示装置およびアクティブマトリクス型表示装置の製造方法
CN1893108A (zh) * 2005-07-06 2007-01-10 三星Sdi株式会社 平板显示装置及其制造方法
CN100495717C (zh) * 2004-10-15 2009-06-03 三星电子株式会社 有机薄膜晶体管阵列及其制造方法
CN102097448A (zh) * 2009-12-14 2011-06-15 乐金显示有限公司 有机电致发光显示设备及其制造方法

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI272556B (en) * 2002-05-13 2007-02-01 Semiconductor Energy Lab Display device
JP2007019014A (ja) 2005-07-06 2007-01-25 Samsung Sdi Co Ltd 平板表示装置及びその製造方法
JP4415971B2 (ja) 2006-05-10 2010-02-17 カシオ計算機株式会社 表示装置及びその製造方法
KR100868427B1 (ko) 2006-05-10 2008-11-11 가시오게산키 가부시키가이샤 표시장치 및 그 제조방법
JP2009128577A (ja) * 2007-11-22 2009-06-11 Hitachi Ltd 有機発光表示装置

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20010004134A1 (en) * 1999-12-15 2001-06-21 Kazuto Saitoh Electronic device and method of producing same
JP2006106575A (ja) * 2004-10-08 2006-04-20 Mitsubishi Electric Corp アクティブマトリクス型表示装置およびアクティブマトリクス型表示装置の製造方法
CN100495717C (zh) * 2004-10-15 2009-06-03 三星电子株式会社 有机薄膜晶体管阵列及其制造方法
CN1893108A (zh) * 2005-07-06 2007-01-10 三星Sdi株式会社 平板显示装置及其制造方法
CN102097448A (zh) * 2009-12-14 2011-06-15 乐金显示有限公司 有机电致发光显示设备及其制造方法

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2016000399A1 (zh) * 2014-07-04 2016-01-07 京东方科技集团股份有限公司 有机薄膜晶体管及其制备方法、阵列基板及其制备方法、显示装置
US9583722B2 (en) 2014-07-04 2017-02-28 Boe Technology Group Co., Ltd. Organic thin film transistor and preparation method thereof, array substrate and preparation method thereof, and display device
CN111656427A (zh) * 2018-01-31 2020-09-11 夏普株式会社 显示装置
CN111656427B (zh) * 2018-01-31 2022-02-22 夏普株式会社 显示装置

Also Published As

Publication number Publication date
US9190430B2 (en) 2015-11-17
JP5927520B2 (ja) 2016-06-01
WO2013072963A1 (ja) 2013-05-23
US20130187177A1 (en) 2013-07-25
JPWO2013072963A1 (ja) 2015-04-02
CN103210698B (zh) 2016-08-03

Similar Documents

Publication Publication Date Title
CN103210698A (zh) 显示面板的制造方法以及显示面板
TWI602306B (zh) 陣列基板結構與顯示裝置
TWI467528B (zh) 發光二極體顯示面板及其製作方法
JP5906396B2 (ja) フレキシブル半導体装置及びその製造方法
US7547918B2 (en) Active matrix substrate and electronic device
WO2016179940A1 (zh) Oled像素单元、透明显示装置及制作方法、显示设备
US20080224600A1 (en) Organic light emitting display (OLED) device and method of fabricating the same
JP5536414B2 (ja) パネル構造体、パネル構造体を含む表示装置及びその製造方法
TW201705574A (zh) 有機發光顯示裝置及製造有機發光顯示裝置之方法
KR102022396B1 (ko) 유기 발광 표시 장치 및 그 제조 방법
JP2010040897A (ja) 有機薄膜トランジスタ、有機薄膜トランジスタの製造方法、および電子機器
CN110010623A (zh) 显示装置
JP2009021477A (ja) 半導体装置およびその製造方法、ならびに表示装置およびその製造方法
US20150084025A1 (en) Oled display panel
US9312283B2 (en) Method for producing display panel, and display panel
CN110112142B (zh) 阵列基板及其制造方法、显示面板及电子装置
CN108011049B (zh) 具有修复区的有机发光显示装置
TW201611263A (zh) 顯示裝置及其製造方法
TW201618288A (zh) 顯示裝置及其製造方法
JP5842180B2 (ja) フレキシブル半導体装置及びその製造方法
CN102629612B (zh) 像素结构及其制造方法
CN113661782A (zh) 显示设备
CN111199992B (zh) 具有垂直结构的晶体管以及电子装置
CN102420238B (zh) 有机发光二极管显示器及其制造方法
JP2010238873A (ja) フレキシブル半導体装置およびその製造方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C53 Correction of patent of invention or patent application
CB02 Change of applicant information

Address after: Tokyo, Japan

Applicant after: JOLED Inc.

Address before: Osaka Japan

Applicant before: Matsushita Electric Industrial Co.,Ltd.

COR Change of bibliographic data

Free format text: CORRECT: ADDRESS; FROM:

Free format text: CORRECT: APPLICANT; FROM: MATSUSHITA ELECTRIC INDUSTRIAL CO, LTD. TO: JANPAN ORGANIC RATE DISPLAY CO., LTD.

C14 Grant of patent or utility model
GR01 Patent grant
TR01 Transfer of patent right
TR01 Transfer of patent right

Effective date of registration: 20231207

Address after: Tokyo, Japan

Patentee after: Japan Display Design and Development Contract Society

Address before: Tokyo, Japan

Patentee before: JOLED Inc.