CN103208462A - 半导体封装件以及用于制造该半导体封装件的方法 - Google Patents

半导体封装件以及用于制造该半导体封装件的方法 Download PDF

Info

Publication number
CN103208462A
CN103208462A CN2013100122911A CN201310012291A CN103208462A CN 103208462 A CN103208462 A CN 103208462A CN 2013100122911 A CN2013100122911 A CN 2013100122911A CN 201310012291 A CN201310012291 A CN 201310012291A CN 103208462 A CN103208462 A CN 103208462A
Authority
CN
China
Prior art keywords
sensor
base plate
sensor chip
packaging part
circuit board
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN2013100122911A
Other languages
English (en)
Other versions
CN103208462B (zh
Inventor
乌多·奥塞尔勒基纳
卡斯滕·冯科布林斯基
西格丽德·瓦布尼格
罗伯特·格伦贝格
福尔克尔·斯特鲁特兹
Original Assignee
Infineon Technologies AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from US12/732,470 external-priority patent/US8400139B2/en
Application filed by Infineon Technologies AG filed Critical Infineon Technologies AG
Publication of CN103208462A publication Critical patent/CN103208462A/zh
Application granted granted Critical
Publication of CN103208462B publication Critical patent/CN103208462B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R15/00—Details of measuring arrangements of the types provided for in groups G01R17/00 - G01R29/00, G01R33/00 - G01R33/26 or G01R35/00
    • G01R15/14—Adaptations providing voltage or current isolation, e.g. for high-voltage or high-current networks
    • G01R15/20—Adaptations providing voltage or current isolation, e.g. for high-voltage or high-current networks using galvano-magnetic devices, e.g. Hall-effect devices, i.e. measuring a magnetic field via the interaction between a current and a magnetic field, e.g. magneto resistive or Hall effect devices
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R33/00—Arrangements or instruments for measuring magnetic variables
    • G01R33/02—Measuring direction or magnitude of magnetic fields or magnetic flux
    • G01R33/06—Measuring direction or magnitude of magnetic fields or magnetic flux using galvano-magnetic devices
    • G01R33/07—Hall effect devices
    • G01R33/072—Constructional adaptation of the sensor to specific applications
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/16—Fillings or auxiliary members in containers or encapsulations, e.g. centering rings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R15/00—Details of measuring arrangements of the types provided for in groups G01R17/00 - G01R29/00, G01R33/00 - G01R33/26 or G01R35/00
    • G01R15/14—Adaptations providing voltage or current isolation, e.g. for high-voltage or high-current networks
    • G01R15/20—Adaptations providing voltage or current isolation, e.g. for high-voltage or high-current networks using galvano-magnetic devices, e.g. Hall-effect devices, i.e. measuring a magnetic field via the interaction between a current and a magnetic field, e.g. magneto resistive or Hall effect devices
    • G01R15/207—Constructional details independent of the type of device used
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/2612—Auxiliary members for layer connectors, e.g. spacers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32111—Disposition the layer connector being disposed in a recess of the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/32237—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the layer connector connecting to a bonding area disposed in a recess of the surface of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/32257—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic the layer connector connecting to a bonding area disposed in a recess of the surface of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48105—Connecting bonding areas at different heights
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48153—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being arranged next to each other, e.g. on a common substrate
    • H01L2224/48175—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being arranged next to each other, e.g. on a common substrate the item being metallic
    • H01L2224/48177—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being arranged next to each other, e.g. on a common substrate the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48257—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a die pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/49105—Connecting at different heights
    • H01L2224/49107—Connecting at different heights on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/49105—Connecting at different heights
    • H01L2224/49109—Connecting at different heights outside the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49171—Fan-out arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49177—Combinations of different arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73215—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H01L23/04—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls
    • H01L23/043—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls the container being a hollow construction and having a conductive base as a mounting as well as a lead for the semiconductor body
    • H01L23/047—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls the container being a hollow construction and having a conductive base as a mounting as well as a lead for the semiconductor body the other leads being parallel to the base
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01087—Francium [Fr]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/06—Polymers
    • H01L2924/078—Adhesive characteristics other than chemical
    • H01L2924/0781—Adhesive characteristics other than chemical being an ohmic electrical conductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1515—Shape
    • H01L2924/15153—Shape the die mounting substrate comprising a recess for hosting the device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/156—Material
    • H01L2924/15786—Material with a principal constituent of the material being a non metallic, non metalloid inorganic material
    • H01L2924/15788—Glasses, e.g. amorphous oxides, nitrides or fluorides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/30107—Inductance
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3011—Impedance
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3025—Electromagnetic shielding

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Measuring Instrument Details And Bridges, And Automatic Balancing Devices (AREA)
  • Hall/Mr Elements (AREA)

Abstract

本发明公开了一种半导体封装件以及用于制造该半导体封装件的方法。在一种实施方式中，半导体封装件包括具有凹槽的隔离容器，该凹槽形成了内薄膜部和外边缘部。边缘部比薄膜部厚。封装件包括设置在凹槽中的半导体芯片和设置在隔离容器的薄膜部下方的底板。

Description

半导体封装件以及用于制造该半导体封装件的方法
本申请是于2010年3月26日提交的名称为“传感器封装件以及用于制造该传感器封装件的方法”的美国部分继续申请第12/732,470号，该美国部分继续申请在此通过引用并入本文。
技术领域
本发明总体上涉及半导体封装件，特别是半导体封装件及用于制造该半导体封装件的方法。
背景技术
传感器用于多种应用，诸如热传感器、电流传感器、磁场传感器、辐射传感器、光传感器等。多种这些类型的传感器被制造在半导体裸片（die）内。传感器的灵敏度可取决于物理源到半导体裸片内的传感器之间的距离。例如，电流传感器可用于过流保护或用于监控流过导体的电流。对于这些应用，霍尔传感器或类似的传感器被广泛地使用。霍尔传感器感应电流的磁场并提供与电流的强度成正比的电压（霍尔电压）。由于磁场随着磁场传感器与携带电流的导体之间的距离的增加而减弱，所以必须将霍尔传感器靠近导体以提高磁场的灵敏度。类似地，对于热传感器，热源到传感器的距离必须最小化以增加传感器的灵敏度和可靠性。
发明内容
通过本发明的示例性实施方式，这些和其他问题总体上被解决或避免，从而总体上获得了技术优势。
在一种实施方式中，半导体封装件包括具有凹槽的隔离容器，该隔离容器形成内薄膜部和外边缘部。边缘部比薄膜部厚。封装件包括设置在凹槽内的半导体芯片和设置在隔离容器的薄膜部下方的底板。
根据本发明可选的实施方式，半导体封装件包括玻璃容器、传感器芯片、和底板。玻璃容器具有凹槽并由此在玻璃容器内形成内薄膜部和外边缘部。边缘部比薄膜部厚至少三倍。传感器芯片被设置在凹槽中，并且底板被设置在玻璃容器的薄膜部下方。
在本发明的又一实施方式中，形成半导体封装件的方法包括：在玻璃基板内形成凹槽从而在玻璃基板内形成内薄膜部和外边缘部、以及在玻璃基板的顶表面上形成顶部导电层。半导体芯片被附接至顶部导电层，并且底板被附接在玻璃基板的内薄膜部下方。
上面宽泛地列出了本发明实施方式的特征，以便随后的本发明的详述可以被更好地理解。本发明实施方式的其他特征和优势将在下文中被描述，这些形成了本发明权利要求的主题。本领域技术人员应理解，所公开的概念和具体实施方式可容易使作用于修改或设计用于实现与本发明相同目的的其他结构或处理的基础。本领域技术人员还应当认识到，这些等同的构造不脱离由所附权利要求所限定的本发明的构思和范围。
附图说明
为了更完整地理解本发明及其优势，现参考下面结合附图所进行的描述，在附图中：
图1A示出了传感器封装件的实施方式的示意性横截面，其中，传感器芯片被密封在印刷电路板与模制本体之间；
图1B（1）至图1B（3）示出了所构造的包括减小截面的电流导体的俯视图；
图1C示出了传感器封装件的实施方式的示意性横截面，其中，传感器芯片由印刷电路板封装件密封；
图1D示出了根据图1A的传感器封装件和用于I形电流的电流导体的示意性俯视图；
图2示出了与图1A中的传感器封装件类似的传感器封装件的实施方式的横截面，其中，传感器芯片部分地嵌入印刷电路板中并由模制本体所覆盖；
图3示出了根据图1A的实施方式的示意性横截面，其中，传感器芯片倒装地安装在印刷电路板封装件上；
图4示出了根据图1A的实施方式的示意性横截面图，其中，传感器芯片面朝上地安装在印刷电路板封装件上；
图5示出了根据图1A的实施方式的示意性横截面图，其中，穿过印刷电路板的过孔连接至与电流导体相同的一侧上的传感器芯片；
图6A到图6C示出了用于连接相同侧上的传感器芯片和电流导体的传感器封装件的可替换实施方式的示意性横截面图和俯视图；
图7A和图7B示出了类似于图1A的传感器封装件的实施方式的示意性横截面图，其中，加强了保护以防止湿气从侧面进入印刷电路板封装件。
图8示出了传感器芯片与传感接触垫片的电连接的布局；
图9A示出了具有倒装安装的传感器芯片和在该传感器芯片与印刷电路板之间的附加绝缘层的传感器封装件的实施方式的示意性横截面图；
图9B示出了具有面朝上安装的传感器芯片和在该传感器芯片与印刷电路板之间的附加绝缘层的传感器封装件的实施方式的示意性横截面图；
图10示出了具有布置在导电层下方的附加导电层的传感器封装件的实施方式的示意性横截面图；
图11示出了具有三个沟槽的电流导体的进一步实施方式的示意性俯视图；
图12示出了传感器封装件的实施方式的原型的示意性俯视图；
图13示出了用于制造传感器封装件的实施方式的方法的实施方式的流程图；
包括图14A到14E的图14示出了包括根据本发明实施方式的隔离容器的传感器封装件，其中，图14A示出了模制本体内的半导体裸片、隔离容器、和底板的投影图，其中，图14B和14C示出了在去除了模制本体的情况下从不同角度的投影图，并且图14D和14E示出了横截面图；
包括图15A到15C的图15示出了具有隔离容器的半导体封装件的实施方式，其中，图15A示出了俯视图，并且图15B和15C示出了横截面图；
图16示出了根据本发明实施方式的包括具有导电层的隔离容器的半导体封装件；
图17示出了在隔离容器中的凹槽的侧壁上具有导电表面的半导体封装件的实施方式；
包括图18A和18B的图18示出了根据本发明实施方式的具有隔离容器的半导体封装件，该隔离容器具有覆盖顶表面的导电涂层；
图19示出了根据本发明的实施方式的用于防止脱层的隔离容器的附加特征；
包括图20A和20B的图20示出了具有隔离容器的半导体封装件的实施方式，该隔离容器具有通过半导体芯片耦接至恒定电势节点的导电层，其中，图20A示出了俯视图，并且图20B示出了横截面图；
包括图21A和21B的图21示出了在单个半导体封装件中具有多个芯片的本发明的可替换实施方式；
图22示出了根据本发明实施方式的包括隔离容器和电路板的半导体封装件；
包括图23A到23G的图23示出了根据本发明实施方式的制造半导体封装件的多个阶段，其中，图23A到23B示出了切割步骤，图23C到图23D示出了形成隔离容器的步骤；以及
图24示出了根据本发明可替换实施方式的包括平面隔离容器的半导体封装件。
除非额外指定，否则各个图中的相应的附图标号和符号一般代表相应的部分。附图是为了清晰地示出实施方式的相应部分，而并不一定是成比例的。
具体实施方式
下面将详细讨论多种实施方式的实现和使用。但是应理解的是，本发明提供可在多种具体环境中实施的多种可应用的创造性构思。所讨论的具体实施方式仅仅是实现和使用本发明的具体方式的示例，并不限制本发明的范围。
将相对于具体情况下的多种实施方式描述本发明，即电流传感器。本发明还可应用至包括热传感器、辐射传感器、电磁波传感器、磁传感器等其他传感器。
图1A示出了传感器封装件100的实施方式的示意性横截面图，该传感器封装件包括：印刷电路板110，具有布置在印刷电路板的第一主表面110a上的薄片（laminar，层状）电流导体120，其中，传感器芯片130适于测量流过薄片电流导体120的电流。传感器芯片130包括磁场传感器132并可选地包括估算单元（未示出）。传感器芯片130被布置在印刷电路板的与第一主表面110a相对的第二主表面110b上。传感器芯片130的没有被印刷电路板110覆盖的表面（在图1A中的侧表面和背离印刷电路板的主表面）由包括模制材料的模制本体140覆盖。因此，传感器芯片130被布置在模制本体140与印刷电路板110之间，其中，模制本体140和印刷电路板110被布置在传感器芯片周围，从而使得传感器芯片130被相对于外界环境密封。换句话说，模制本体140被布置在印刷电路板的第二主表面110b上和/或传感器芯片130的周围，从而使得传感器芯片130被布置在模制本体140与印刷电路板之间并完全地被模制本体140和印刷电路110包围。电流导体120包括例如第一接触区122、第二接触区124、和布置在第一接触区122与第二接触区124之间并电连接第一接触区和第二接触区的磁场生成区126。传感器芯片130和磁场传感器132被关联至电流导体120或磁场生成区126，并适于通过测量电流所产生的磁场来测量流过电流导体120的（例如从第一接触区122经由磁场生成区126流至第二接触区124的）电流。电流导体120还被称为主导体，并且流过电流导体的电流还被称为主电流。还需注意的是，PCB110与传感器芯片或裸片130沿其整个周边交迭几十毫米，以便保证导体120与裸片130之间的足够长的爬电距离（creepage distance）以实现电压绝缘的目的。
传感器封装件的实施方式可容易地被安装在外部的和传统的电路板上，并经由第一和第二接触区连接至待被测量的导体。
图1A和1D以及其他图示出了x-y-z坐标系的各个轴5`，其中，x轴和y轴定义了平行于印刷电路板的第一主表面110a的横向平面或横向尺寸，并且其中，z轴定义了垂直于印刷电路板的第一主表面110a的垂直尺寸。
图1B（1）至图1B（3）示出了所构造的电流导体120的三个不同实施方式的示意性俯视图。在图1B（1）所示的电流导体120的实施方式示出了图案化后的电流导体120，所述图案化后的电流导体在定义横向减小的截面129的磁场生成区126中具有横向凹口128（注意，126大于129，实际上129是126的一部分）。减小的截面在磁场生成区126内形成具有减小的截面的区域以使从第一接触区122流至第二接触区124的电流按“I”形流动（见箭头A）。减小的截面和由凹口128引起的电流流动A的弯曲增加了在减小的截面处（特别是在更靠近磁场传感器132布置的弯曲部的内侧处）的电流强度，并因此，增加了由在减小的截面处的电流所产生的磁场的磁场强度。这实现了增加电流测量的灵敏度。用于测量电流磁场的传感器芯片130的磁场传感器元件132的可能的横向位置由虚线示出。
图1B（2）示出的电流导体120的实施方式示出了U形电流流动（见箭头B）。类似于前面提到的实施方式，电流导体包括在磁场生成区中且在第一接触区与第二接触区之间的横向凹口128。但是，在该实施方式中，第一接触区122和第二接触区124仅被布置在电流导体的与磁场生成区126中的减小的截面129相对的相对半部上。因此，从第一接触区122流至第二接触区124的电流比前述的实施方式更加弯曲。此外，图1B（2）所示的实施方式的截面129小于图1B（1）所示的实施方式中的截面129，并因此更进一步增加了电流所生成的磁场强度。另外，示出了磁场传感器132的示例性位置。
图1B（3）示出的实施方式示出了具有S形电流流动（见箭头C）的电流导体。为了实现S形的电流流动，磁场生成区126包括两个凹口，所述两个凹口相对于电流的流动方向布置在磁场生成区126的相对侧上并且在流动方向上彼此偏置或偏移。在凹口128、128`的每一个中，磁场传感器132、134可被布置成测量电流的磁场。两个或更多个的磁场传感器132、134的使用实现了使用差分磁场测量值，所述测量值与单个磁场传感器测量值相比提供了改善的灵敏度和信号鲁棒性。
如从图1A和图1B（1）至图1B（3）中能够看到的，图案化的导电层120的电流流动的总体方向可以对于图1A来说是水平的、或者可以流入图1A的图平面中、或可以在平行于印刷电路板的第一主表面110a以及平行于传感器芯片130的面向印刷电路板和电流导体120的第一主表面130a的任意其他方向。换句话说，待被测量的电流在平行于传感器芯片130的第一主表面130a的x-y平面内从第一接触区流向第二接触区。图1B（1）至图1B（3）中的箭头A到C示出了当电流或主电流在第一接触区122处输入或在第二接触区124处输出时的电流流动。
电流导体120的更进一步的实施方式可包括布置在磁场生成区126的两个相对侧（相对于流动方向）中的任意一侧上的其他图案和/或任意数量和任意形式的沟槽或凹口，以弯曲电流和/或提供减小的截面来增加电流强度。重要的方面是，在主导体中存在至少一个凹口128，且至少一个磁场传感器元件132以高精度（例如，在横向上+/-150μm或优选地降低至+/-10μm，并且在垂直方向上+/-5μm或优选地降低至+/-50μm）相对于凹口对准。
尽管这样构造的磁场生成区126允许改善电流测量的灵敏度，但是电流导体的简单的实施方式还可包括矩形磁场生成区126，而不具有任何凹口或结合第一接触区122和第二接触区124的其他结构。
第一接触区122和第二接触区124可具有与磁场生成区126相同的厚度或垂直尺寸（导体层的厚度或高度hc），或可具有不同的高度。传感器封装件的实施方式可包括例如更厚的接触区122、124（更大的垂直尺寸）和更薄的磁场生成区126（更小的垂直尺寸），以便增加磁场生成区126中的电流强度，并由此在保持内部电阻处于最小值的同时增加施加在磁场传感器上的磁场。
传感器芯片的实施方式可仅包括单个磁场传感器132，因为单个磁场传感器132足够检测流过导电层120的电流的磁场。其他实施方式包括至少两个磁场传感器132、134来实现允许消除磁背景干扰的差分测量原理。
如图1A中所示，可通过对传感器芯片130镶嵌成型（二次成型，over-molding）来保护其免受外界影响。根据可替换实施方式，可通过将传感器芯片130如图10中所示地嵌入印刷电路板110`中来保护传感器芯片免受外界影响。图10示出了可替换实施方式的横截面图，其中，传感器芯片被布置在印刷电路板110中并由印刷电路板密封。在印刷电路板110中的嵌入可例如通过提供如图1A所示的基底印刷电路板110以及在图1A的基底印刷电路板110上布置一个或多个其他印刷电路板（多层印刷电路板）来实现，其中，邻接于第二主表面110b上的印刷电路板层或印刷电路板在面向基底印刷电路板110的表面上包括腔以结合传感器芯片130。由此，半导体裸片或传感器芯片130被如图10所示地嵌入多层印刷电路板材料之间。
图1D示出了根据图1A的实施方式的示意性俯视图，其具有根据图1B（1）所示的实施方式所构造的电流导体120。图1D示出了具有布置在第二主表面（根据图1A的方位的上主表面）上的传感器芯片130和模制本体140以及布置在第一主表面（根据图1A的方位的下表面）上的电流导体120（虚线）的印刷电路板110。如基于图1B（1）至图1B（3）所解释的，电流导体120包括第一接触区122、第二接触区124和磁场生成区126，该磁场生成区沿电流流动方向在一侧上具有定义减小的截面129的凹口129。传感器芯片130包括布置在凹口129上方并与凹口129横向对准的单个磁场传感器132、以及电耦接至磁场传感器132以估算磁场传感器的测量信号的估算单元136（未示出磁场传感器132与估算单元136之间的连接线、或用于输出由估算单元136所测量的信号的供电线和信号线）。
当电流流过电流导体120时，电流生成辐射状的磁场（径向（radial）于电流流动方向），该磁场由磁场传感器测量。磁场传感器可以是例如霍尔传感器或磁阻变换器（transducer），其提供了例如与磁场强度成正比的电压信号。由于已知了电流、由电流所产生的磁场、和由磁场传感器基于所测量的磁场所提供的电压信号之间的关系，由磁场传感器132提供的电压信号可通过估算单元136而被映射至相应的电流值，在某些实施方式中使用校准手段（例如校准表或校准函数）、或总的来说校准信息或校准数据来减少根据由磁场传感器所提供的信号所测得的电流强度值与电流的实际电流强度值之间的偏差。校准数据可例如包括指示由1A的电流产生了多少mT（T=特斯拉）的磁场。
为了实现最优的测量，磁场传感器132被布置成靠近所述减小的截面，优选地垂直地位于凹口上方并靠近所述减小的截面（还可参见以虚线示出可选的减小的截面以及磁场传感器132相对于凹口或减小的截面的横向对准的图1A）。图1D示出了与传感器芯片和主导体两者均交迭的PCB。在其他实施方式中，PCB仅与传感器芯片交迭，而不与导体交迭：PCB可以足够小，以使接触区122、124两者均延伸超过PCB，从而使得它们可以在它们的顶部或底部表面上（或甚至在顶部和底部表面两者上）被接触。
在某些实施方式中，印刷电路板110的位于传感器芯片130正下方的厚度或垂直尺寸hp（或换句话说，印刷电路板110的布置在传感器芯片130与电流导体120之间的用于使传感器芯片和电流导体120彼此绝缘的绝缘区域的垂直尺寸）小于电流导体或磁场生成区域126的位于传感器芯片130正下方的竖直尺寸hc（厚度或高度）。可以看出，电流导体的磁场随着电流导体和磁场传感器或传感器芯片之间的垂直距离衰减，衰减的空间比率与导电层hc的厚度或垂直尺寸成比例。因此，传感器本体的实施方式包括印刷电路板，该印刷电路板的垂直尺寸hp（至少在布置于传感器芯片与电流导体之间布置的用于使传感器芯片和电流导体二者彼此绝缘的区域中）比电流导体的磁场生成区126的垂直尺寸hc小，以使较大数量的磁场到达磁场传感器132、134。
然而，传感器封装件的实施方式可不仅包括作为传感器芯片与电流导体之间的绝缘层的印刷电路板（如图1A、图1B（1）至图1B（3）和图1C），还可包括布置在传感器芯片与电流导体之间的其他绝缘层或其他层（见图9A和9B）。此外，电流传感器可被倒装（flip-chip）安装（倒置，例如将布置成靠近传感器芯片的主表面的或布置在传感器芯片的主表面处的磁场传感器面向电流导体）或面朝上安装（例如，将布置成靠近传感器芯片的主表面或布置在传感器芯片的主表面处的磁场传感器背离电流导体）。因此，总的来说，对于某些实施方式，磁场生成区的垂直于印刷电路板的第一主表面的垂直尺寸hc大于位于一个或所有磁场传感器（所述一个或所有磁场传感器与电流导体相关联并被包括于传感器芯片中）与电流导体（特别是磁场生成区的）的面向传感器芯片或磁场传感器的表面之间的且垂直于印刷电路板的第一主表面的垂直距离hd。磁场生成区的垂直尺寸hc可以比磁场传感器与电流导体之间的垂直距离hd大1.5倍以上或2倍以上。在电流传感器的进一步的实施方式中，磁场传感器被布置为使得磁场传感器与磁场生成区之间的垂直距离大于50μm，并且磁场生成区的垂直尺寸大于100μm。在电流传感器的进一步的实施方式中，磁场传感器被布置为磁场传感器与磁场生成区之间的垂直距离大于100μm，并且磁场生成区的垂直尺寸大于200μm。在其他实施方式中，磁场生成区与磁场传感器之间的垂直距离hd可以在50μm到200μm之间的范围中，并且磁场生成区的垂直尺寸在70μm到400μm之间的范围中。前述的尺寸和关系的应用与传感器芯片是仅通过印刷电路板还是通过印刷电路板和一个或多个其他绝缘层而与电流导体绝缘无关，并且与磁场传感器相对于电流导体在传感器芯片内的垂直位置无关（见图9A和9B）。
在进一步的实施方式中，如图9A和9B所示，电流导体可通过印刷电路板的布置在传感器芯片与电流导体之间的绝缘区以及布置在传感器芯片与电流导体之间的附加绝缘层而与传感器芯片电绝缘，其中，磁场生成区的垂直尺寸hc可大于印刷电路板的绝缘区和附加绝缘层的总垂直尺寸hi+hp（见图9A和9B）。
印刷电路板的位于印刷电路板的布置在磁场生成区与传感器芯片之间的区域中的垂直尺寸hp大于50μm，并且电流导体的垂直尺寸大于100μm。在进一步的实施方式中，印刷电路板的布置在磁场生成区与传感器芯片之间的区域中的垂直尺寸hp可大于100μm，并且电流导体的垂直尺寸大于200μm。在其他实施方式中，印刷电路板的布置在磁场生成区与传感器芯片之间的区域中的垂直尺寸hp可以在50μm到200μm之间的范围中，并且电流导体的垂直尺寸在70μm和400μm之间的范围中。
具有大于印刷电路板的垂直尺寸hp（见图1A，其中印刷电路板在每处均具有相同的垂直尺寸hp）的垂直尺寸hc的电流导体120或磁场生成区126可（在封装件的整个寿命期间）导致整个封装件的扭曲（翘曲，warpage），并且相关的机械应力可导致可靠性的问题。可通过使印刷电路板的布置在传感器芯片130与电流导体120之间的薄部分或区域110i尽可能地小来减少扭曲的风险，或换句话说，可通过使印刷电路板110的薄中间区域或绝缘区域110i的横向尺寸尽可能地小来减少扭曲的风险。
图2示出了一实施方式的示意性横截面图，其中，印刷电路板110在其第二主表面110b处包括凹槽，以容纳或包含传感器芯片130。因此，印刷电路板仅包括小的薄绝缘区域110i，用于使传感器芯片130与电流导体120绝缘，保持传感器芯片与电流导体之间的距离最小（该最小的距离由所期望的绝缘电压定义，并取决于印刷电路板材料）或尽可能地小。因此，磁场传感器的位置尽可能地靠近电流导体，并且同时，印刷电路板110的其他区域或部分（例如除110i以外的所有部分或区域）包括足以防止或至少减少整个传感器封装件的扭曲风险的垂直尺寸（厚度或高度）。
在图1C中，扭曲被更有效地减少。在本实例中，如果PCB材料的位于传感器芯片上方的厚度与PCB材料的位于传感器芯片下方的厚度hp类似，那么两部分的力平衡，并且封装件保持平整。
磁场传感器132或磁场传感器132、134可被布置在传感器芯片130的顶部上或被布置在传感器芯片的底表面上。如果磁场传感器被布置在底表面上（见图3），磁场传感器相比于被放置在顶部上而被暴露于更大的磁场（见图4），而且这典型地涉及传感器芯片或传感器裸片130倒装安装到印刷电路板110上。在图3中，传感器芯片130被以倒装的方式安装并被位于印刷电路板的顶部上的薄导电迹线112所接触。在图4中，传感器芯片130被安装为传感器芯片的包含磁场传感器132、134的前侧向上并通过接合线114形成接触。
图3示出了传感器封装件的实施方式的示意性横截面图，其中，传感器芯片或半导体裸片130例如通过倒装安装而被面朝下地布置在印刷电路板的第二主表面110b上。除了第一主表面上的电流导体120之外，印刷电路板110还包括在第二主表面110b上的导体迹线或导电迹线112以电连接传感器芯片130。如图3中可见，磁场传感器132、134被布置在传感器芯片130的面向印刷电路板的主表面130a上。此外，用于将传感器芯片130或半导体裸片130连接至布置在印刷电路板的第二主表面110b上的导电迹线112的电接触（未示出）也被布置在传感器芯片的面向印刷电路板的主表面130a上。因此，磁场传感器尽可能地靠近电流导体，并且同时，可有效而容易地提供传感器芯片的电连接（例如用于供电和用于所测量信号的输出）。
图4示出了传感器封装件的示意性横截面图，其中，磁场传感器132、134以及用于将传感器芯片130连接至导电迹线112的电接触被布置在传感器芯片的背离印刷电路板的主表面130b上。传感器芯片130的电接触（未示出）通过接合线114被连接至导电迹线112。相比于图3的倒装安装，图4的朝上安装实现了可靠性的增加和制造成本的减少。
印刷电路板110保持传感器芯片130（尤其是相对于电流导体）就位，并机械地支持传感器芯片。此外，印刷电路板通过印刷电路板的绝缘部或区域110i在传感器芯片130与电流导体120之间建立了电压绝缘。在某些实施方式中，印刷电路板与传感器芯片沿其整个周边交迭（例如见图1A和1D），因为即使用在将半导体晶片（wafer）切割以制造传感器芯片或半导体裸片之前所施加的绝缘聚酰亚胺、氧化或氮化层来对传感器芯片进行涂覆，这种绝缘常常破裂和/或沿锯切边缘产生缺陷。为了相对于导体保护传感器芯片130的至少这些密合边缘，印刷电路板在横向维度（如图1D所示的x-y平面）中的每一个中均与半导体芯片交迭。
传感器芯片130与电流导体120的对准是重要的，因为磁场传感器132、134必须相对于电流导体并最终相对于图案化后的电流导体内的横向凹口被精确地定位。根据图1B（1）至图1B（3）的电流导体中的沟槽的端部越小或越尖锐，磁场将被集中得越靠近这些端部。换句话说，减小的截面129越小、并且减小的截面在流动方向的长度越短，那么磁场就越高、并且凹口的端部附近的磁场的强度就越高。因此，为了获得最优的测量灵敏度，如图1B（1）至图1B（3）所示，将磁场传感器132、134精确定位在凹口的端部是很重要的。但是，对于制造来说，当将不透明的印刷电路板布置在电流导体与传感器芯片之间时，难以精确地对准。因此，用于制造传感器封装件的方法的实施方式适于包括在印刷电路板的顶侧110b上做可视标记，所述可视标记帮助例如自动裸片接合器找到其位置并将传感器芯片和各个磁场传感器精确地布置在这些凹口端部上方。可从印刷电路板生产商关于具有超精细导体迹线的多层印刷电路板的生产的经验（其中，印刷电路板的不同层的对准（例如通过导电过孔对准）对于印刷电路板层的正确连接是重要的）得出，印刷电路板作为用于传感器封装件制造的机械载体的使用是有益处的。
对于产生磁场的电流导体120的良好图案化的磁场生成区126的形成来说，基于印刷电路板的传感器封装件也是有益的。传感器封装件的某些实施方式包括具有凹口或沟槽128的结构电流导体120，所述凹口或沟槽具有例如50μm到100μm曲率半径。例如，在电流导体的垂直尺寸hc为约100μm的情况中，凹口的端部处的曲率半径为约50μm。在电流导体120具有约400μm的垂直尺寸hc的情况中，曲率半径为约100μm到200μm。再次地，为了形成这样构造的磁场生成区126，可使用印刷电路板生产商的已有方法来通过例如磨削或蚀刻的机械或化学处理来以足够的精度生产这样的导电层120、126。
传感器封装件的实施方式可进一步改变，从而使得所有接触（用于电流导体的高电流接触和用于传感器芯片的微小感应接触和供电接触）在如图5所示的封装件的相同表面或侧面上都是可行的。图5示出了传感器封装件的示意性横截面图，该传感器封装件包括具有在垂直方向（z轴）突出的突出部分510的印刷电路板110。突出部510在电流导体120的方向突出，或换句话说，远离传感器芯片130而突出并具有例如与电流导体120相同的垂直尺寸。连接传感器芯片130的导电迹线112通过垂直地布置在印刷电路板110和突出部510中的导电过孔512而连接至布置在第一主表面510a上的传感接触514。传感或传感器接触514的表面被布置为与电流导体的背离印刷电路板的表面平齐。
图5中的传感器芯片130被布置为面向下地（或换句话说通过倒装安装）而被布置在印刷电路板的第二主表面110b上，并且传感器芯片通过布置在传感器芯片的第一主表面130a上的接触（未示出）而被连接至导电迹线112。
基于图6A和6B描述可替换实施方式，其中，图6A示出了实施方式的示意性横截面图，并且其中，图6B示出了实施方式的示意性俯视图。图6B示出了根据图6A的实施方式的示意性俯视图，其中移除了附加的印刷电路板层610以便可以看到传感器芯片。在该可替换实施方式中，用于待被测量的主电流的大块（massive）接触可形成到传感器封装件的顶表面（根据图6A的方位），并且传感器封装件可例如倒置地使用。图6A中的传感器芯片是被倒装安装在印刷电路板110上，或换句话说，被朝下地安装在印刷电路板上。两个磁场传感器132、134以及用于连接传感器芯片130的电接触被布置在传感器芯片的面向印刷电路板110的第一主表面130a上。传感器芯片的电接触被连接至布置在印刷电路板的第二主表面上的导电迹线112。另一印刷电路板层或上印刷电路板层610（例如类似于基于图1C所述的实施方式）被布置在印刷电路板110和传感器芯片130上，并完全地密封和包围传感器芯片130。在附加的印刷电路板层610内，布置有垂直导电过孔614，并且该垂直导电过孔将导电迹线112连接至布置在附加印刷电路板层610的背离印刷电路板的110的主表面上的传感接触616。
图6B示出了具有三个磁场传感器132、134、136的传感器芯片113（例如彼此横向布置的三个霍尔片），其中传感器芯片130通过布置在印刷电路板110的第二主表面上的三个细导电迹线112a、112b和112c而被连接至对应的三个过孔614a、614b和614c，这些过孔又被连接至三个传感接触616a、616b和616c。图6B还示出了大块接触，所述大块接触用于通过垂直过孔622连接至第一接触区122的主电流接触614和通过布置在附加印刷电路板层610中并最终还布置在印刷电路板110中的第二大块导电过孔624而被连接至电流导体的第二接触区124的第二主电流接触634。其他实施方式可包括并联地电连接的并且以矩阵形式几何地布置的大量较小的过孔来替代单个大块过孔。
图6B中的虚线示出了导电层或电流导体120的边缘或周界。电流导体120包括相对于电流流动方向布置在电流导体的相对侧上的三个沟槽128a、128b和128c来定义“W”电流流动。印刷电路板层110、610中的一个或印刷电路板层110、610两者的平面图可具有“H”形（见图6B），以便给出用于待被测量的电流的通道。
图6C示出了图6A的可替换实施方式，其中，用于待被测量的电流的接触632、634可以是附加印刷电路板层610的一部分并通过多个过孔642和644被耦接至底部导电层120以使高电流通过。
环境条件不但可能引起关于传感器芯片及其相对于电流导体120的正确垂直和横向定位的问题，还可能影响传感器芯片的其他部分。例如，湿气横向进入印刷电路板110可引起严重的问题，因为湿气可能损坏印刷电路板的薄片结构或其可导致印刷电路板厚度（例如，其垂直尺寸hp）的松弛（dwelling），类似于传感器芯片单独的弯曲，这将引起电流读数的漂移。由于传感器封装件比普通印刷电路板小得多，所以这更加严重，其中所述普通印刷电路板保持和连接多个器件并且相比于传感器封装件的实施例具有例如100倍长的用于湿气的流通通路。因此，本发明的实施方式包括一些隔绝屏障以防止湿气对印刷电路板的浸透。这些屏障可以是例如通过如图7A所示地用防湿漆或油脂710对印刷电路板110的平齐表面进行涂覆或通过如图7B所示地对整个印刷电路板进行镶嵌成型而形成的线环。图7B示出了模制本体140`，不仅相对于外界密封了传感器130，而且还密封了印刷电路板110。还可以用防湿箔片包裹印刷电路板或用箔片覆盖印刷电路板的顶表面，当围绕印刷电路板包裹印刷电路板时，箔片与侧壁交迭。箔片可通过粘合剂被固定于印刷电路板。
可以将其他电子部件集成到印刷电路板封装件的实施方式中。具体地，最好在传感器电路130的供电引脚之间连接陶瓷电容器，特别是如果传感器电路130是在传感器电路上具有大量数字部分的有源集成电路（其在每个时钟事件均产生大电流）。由于时钟的上升时间大大小于10ns，稳定供电所需的箱式电容器（tank capacitor）需要尽可能地靠近集成电路130，否则其可能由于长的导线所引起的大串联电感而无效。另一方面，大多数电容器使用至少部分的磁材料。因此，这些电容器将干扰待被测量的主电流的磁场并引起测量错误。因此，将选择该敏感器件（箱式电容器）的和在封装件被完全装配之后平整整个传感器芯片130的责任转移给半导体生产者允许考虑电容器的剩磁，以便由生产者进行整个电流传感器的校准过程以及提供高灵敏度和高精度。传感器封装件的使用者不必应对这此方面，并且方便了这种传感器封装件的设计。
传感器封装件的其他实施方式特别包括用于接触传感器芯片130的细线112。因此，在例如由于主电流电路与半导体传感器之间的绝缘印刷电路板层110的故障而在两者之间发生事故性短路的情况下，细线112用作保险丝并在致命量的电荷传送至传感器芯片130的引脚之前断开。而且，印刷电路板作为用于传感器封装件的载体的使用是有益的，因为其允许在印刷电路板的第二主表面上产生细的长迹线112来接触传感器芯片130。此外，可以将诸如保护电阻或二极管或分立保险器件的无源器件连接到半导体裸片130的供电和信号线中。包括前述特征中的一些特征的传感器封装件的实施方式被示出在图8中。图8示出了传感器芯片130及传感器芯片与传感器封装件的连接垫片的连接的布局。图8示出了包括三个磁场传感器132、134和136和三个接触垫片832、834和836的传感器封装件，其中接触垫片836形成传感器封装件的用于输出所测电流值的输出垫片（OUT），接触垫片834（GND）形成传感器封装件的接地垫片，并且接触垫片832形成用于向传感器芯片130供电的电压供应垫片（VDD）。输出垫片836通过快熔保险丝824C被连接至传感器封装件的接触垫片816c（OUT）。接地垫片834通过导电迹线112b和被布置为与连接线112b串联的第二快熔保险丝824b而被连接至传感器封装件的接地垫片816b（GND）。供电垫片832通过第三导电迹线112a和第三快熔保险丝824a而被连接至传感器封装件的供电垫片816a（VDD）。快熔保险丝824a、824b、824c在过流的情况下（即在电流超过某阈值电流的情况下）断开。在传感器封装件的具体实施方式中，所有引脚832、834和836被保险丝或像保险丝一样工作的细导体迹线保护，以为感应引脚VDD、GND和OUT或832、834和836提供挽救保护。此外，第一电压稳定电容器822a被连接在导电迹线112a和112b之间，并且第二电压稳定电容器822b被连接在导电迹线812c和812b之间。换句话说，传感器芯片130经由充足的导电迹线112a、112b和112c连接至每条线中的电容器和串联保险丝，从而电容器和保险丝到传感器芯片130的距离dc足够大，以便保证对传感器的工作没有磁干扰。导电迹线或接合线足够粗，以具有足够小的电阻和电感。传感器封装件的其他实施方式除了传感器芯片之外还可包括耦接在传感器芯片的引脚或接触（例如832、834和836）与传感器封装件的外部接触或接触垫片（例如816a、816b和816c）之间的一个或多个分立电路元件，例如并未集成到传感器芯片中的分立电路元件。一般来说，这种分立电路元件包括具有镍（Ni）镀层或具有磁性的其他材料的引线框和/或接触。为了减少由这些分立电路元件或由它们的结构中所用的磁材料引起的磁场对电流的磁场的测量的干扰，传感器封装件的实施方式的这些分立电路元件中的一个或所有仅包括具有少于1.1的相对导磁率的材料，或者在分立电路元件包括具有1.1或大于1.1的相对导磁率的材料的情况下，将分立电路元件被布置得与磁场传感器间隔至少1.5mm。在更进一步的实施方式中，传感器封装件100不包括任何具有大于1.1的相对导磁率且被布置为与传感器芯片的任何磁场传感器元件的距离小于1.5mm的分立电路元件。上述的分立电路元件包括例如电容器、保险丝和/或包括层叠在印刷电路板上的导电迹线112的电导体。
普通的印刷电路板材料可以在150μm的厚度或垂直尺寸（z轴）处建立4kV的电压绝缘。例如，如果需要高达12kV的更高电压绝缘，诸如聚酰亚胺层的附加绝缘层（例如包括Kapton或由Kapton制成）可被布置在印刷电路板110与传感器芯片113之间。图9A示出了具有包括印刷电路板110的传感器封装件的实施方式，该印刷电路板在第二表面110b上包括腔，在该腔中布置有传感器芯片130，并且其中，在传感器芯片与印刷电路板110之间，附加绝缘层910被布置以增加电压绝缘或介电强度。相比于根据图2的实施方式，该腔具有比传感器芯片130更大的横向和垂直尺寸，并且还具有比传感器芯片130和附加绝缘层910的组合垂直尺寸更大的垂直尺寸，以使模制本体140用于完全地填充腔并由此相对于外界密封传感器芯片130。如可从图9A所见，模制本体140的背离电流导体的主表面具有与印刷电路板110相同的高度水平。对于这样的实施方式，如果传感器芯片被倒置安装，可通过位于附加绝缘层（例如Kapton带）的顶表面上的铜的细迹线形成与传感器芯片130的接触，或者如果传感器芯片130被面朝上安装，则通过简单的接合线形成与传感器芯片130的接触。
图9A示出了具有倒装安装的传感器芯片和位于传感器芯片与印刷电路板之间的附加绝缘层的传感器封装件的实施方式的示意性横截面图，图9B示出了具有朝上安装的传感器芯片和位于传感器芯片与印刷电路板之间的附加绝缘层的传感器封装件的可替换实施方式的示意性横截面图。术语hc指的是磁场生成区的垂直于印刷电路板110的第一主表面110a的垂直尺寸，hp指的是印刷电路板110的布置在传感器芯片130与电路导体120的磁场生成区126之间的区域110i的垂直尺寸（见图10或图2），hi指的是布置在传感器芯片130与磁场生成区126之间的绝缘层或绝缘层的区域的垂直尺寸，并且hd指的是与电流导体相关联的并被包括于传感器芯片中的一个或所有磁场传感器与电流导体的面向传感器芯片或磁场传感器132的表面110a之间的垂直距离。如可从图9A所见（倒置安装传感器芯片），垂直距离hd大体对应于（在磁场传感器被布置成靠近传感器芯片的面向电流的表面130a或布置在传感器芯片的面向电流导体的表面130a处的情况下）印刷电路板的垂直尺寸hp（在没有其他层被布置在传感器芯片与电流导体之间的情况），或对应于各个垂直尺寸的和，例如，hi+hp（在一个或多个绝缘层或介电层位于传感器芯片与电流导体之间的情况下）。在面朝上安装的传感器封装件或传感器封装件（其中磁场传感器被布置成靠近传感器芯片的背离电流导体的表面130b或布置在传感器芯片的背离电流导体的表面130b处（见图9B））的情况下，磁场传感器到传感器芯片的表面130a的距离也被包括在垂直距离hd中。
例如可以在封装件的底部处添加其他导体，通过将电流导体120布置在该附加导体上而添加。图10示出了传感器封装件的实施方式的示意性横截面图，该传感器封装件在背离传感器芯片130的主表面120a上布置有附加电流导体1020。该附加电流导体1020的垂直尺寸大于电流导体120的垂直尺寸。因此，附加电流导体1020的串联电阻小于电流导体120的串联电阻。这保持了低损耗，并在保持由磁场生成区126生成的磁场高的同时允许显著地减少损耗。在某些实施方式中，附加导体层的垂直尺寸比电流导体的垂直尺寸hc大2倍或者大5倍。层1020可以是粗糙地图案化的厚导电层和层120是精细图案化的薄导电层。
图11示出了电流导体120的更进一步的实施方式，其中磁场生成区126包括相对于电流流动方向彼此相对布置的两个凹口1028和1028`，以使两个凹口1028和1028`定义中央减小的截面，其中，三个沟槽128、128`和128``被附加地布置在减小的截面的相对侧上，以根据“W”形（见箭头D）弯曲电流流动。减小的截面和由沟槽产生的电流的附加弯曲增大了沟槽处的磁场，并提供了由布置在沟槽128、128`和128``的端部上方的磁场传感器所进行的高灵敏度电流测量的基础。两个沟槽128和128`从顶部向下形成（针对图11的方位），中央沟槽128`从底部向上形成（针对图11的方位）。
图12示出了具有电流导体的传感器封装件的示意性俯视图，该电流导体类似于图11所示的电流导体（具有三个沟槽，相对于流动方向，其中两个沟槽在一侧上，并且中央沟槽位于相对一侧上）。图12示出了三个沟槽128、128`和128``，传感器芯片130具有接触垫片1232、1234和1236，其中，传感器芯片130的接触垫片1232通过接合线114a连接至导电迹线112a，并且传感器芯片130的接触垫片1234和1236通过接合线114b而连接至导电迹线112b。出于示例的目的，仅一层透明漆被用作位于电流导体与传感器芯片130之间的绝缘层。
图13示出了用于制造传感器封装件的方法的流程图。用于制造传感器封装件的方法包括：步骤1310，提供印刷电路板，在该印刷电路板的第一主表面上布置有薄片电流导体；以及步骤1320，提供适于测量流过薄片电流导体的电流的传感器芯片，其中，传感器芯片包括磁场传感器。根据第一实施方式，该方法进一步包括：步骤1330，在印刷电路板的与第一主表面相对的第二主表面上布置传感器芯片，以使传感器芯片通过印刷电路板而与电流导体电绝缘；以及步骤1340，将传感器芯片密封在模制材料与印刷电路板之间。
根据该方法的第二可替换实施方式，该方法包括：步骤1350，在印刷电路板中布置传感器芯片，以使传感器芯片通过印刷电路板而与电流导体电绝缘，并且通过印刷电路板使传感器芯片被密封。
该方法的进一步实施方式包括使用对准结构或布置在第二主表面上的对准标记在印刷电路板的第二主表面上布置传感器芯片。
更进一步的实施方式包括在包括多个传感器芯片的印刷电路板面板中制造传感器芯片，其中，制造和测试的一个或所有步骤由布置在印刷电路板面板中的传感器芯片进行。此外，在终端测试（end-of-line test，下线测试）之后，传感器封装件可与印刷电路板面板分离，其中，传感器芯片与印刷电路板面板的其他传感器芯片单独地测试（并联或串联）。
该方法的进一步实施方式包括例如在将传感器芯片与电路板面板隔离之前校准传感器封装件。校准包括向电流导体施加已知强度的电流、测量电流或获得与电流相关的磁场传感器或传感器芯片的信号、将电流的已知强度与电流的所测强度进行比较、以及确定电流的已知强度与电流的所测强度之间的偏差并施加对所测值的校正以减少偏差，以使在校准之后估算单元输出正确的电流强度值。校正可由估算单元通过例如将磁场传感器所提供的信号和/或将基于该值所获得的值映射到映射表（校准表）中所提供的输出值或基于映射函数（校准函数）所计算的输出值来进行。
在某种实施方式中，在完整的传感器芯片已被封装件之后进行校准，例如，在传感器芯片和任何其他可选的分立电路元件已通过印刷电路板和/或密封材料密封、且仅留下传感器封装件的外部接触或垫片（例如816a、816b、816c）用于电连接传感器芯片之后进行校准。因此，任何产品变化（例如关于传感器芯片的电特性、被包括在传感器芯片和各个分立电路元件中的一个或多个磁场传感器的电特性）和/或任何产品变化（例如关于诸如电流导体的位置、结构和尺寸以及磁场传感器相对于电流导体和可选的凹口或沟槽的相对位置的装配和构造变化）可被利用存储在传感器芯片或传感器封装件中的校准信息进行校正，以便以低成本获得可靠的和高精度的电流传感器封装件。
印刷电路板封装件具有比引线框封装件更低的热量，并由此特别是当在不同的温度校准传感器封装件时，印刷电路板封装件具有更小的热稳定时间（settling time，校正时间）和更短的校准时间。因此，如上所述，PCB电流传感器封装件的制造相比于传统的基于引线框的电流传感器封装件具有更低的制造成本。
传感器封装件的进一步实施方式可包括用于具有一个或多个磁场传感器元件132的集成电路130的壳体或封装件，所述一个或多个磁场传感器元件通过测量耦接至电流的磁场来测量流过电流导体120的电流。这些封装件100包括电流导体120、印刷电路板或印刷电路板中间层110、以及由印刷电路板或由印刷电路板和模制材料密封的集成半导体芯片130。
这种实施方式的进一步改进可包括薄片形的电流导体120，即电流导体的在两个延伸方向（x和y轴）上的横向尺寸明显地比电流导体的垂直尺寸（z轴）大。
在这种实施方式的进一步改进中，电流导体可包括两个接触区122、124和布置在两个接触区之间的磁场生成中部区126，其中，接触区以及磁场生成区126中的每一个均包括比半导体芯片130更大的区域（对于横向尺寸来说的延伸量），并且/或者其中，磁场生成区126的垂直尺寸（z轴）比印刷电路板中间层110更大。
在这种实施方式的进一步改进中，印刷电路板中间层110可被布置为实现至少1000V的介电强度，并且/或者印刷电路板中间层110可适于具有用于大环形涡电流（例如具有大于1mm直径的涡电流）的非磁部件和不导电区域。
在这种实施方式的进一步改进中，印刷电路板形成一种装置以用于机械地支撑并经由例如从层叠在包括绝缘或介电复合材料的非导电板上的铜片上蚀刻出的导电迹线来电连接电子部件。用于电路板制造的复合材料由两种或更多种不同材料制成，这些材料在微观水平上在完成的结构内仍是单独的且不同的。一般来说，形成复合材料的两种材料是独特的基质材料和加强材料，其中，加强材料对基质材料进行加强以提供刚性复合材料或复合结构。基质材料常常是聚合材料，也被称为树脂溶液，而对于加强材料则常常是纤维，但也使用编织纸张。用于印刷电路板的公知的复合材料是例如FR-2（环氧酚醛绵纸）、FR-3（棉纸和环氧树脂）、FR-4（玻璃织物和环氧树脂）、FR-5（玻璃织物和环氧树脂）、G-10（玻璃织物和环氧树脂）、CEM-1（绵纸和环氧树脂）、CEM-2（绵纸和环氧树脂）、CEM-3（玻璃织物和环氧树脂）、CEM-4（玻璃织物和环氧树脂）、CEM-5（玻璃织物和聚脂）。具体地，由于FR复合物的阻燃性（FR阻燃剂），一般使用FR复合物。
一般地，在整个基板的一侧或两侧上涂覆或层叠铜层。为了形成期望的导电迹线或导体（例如导电载体120或导电迹线112），移除不期望的中心部分。除了这些消减式方法，添加式方法也已知被用于形成导电迹线。例如，细导电迹线可以进行电处理来形成具有更大垂直尺寸或厚度的导体。多个印刷电路板可被堆叠以形成多层印刷电路板。多层印刷电路板内的不同的印刷电路板的导体可通过导电过孔彼此连接。
薄片电流导体一方面允许将电流带到足够靠近传感器，并同时还可使导体的内部电阻最小化，以最优化电流导体与传感器芯片之间的热耦接，并通过大的结合表面来提供强机械连接，该机械连接在传感器封装件的整个寿命期间在微米范围内保持稳定。
接触区122和124对电流导体的内部电阻具有主要的影响。在某些实施方式中，接触区122和124被布置为当从第一电流导体传递至磁场生成区（电流输入）时和当从磁场生成区传递至第二接触区（电流输出）时电流仅被最小程度地弯曲。此外，即使在接触位置的确切几何关系变化的情况下，接触区一般不改变在磁场传感器的位置处的磁场，例如，因为接触并不焊接在整个第一或第二接触区上，或提供电流的导体不焊接在第一或第二接触区的中央。
在进一步的实施方式中，磁场生成区包括至少一个沟槽或一个缩减部，或换句话说，磁场生成区包括至少一个特征，在所述至少一个特征处电流线被强烈地弯曲和/或电流强度显著地增加。
用于测量导体的磁场的半导体芯片130的电路可要求例如约7mm.sup.2（7mm2）。因此，具有用于20A到50A之间的范围内的电流的电流传感器的传感器封装件的实施方式可包括20μΩ到200μΩ的范围内的内部电阻。传感器芯片可以例如具有2.6mm×2.6mm或2mm（在x方向上的尺寸）×3.5mm（在y方向或流动方向上的尺寸）的横向尺寸。包括这种传感器芯片的传感器封装件可包括具有在流动方向（x方向）上的3mm的横向尺寸、具有垂直于电流流动方向（y方向）的4mm的横向尺寸的磁场生成区。在磁场生成区具有0.1mm的垂直尺寸（厚度）的情况中，磁场生成区的电阻为约20μΩ（对于铜来说）。由于减小的截面，根据凹口和沟槽的形状和数量，电阻被增至为约30μΩ到50μΩ。此外，由于从较大接触区向较小的磁场生成区的电流流动被压缩，接触区具有自己的附加的电阻，并且还存在其他的电阻部。因此，具有0.1mm到0.4mm的垂直厚度的电流导体具有约20μΩ到2mΩ或3mΩ的电阻值。
磁场生成区的进一步实施方式具有例如5mm×5mm的横向尺寸。用于20A电流传感器的接触区更小，对于200A电流传感器，每一个接触区还覆盖大概25mm2的面积，但是，一般不是正方形，而是在电流流动方向上具有较短的横向尺寸，并且在垂直于电流流动的方向上具有更长的横向尺寸。
磁场生成区126的垂直尺寸定义了磁场随着离电流导体表面的垂直距离的增加而下降或减少有多强。因此，电流导体的垂直尺寸被例如选择为大于绝缘层（例如印刷电路板中间层110或110i，或任何绝缘层的叠层的组合）的垂直尺寸，以使足够的磁场越过绝缘层耦接至磁场传感器。
因此，在一种实现方式中，印刷电路板110具有例如100μm的最小垂直尺寸，在下方的且紧挨芯片的区域中的相对的主表面之间没有导电过孔，并印刷电路板110与传感器芯片130的边界交迭至少0.2mm。
用于传统电路板中的铜层叠结构常常用镍镀覆。然而，在磁场传感器的附近，例如在少于1.5mm的距离内，常常避免使用具有大于1A/m的抗磁力（coercive force）的材料，以便不干扰磁场的测量。
传感器封装件的进一步实施方式包括未被印刷电路板中间层110覆盖的第一和第二接触区122、124。换句话说，可直接从两侧到达接触区122和124。这在某些情况中是有优势的，例如，如果传感器封装件被插接至大块母线或使用超音速喷嘴焊接至外部导体则这是有利的。此外，例如，外部导体可使用超音速喷嘴焊接至接触区。
传感器封装件的进一步实施方式包括具有至少一个结构元件的磁场生成区126，所述至少一个结构元件影响电流强度的较大不均一性（例如通过增加150%或更多（参照接触区处的平均电流强度为100%））、或电流线的较大弯曲（例如相比于主电流方向或第一接触区与第二接触区之间的虚拟直接连接，弯曲大于+/-40°），并且其中，磁场传感器元件以+/-1.2mm的容差布置在该腔或沟槽正上方。
根据进一步的实施方式，传感器芯片130包括用于存储校准信息的存储装置，例如EEPROM-存储器（EEPROM-电可擦除可编程存储器）或诸如激光调整的电阻的多种模拟存储器，并且传感器封装件被形成在印刷电路板面板中，以使得可以通过带内测试处理器（test-in-strip-handler）来在大量生产中进行高效的校准（可能即使在多个温度下也可进行高效的校准）。本实施方式的一个方面是每个器件或传感器封装件均具有其自身的独立的校准信息，该信息考虑了电流导体关于磁场传感器元件的位置容差。
根据其他实施方式，传感器封装件130形成在印刷电路板面板中，以使PCB面板可以在终端测试后通过将各个封装件击打或按压出PCB面板之外而被隔离。应注意的是，传统传感器封装件是在铜面板中形成和测试的。然而，在这些传统的传感器封装件中，铜对于容易地隔离独立封装件（例如通过击打）来说过厚。此外，铜在铜面板中形成各个器件的一电耦接以使各个器件不能被彼此单独或独立地供电或检测。与之相比，本公开的一些方面使用印刷电路板作为产品的载体并在印刷电路板面板内形成传感器封装件，以使各个传感器封装件不仅容易地被隔离，而且还可在印刷电路板面板中被独立地测试。
根据另一实施方式，印刷电路板中间层110在其周边被密封，以便可以避免或限制由于湿气导致的薄片结构的松弛或由于寿命周期应力（例如，周期应力）导致的脱层（delaminated）。印刷电路板的密封可通过涂漆、通过喷射或用箔片涂覆、蒸馏、或模制进行。
根据另一种实施方式，印刷电路板110在布置有传感器芯片的主表面上包括薄导体层（例如，铜层叠结构），该薄导体层作为静电屏蔽部或作为用于传感器芯片的接触或作为用于通过焊接（特别是通过扩散焊接）接合传感器芯片的装置。
根据另一种实施方式，印刷电路板110在布置有电流导体120的第一主表面上包括薄导体层（例如，铜层叠结构），例如，该薄导体层通过焊接（例如，扩散焊接）或导电粘合剂内的接合来电连接至电流导体。薄导体层或导体层可提供特别稳定的而且温度稳定的机械连接，或可用于通过焊接或粘合剂的表面张力来将印刷电路板层相对于电流导体自定心。
根据另一种实施方式，印刷电路板110包括在安装有传感器芯片的第二主表面上包括薄导电层（例如，铜层叠结构），该薄导电层作为用于传感器芯片的接触装置，其中，集成电路或传感器芯片被面朝下地安装在印刷电路板上，以使得传感器芯片的接合路径通过焊球、焊块或导电粘合剂而与铜层叠结构接触。
根据另一种实施方式，印刷电路板中间层130在芯片的安装有传感器芯片的第二主表面上包括薄导电层（例如铜层叠结构），其中，传感器芯片被面朝上地安装在印刷电路板上，并且印刷电路板上的接合通路与导电迹线之间的电连接通过接合线实现。根据另一种实施方式，印刷电路板中间层包括用于在电流导体上定心的装置，例如匹配钻孔或凹槽。
根据另一实施方式，印刷电路板的所有接触区均不包括具有大于1.1的相对导磁率的导磁材料的叠层，或印刷电路板的所有接触区均被布置在距离磁场传感器元件最小1.5mm的距离内的层叠结构。
根据另一实施方式，电流导体的接触区以及传感器芯片的接触被布置在一个平面中，以使传感器封装件适合于表面安装装配。
根据另一实施方式，电流导体的磁场生成区在其最薄部分处具有至少0.2mm的垂直尺寸。
根据进一步的实施方式，磁场印刷电路板中间层130的介电强度由具有例如小于0.2mm（并且特别是在50μm到125μm的范围内）的垂直尺寸的层叠的聚酰亚胺层（例如Kapton箔片）增强。
根据另一实施方式，传感器芯片完全由印刷电路板材料包围。换句话说，传感器芯片130被层叠到印刷电路材料中，以使印刷电路板不仅布置在传感器芯片与电流导体之间，而且传感器芯片还在背离电流导体的剩余的顶部主表面上被印刷电路板覆盖。
为了减少或避免涡电流，基于图1A到12所述的传感器封装件的具体实施方式在传感器芯片130与磁场生成区126之间仅包括印刷电路板或其他介电层或材料，且不包括任何导电层，特别地，没有具有大于100μm的特定尺寸的大块导电层（不同于一般的引线框封装件）。因此，如图4所示，具有面朝上安装的传感器芯片的传感器封装件的实施方式在传感器芯片130与电流导体120之间、并且特别是在（与电流导体和磁场生成区126相关的）磁场传感器132、134中的任意一个与磁场生成区126之间不包括任何导电层或结构。因此，如图3所示，包括倒装安装或倒置安装的传感器芯片130的传感器封装件的某些实施方式仅包括位于传感器芯片130与电流导体120之间的薄的横向导电导痕以连接传感器芯片（例如将传感器芯片130的供电引脚、控制引脚和输出引脚连接至集成在传感器封装件中的其他分立电部件或连接至用于传感器封装件的外部连接的接触垫片），并在传感器芯片与电流导体之间不包括任何其他的导电结构或层。此外，这些薄的横向导电迹线不布置在磁场传感器与磁场生成区之间。
传感器封装件的其他实施方式可包括布置在电流导体的表面上的绝缘件或覆盖部分表面或整个表面的附加电流导体。该绝缘件可以是例如另一印刷电路板层或焊接止挡层。
相比于上面在图1到图13的各个实施方式中所述的实施方式，可使用与电路板分离的容器来将感应半导体芯片从测量源（例如用于电流传感器的电流轨道）处分离。
可使用最适合提高传感器的灵敏度而不降低半导体封装件的完整度的材料形成隔离容器。图14到22和24示出了本发明的各个实施方式中具有这种隔离容器的传感器封装件。图23示出了制造封装半导体封装件的实施方式。传感器可以是诸如热传感器、电流传感器、磁传感器、包括离子和电子传感器的辐射传感器、包括光电传感器的电磁波传感器的任意类型的传感器。
包括图14A到14F的图14示出了包括根据本发明实施方式的隔离容器的传感器封装件，其中，图14A到14C示出了各个投影图，其中，图14B和14C示出了移除了模制本体的情况下从不同角度的投影图，并且图14D和14F示出了横截面图；
传感器芯片130设置在模制本体140内。模制本体140可以是模制化合物、不是使用模制化合物形成的封装、不是使用模制化合物形成的密封剂、或其他材料。此外，在各个实施方式中，模制本体140是可选的，并且该模制本体用于示例的目的。不像之前图1到13的实施方式，传感器芯片130被设置在隔离容器1410上。隔离容器1410将传感器芯片与底板1405（例如，导体120）分离。传感器芯片130可使用芯片粘合层1420（图14D）被附接至隔离容器1410。如图15所示，底板1405可以是引线框和裸片板（die paddle）的一部分。
在多种实施方式中，底板1405可具有不同的形状来提高传感器芯片130内的传感器的灵敏度。底板1405的示例包括图1到13中的各个实施方式中所述的形状，包括图1B（1）至图1B（3）和1D所述的“I”、“U”、“S”形。由于这种图案化，可能引起底板1405在机械上脆弱。因此，底板1405可被附接至隔离容器1410，该容器有利地向底板1405提供机械稳定性。在各个实施方式中，底板1405可以使用焊接元件、粘合剂、插锁被附接于隔离容器1410，或可被按压（卡接，snap）就位等。在一种实施方式中，底板1405可使用箔片附接至隔离容器1410。
在各个实施方式中，传感器芯片130、隔离容器1410、和底板1405被封装在模制本体140内。
如图14B和14D中所示，隔离容器1410具有被厚外边缘包围的凹槽。因此，隔离容器1410在凹槽的底部下方具有薄膜部1760，同时在外边缘部1750处具有较大厚度。
在各个实施方式中，薄膜部1760可具有约10μm到约150μm的厚度LMP，并且在本实施方式中为约50μm。薄膜部的减小的厚度通过改进与底板1405的耦接而提供了良好的灵敏度。在多种实施方式中，传感器芯片130与底板1405之间的总距离尽可能地小，优选为100μm或更小。
在半导体封装件的处理和制造期间，较厚的外边缘部1750提供机械稳定性。在没有外边缘的情况下，薄膜将由于机械故障而易于损坏。在各个实施方式中，外边缘部1750可具有约100μm到约500μm的厚度LOR，并且在一种实施方式中是约300μm。在各个实施方式中，外边缘部1750可具有约200μm到约500μm的横向宽度WOR，并且在一种实施方式中为约300μm。
有利地，凹槽的尺寸足够大，以容纳传感器芯片130。然而，凹槽的深度DR必须不能过大，以避免在模制期间形成孔隙。在一种实施方式中，凹槽的深度DR小于约300μm，并且在约150μm到约250μm之间。在各个实施方式中，凹槽的深度DR与薄膜部的厚度LMP的比率为约4:1到约6:1。在各个实施方式中，凹槽的深度DR取决于处理能力和要求。
传感器芯片130可包括在约30μm到约500μm之间的厚度，而底板则可具有在约100μm到约5μm之间的厚度。
在各个实施方式中，凹槽是碗形的，或可具有弯曲的侧壁。这是因为使用各向同性蚀刻处理形成凹槽的缘故。如图所示（例如图14E），在一种或多种实施方式中，凹槽具有远离与凹槽的底部表面垂直的法线倾斜的侧壁。换句话说，在图14E所示的横截面图中，凹槽具有梯形侧壁。
此外，在各个实施方式中，侧壁的角部如图14F所示被倒圆，图14F是图14E的区域的放大的横截面图。如图21所述，可使用各向同性蚀刻形成圆角。在各个实施方式中，由此形成的角部的半径R可以是约10nm到约1000nm，并且在一种实施方式中，为约100nm到约300nm。
在一种或多种实施方式中，隔离容器1410包括玻璃。在各个实施方式中，可选择不同类型的玻璃。在一种或多种实施方式中，在一种实施方式中隔离容器1410包括硼硅酸盐玻璃。具有氧化硼和硅石的硼硅酸盐玻璃在150μm的厚度或垂直尺寸上具有10kV以上的高压绝缘。因此，具有仅约10μm到约150μm厚度的薄膜部1760在多个实施方式中可支持高至甚至大于10kV的电压。在电流和磁场传感器的情况中，玻璃被选为没有诸如铁和镍等的磁性材料。诸如熔融玻璃的其他类型的玻璃、石英可被应用于其他实施方式。
在各个实施方式中，所选玻璃的类型取决于期望的绝缘属性。例如，对于电流传感器，玻璃的材料被选为耐受强电场而不被击穿。在一种或多种实施方式中，对于电流传感器，任何类型的具有大带隙（例如，>8eV）和高介电强度（例如，>106V/cm）的玻璃均可用于形成隔离容器1410。不同于被用为印刷电路板材料的有机材料，基于玻璃的材料具有更高的介电击穿强度，并因此相比于可能使用的印刷电路板材料，隔离容器1410可在强电场下使用。
可选地，在热传感器的情况中，玻璃材料被选为耐受高热变化率。在一种或多种实施方式中，玻璃的材料必须具有高热导性，以便在玻璃内快速建立与时间无关的热剖面。热传感器可以是电磁波（可选的）传感器，即，测量从待感应的对象所发出的辐射。在这种实施方式中，玻璃的材料必须被选为在特定范围的波长中具有良好的特性。
在各个实施方式中，隔离容器1410的材料被选为提供（上述的）耐介电击穿特性、制造、处理、使用期间的机械稳定性、图案化能力（例如，使用节约成本的并能够大量制造的处理来形成凹槽）、化学鲁惰性、在升高的操作温度下（例如150οC到约250°C）的使用寿命稳定性、对粘合和模制化合物的良好润湿性。在一个或多个实施方式中，隔离容器1410的材料被选为具有合适的物理特性，例如，对于电流传感器来说非磁的且不导电的特性，或对于光电传感器来说不吸收光的特性。
此外，凹槽形的隔离容器1410相比于平面隔离材料具有多个优点。例如，相比于具有相同底面积（占地面积，foot print）（例如，底表面面积）的平面隔离材料，隔离容器1410增加了外隔离长度并由此减少了在传感器芯片130的侧壁周围脱层的风险。相比之下，平面隔离材料只能通过增加厚度或增加横向宽度来获得类似的保护，这增加了产品成本和/或减少了传感器的灵敏度。
在各个实施方式中，底板1405可包括散热器、用于温度传感器的热导板、用于电流传感器的电流轨道，并在一种实施方式中底板可包括铜。在其他实施方式中，底板1405可包括其他导电材料或导热材料。
在一种实施方式中，例如在功率半导体中，半导体封装件保持传感器芯片130靠近底板1405以从传感器芯片130散热。在另一种实施方式中，半导体封装件保持传感器芯片130靠近底板以测量耦接至底板1405的结构的温度。在另一种实施方式中，底板1405可用于传导电流（例如，导体120），并且传感器芯片130包括测量与电流流动相关的磁场的磁场传感器元件。在另一种实施方式中，底板1405可用作键盘中的按键，并且传感器芯片130的传感器可检测用于底板1405的不同部分之间或底板1405与诸如接地电势的参考电势之间的交流电流的电阻或电容以及阻抗的改变。因此，在各个实施方式中，传感器芯片130相对于底板1405刚性地安装，以便在传感器芯片130与底板1405之间具有低热阻通路或以便对在传感器芯片130内的传感器的情况下具有稳定的校准。
在各个实施方式中，传感器芯片130相对于底板1405被精确地安装，以便在底板1405与传感器芯片130之间具有良好定义的电容耦接、热耦接或磁耦接。
在各个实施方式中，半导体封装件在传感器芯片130与位于封装件表面上的接触（诸如引脚或凸起和接触区域）之间建立多个接触。这些接触可向传感器芯片130提供电力以及朝向于和来自于裸片的输入和输出信号。
在各个实施方式中，底板1405与传感器芯片130之间的热耦接和/或电磁耦接在封装件的整个寿命期间都是稳定的。在各个实施方式中，半导体封装件对于脱层以及底板1405之间的绝缘具有鲁棒性，并保护传感器芯片130免受周围湿气的影响（所述湿气可能导致介电特性的改变或由于膨胀引起厚度的改变）。
在各个实施方式中，封装（例如，模制本体140的模制）提供了密封并保护传感器芯片130免受外界的影响（例如，机械、化学、湿气、曝光、软辐射）。在一种或多种实施方式中，在传感器的情况下，半导体封装件不包括靠近传感器芯片130或在传感器芯片130与底板1405之间的大的导电部分，以免干扰底板1405与传感器芯片130之间的磁或电容耦接。
包括图15A到15C的图15示出了具有隔离容器的半导体封装件的实施方式，其中，图15A示出了俯视图，并且图15B和15C示出了横截面图。
在各个实施例中，引线框封装仅被示出作为示例。本发明的实施例还包括其他类型的封装，所述其他类型的封装包括陶瓷封装和任何其他类型的封装。
参照图15A，触感器芯片130位于隔离容器1410之上。隔离容器1410被设置在包括多个引线1440和底板1405（例如，裸片架和裸片板）的引线框之上。隔离容器1410具有如使用图14所述的形状和组成。类似地，底板1405可具有任意合适的形状，例如，如图14和/或图1所示。传感器芯片130通过线结合件（wire bonds）1430被耦接至多个引线1440。输入和输出信号被通过多个引线1440提供至传感器芯片130。
传感器芯片130、隔离容器1410、引线框（底板1405和多个引线1440）和线接合件1430被如之前实施方式中那样地封装在模制本体140内。
在一种实施方式中，多个引线1440被布置在传感器芯片130的一侧上。在各个实施方式中，多个引线1440被布置在多于一侧上，并被布置在传感器芯片130的所有侧上。传感器芯片130被设置在形成具有横向宽度WOR的外边缘部1750和薄膜部1760（见图15B）的凹槽1740中。在一种实施方式（图15A）中，凹槽1740的侧壁1741可具有碗形或梯形，或可替换地具有垂直侧壁（图15B）。
参照图15B，多个引线140可相对于引线框的底表面升高。例如，这使得可以减少线接合件1430的长度从而减少线的寄生电感。
在一种实施方式中，多个引线1440被布置在图15A的两侧上，而底板引线1405A和1405B（所述底板引线为用于底板的引线）被布置为如图15C地沿与多个引线1440的垂直方向。图15C还示出了底板1405，如之前例如图1B（1）至图1B（3）所述，底板还包括更薄的部分以局部地增加传感器130下方的电流或热流密度。
图16示出了包括根据本发明的实施方式的具有导电层的隔离容器的半导体封装件。
图16类似于上面相对于图14和图15所述的实施方式，但包括位于隔离容器上的附加导电层。
尽管隔离容器1410的薄膜部1460具有高介电强度，但在强电场下的邻近区域仍可能易于被击穿。这是因为在隔离容器1410周围的多个区域中可能存在孔隙。例如，靠近模制本体140可能存在孔隙，在诸如芯片粘合层1420中的粘胶区域内、或在脱层区域内（例如，具有模制本体140的传感器芯片130）存在孔隙。当这些孔隙经受强电场时，将发生被称为部分辉光放电的现象。这些孔隙内所包含的气体可变得离子化并可能被强电场加速。如果产生了大量的离子，这些离子可引起离子雪崩，这可通过烧穿存在有孔隙的材料而进一步地扩展孔隙。在装置的寿命期间，孔隙的增长可能会击穿位于隔离容器1410的薄膜部1460上方的隔离区。此外，其他击穿机制可能在强电场下工作，特别是在短时间内进行的一般的加速场测试中难以识别的缓慢处理。
图16到20的实施方式避免了位于隔离容器1410的薄膜部上方的强场区域。
如图16A所示，隔离容器1410的后表面涂覆有底部导电膜1450。底部导电膜1450被设置在隔离容器1410的薄膜部（可替换地在整个背表面上，如图16所示）与底板1405之间。此外，隔离容器1410的薄膜部的顶表面涂覆有环形导电膜1421。而且，芯片粘合层1420可以是导电材料的，以便隔离容器1410的薄膜部的整个顶表面涂覆有导电材料。在一种或多种实施方式中，芯片粘合层1420是与环形导电膜1421相同的材料，并可被同时形成。
如图16B中的芯片粘合层1420的放大的横截面图所示，在一种或多种实施方式中，隔离容器1410的顶表面和隔离容器1410的底表面涂覆有诸如细金属线的导电层1420A。具体地，在各个实施方式中，没有其他材料层被设置在导电层1420A与隔离容器1410之间，即，在导电层1420A下方的强电场区域中不存在易于击穿的区域。导电层1420A被耦接至传感器芯片130的低电压节点，以便传感器芯片130与底板1405之间的大部分的电势降发生在隔离容器1410内。因此，导电层1420A上方的电场明显减小。例如，由于降低的电场的缘故，在粘合层的顶部1420B中的任何孔隙不遭受部分辉光放电。
类似地，底部导电膜1450被耦接至底板1405的电势，以避免在隔离容器1410下方的模制本体140中的强电场区域。底部导电薄膜1450的结构可类似于图16B所示的芯片粘合层1420的结构。例如，底部导电薄膜1450可包括接触隔离容器1410的诸如导电层1420A的金属/导电线以及位于导电层下方的诸如顶部1420B的粘合材料。在一种实施方式中，来自底板1405和来自传感器芯片130的接触可利用线接合件形成。在各个实施方式中，接合层的顶部1420B也可是导电的。
在诸如霍尔传感器的磁场传感器（该磁场传感器感应来自底板1405的磁场）的情况中，用于形成导电表面的材料必须对磁场具有导磁性。因此，在某些实施方式中，可选择具有高磁场导磁率的材料。在各个实施方式中，诸如镍、钴、和铁的铁磁体材料并不是导体表面的一部分。在各个实施方式中，导电表面可包括诸如铜、金、银的抗磁材料或诸如钼、锂、钽、和镁的顺磁材料。在一种或多种实施方式中，导电表面可包括铝、氮化钛、和多晶硅。
在各个实施方式中，芯片粘合层1420、环形导电膜1421和底部导电膜1450包括具有足够导电性的材料以防静电，即允许电子的流动。芯片结合层1420、环形导电膜1421（以及下述的侧壁导电膜1422、顶部导电层1423）和底部导电膜1450可以不是低电阻材料，即，可以是高电阻材料，并在某些实施方式中甚至可以是诸如硅的半导体。在一个或多个实施方式中，芯片粘合层1420、环形导电膜1421、和底部导电膜1450包括诸如银、白金、金的金属层，并具有约20nm到约100nm的厚度。
进一步地，在某些实施方式中，芯片粘合层1420、环形导电膜1421、和底部导电膜1450可包括涂层在导电层上的粘合层。可替换地，芯片粘合层1420、环形导电膜1421、和底部导电膜1450可以是单个粘合导电层。
图17示出了具有隔离容器的半导体封装件的实施方式，所述隔离容器在凹槽的侧壁上具有导电表面。
图17类似于具有导电表面的图16的实施方式。不同于图16，在图17中，凹槽的侧壁还被侧壁导电膜1422覆盖，该侧壁导电膜是导电材料。
有利地，用侧壁导电膜1422覆盖凹槽的侧壁将强电场区域进一步推离薄膜部1760而进入凹槽的更厚的外部边缘部1750中。因此，该实施方式进一步保护薄膜部1760周围的易受影响区免受与击穿机制相关的电场的影响。
包括图18A和18B的图18示出了根据本发明实施方式的具有具有隔离容器的半导体封装件，所述隔离容器具有覆盖在顶表面上的导电涂层。
在图18中，隔离容器1410的外边缘部1750的顶表面覆盖有导电涂层，即，顶部导电层1423。如图18B的可替换实施方式中所示，顶部导电层1423可以与芯片粘合层1420、环形导电膜1421和侧壁导电膜1422同时形成。因此，芯片粘合层1420可覆盖如图18B所示的外边缘的顶表面、侧壁、和薄膜部的顶表面。图18B的实施方式更易于制造，因为导电层不必须要被图案化，由此避免了制造步骤（例如，节约掩模）。此外，在图18B所示的一个或多个实施方式中，隔离容器1410的整个底部表面可用导电材料（底部导电膜1450）覆盖。
当导电材料覆盖隔离容器1410的整个顶表面（如图18所示）时，在隔离容器1410的侧壁上实现全部电压降。因此，调整（如果需要，增加）隔离容器1410的外边缘的厚度以避免在该区域内的任何击穿。
图19示出了根据本发明的实施方式的用于防止脱层的隔离容器的附加特征。
在各个实施方式中，底板1405可大于传感器芯片130。具体地，在一种实施方式中，底板1405沿着传感器芯片130的周边至少与锯切边缘的部分交迭。在传统封装件中，这导致了在可靠电隔离方面的特殊问题，因为即使氧化物、氮化物、或聚酰亚胺隔离层沿着锯切边缘遭受破裂和碎裂的困扰。强电场下这样的脱层将引起进一步的故障。但是，如多种实施方式中所示，具有或不具有导电表面的隔离容器1410的使用消除了这一问题。
如之前相对于图18B所述的，沿着隔离容器1410的外边缘部的外侧壁存在强电场。如果在隔离容器1410的垂直外侧壁与模制本体140之间发生脱层，脱层可能在强电场下快速加剧。因此，在某些实施方式中，隔离容器1410被如图19所示地图案化。具体地，在各个实施方式中，隔离容器1410包括一个或多个阶梯部或沟道1460。沟道1460防止脱层的传播，从而减少导致隔离材料击穿的电辉光放电的风险。因此，脱层不会传播超出沟道1460的角部。这是因为沿着横向方向的电场相对较低，因此不横向地传播脱层。在一种或多种实施方式中，沟道的长度LC至少是外边缘部的长度LOR的10%，而在一种实施方式中是约20%到约50%。在如图23所示的切割期间，可在不显著增加成本的情况下制造沟道1460。
包括图20A和20B的图20示出了具有隔离容器的半导体封装件的另一实施方式，该隔离容器具有通过半导体芯片耦接至恒定电势节点的导电层，其中，图20A示出了俯视图，并且图20B示出了横截面图；
图20示出了图19的诸如沟道1460的特征和相对于图18B（也示出在图19中）所述的连续覆盖的导电层。图20还包括前面实施方式所述的其他特征，诸如梯形侧壁（图15到图19）、底部导电膜1450（图16到图19）、多个引线1440（图15）。
此外，顶部和底部导电层通过传感器芯片130被耦接至恒定电势节点，并且顶部和底部导电层被耦接至底板1405。例如，图20A示出了耦接连续芯片粘合层1420的多个部分的恒定节点线1470。图20B示出了耦接至底板1405的底板线1471。因此，专用的恒定节点线1470和底板线1471防止了在隔离容器1410的薄膜部1760周围的区域中发生等离子辉光放电。
有利地，可使用除了玻璃以外的材料形成图17到图20（以及下述的图21到22）所述的实施方式。在一些实施方式中，诸如印刷电路板材料、烧结陶瓷、和具有高介电击穿强度的材料的其他材料可被用于形成隔离容器1410。当隔离容器1410上的电势差较低时，可使用具有比玻璃更低的介电击穿强度的材料（例如印刷电路板材料）。
包括图21A和21B的图21示出了在单个半导体封装件中具有多个芯片的本发明的可替换实施方式。
图21A示出了将多个芯片封装到单个封装件中。在一种实施方式中，两个单独的隔离容器1410可被用于隔离每个芯片。在一种实施方式中，两个芯片均是传感器芯片130。然而在另一种实施方式中，芯片中的仅一个是传感器芯片130。另一个芯片可以是诸如通用处理器或专用微控制器以及诸如模拟、存储器等的其他类型的电路的其他类型的芯片。
图21B示出了使用单个的隔离容器1410来如图21A所示地将多个芯片封装到单个封装件中。隔离容器1410可以被图案化以包括两个凹槽，以使每一个芯片均可以被放置在每一个凹槽中。每一个凹槽均可具有之前实施方式所述的结构。进一步地，在各个实施方式中，每一个传感器芯片130下方的底板1405可用于不同的用途并因此可被耦接至不同的物理参数。例如，在一个实例中，第一芯片下方的第一底板可被耦接至电流轨道，而相邻的第二芯片下方的第二底板可被耦接至热源。
可替换地，在隔离容器1410内可图案化有两个以上的凹槽，以保持多个芯片。进一步地，在某些实施方式中，每个凹槽可保持一个以上的芯片。
在其他方面中，图21的实施方式可以类似于上面相对于图14到20所述的实施方式。
图22示出了根据本发明实施方式的包括隔离容器和电路板的半导体封装件。
图14到21所述的实施方式不包括单独的电路板。然而，进一步的实施方式还可包括电路板110。在一种示例实施方式中，电路板110被放置在传感器芯片130上（与面向隔离容器1410的一侧相对）。如果传感器芯片130的有源区域与面向电路板110的一侧相邻，那么电路板可直接接触传感器芯片130。但是，如果传感器芯片130上的有源区域面向隔离容器，那么电路板可使用在传感器芯片130内的穿过基板的过孔1455而被耦接。如示，电路板110可包括凸起部来接触传感器芯片130。
在其他方面中，图22的实施方式可类似于上面相对于图14到21所述的实施方式。
在各个实施方式中，图14到22所述的实施方式可被结合在一起。例如，在某些实施方式中，多个芯片可被放置在单个隔离容器1410内（如图21B），并且多个芯片可被耦接至电路板（图22）。因此，多个芯片可通过电路板被彼此耦接。进一步地，在各个实施方式中，图14到22的一个或多个实施方式可以与图1到13的实施方式相结合。
包括图23A到23G的图23示出了根据本发明实施方式的制造半导体封装件的多个阶段，其中，图23A到23B示出了切割步骤，并且图23C到图23D示出了形成隔离容器的步骤。
在各个实施方式中，切割的步骤（图23A到23B）可在图23C到23F的处理步骤之前或之后进行。在一种实施方式中，图23C到23F的处理步骤在切割步骤之前进行，以便可使用晶片级的处理技术。在其他实施方式中，图23C到23F的处理步骤在切割步骤之后进行，以减少处理复杂度，但也减少了生产率。
参考图23A，提供了晶片1700。晶片1700具有与在前面的各个实施方式中所述的所期望的隔离容器相同的组分。在各个实施方式中，晶片1700是所期望组分的玻璃晶片。
晶片1700被切割为多个单元（在图23C中进一步所述的基板1730）。在一种实施方式中，晶片1700在一个单个步骤中被切割，其中切割工具具有第一宽度W1。
在其他实施方式中，晶片1700在多个步骤中被切割。在第一个步骤中，具有第一宽度W1的第一切割工具1701将晶片1700部分地切割形成沟1705。在第一步骤之后，具有第二宽度W2的第二工具1702完成分割。在图23B所示的一种实施方式中，第二宽度比第一宽度窄并因此形成沟道1460（例如，图19）。这可以通过改变相同切割工具的锯切刀片宽度实现。
此外，在可替换的实施方式中，可从两侧均进行图23A和23B所述的切割步骤以便在隔离容器1410的两侧上均形成沟道1460。
图23C到23D示出了根据本发明的多个实施方式的用于隔离容器的构造处理。
参照图23C，首先在基板1730上形成标记图案1720。基板1730是在图23A中所示的晶片1700的一部分，并包括与期望的隔离容器相同的材料。
如图23D中所示，将基板1730图案化。在一种实施方式中，可利用例如湿蚀刻来化学地图案化基板1730。在一种或多种实施方式中，各向同性蚀刻或部分地各向同性蚀刻可被使用于形成如示的碗状凹槽。
在另一种实施方式中，例如，利用等离子蚀刻处理，可使用各向异性蚀刻来形成梯形凹槽（如图14E所示）。可在蚀刻结束时进行附加的各向同性蚀刻以改善角部的弧度（如图14F所示），由此避免可成为强电场区域的尖锐角部。图案化基板1730是在上面各个实施方式中所述的隔离容器1410。
如图23D所示，在蚀刻（如箭头所示）之后，基板1730具有凹槽1740和薄膜部1760和外边缘部1750。
接着，如图23E所示地涂覆并图案化芯片粘合层1420。可替换地，芯片粘合层1420被涂层在薄膜部1760的中央部分上。在一种实施方式中，芯片粘合层1420可以是导电层。在另一种实施方式中，芯片粘合层1420可以在多个步骤中被形成。可涂覆导电层，之后沉积粘合层，从而形成芯片粘合层1420。
在可替换的实施方式中，如图23F所示，将包含导电材料的芯片粘合层1420涂覆在隔离容器1410的整个表面上。用底部导电膜1450涂覆隔离容器1410的底部表面。在一种实施方式中，在可以以下两个步骤中形成芯片粘合层1420：首先涂覆金属层，之后在金属层上涂覆粘合层。
在各个实施方式中，底部导电膜1450和芯片粘合层1420可利用诸如蒸汽沉积、溅射沉积、电化沉积等的传统金属沉积技术沉积。底部导电膜1450和芯片粘合层1420可具有约20nm到约100nm的厚度并可包括诸如银、金、白金、铜等的金属。
如随后在图23G中所示，传感器芯片130被放置在隔离容器1410上。包括多个引线和底板1405的引线框可被放置在隔离容器1410下方。底板1405可例如通过焊接处理而被牢固地附接至隔离容器1410。通过线接合处理或其他合适的处理来形成线接合件1430以将传感器芯片130与引线耦接。封装件被放置在模制本体腔内并由模制化合物覆盖，该模制化合物在固化之后形成模制本体140。
如上所述，半导体封装件有利地不要求昂贵的处理，因此具有成本效率。用于制造半导体封装件的生产过程符合现有的封装件装配线的规定。具体地，其可被应用在带内测试处理器中，该处理器处理被容纳在单个带中或面板中的多个器件以增加生产量。
图24示出了根据本发明可替换实施方式的半导体封装件。
在该实施方式中，如之前的实施方式，半导体封装件具有隔离容器1410、隔离容器1410上方的传感器芯片130、隔离容器1410的顶表面上的芯片粘合层1420、用于将芯片粘合层1420耦接至传感器芯片130上的电势节点的恒定节点线1470、以及位于隔离容器1410下方的底板1405。如之前所述，芯片粘合层1420包括导电层1420A和粘合顶部1420B。
如图所示，封装件可包括位于隔离容器1410的底表面上的底部导电膜1450和用于将底部导电膜1450耦接至底板1405上的底板电势节点的底板线1471。底部导电膜1450可包括接触隔离容器1410的底部导电膜部分1450A和粘合底部1450B。底部导电膜部分1450A可以是导电的，例如，可以是金属层或硅层。在一种或多种实施方式中，粘合顶部1420B和/或粘合底部1450B也可以是导电的。诸如模制本体140的封装材料可被设置在隔离容器1410、传感器芯片130、以及底板1405的周围。如图所示，隔离容器1410的顶部表面可以是平面的（而非结构式的），而没有图案或凹槽。
本发明的实施方式可以被应用至用于半导体的任意类型的封装件，特别是可应用于这样的封装：其中半导体裸片被放置成靠近底板（例如，导电或导热）的同时还要求在半导体裸片与底板之间的强隔离。例如，在热传感器或电流传感器（其中，底板被放置得靠近传感器以提高灵敏度，但可能引起机械问题）的情况下，可使用本发明的实施方式。本发明的实施方式通过使用特殊结构的容器，在保持灵敏度的同时，还克服了这些机械问题。
尽管本发明及其优点已被详述，但应理解的是，在不背离所附权利要求所限定的本发明的精神和范围的前提下，这里可进行多种改变、替换和变化。例如，本领域技术人员应容易理解，本文所述的多种特征、功能、处理、和材料可以进行改变，同时这些改变仍落在本发明的范围内。
此外，本申请的范围不意在限制于本申请中所述的处理、机器、制造、物质的组分、装置、方法和步骤。本领域技术人员应从本发明的公开中容易理解，可根据本发明目前已有的或即将发展出的基本上实现与本文所述的对应实施方式相同的功能或基本上获得与本文所述的对应实施方式相同的结果的处理、机器、制造、物质的组分、装置、方法或步骤。因此，所附权利要求意在将这些处理、机器、制造、物质的组分、装置、方法或步骤包括在其范围内。

Claims (41)

1.一种半导体封装件，包括：
第一隔离容器，具有第一凹槽，从而形成内薄膜部和外边缘部，所述边缘部比所述薄膜部厚；
第一半导体芯片，设置在所述第一凹槽中；以及
第一底板，设置在所述第一隔离容器的所述薄膜部下方。
2.根据权利要求1所述的封装件，其中，所述第一隔离容器包括玻璃。
3.根据权利要求1所述的封装件，其中，所述第一隔离容器包括选自由印刷电路板材料、烧结陶瓷、和石英组成的组的材料。
4.根据权利要求1所述的封装件，进一步包括：顶部导电层，设置在所述第一隔离容器的顶表面上并位于所述第一半导体芯片与所述第一隔离容器之间；以及连接部，将顶部导电层耦接至所述第一半导体芯片上的电势节点。
5.根据权利要求4所述的封装件，进一步地包括设置在所述顶部导电层与所述第一半导体芯片之间的粘合层。
6.根据权利要求5所述的封装件，其中，所述粘合层是导电的。
7.根据权利要求4所述的封装件，其中，所述顶部导电层被设置在所述薄膜部的顶表面上但不设置在所述边缘部的顶表面上。
8.根据权利要求4所述的封装件，其中，所述顶部导电层被设置在所述薄膜部的顶表面和所述边缘部的顶表面上。
9.根据权利要求4所述的封装件，其中，所述顶部导电层被设置在所述薄膜部的顶表面和所述第一凹槽的侧壁上，但不设置在所述边缘部的顶表面上。
10.根据权利要求1所述的封装件，进一步包括：底部导电层，设置在所述隔离容器的底表面上并位于所述第一底板与所述第一隔离容器之间；以及连接部，将所述底部导电层耦接至所述第一底板上的底板电势节点。
11.根据权利要求1所述的封装件，进一步包括封装材料，所述封装材料设置在所述第一隔离容器、所述第一半导体芯片、以及所述第一底板周围。
12.根据权利要求11所述的封装件，其中，所述模制化合物中的一部分被设置在所述第一凹槽内并位于所述第一半导体芯片与所述第一隔离容器之间，其中，所述封装材料包括模制化合物。
13.根据权利要求1所述的封装件，其中，所述第一隔离容器的所述第一凹槽具有碗状侧壁。
14.根据权利要求1所述的封装件，其中，所述第一隔离容器的所述第一凹槽具有梯形侧壁，其中，所述第一隔离容器的所述第一凹槽的侧壁具有被倒圆的角部。
15.根据权利要求1所述的封装件，其中，所述半导体芯片包括传感器。
16.根据权利要求1所述的封装件，其中，所述第一隔离容器在外侧壁上具有阶梯或沟道。
17.根据权利要求1所述的封装件，进一步包括：
第二隔离容器，具有第二凹槽；
第二半导体芯片，设置在所述第二凹槽中；以及
第二底板，设置在所述第二隔离容器下方。
18.根据权利要求1所述的封装件，进一步包括：
第二凹槽，设置在所述第一隔离容器中；
第二半导体芯片，设置在所述第二凹槽中；以及
第二底板，设置在所述第一隔离容器下方。
19.根据权利要求18所述的封装件，其中，所述第一底板被耦接至第一电流轨道节点，并且其中，所述第二底板被耦接至不同于所述第一电流轨道的电流轨道节点。
20.根据权利要求1所述的封装件，进一步包括耦接至所述第一半导体芯片的电路板。
21.一种半导体封装件，包括：
玻璃容器，具有凹槽，从而形成内部薄膜部和外边缘部，所述边缘部比所述薄膜部厚至少三倍；
传感器芯片，设置在所述凹槽中；以及
底板，设置在所述玻璃容器的所述薄膜部下方。
22.根据权利要求21所述的封装件，其中，所述第一隔离容器的所述凹槽具有碗状侧壁。
23.根据权利要求21所述的封装件，进一步包括封装材料，所述封装材料设置在所述玻璃容器、所述传感器芯片、以及所述底板周围。
24.根据权利要求21所述的封装件，进一步包括：顶部导电层，设置在所述玻璃容器的顶表面上并位于所述传感器芯片与所述玻璃容器之间；以及连接部，将所述顶部导电层耦接至所述传感器芯片上的电势节点。
25.根据权利要求24所述的封装件，进一步包括：底部导电层，设置在所述玻璃容器的顶表面上并位于所述底板与所述玻璃容器之间；以及连接部，将所述底部导电层耦接至所述第一底板上的底板电势节点。
26.根据权利要求25所述的封装件，其中，所述玻璃容器在外侧壁上具有阶梯或沟道。
27.一种制造半导体封装件的方法，所述方法包括：
在基板中形成凹槽，从而在所述基板中形成具有内薄膜部和外边缘部的容器；
将半导体芯片附接到所述基板的所述薄膜部之上；以及
将底板附接到所述基板的所述内薄膜部下方。
28.根据权利要求27所述的方法，进一步包括：
以模制化合物覆盖所述容器、所述半导体芯片、和所述底板；以及
固化所述模制化合物以形成模制本体。
29.根据权利要求27所述的方法，其中，形成凹槽的步骤包括各向同性地蚀刻所述基板的一部分以形成碗状凹槽。
30.根据权利要求27所述的方法，进一步包括：
在所述基板的顶表面上形成顶部导电层；以及
在附接所述半导体芯片之前，在所述顶部导电层上形成粘合层。
31.根据权利要求27所述的方法，进一步包括：
在所述基板的底表面下方形成底部导电层；以及
在附接所述半导体之前，在所述底部导电层下方形成粘合层。
32.根据权利要求27所述的方法，进一步包括将所述基板切割为多个容器，其中，所述切割的步骤包括：
用具有第一宽度的第一切割锯部分地切割所述基板；以及
用具有比所述第一宽度窄的第二宽度的第二切割锯完成所述切割。
33.根据权利要求27所述的方法，其中，所述基板是玻璃晶片，其中，形成凹槽的步骤包括在所述基板中蚀刻多个凹槽。
34.根据权利要求27所述的方法，进一步包括切割玻璃晶片以形成所述基板，其中，在所述切割的步骤之后形成所述凹槽。
35.一种半导体封装件，包括：
隔离容器；
半导体芯片，设置在所述隔离容器上方；
顶部导电层，设置在所述隔离容器的顶表面上并位于所述半导体芯片与所述隔离容器之间；
连接部，将所述顶部导电层耦接至所述半导体芯片上的电势节点；以及
底板，设置在所述隔离容器下方。
36.根据权利要求35所述的封装件，进一步包括设置在所述顶部导电层与所述半导体芯片之间的粘合层。
37.根据权利要求36所述的封装件，其中，所述粘合层是导电的。
38.根据权利要求35所述的封装件，进一步包括：
底部导电层，设置在所述隔离容器的底表面上并位于所述底板与所述隔离容器之间；以及
连接部，将所述底部导电层耦接至所述底板上的底板电势节点。
39.根据权利要求35所述的封装件，进一步包括封装材料，所述封装材料设置在所述隔离容器、所述半导体芯片、和所述底板周围。
40.根据权利要求35所述的封装件，其中，所述隔离容器包括凹槽。
41.根据权利要求35所述的封装件，其中，所述隔离容器的顶表面是没有图案的平面状。
CN201310012291.1A 2010-03-26 2013-01-11 半导体封装件以及用于制造该半导体封装件的方法 Active CN103208462B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US12/732,470 US8400139B2 (en) 2010-03-26 2010-03-26 Sensor package having a sensor chip
US13/348,531 US9013890B2 (en) 2010-03-26 2012-01-11 Semiconductor packages and methods for producing the same
US13/348,531 2012-01-11

Publications (2)

Publication Number Publication Date
CN103208462A true CN103208462A (zh) 2013-07-17
CN103208462B CN103208462B (zh) 2016-05-04

Family

ID=48652731

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201310012291.1A Active CN103208462B (zh) 2010-03-26 2013-01-11 半导体封装件以及用于制造该半导体封装件的方法

Country Status (3)

Country Link
US (1) US9013890B2 (zh)
CN (1) CN103208462B (zh)
DE (1) DE102013100156B4 (zh)

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104793152A (zh) * 2014-01-16 2015-07-22 北京嘉岳同乐极电子有限公司 一种高灵敏芯片传感器
WO2015113184A1 (zh) * 2014-01-29 2015-08-06 北京嘉岳同乐极电子有限公司 高灵敏磁传感器及其制作方法
CN106549647A (zh) * 2015-09-17 2017-03-29 武汉昊昱微电子股份有限公司 一种晶振边角切割装置及切割方法
CN108254609A (zh) * 2016-12-28 2018-07-06 意法半导体股份有限公司 集成电流传感器器件和对应的电子器件
CN110383081A (zh) * 2017-03-06 2019-10-25 阿尔卑斯阿尔派株式会社 电流传感器
CN112444660A (zh) * 2019-09-02 2021-03-05 英飞凌科技股份有限公司 具有传感器芯片和汇流排的传感器装置
WO2021248597A1 (zh) * 2020-06-11 2021-12-16 苏州纳芯微电子股份有限公司 应用于电流传感器的隔离结构及电流传感器

Families Citing this family (35)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9222992B2 (en) * 2008-12-18 2015-12-29 Infineon Technologies Ag Magnetic field current sensors
JP5646830B2 (ja) 2009-09-02 2014-12-24 ルネサスエレクトロニクス株式会社 半導体装置、半導体装置の製造方法、及びリードフレーム
US8717016B2 (en) 2010-02-24 2014-05-06 Infineon Technologies Ag Current sensors and methods
US8760149B2 (en) 2010-04-08 2014-06-24 Infineon Technologies Ag Magnetic field current sensors
US8680843B2 (en) 2010-06-10 2014-03-25 Infineon Technologies Ag Magnetic field current sensors
US8283742B2 (en) 2010-08-31 2012-10-09 Infineon Technologies, A.G. Thin-wafer current sensors
US20120146165A1 (en) 2010-12-09 2012-06-14 Udo Ausserlechner Magnetic field current sensors
US8975889B2 (en) 2011-01-24 2015-03-10 Infineon Technologies Ag Current difference sensors, systems and methods
US8963536B2 (en) 2011-04-14 2015-02-24 Infineon Technologies Ag Current sensors, systems and methods for sensing current in a conductor
US9651581B2 (en) * 2011-09-28 2017-05-16 Infineon Technologies Ag High current sensors
JP5909822B2 (ja) * 2012-02-27 2016-04-27 アルプス・グリーンデバイス株式会社 電流センサ及びその作製方法
US8860153B2 (en) 2012-11-30 2014-10-14 Infineon Technologies Ag Semiconductor packages, systems, and methods of formation thereof
US9239353B2 (en) * 2013-06-20 2016-01-19 Texas Instruments Incorporated Testing of integrated circuits with external clearance requirements
US9658296B2 (en) * 2013-07-10 2017-05-23 Infineon Technologies Ag Current sensor device
US9437587B2 (en) * 2014-01-19 2016-09-06 Alpha & Omega Semiconductor, Inc. Flip chip semiconductor device
US9111772B1 (en) * 2014-01-29 2015-08-18 Infineon Technologies Ag Electronic array and chip package
US9689830B2 (en) * 2014-04-03 2017-06-27 Medtronic Minimed, Inc. Sensor detection pads with integrated fuse
US9671433B2 (en) 2014-04-25 2017-06-06 Infineon Technologies Ag Current sensor devices and methods
DE102015105075A1 (de) * 2015-04-01 2016-10-06 Infineon Technologies Ag Stromsensor
US10712126B2 (en) * 2015-08-25 2020-07-14 Axon Enterprise, Inc. Systems and methods for cooperation among weapons, holsters, and recorders
JP6673077B2 (ja) * 2016-07-26 2020-03-25 株式会社デンソー 電流センサ
CN110383080B (zh) * 2017-03-06 2021-06-18 阿尔卑斯阿尔派株式会社 电流传感器
NL2020901B1 (en) * 2018-05-09 2019-11-18 Sencio B V A sensor package and a method of manufacturing a sensor package
EP3696556A3 (en) * 2019-02-15 2020-09-09 LG Electronics Inc. Printed circuit board assembly
CN111721989A (zh) * 2019-03-22 2020-09-29 迈来芯电子科技有限公司 电流传感器
DE102019210845B3 (de) * 2019-07-22 2020-12-10 Infineon Technologies Ag Sensor-Chip mit einem Leiterrahmen und dazugehöriges Verfahren zum Herstellen
TWI738044B (zh) * 2019-08-29 2021-09-01 新唐科技股份有限公司 感測器以及積體電路模組
DE102020214311A1 (de) * 2020-11-13 2022-05-19 Zf Friedrichshafen Ag Leiterplattenanordnung, Inverter sowie Kraftfahrzeug
DE102021206627A1 (de) 2021-06-25 2022-12-29 Robert Bosch Gesellschaft mit beschränkter Haftung Stromerfassungsanordnung, Kommutierzelle und Wechselrichter
US11656250B2 (en) 2021-09-07 2023-05-23 Allegro Microsystems, Llc Current sensor system
CN116110879A (zh) * 2021-11-09 2023-05-12 华为技术有限公司 用于高速信号传输的芯片及芯片堆叠结构
US11892476B2 (en) * 2022-02-15 2024-02-06 Allegro Microsystems, Llc Current sensor package
US11940470B2 (en) 2022-05-31 2024-03-26 Allegro Microsystems, Llc Current sensor system
WO2024022217A1 (zh) * 2022-07-27 2024-02-01 宁波舜宇光电信息有限公司 一种摄像模组及其制造方法
DE102022129478A1 (de) 2022-11-08 2024-05-08 Infineon Technologies Ag Halbleitervorrichtungen mit elektrischen Isolationsmerkmalen und zugehörige Herstellungsverfahren

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6336370B1 (en) * 1997-12-30 2002-01-08 Krohne Messtechnik Gmbh & Co, Kg Coriolis mass flow meter with thick wall measuring tube
JP2005031000A (ja) * 2003-07-09 2005-02-03 Asahi Kasei Electronics Co Ltd 電流測定方法及び電流測定装置
US20050189635A1 (en) * 2004-03-01 2005-09-01 Tessera, Inc. Packaged acoustic and electromagnetic transducer chips
JP2005337941A (ja) * 2004-05-28 2005-12-08 Nippon Ceramic Co Ltd 電流センサ
CN1774618A (zh) * 2003-04-16 2006-05-17 株式会社富士金 耐蚀金属制热式质量流量传感器及采用它的流体供给设备

Family Cites Families (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5041780A (en) 1988-09-13 1991-08-20 California Institute Of Technology Integrable current sensors
WO2004075311A1 (ja) 1998-10-02 2004-09-02 Sanken Electric Co., Ltd. ホール効果素子を有する半導体装置
EP1031844A3 (fr) 1999-02-25 2009-03-11 Liaisons Electroniques-Mecaniques Lem S.A. Procédé de fabrication d'un capteur de courant électrique
US6348788B1 (en) 1999-09-28 2002-02-19 Rockwell Automation Technologies, Inc. High resolution current sensing apparatus
US6404180B1 (en) 1999-09-28 2002-06-11 Rockwell Automation Technologies, Inc. Technique for sensing current in a conductor with reduced susceptibility to electrical noise on the conductor
JP4164626B2 (ja) 2001-06-15 2008-10-15 サンケン電気株式会社 ホ−ル素子を備えた電流検出装置
JP3896590B2 (ja) 2002-10-28 2007-03-22 サンケン電気株式会社 電流検出装置
US6995315B2 (en) 2003-08-26 2006-02-07 Allegro Microsystems, Inc. Current sensor
US20060219436A1 (en) 2003-08-26 2006-10-05 Taylor William P Current sensor
US7166807B2 (en) 2003-08-26 2007-01-23 Allegro Microsystems, Inc. Current sensor
JP4572312B2 (ja) * 2004-02-23 2010-11-04 スタンレー電気株式会社 Ｌｅｄ及びその製造方法
JP4105142B2 (ja) 2004-10-28 2008-06-25 Ｔｄｋ株式会社 電流センサ
US7358724B2 (en) 2005-05-16 2008-04-15 Allegro Microsystems, Inc. Integrated magnetic flux concentrator
US7202552B2 (en) * 2005-07-15 2007-04-10 Silicon Matrix Pte. Ltd. MEMS package using flexible substrates, and method thereof
DE102006026148A1 (de) 2006-06-06 2007-12-13 Insta Elektro Gmbh Elektrisches/elektronisches Gerät
US7816905B2 (en) 2008-06-02 2010-10-19 Allegro Microsystems, Inc. Arrangements for a current sensing circuit and integrated current sensor
US9222992B2 (en) 2008-12-18 2015-12-29 Infineon Technologies Ag Magnetic field current sensors
US8680843B2 (en) 2010-06-10 2014-03-25 Infineon Technologies Ag Magnetic field current sensors

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6336370B1 (en) * 1997-12-30 2002-01-08 Krohne Messtechnik Gmbh & Co, Kg Coriolis mass flow meter with thick wall measuring tube
CN1774618A (zh) * 2003-04-16 2006-05-17 株式会社富士金 耐蚀金属制热式质量流量传感器及采用它的流体供给设备
JP2005031000A (ja) * 2003-07-09 2005-02-03 Asahi Kasei Electronics Co Ltd 電流測定方法及び電流測定装置
US20050189635A1 (en) * 2004-03-01 2005-09-01 Tessera, Inc. Packaged acoustic and electromagnetic transducer chips
JP2005337941A (ja) * 2004-05-28 2005-12-08 Nippon Ceramic Co Ltd 電流センサ

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104793152A (zh) * 2014-01-16 2015-07-22 北京嘉岳同乐极电子有限公司 一种高灵敏芯片传感器
CN104793152B (zh) * 2014-01-16 2019-02-15 北京嘉岳同乐极电子有限公司 一种高灵敏芯片传感器
WO2015113184A1 (zh) * 2014-01-29 2015-08-06 北京嘉岳同乐极电子有限公司 高灵敏磁传感器及其制作方法
CN106104290A (zh) * 2014-01-29 2016-11-09 北京嘉岳同乐极电子有限公司 高灵敏磁传感器及其制作方法
CN106549647A (zh) * 2015-09-17 2017-03-29 武汉昊昱微电子股份有限公司 一种晶振边角切割装置及切割方法
CN108254609A (zh) * 2016-12-28 2018-07-06 意法半导体股份有限公司 集成电流传感器器件和对应的电子器件
CN110383081A (zh) * 2017-03-06 2019-10-25 阿尔卑斯阿尔派株式会社 电流传感器
CN112444660A (zh) * 2019-09-02 2021-03-05 英飞凌科技股份有限公司 具有传感器芯片和汇流排的传感器装置
WO2021248597A1 (zh) * 2020-06-11 2021-12-16 苏州纳芯微电子股份有限公司 应用于电流传感器的隔离结构及电流传感器

Also Published As

Publication number Publication date
DE102013100156A1 (de) 2013-07-11
DE102013100156B4 (de) 2024-04-25
US20120112365A1 (en) 2012-05-10
US9013890B2 (en) 2015-04-21
CN103208462B (zh) 2016-05-04

Similar Documents

Publication Publication Date Title
CN103208462A (zh) 半导体封装件以及用于制造该半导体封装件的方法
US8729885B2 (en) Sensor package and method for producing a sensor package
US11895930B2 (en) Current sensor package with continuous insulation
CN104701193B (zh) 具有片状重分布结构的电子组件
US9547024B2 (en) Device for current measurement
CN106910730B (zh) 电流传感器制作方法与电流传感器
CN103187327B (zh) 用于集体制造仅包括经验证的pcb的3d电子模块的方法
CN102969446B (zh) 半导体芯片封装和方法
US9196554B2 (en) Electronic component, arrangement and method
CN112542439A (zh) 具有传感器芯片和汇流排的传感器装置
US10573803B1 (en) Current sensor packages with through hole in semiconductor
CN103021981A (zh) 集成电路及制造方法
JP6256819B2 (ja) 電流センサ及び電流測定装置
KR101434039B1 (ko) 전력 반도체 모듈 및 전력 반도체 제조 방법
CN110783315A (zh) 具有电磁屏蔽结构的半导体封装及其制造方法
US10622313B2 (en) Shielded electronic device module and method of measuring shielding thereof
CN105980865A (zh) 集成的电流传感器系统以及用于制造集成的电流传感器系统的方法
CN104937713B (zh) 电路组件
US9685412B2 (en) Semiconductor apparatus and manufacturing method for same
JP5458319B2 (ja) 電流センサ
US20230163056A1 (en) Semiconductor module
US20240153885A1 (en) Semiconductor devices with electrical insulation features and associated production methods
US11073572B2 (en) Current sensor device with a routable molded lead frame
JP2010237058A (ja) センサ装置およびその製造方法
KR102185064B1 (ko) 전력 모듈 및 그 제조 방법

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant