DE102022129478A1 - Halbleitervorrichtungen mit elektrischen Isolationsmerkmalen und zugehörige Herstellungsverfahren - Google Patents

Halbleitervorrichtungen mit elektrischen Isolationsmerkmalen und zugehörige Herstellungsverfahren Download PDF

Info

Publication number
DE102022129478A1
DE102022129478A1 DE102022129478.1A DE102022129478A DE102022129478A1 DE 102022129478 A1 DE102022129478 A1 DE 102022129478A1 DE 102022129478 A DE102022129478 A DE 102022129478A DE 102022129478 A1 DE102022129478 A1 DE 102022129478A1
Authority
DE
Germany
Prior art keywords
semiconductor device
dielectric
carrier
semiconductor chip
electrically conductive
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
DE102022129478.1A
Other languages
English (en)
Inventor
Rainer Markus Schaller
Martin Mayer
Volker Strutz
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Infineon Technologies AG
Original Assignee
Infineon Technologies AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Infineon Technologies AG filed Critical Infineon Technologies AG
Priority to DE102022129478.1A priority Critical patent/DE102022129478A1/de
Priority to US18/498,537 priority patent/US20240153885A1/en
Priority to CN202311453149.0A priority patent/CN118019437A/zh
Publication of DE102022129478A1 publication Critical patent/DE102022129478A1/de
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3135—Double encapsulation or coating and encapsulation
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R15/00—Details of measuring arrangements of the types provided for in groups G01R17/00 - G01R29/00, G01R33/00 - G01R33/26 or G01R35/00
    • G01R15/14—Adaptations providing voltage or current isolation, e.g. for high-voltage or high-current networks
    • G01R15/20—Adaptations providing voltage or current isolation, e.g. for high-voltage or high-current networks using galvano-magnetic devices, e.g. Hall-effect devices, i.e. measuring a magnetic field via the interaction between a current and a magnetic field, e.g. magneto resistive or Hall effect devices
    • G01R15/202—Adaptations providing voltage or current isolation, e.g. for high-voltage or high-current networks using galvano-magnetic devices, e.g. Hall-effect devices, i.e. measuring a magnetic field via the interaction between a current and a magnetic field, e.g. magneto resistive or Hall effect devices using Hall-effect devices
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R19/00—Arrangements for measuring currents or voltages or for indicating presence or sign thereof
    • G01R19/0092—Arrangements for measuring currents or voltages or for indicating presence or sign thereof measuring current only
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4803—Insulating or insulated parts, e.g. mountings, containers, diamond heatsinks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49534—Multi-layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49589—Capacitor integral with or on the leadframe
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/552—Protection against radiation, e.g. light or electromagnetic waves
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/60—Protection against electrostatic charges or discharges, e.g. Faraday shields
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L21/6836—Wafer tapes, e.g. grinding or dicing support tapes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68327—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used during dicing or grinding
    • H01L2221/68331—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used during dicing or grinding of passive members, e.g. die mounting substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/13—Mountings, e.g. non-detachable insulating substrates characterised by the shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H01L23/49562—Geometry of the lead-frame for devices being provided for in H01L29/00

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • General Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Health & Medical Sciences (AREA)
  • Electromagnetism (AREA)
  • Toxicology (AREA)
  • Ceramic Engineering (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Abstract

Eine Halbleitervorrichtung enthält einen elektrisch leitfähigen Träger und einen auf dem Träger angeordneten Halbleiterchip. Ferner enthält die Halbleitervorrichtung einen zwischen dem Träger und dem Halbleiterchip angeordneten Schichtstapel, der mehrere dielektrische Schichten aufweist. Der Schichtstapel trennt den Halbleiterchip und den Träger galvanisch voneinander. Mindestens eine der mehreren dielektrischen Schichten ist mit einer elektrisch leitfähigen Beschichtung beschichtet.

Description

  • Technisches Gebiet
  • Die vorliegende Offenbarung betrifft Halbleitervorrichtungen mit elektrischen Isolationsmerkmalen und zugehörige Herstellungsverfahren.
  • Hintergrund
  • In Halbleitervorrichtungen können während des Betriebs hohe elektrische Spannungsdifferenzen zwischen einzelnen Vorrichtungskomponenten auftreten. Beispielsweise können erhöhte elektrische Potentialdifferenzen in einem Stromsensor zwischen einer Stromschiene und einem darüber angeordneten Sensorchip entstehen. Abhängig von Materialeigenschaften und einer relativen Anordnung der Vorrichtungskomponenten können erhöhte Spannungsdifferenzen zu enorm hohen elektrischen Feldstärken in bestimmten räumlichen Bereichen der Vorrichtung führen. Dort angeordnete Vorrichtungskomponenten können durch die hohen elektrischen Feldstärken einem Verschleiß unterliegen, der schlimmstenfalls zu einem Ausfall der Vorrichtung führen kann. Hersteller und Entwickler von Halbleitervorrichtungen sind ständig bestrebt, ihre Produkte zu verbessern. Dabei kann es von besonderem Interesse sein, sowohl die Lebensdauer der Vorrichtungen zu verlängern als auch ihren fortlaufend sicheren Betrieb zu gewährleisten.
  • Kurzdarstellung
  • Verschiedene Aspekte betreffen eine Halbleitervorrichtung. Die Halbleitervorrichtung umfasst einen elektrisch leitfähigen Träger und einen auf dem Träger angeordneten Halbleiterchip. Die Halbleitervorrichtung umfasst ferner einen zwischen dem Träger und dem Halbleiterchip angeordneten Schichtstapel, der mehrere dielektrische Schichten umfasst. Der Schichtstapel trennt den Halbleiterchip und den Träger galvanisch voneinander. Mindestens eine der mehreren dielektrischen Schichten ist mit einer elektrisch leitfähigen Beschichtung beschichtet.
  • Verschiedene Aspekte betreffen eine Halbleitervorrichtung. Die Halbleitervorrichtung umfasst einen elektrisch leitfähigen Träger und eine auf dem Träger angeordnete dielektrische Struktur. Die Halbleitervorrichtung umfasst ferner einen auf einer Montagefläche der dielektrischen Struktur angeordneten Halbleiterchip. Die dielektrische Struktur umfasst mehrere Erhebungen, die aus der Montagefläche herausstehen und den Halbleiterchip umgeben. Die dielektrische Struktur trennt den Halbleiterchip und den Träger galvanisch voneinander. Die Erhebungen sind dazu ausgelegt, eine Kriechstrecke zwischen dem Halbleiterchip und dem Träger zu vergrößern.
  • Verschiedene Aspekte betreffen ein Verfahren zum Herstellen einer Halbleitervorrichtung. Das Verfahren umfasst ein Fertigen eines dielektrischen Wafers basierend auf einer Molding-Technik, wobei der dielektrische Wafer mehrere Vertiefungen aufweist. Das Verfahren umfasst ferner ein Vereinzeln des dielektrischen Wafers in mehrere dielektrische Schalen. Das Verfahren umfasst ferner ein Montieren eines Halbleiterchips in einer dielektrischen Schale. Das Verfahren umfasst ferner ein Montieren der dielektrischen Schale auf einem elektrisch leitfähigen Träger, wobei die dielektrische Schale den Halbleiterchip und den Träger galvanisch voneinander trennt.
  • Kurze Beschreibung der Zeichnungen
  • Vorrichtungen und Verfahren gemäß der Offenbarung sind im Folgenden anhand von Zeichnungen näher erläutert. Die in den Zeichnungen gezeigten Elemente sind nicht notwendigerweise maßstabsgetreu relativ zueinander wiedergegeben. Identische Bezugszeichen können identische Komponenten bezeichnen.
    • 1 zeigt schematisch eine perspektivische Ansicht einer Halbleitervorrichtung 100.
    • 2 zeigt schematisch eine Querschnittseitenansicht einer Halbleitervorrichtung 200 sowie Feldlinien eines in der Halbleitervorrichtung 200 auftretenden elektrischen Feldes.
    • 3 zeigt schematisch eine Querschnittseitenansicht einer Halbleitervorrichtung 300 gemäß der Offenbarung.
    • 4 zeigt schematisch eine Querschnittseitenansicht einer Halbleitervorrichtung 400 gemäß der Offenbarung sowie Feldlinien eines in der Halbleitervorrichtung 400 auftretenden elektrischen Feldes.
    • 5 zeigt schematisch eine Querschnittseitenansicht einer Halbleitervorrichtung 500 gemäß der Offenbarung.
    • 6 zeigt schematisch eine Querschnittseitenansicht einer Halbleitervorrichtung 600 gemäß der Offenbarung.
    • 7 zeigt schematisch eine Querschnittseitenansicht einer Halbleitervorrichtung 700 gemäß der Offenbarung.
    • 8 zeigt schematisch eine Querschnittseitenansicht einer Halbleitervorrichtung 800 gemäß der Offenbarung.
    • 9 enthält die 9A bis 9C, die schematisch eine Querschnittseitenansicht und Detailansichten einer Halbleitervorrichtung 900 gemäß der Offenbarung zeigen.
    • 10 zeigt schematisch eine Querschnittseitenansicht einer Halbleitervorrichtung 1000 gemäß der Offenbarung.
    • 11 zeigt ein Flussdiagramm eines Verfahrens zur Herstellung einer Halbleitervorrichtung gemäß der Offenbarung.
    • 12 enthält die 12A bis 12G, die schematisch eine Querschnittseitenansicht eines Verfahrens zur Herstellung einer Halbleitervorrichtung 1200 gemäß der Offenbarung zeigen.
    • 13 zeigt eine Querschnittseitenansicht einer dielektrischen Schale 1300 gemäß der Offenbarung.
    • 14 zeigt eine Querschnittseitenansicht einer dielektrischen Schale 1400 gemäß der Offenbarung.
    • 15 zeigt schematisch eine Querschnittseitenansicht einer Halbleitervorrichtung 1500 gemäß der Offenbarung.
    • 16 zeigt schematisch eine Querschnittseitenansicht einer Halbleitervorrichtung 1600 gemäß der Offenbarung.
    • 17 zeigt schematisch eine Querschnittseitenansicht einer Halbleitervorrichtung 1700 gemäß der Offenbarung.
  • Detaillierte Beschreibung
  • In der folgenden Beschreibung wird auf die beiliegenden Zeichnungen Bezug genommen. Die Zeichnungen veranschaulichen konkrete Ausführungsformen, in denen die vorliegende Offenbarung beispielhaft praktisch umgesetzt werden kann. Die folgende detaillierte Beschreibung ist dabei nicht in einem einschränkenden Sinn zu verstehen. In einigen Figuren können Abmessungen der dort gezeigten Vorrichtungen und ihrer Komponenten veranschaulicht sein. Die angegebenen Abmessungen sind lediglich beispielhaft und sollen in keiner Weise einschränkend sein. Jede der angegebenen Abmessungen kann beispielsweise bis zu etwa 10% nach unten oder oben abweichen.
  • Die 1 und 2 sowie ihre Beschreibung sollen qualitativ und beispielhaft eine der vorliegenden Offenbarung zugrundeliegende technische Problemstellung veranschaulichen. Die vorliegende Offenbarung ist jedoch nicht auf die in den 1 und 2 gezeigten Vorrichtungstypen beschränkt.
  • Die Halbleitervorrichtung 100 der 1 kann einen Träger (oder Chipträger) 2 und einen darüber angeordneten Halbleiterchip 4 aufweisen. Bei dem Halbleiterchip 4 kann es sich zum Beispiel um einen Magnetfeldsensorchip mit mindestens einem Sensorelement handeln. In dem spezifischen Beispiel der 1 kann der Halbleiterchip 4 einem differentiellen Magnetfeldsensorchip mit zwei Hall-Sensorelementen 6A, 6B entsprechen.
  • Der elektrisch leitfähige Träger 2 kann die Funktion einer Stromschiene erfüllen und dazu ausgelegt sein, einen elektrischen Messstrom 8 zu führen. In dem gezeigten Beispiel kann der Träger 2 bzw. die durch ihn ausgebildete Stromschiene zwei Einbuchtungen aufweisen, so dass der Messstrom 8 einen s-förmigen Verlauf um die beiden Sensorelemente 6A, 6B nehmen kann. Durch den Messstrom 8 kann an den Orten der Sensorelemente 6A, 6B ein Magnetfeld induziert werden. Der Halbleiterchip 4 kann dazu ausgelegt sein, das induzierte Magnetfeld an den Positionen der Sensorelemente 6A, 6B zu erfassen. Basierend auf dem erfassten Magnetfeld (bzw. basierend auf einem zugehörigen differentiellen Messsignal) kann die Stärke des Messstroms 8 bestimmt werden. Der Halbleiterchip 4 oder die Halbleitervorrichtung 100 können aus diesem Grund auch als Stromsensor bezeichnet werden.
  • Die Halbleitervorrichtung 200 der 2 kann ein oder mehrere Merkmale der Halbleitervorrichtung 100 der 1 aufweisen. Die Halbleitervorrichtung 200 kann einen Träger 2 und einen über dem Träger 2 angeordneten Halbleiterchip 4 enthalten. Zwischen dem Träger 2 und dem Halbleiterchip 4 kann ein Stapel dielektrischer Schichten 10 angeordnet sein. Im gezeigten Beispiel kann der Schichtstapel zwei dielektrische Schichten 10A, 10B aufweisen. Die genannten Vorrichtungskomponenten können zumindest teilweise durch ein Verkapselungsmaterial 12 verkapselt sein.
  • Während eines Betriebs der Halbleitervorrichtung 200 können große elektrische Potentialdifferenzen zwischen dem Träger 2 und dem Halbleiterchip 4 auftreten. Beispielsweise können solche Spannungsdifferenzen Werte von über 1000 Volt annehmen. Eine galvanische Trennung oder galvanische Isolierung zwischen dem Träger 2 und dem Halbleiterchip 4 kann durch die dazwischen angeordneten dielektrischen Schichten 10A, 10B bereitgestellt werden. Da die dielektrischen Schichten 10A, 10B eine elektrische Isolationsfähigkeit aufweisen, können sich hohe elektrische Feldstärken in bestimmten räumlichen Bereichen der Halbleitervorrichtung 200 aufbauen. In der 2 ist ein innerhalb der Halbleitervorrichtung 200 auftretendes elektrisches Feld durch elektrische Feldlinien veranschaulicht.
  • Im gezeigten Fall kann es beispielhaft zu einer Verdichtung der elektrischen Feldlinien in einem (räumlichen) Bereich 14 kommen, bei dem der Halbleiterchip 4, das Verkapselungsmaterial 12 und die obere dielektrische Schicht 10B aneinandergrenzen. Mit anderen Worten können in dem Bereich 14 vergleichsweise hohe elektrische Feldstärken auftreten. Bei dem Bereich 14 angeordnete Materialien können durch die hohen elektrischen Feldstärken stark beansprucht werden, was insbesondere für Materialien mit beschränktem Isolationsvermögen problematisch sein kann. Beispielweise kann eine zwischen der Oberseite der oberen dielektrischen Schicht 10B und der Unterseite des Halbleiterchips 4 angeordnete adhäsive Schicht auf Epoxid-, Silikon- oder Acrylat-Basis nicht notwendigerweise für eine starke elektrische Isolation ausgelegt sein. Die beschriebene Beanspruchung kann dann zu einer beschleunigten Alterung der Materialien führen, wodurch es zu unerwünschten elektrischen Entladungen innerhalb der Vorrichtung und schlimmstenfalls zu einem Ausfall der Vorrichtung kommen kann.
  • Im Folgenden sind beispielhafte Halbleitervorrichtungen gemäß der Offenbarung sowie Verfahren zur Herstellung solcher Halbleitervorrichtungen beschrieben. Die Halbleitervorrichtungen können reduzierte interne elektrische Feldstärken bereitstellen und somit zumindest teilweise zu einer Lösung der zuvor beschriebenen technischen Problemstellung beitragen.
  • Die Halbleitervorrichtung 300 der 3 kann ein oder mehrere Merkmale zuvor beschriebener Halbleitervorrichtungen aufweisen. Die Halbleitervorrichtung 300 kann einen elektrisch leitfähigen Träger 2 und einen auf (oder über) dem Träger 2 angeordneten Halbleiterchip 4 enthalten. Zwischen dem Träger 2 und dem Halbleiterchip 4 kann ein Schichtstapel 16 angeordnet sein, der mehrere dielektrische Schichten 18A, 18B aufweisen kann. Der Schichtstapel 16 kann dazu ausgelegt sein, den Träger 2 und den Halbleiterchip 4 galvanisch voneinander zu trennen. Mindestens eine der dielektrischen Schichten 18A, 18B kann mit einer elektrisch leitfähigen Beschichtung 20 beschichtet sein.
  • Die elektrisch leitfähige Beschichtung 20 kann im Allgemeinen aus einem beliebigen geeigneten elektrisch leitfähigen Material hergestellt sein. Vorzugsweise kann die elektrisch leitfähige Beschichtung 20 aus einem Metall oder einer Metalllegierung gefertigt sein. In diesem Zusammenhang kann die elektrisch leitfähige Beschichtung 20 mindestens eines von Kupfer, Nickel, Eisen, Cobalt, Palladium, Silber, Gold, Aluminium, oder Legierung davon enthalten.
  • Eine Abmessung (oder Dicke) der elektrisch leitfähigen Beschichtung 20 in der z-Richtung kann im Allgemeinen in einem Bereich von etwa 10 nm bis etwa 35 um liegen. In einem spezifischen Beispiel kann die elektrisch leitfähige Beschichtung 20 durch eine oder mehrere Metallschichten ausgebildet sein, die jeweils eine typische Schichtdicke in einem Bereich von etwa 15 nm bis etwa 20 nm aufweisen können. In weiteren Beispielen kann die Dicke der elektrisch leitfähigen Beschichtung 20 auch anders gewählt werden. Dabei kann die Dicke in einem Bereich liegen mit einer Untergrenze von etwa 10 nm und einer Obergrenze von etwa 25 nm, 50 nm, 100 nm, 250 nm, 500 nm, 1 um, 5 um, 15 um, 25 um oder 35 um. Die Fertigung der elektrisch leitfähigen Beschichtung 20 kann auf einem beliebigen geeigneten Prozess basieren. Beispielsweise kann die elektrisch leitfähige Beschichtung 20 durch mindestens eine der folgenden Techniken hergestellt werden: Atomlagenabscheidung, Elektroplattieren, stromloses Plattieren, galvanisches Abscheiden, Kaltgasspritzen, Plasmastaubspritzen, plasmainduziertes Spritzen, Aufdampfen, Drucken, usw.
  • In der z-Richtung betrachtet können in der elektrisch leitfähigen Beschichtung 20 eine oder mehrere Öffnungen ausgebildet sein. Die Öffnungen können dazu ausgelegt sein, eine Entstehung von Wirbelströmen (z.B. Eddy-Strömen) in der elektrisch leitfähigen Beschichtung 20 zu verhindern oder zumindest zu verringern. Die Öffnungen können eine beliebige Anzahl, Form und/oder Anordnung aufweisen, solange die elektrisch leitfähige Beschichtung 20 auf eine solche Weise von den Öffnungen unterbrochen wird, dass die Entstehung von Wirbelströmen während eines Betriebs der Halbleitervorrichtung 300 verhindert werden kann. Beispielsweise können die einzelnen Öffnungen runde, kreisförmige, ovale, rechteckige, quadratische Formen, oder Kombinationen davon, aufweisen. Dabei können die Öffnungen zum Beispiel eine Kammstruktur, eine Netzstruktur, eine Wabenstruktur, oder Kombinationen davon, ausbilden.
  • Im Beispiel der 3 kann der Schichtstapel 16 zwei dielektrische Schichten 18A, 18B aufweisen. Dabei kann sich die obere dielektrische Schicht 18B zumindest teilweise über die Ränder der unteren dielektrischen Schicht 18A hinaus erstrecken. Hierdurch kann eine elektrische Kriechstrecke zwischen dem Träger 2 und dem Halbleiterchip 4 verlängert sein. Insbesondere kann in der z-Richtung betrachtet eine Grundfläche der unteren dielektrischen Schicht 18A (insbesondere vollständig) innerhalb einer Grundfläche der oberen dielektrischen Schicht 18B angeordnet sein.
  • Die dielektrischen Schichten 18A, 18B können aus einem gleichen Material oder aus unterschiedlichen Materialien gefertigt sein. In einem Beispiel können die dielektrischen Schichten 18A, 18B ein anorganisches Material enthalten oder daraus hergestellt sein. Das anorganische Material kann zum Beispiel mindestens eines von einem Glasmaterial oder einem Keramikmaterial aufweisen. Alternativ oder zusätzlich können die dielektrischen Schichten 18A, 18B ein organisches Material enthalten oder daraus hergestellt sein. Das organische Material kann zum Beispiel mindestens eines von einem Polymer, einem Polyimid, Kapton®, einem Epoxid oder einem Silikon aufweisen. In dem gezeigten nicht einschränkenden Beispiel der 3 kann die untere dielektrische Schicht 18A aus einem Glasmaterial hergestellt sein und in der z-Richtung eine Abmessung in einem Bereich von etwa 100 um bis etwa 200 um aufweisen. Die obere dielektrische Schicht 18B kann zum Beispiel aus Kapton® gefertigt sein und in der z-Richtung eine Abmessung in einem Bereich von etwa 50 um bis etwa 100 um aufweisen.
  • Die untere dielektrische Schicht 18A kann durch eine erste Befestigungsschicht 22A an dem Träger 2 befestigt sein. Auf analoge Weise kann die obere dielektrische Schicht 18B durch eine zweite Befestigungsschicht 22B an der unteren dielektrischen Schicht 18A befestigt sein. Die Befestigungsschichten 18A, 18B können insbesondere elektrisch leitend und aus einem Material gefertigt sein, das eine hinreichende Adhäsion zwischen den aneinander zu befestigenden Komponenten bereitstellt. Beispielsweise kann jede der Befestigungsschichten 22A, 22B einem DAF (Die Attach Film)-Film entsprechen, der zum Beispiel Industrieruß („carbon black“) enthalten kann. Eine Abmessung eines solchen DAF-Films in der z-Richtung kann einen Wert von etwa 10±5 um aufweisen.
  • Die Ausführung des Trägers 2 ist nicht auf einen bestimmten Trägertypen eingeschränkt. Insbesondere kann der Träger 2 zumindest teilweise aus einem elektrisch leitfähigen Material hergestellt sein, so dass eine galvanische Trennung zwischen dem Träger 2 und dem Halbleiterchip 4 erforderlich sein kann. Im gezeigten Beispiel kann es sich bei dem Träger 2 um einen Leiterrahmen (Leadframe) handeln, der zumindest teilweise aus einem Metall oder einer Metalllegierung gefertigt sein kann. Der Leiterrahmen kann ein oder mehrere Diepads sowie einen oder mehrere Anschlussleiter (Leads) aufweisen. Der Halbleiterchip 4 kann insbesondere auf der Oberseite eines Diepads montiert sein. Der Leiterrahmen bzw. das Diepad kann als Stromschiene ausgelegt sein, wie bereits im Zusammenhang mit der 1 beschrieben.
  • Das Verkapselungsmaterial 12 kann ein elektrisch isolierendes Material enthalten oder aus einem solchen gefertigt sein. Eine oder mehrere Komponenten der Halbleitervorrichtung 300 können durch das Verkapselungsmaterial 12 verkapselt und dadurch gegen äußere Einflüsse geschützt sein, wie zum Beispiel Feuchtigkeit oder mechanische Stöße. Das Verkapselungsmaterial 12 kann ein Gehäuse für die Vorrichtungskomponenten ausbilden, so dass die Halbleitervorrichtung 300 auch als Halbleitergehäuse oder Halbleiterpackage bezeichnet werden kann. Das Verkapselungsmaterial 12 kann mindestens eines von einer Moldverbindung, einem Epoxid, einem Imid, einem Thermoplast, einem duroplastisches Polymer, einer Polymermischung, einem Glob-Top-Material, einem Laminat, usw. aufweisen. Für die Herstellung des Gehäuses können verschiedene Techniken verwendet werden, zum Beispiel mindestens eines von Compression Molding, Injection Molding, Powder Molding, Liquid Molding, Map Molding, Laminieren, usw.
  • Die Halbleitervorrichtung 300 kann weitere Komponenten aufweisen kann, die in der 3 der Einfachheit halber nicht gezeigt sind. Beispielsweise kann die Halbleitervorrichtung 300 optional ein oder mehrere elektrische Verbindungselemente (z.B. Bonddrähte) aufweisen, die den Halbleiterchip 4 mit Anschlussleitern (nicht gezeigt) des Trägers 2 elektrisch verbinden können. Die Anschlussleiter können zumindest teilweise von dem Verkapselungsmaterial 12 unbedeckt sein, so dass der Halbleiterchip 4 von außerhalb des Gehäuses elektrisch kontaktiert werden kann.
  • Wie bereits im Zusammenhang mit der 2 beschrieben, kann es während eines Betriebs der Halbleitervorrichtung 300 aufgrund von zwischen dem Träger 2 und dem Halbleiterchip 4 auftretenden Spannungsdifferenzen zu lokal erhöhten elektrischen Feldstärken innerhalb der Halbleitervorrichtung 300 kommen. Beispielsweise kann die elektrische Feldstärke in einem Grenzbereich 14 erhöht sein, bei dem der Halbleiterchip 4, der Schichtstapel 16 (bzw. die obere dielektrische Schicht 18B) und das Verkapselungsmaterial 12 aneinandergrenzen, wie bereits im Zusammenhang mit der 2 beschrieben. Daneben können aufgrund relativer Anordnungen, geometrischer Formen und/oder Materialeigenschaften der Vorrichtungskomponenten auch in anderen räumlichen Bereichen erhöhte elektrische Feldstärken auftreten, beispielsweise bei einer Kante oder einer Spitze des Halbleiterchips 4.
  • Die elektrisch leitfähige Beschichtung 20 kann dazu ausgelegt sein solche lokal erhöhten elektrischen Feldstärken abzubauen. Die elektrisch leitfähige Beschichtung 20, eine oder mehrere der Befestigungsschichten 22A, 22B und der Träger 2 können elektrisch leitfähig sein, während es sich bei den dazwischenliegenden Schichten 18A, 18B um Dielektrika handeln kann. Durch die genannten Komponenten können somit ein oder mehrere Kondensatoren innerhalb der Halbleitervorrichtung 300 ausgebildet werden. In einem Beispiel können die elektrisch leitfähige Beschichtung 20 und die obere Befestigungsschicht 22B eine erste und zweite Elektrode eines Kondensators mit dazwischenliegendem Dielektrikum 18B ausbilden. In einem weiteren Beispiel können die beiden Befestigungsschichten 22A, 22B und die dazwischenliegende dielektrische Schicht 18A einen weiteren Kondensator ausbilden. Letztendlich kann durch die unterschiedlichen Schichten eine Gesamtkapazität ausgebildet werden, die dem erhöhten elektrischen Feld entgegengerichtet sein kann, wodurch die elektrische Feldstärke in einem ausgewählten räumlichen Bereich verringern werden kann. Anders ausgedrückt kann durch die Verwendung der elektrisch leitfähigen Beschichtung 20 eine kapazitive Steuerung des elektrischen Feldes innerhalb der Halbleitervorrichtung 300 erfolgen.
  • Die Halbleitervorrichtung 400 der 4 kann zuvor beschriebenen Halbleitervorrichtungen zumindest teilweise ähnlich sein. Im Gegensatz zur Halbleitervorrichtung 200 der 2 kann die Halbleitervorrichtung 400 zusätzlich eine auf der Oberseite der oberen dielektrischen Schicht 10B angeordnete elektrisch leitfähige Beschichtung aufweisen, wie im Zusammenhang mit der 3 beschrieben. Während im Beispiel der 2 die elektrischen Feldlinien im Bereich 14 verdichtet sind, können im Beispiel der 4 durch die Verwendung der elektrisch leitfähigen Beschichtung bzw. den darauf basierenden Kapazität(en) die elektrischen Feldlinien im Bereich 14 aufgeweitet sein. Durch die Verwendung der elektrisch leitfähigen Beschichtung kann also die elektrische Feldverteilung innerhalb der Halbleitervorrichtung 400 gesteuert werden und erhöhte elektrische Feldstärken können abgebaut werden. Dementsprechend kann die elektrisch leitfähige Beschichtung auch als Feldsteuerungsschicht bezeichnet werden.
  • Die hierin beschriebenen Halbleitervorrichtungen gemäß der Offenbarung können neben dem bereits beschriebenen Abbau der elektrischen Feldstärke die nachfolgend beschriebenen technischen Effekte bereitstellen. Lediglich beispielhaft kann im Folgenden auf die Halbleitervorrichtung 300 der 3 Bezug genommen werden. Es ist allerdings klar, dass die genannten technischen Effekte auch durch jede andere hierin beschriebene Halbleitervorrichtung bereitgestellt werden können.
  • Durch eine Verwendung der elektrisch leitfähigen Beschichtung 20 und dem dadurch bewirkten Abbau elektrischer Feldstärken innerhalb der Halbleitervorrichtung 300 kann einem Verschleiß der Vorrichtungskomponenten vorgebeugt werden. Dadurch kann eine vorzeitige Alterung der Komponenten verhindert und ihre Lebensdauer erhöht werden. Das Risiko eines Ausfalls der Halbleitervorrichtung 300 kann dadurch verringert sein. Durch die verlängerte Lebensdauer können Energie- und Materialressourcen eingespart werden.
  • Durch die Verringerung der elektrischen Feldstärken können elektrische Entladungen, elektrische Teilentladungen und/oder Luftdurchschläge innerhalb der Halbleitervorrichtung 300 verhindert werden. Aufgrund von Alterungsprozessen können unter Umständen Luftvolumina bzw. Luftblasen in der Vorrichtung ausgebildet werden, zum Beispiel bei einer Grenzfläche zwischen dem Verkapselungsmaterial 12 und dem Schichtstapel 16. Aufgrund der verringerten elektrischen Feldstärken kann das Risiko von Entladungen entlang Luftstrecken in den Luftvolumina reduziert werden.
  • Durch die Verringerung der elektrischen Feldstärken kann auf zusätzliche Komponenten für eine verbesserte galvanische Isolation innerhalb der Halbleitervorrichtung oder in einem übergeordneten System verzichtet werden. Eine notwendige galvanische Trennung kann in den Halbleitervorrichtungen gemäß der Offenbarung vollständig und insbesondere durch die Verwendung der elektrisch leitfähigen Beschichtung 20 bereitgestellt werden. Die hierin beschriebenen Vorrichtungen stellen deshalb vereinfachte und kostengünstige Lösungen dar.
  • Aufgrund des erreichten Abbaus elektrischer Feldstärken können durch Industrienormen spezifizierte Isolationsstandards eingehalten werden. Als zum Zeitpunkt dieser Offenbarung vorliegende Industriestandards können die Normen IEC 60664 und IEC 60747-17 genannt werden. Es ist in diesem Zusammenhang allerdings zu beachten, dass die vorliegende Offenbarung in keiner Weise auf die genannten Normen oder in Zusammenhang damit stehende Vorrichtungstypen eingeschränkt ist. Die hierin beschriebenen Konzepte können natürlicherweise auch in anderen technischen Bereichen oder Vorrichtungen eingesetzt werden.
  • Die hierin beschriebenen Halbleitervorrichtungen können zum Beispiel in hocheffizienten ressourcenschonenden elektrischen Stromantrieben verwendet werden. Stromantriebe können zumindest einen Teil dazu beitragen, die weltweiten Kohlendioxid-Emissionen zu verringern. Die hierin beschriebenen Halbleitervorrichtungen können somit zumindest indirekt zu grünen Technologielösungen beitragen, d.h. zu klimafreundlichen Lösungen, die einen verringerten Energie- und Materialverbrauch bereitstellen.
  • Die Halbleitervorrichtung 500 der 5 kann ein oder mehrere Merkmale zuvor beschriebener Halbleitervorrichtungen aufweisen. Im gezeigten Beispiel kann eine Klebeschicht 24 zwischen den beiden dielektrischen Schichten 18A, 18B angeordnet sein und diese aneinander befestigen. Die Klebeschicht 24 kann insbesondere ein elektrisch leitendes Material enthalten oder aus einem solchen gefertigt sein. In diesem Zusammenhang kann die Klebeschicht 24 einen elektrisch leitfähigen Füllstoff enthalten, wie zum Beispiel Graphitpulver. Eine Abmessung der Klebeschicht 24 in der z-Richtung kann in einem Bereich von etwa 15 um bis etwa 25 um liegen. In Analogie zur 3 können in der 5 eine oder mehrere Kapazitäten durch zumindest eines von der elektrisch leitfähigen Beschichtung 20, der Klebeschicht 24, der Befestigungsschicht 22 und dem Träger 2 ausgebildet werden. Hierdurch kann eine kapazitive Steuerung des elektrischen Feldes innerhalb der Halbleitervorrichtung 500 bereitgestellt werden.
  • Die Halbleitervorrichtung 600 der 6 kann ein oder mehrere Merkmale zuvor beschriebener Halbleitervorrichtungen aufweisen. Im gezeigten Fall kann es sich beispielhaft bei jeder der dielektrischen Schichten 18A, 18B um eine Kapton®-Schicht handeln, die zum Beispiel der dielektrischen Schicht 18B der 3 ähnlich sein kann. In anderen Beispielen kann für die dielektrische Schicht 18B jedoch auch ein anderes im Zusammenhang mit der 3 beschriebenes Material verwendet werden. Darüber hinaus können die Befestigungsschicht 22 und die Klebeschicht 24 entsprechenden Schichten in den 3 und 5 entsprechen.
  • Die Halbleitervorrichtung 700 der 7 kann der Halbleitervorrichtung 600 der 6 ähnlich sein. Im Gegensatz zur 6 können die dielektrischen Schichten 18A, 18B in der 7 in der z-Richtung betrachtet im Wesentlichen deckungsgleich sein und ähnliche Grundflächen aufweisen.
  • Die Halbleitervorrichtung 800 der 8 kann ein oder mehrere Merkmale zuvor beschriebener Halbleitervorrichtungen aufweisen. Im Gegensatz zu vorhergehenden Beispielen kann der Schichtstapel 16 mehr als zwei dielektrische Schichten aufweisen. Im gezeigten Fall kann der Schichtstapel 16 beispielhaft vier dielektrische Schichten 18A bis 18D aufweisen, wie zum Beispiel vier Kapton®-Schichten. In anderen Beispielen können für die dielektrischen Schichten 18A bis 18D jedoch auch ein oder mehrere andere zuvor beschriebener Materialien verwendet werden. Des Weiteren kann die Halbleitervorrichtung 800 eine Vielzahl elektrisch leitfähiger Beschichtungen 20A bis 20D enthalten, die auf den Oberseiten der dielektrischen Schichten 18A bis 18D angeordnet sein können. Eine Befestigung der genannten Komponenten untereinander kann über eine Vielzahl von Klebeschichten 24A bis 24D erreicht werden.
  • Im gezeigten Beispiel können die dielektrischen Schichten 18A bis 18D treppenförmig angeordnet sein. Dabei kann in der z-Richtung betrachtet eine Grundfläche einer dielektrischen Schicht (insbesondere vollständig) innerhalb einer Grundfläche der darunter liegenden dielektrischen Schicht angeordnet sein. Durch die treppenförmige Anordnung der dielektrischen Schichten 18A bis 18D und der darauf angeordneten elektrisch leitfähigen Beschichtungen 20A bis 20D kann eine verlängerte Kriechstrecke zwischen dem Träger 2 und dem Halbleiterchip 4 bereitgestellt werden. In Analogie zu vorhergehenden Beispielen können in der 8 durch die genannten Komponenten eine oder mehrere Kapazitäten ausgebildet werden, wodurch eine kapazitive Steuerung des elektrischen Feldes innerhalb der Halbleitervorrichtung 800 bereitgestellt werden kann.
  • Die Halbleitervorrichtung 900 der 9 kann ein oder mehrere Merkmale zuvor beschriebener Halbleitervorrichtungen aufweisen. Die 9A zeigt eine Seitenansicht der gesamten Halbleitervorrichtung 900, während die 9B und 9C Detailansichten von Teilen der Halbleitervorrichtung 900 darstellen. Die Halbleitervorrichtung 900 kann einen elektrisch leitfähigen Träger 2 und eine auf dem Träger 2 angeordnete dielektrische Struktur 26 aufweisen. Auf einer Montagefläche der dielektrischen Struktur 26 kann ein Halbleiterchip 4 angeordnet sein. Die dielektrische Struktur 26 kann den Halbleiterchip 4 und den Träger 2 galvanisch voneinander trennen. Ferner kann die dielektrische Struktur 26 mehrere Erhebungen 28 aufweisen, die aus der Montagefläche herausstehen und den Halbleiterchip 4 umgeben können.
  • Im gezeigten Beispiel kann die Montagefläche im Wesentlichen in der x-y-Ebene angeordnet sein und die Erhebungen 28 können sich im Wesentlichen in der z-Richtung erstrecken. Dabei können zumindest einige der Erhebungen 28 den Halbleiterchip 4 in der z-Richtung überragen. Im gezeigten Fall kann der Halbleiterchip 4 beispielhaft links und rechts von drei Erhebungen 28 umgeben sein. In weiteren Beispielen kann die Anzahl der Erhebungen 28 je nach Bedarf anders gewählt werden. In der z-Richtung betrachtet können die Erhebungen 28 die Montagefläche bzw. den darauf montierten Halbleiterchip 4 (insbesondere vollständig) umschließen. Neben den aus der Montagefläche der dielektrischen Struktur 26 herausstehenden Erhebungen 28 kann die dielektrischen Struktur 26 optional eine oder mehrere weitere Erhebungen 30 auf ihrer Unterseite aufweisen.
  • Die Erhebungen 28 können dazu ausgelegt sind, eine Kriechstrecke zwischen dem Träger 2 und dem Halbleiterchip 4 zu vergrößern. Hierdurch können unter anderem Migrationseffekte innerhalb der Halbleitervorrichtung 900 abgeschwächt und eine Durchschlagsfestigkeit erhöht werden. In diesem Zusammenhang können die Erhebungen 28 mehrere Schirmstrukturen und/oder Rippenstrukturen enthalten oder als solche ausgeführt sein. Durch derartig geformte Strukturen können besonders lange Kriechstrecken zwischen dem Träger 2 und dem Halbleiterchip 4 bereitgestellt werden.
  • Die geometrische Form der Erhebungen 28 kann erhöhten elektrischen Feldern innerhalb der Halbleitervorrichtung 900 entgegengerichtet sein, die sich aufgrund elektrischer Potentialdifferenzen zwischen dem Träger 2 und dem Halbleiterchip 4 ergeben können. Im gezeigten Fall können die Schirmstrukturen und/oder Rippenstrukturen 28 zum Beispiel abgeschrägt sein und dadurch einen Abbau erhöhter elektrischer Feldstärken bereitstellen. Die Erhebungen 28 können im gezeigten Beispiel insbesondere in Richtung des Halbleiterchips 4 geneigt sein und mit der Montagefläche der dielektrischen Struktur 26 einen Winkel von kleiner als 90 Grad bilden.
  • Neben dem beschriebenen Abbau erhöhter elektrischer Feldstärken können die Erhebungen 28 ein oder mehrere Klebstoffstoppmerkmale 46 bereitstellen. Da die Erhebungen 28 aus der Montagefläche hervorstehen, können sie beispielsweise eine laterale Ausbreitung eines zwischen der Montagefläche und dem Halbleiterchip 4 verwendeten Klebstoffs verhindern.
  • Die Halbleitervorrichtung 900 kann eine oder mehrere in der dielektrischen Struktur 26 eingebettete elektrisch leitfähige Schichten 32 aufweisen, die dazu ausgelegt sind, einen oder mehrere Kondensatoren auszubilden. Die elektrisch leitfähigen Schichten 32 können diesbezüglich insbesondere den im Zusammenhang mit vorhergehenden Figuren beschriebenen elektrisch leitfähigen Beschichtungen 20 ähnlich sein. Das bedeutet, dass die durch den mindestens einen Kondensator ausgebildeten Kapazität dazu ausgelegt sein kann, eine elektrische Feldstärke in einem ausgewählten räumlichen Bereich der Halbleitervorrichtung 900 abzubauen. Die elektrisch leitfähigen Schichten 32 können eine kapazitive Feldsteuerung des elektrischen Feldes innerhalb der Halbleitervorrichtung 900 bereitstellen. In der z-Richtung betrachtet können die elektrisch leitfähigen Schichten 32 Öffnungen aufweisen, um eine Entstehung von Wirbelströmen zu verhindern.
  • Die geometrische Form und/oder die relative Anordnung der elektrisch leitfähigen Schichten 32 können so gewählt sein, dass eine sich von dem Halbleiterchip 4 durch die dielektrische Struktur 26 zu dem Träger 2 erstreckende Entladungsstrecke verlängern wird. Im gezeigten Beispiel können die elektrisch leitfähigen Schichten 32 hierfür treppenförmig angeordnet sein. Dabei kann in der z-Richtung betrachtet eine Grundfläche einer elektrisch leitfähigen Schicht 32 (insbesondere vollständig) innerhalb einer Grundfläche der darunter liegenden elektrisch leitfähigen Schicht 32 angeordnet sein. Die treppenförmige Anordnung der elektrisch leitfähigen Schichten 32 kann verhindern, dass eine Entladung (oder Teilentladung) durch die dielektrische Struktur 26 auf dem kürzesten Weg in der z-Richtung erfolgt. Vielmehr kann eine elektrische Entladung nur entlang einer verlängerten Strecke an den elektrisch leitfähigen Schichten 32 vorbei erfolgen.
  • Eine oder mehrere der elektrisch leitfähigen Schichten 32 können mit einem elektrischen Ausgang 34 elektrisch verbunden sein. In der Detailansicht der 9C kann beispielhaft die mittlere Schicht 32 mit dem elektrischen Ausgang 34 elektrisch verbunden sein. Falls eine Teilentladung 36 zwischen dem Halbleiterchip 4 und der verbundenen elektrisch leitfähigen Schicht 32 auftritt, können elektrische Ladungen über die verbundene elektrisch leitfähige Schicht 32 zum elektrischen Ausgang 34 fließen, d.h. der elektrische Ausgang 34 kann ein Signal ausgeben. Das Ausgabesignal kann zum Beispiel an eine Komparatorschaltung für eine Detektion der Teilentladung 36 weitergeleitet werden.
  • Die Halbleitervorrichtung 900 kann eine oder mehrere zwischen der Montagefläche der dielektrischen Struktur 24 und dem Halbleiterchip 4 angeordnete elektrisch leitfähige (oder antistatische) Beschichtungen 20 aufweisen, wie beispielhaft in der Detailansicht der 9B gezeigt. Im gezeigten Beispiel kann sich die elektrisch leitfähige Beschichtung 20 über die Montagefläche und zumindest teilweise entlang einer Seitenwand einer dem Halbleiterchip 4 benachbarten Erhebung 28 erstrecken. Ein Übergang von der Montagefläche zur Seitenwand der benachbarten Erhebung 28 kann dabei insbesondere eine abgerundete Ecke 44 aufweisen. Die in der 9B gezeigte elektrisch leitfähige Beschichtung 20 kann beispielsweise den zuvor im Zusammenhang mit den 3 bis 8 beschriebenen elektrisch leitfähigen Beschichtungen 20 ähnlich sein und ähnliche Funktionalitäten erfüllen.
  • Die dielektrische Struktur 26 kann insbesondere direkt auf dem Träger 2 angeordnet bzw. befestigt sein. Das bedeutet, es muss nicht notwendigerweise eine zusätzliche adhäsive Schicht verwendet werden, um die dielektrische Struktur 26 hinreichend fest an dem Träger 2 zu befestigen. Die dielektrische Struktur 26 kann aus einem beliebigen geeigneten Dielektrikum gefertigt und basierend auf einem beliebigen geeigneten Verfahren hergestellt werden. In einem spezifischen Beispiel kann die dielektrische Struktur 26 basierend auf einem 3D-Druckverfahren hergestellt sein und ein druckfähiges dielektrisches Material enthalten.
  • Im Beispiel der 9 kann der Träger 2 ein oder mehrere Diepads 38 sowie ein oder mehrere Anschlussleiter 40 aufweisen. Der Halbleiterchip 4 kann über elektrische Verbindungselemente 42 mit den Anschlussleitern 40 elektrisch verbunden sein. Eine oder mehrere Vorrichtungskomponenten können durch ein Verkapselungsmaterial 12 verkapselt sein, wobei die Anschlussleiter 40 zumindest teilweise von dem Verkapselungsmaterial 12 unbedeckt sein können, so dass der Halbleiterchip 4 von außerhalb des Verkapselungsmaterials 40 elektrisch kontaktiert werden kann. Im gezeigten Fall können die elektrischen Verbindungselemente 42 zum Beispiel Bonddrähte aufweisen oder solchen entsprechen. Die Erhebungen 28 können insbesondere unterhalb der Bonddrähte 42 angeordnet und dazu ausgelegt sein, die Bonddrähte 42 mechanisch zu stützen, wodurch ein Durchhängen und/oder ein Durchbiegen der Bonddrähte 42 verhindert werden kann.
  • Die Halbleitervorrichtung 1000 der 10 kann ein oder mehrere Merkmale zuvor beschriebener Halbleitervorrichtungen aufweisen. Die Halbleitervorrichtung 1000 kann einen Träger 2 und eine darauf angeordnete dielektrische Struktur 26 enthalten. Auf der Oberseite der dielektrischen Struktur 26 kann ein Halbleiterchip 4 angeordnet sein. Im gezeigten Fall kann die dielektrische Struktur 26 beispielhaft zwei dielektrische Schichten 18A, 18B aufweisen, die zum Beispiel den dielektrischen Schichten 18A, 18B der 3 ähnlich sein können. In einem nicht einschränkenden Beispiel kann die untere dielektrische Schicht 18A aus einem Glasmaterial gefertigt sein und die obere dielektrische Schicht 18B einem Polyimid-Tape entsprechen. Die genannten Vorrichtungskomponenten können durch adhäsive Schichten 48 aneinander befestigt sein. In der 10 veranschaulichte Abmessungen der Vorrichtungskomponenten sind in um angegeben.
  • Im gezeigten Beispiel kann die Oberseite der oberen dielektrischen Schicht 18B strukturiert sein und eine Vielzahl von Erhebungen 28 (bzw. Vertiefungen) aufweisen. Die Strukturierung der dielektrischen Schicht 18B kann durch eine beliebige geeignete Technik erfolgen. In einem Beispiel kann es sich bei der dielektrischen Schicht 18B um ein Kapton®-Tape handeln, das durch einen Laser strukturiert werden kann. In einem anderen Beispiel kann die dielektrische Schicht 18B aus einem Glasmaterial gefertigt sein, welches durch einen Ätzprozess strukturiert werden kann. Durch die Erhebungen 28 kann eine Kriechstrecke 50 zwischen dem Träger 2 und dem Halbleiterchip 4 vergrößert sein. In der 10 ist eine beispielhafte Kriechstrecke 50 durch eine gestrichelte Linie angedeutet.
  • 11 zeigt ein Flussdiagramm eines Verfahrens zur Herstellung einer Halbleitervorrichtung gemäß der Offenbarung. Das Verfahren ist auf eine allgemeine Weise dargestellt und beschrieben, um Aspekte der Offenbarung qualitativ zu beschreiben. Das Verfahren kann weitere Aspekte aufweisen. Beispielsweise kann das Verfahren um einen oder mehrere der Aspekte erweitert werden, die in Verbindung mit anderen hierin beschriebenen Figuren genannt sind.
  • Bei 52 kann ein dielektrischer Wafer basierend auf einer Molding-Technik gefertigt werden, wobei der dielektrische Wafer mehrere Vertiefungen aufweist. Bei 54 kann der dielektrische Wafer in mehrere dielektrische Schalen vereinzelt werden. Bei 56 kann ein Halbleiterchip in einer dielektrischen Schale montiert werden. Bei 58 kann die dielektrische Schale auf einem elektrisch leitfähigen Träger montiert werden, wobei die dielektrische Schale den Halbleiterchip und den Träger galvanisch voneinander trennt.
  • Das Verfahren der 12 kann als eine detailliertere Version des Verfahrens der 11 betrachtet werden. In der 12A kann ein dielektrischer Wafer 60 basierend auf einer Molding-Technik gefertigt werden. Der dielektrische Wafer 60 kann mindestens eines von einer Moldverbindung, einem Epoxid, einem Imid, einem Thermoplast, einem duroplastisches Polymer oder einer Polymermischung enthalten bzw. daraus gefertigt sein. Die Herstellung des dielektrischen Wafers 60 kann zum Beispiel auf mindestens einem von Compression Molding, Injection Molding, Powder Molding, Liquid Molding oder Map Molding basieren. Während der Fertigung des dielektrischen Wafers 60 können in seiner Oberseite mehrere Vertiefungen 62 ausgebildet werden. Zu diesem Zweck kann zum Beispiel ein für den Moldingprozess verwendetes Molding-Werkzeug entsprechend geformt sein. In der beispielhaften Seitenansicht der 12 können die Vertiefungen 62 eine trapezförmige Form aufweisen. In weiteren Beispielen kann die Form der Vertiefungen 62 auch anders gewählt werden.
  • In der 12B kann der dielektrische Wafer 60 optional auf eine gewünschte Zieldicke gedünnt werden, falls eine geeignete Dicke noch nicht vorliegt. Im gezeigten Fall kann Material von der Rückseite des dielektrischen Wafers 60 entfernt werden, zum Beispiel durch einen Schleifprozess.
  • In der 12C kann der dielektrische Wafer 60 auf einem temporären Träger montiert werden. Im gezeigten Beispiel kann der temporäre Träger eine Dicing-Folie 64 und einen darauf angeordneten Die-Attach-Film 66 aufweisen. Der dielektrische Wafer 60 kann auf der Oberseite des Die-Attach-Films 66 befestigt werden. Vor dem Montieren des dielektrischen Wafers 60 auf dem temporären Träger kann optional ein geeigneter Rückseitenschutz (nicht gezeigt) auf der Rückseite des dielektrischen Wafers 60 befestigt werden. Beispielsweise kann ein solcher Rückseitenschutz eine Epoxidharzfolie enthalten oder einer solchen entsprechen. Die Epoxidharzfolie kann zum Beispiel auf die Rückseite des dielektrischen Wafers 60 laminiert werden.
  • In der 12D kann der dielektrische Wafer 60 in mehrere dielektrische Schalen 68 vereinzelt werden. Hierfür kann beispielsweise zumindest eines von einem mechanischen Dicing-Prozess, einem Stealth-Dicing-Prozess, einem Sägeprozess, usw. angewendet werden.
  • In der 12E können die einzelnen dielektrischen Schalen 68 mittels einer Pick-and-Place-Technik von dem temporären Träger entfernt und für weitere Verfahrensschritte neu angeordnet werden. Dabei kann ein herkömmliches Pick-and-Place-Werkzeug 70 verwendet werden.
  • Die 12F zeigt beispielhaft eine durch die bisher beschriebenen Verfahrensschritte hergestellte dielektrische Schale 68. Dabei sind unterschiedliche Abmessungen der dielektrischen Schale 69 in um veranschaulicht.
  • In der 12G kann eine dielektrische Schicht 18 mit einem darauf angeordneten Halbleiterchip 4 in der Vertiefung 62 einer gefertigten dielektrischen Schale 68 platziert werden. In einem Beispiel kann es sich bei der dielektrischen Schicht 18 um ein Polyimid-Tape handeln. Die dielektrische Schale 68 und die darin angeordneten Komponenten können auf der Oberseite eines elektrisch leitfähigen Trägers 2 angeordnet werden. Die genannten Komponenten können durch mehrere adhäsive Schichten 48 aneinander befestigt werden, wie in der 12G dargestellt. Des Weiteren können die Komponenten zumindest teilweise durch ein Verkapselungsmaterial 12 verkapselt werden.
  • Die 12G zeigt eine durch das Verfahren der 12 hergestellte Halbleitervorrichtung 1200. In Analogie zu vorhergehend beschriebenen Beispielen kann durch die Anordnung des Halbleiterchips 4 in der Vertiefung 62 der dielektrischen Schale 68 eine Kriechstrecke zwischen dem Träger 2 und dem Halbleiterchip 4 verlängert sein. In der 12G veranschaulichte Abmessungen der Vorrichtungskomponenten sind in um angegeben.
  • Die 13 zeigt eine dielektrische Schale 1300, die beispielsweise der dielektrischen Schale 68 der 12F ähnlich sein kann. Die dielektrische Schale 1300 kann zum Beispiel basierend auf dem beschriebenen Verfahren der 12 hergestellt worden sein. Die dielektrische Schale 68 der 13 kann bei ihren inneren Seitenwänden eine oder mehrere Vertiefungen 72 aufweisen. Hierdurch können die inneren Seitenwände eine mehrstufige Struktur ausbilden. Durch die Vertiefungen 72 kann eine Kriechstrecke zwischen einem in der dielektrischen Schale 1300 angeordneten Halbleiterchip und einem unter der dielektrischen Schale 1300 angeordneten elektrisch leitfähigen Träger weiter vergrößert werden. In der 13 veranschaulichte Abmessungen der dielektrischen Schale 1300 sind in um angegeben.
  • Die 14 zeigt eine dielektrische Schale 1400, die beispielsweise der dielektrischen Schale 1300 13 ähnlich sein kann und zum Beispiel basierend auf dem Verfahren der 12 hergestellt worden sein kann. Die dielektrische Schale 1400 der 14 kann eine auf einer Bodenfläche der dielektrischen Schale 1400 angeordnete elektrisch leitfähige Beschichtung 20 aufweisen. In weiteren Verfahrensschritten kann ein Halbleiterchip auf der elektrischen leitfähigen Beschichtung 20 in der dielektrischen Schale 1400 montiert werden.
  • Die 15 zeigt eine Halbleitervorrichtung 1500, die beispielsweise der Halbleitervorrichtung 1200 der 12G ähnlich sein kann und zum Beispiel basierend auf dem Verfahren der 12 hergestellt worden sein kann. Im Gegensatz zur 12G kann die dielektrische Schicht 18 in der 15 nicht in der Vertiefung 62 der dielektrischen Schale 68 angeordnet sein, sondern außerhalb der dielektrischen Schale 68 zwischen der Oberseite des Trägers 2 und der Unterseite der dielektrischen Schale 68. Bei der dielektrischen Schicht 18 kann es sich zum Beispiel um ein Polyimid-Tape handeln. In der 15 veranschaulichte Abmessungen der Vorrichtungskomponenten sind in um angegeben.
  • Die 16 zeigt eine Halbleitervorrichtung 1600, die beispielsweise der Halbleitervorrichtung 1500 der 15 ähnlich sein kann und zum Beispiel basierend auf dem Verfahren der 12 hergestellt worden sein kann. Im Gegensatz zur 15 kann in der 16 direkt auf der Rückseite der dielektrischen Schale 68 ein Rückseitenschutz 74 befestigt sein. In einem Beispiel kann der Rückseitenschutz 74 eine Epoxidharzfolie enthalten oder einer solchen entsprechen. Die Epoxidharzfolie kann zum Beispiel auf die Rückseite der dielektrischen Schale 68 laminiert worden sein. In der 16 veranschaulichte Abmessungen der Vorrichtungskomponenten sind in um angegeben.
  • Die 17 zeigt eine Halbleitervorrichtung 1700, die beispielsweise der Halbleitervorrichtung 1600 der 16 ähnlich sein kann und zum Beispiel basierend auf dem Verfahren der 12 hergestellt worden sein kann. Im Gegensatz zur 16 muss die Halbleitervorrichtung 1700 der 17 nicht notwendigerweise über einen auf der Rückseite der dielektrischen Schale 68 angeordneten Rückseitenschutz verfügen. Vielmehr kann die Rückseite der dielektrischen Schale 68 mittels einer adhäsiven Schicht 48 direkt auf der Oberseite des Trägers 2 befestigt sein. In der 17 veranschaulichte Abmessungen der Vorrichtungskomponenten sind in um angegeben.
  • Es ist zu beachten, dass ein Einsatz der hierin beschriebenen Konzepte nicht auf einen bestimmten Vorrichtungstyp beschränkt sind. In einem Beispiel können die beschriebenen Konzepte in einem Stromsensor verwendet werden, wie er beispielhaft in der 1 beschrieben ist. Das bedeutet, eine Halbleitervorrichtung gemäß der Offenbarung kann beispielsweise Teil eines Stromsensors sein. In einem weiteren Beispiel können die beschriebenen Konzepte Anwendung in einem Gate-Treiber oder einem diskreten Bauelement Verwendung finden. Insbesondere kann eine Verwendung der hierin beschriebenen Merkmale in solchen Vorrichtungen sinnvoll sein, die dazu ausgelegt sind, gewisse Isolationsfunktionen bereitzustellen, wie zum Beispiel die bereits beschriebene galvanische Trennung zwischen einer Stromschiene und einem darüber angeordneten Halbleiterchip.
  • Beispiele
  • Im Folgenden sind Halbleitervorrichtungen und zugehörige Herstellungsverfahren anhand von Beispielen erläutert.
    • Beispiel 1 ist eine Halbleitervorrichtung, umfassend: einen elektrisch leitfähigen Träger; einen auf dem Träger angeordneten Halbleiterchip; und einen zwischen dem Träger und dem Halbleiterchip angeordneten Schichtstapel, der mehrere dielektrische Schichten umfasst, wobei der Schichtstapel den Halbleiterchip und den Träger galvanisch voneinander trennt, und wobei mindestens eine der mehreren dielektrischen Schichten mit einer elektrisch leitfähigen Beschichtung beschichtet ist.
    • Beispiel 2 ist eine Halbleitervorrichtung nach Beispiel 1, wobei die Beschichtung dazu ausgelegt ist, eine elektrische Feldstärke in einem ausgewählten räumlichen Bereich der Halbleitervorrichtung zu verringern.
    • Beispiel 3 ist eine Halbleitervorrichtung nach Beispiel 1 oder 2, wobei der räumliche Bereich einen Grenzbereich umfasst, bei dem der Halbleiterchip, der Schichtstapel und ein den Halbleiterchip verkapselndes Verkapselungsmaterial aneinandergrenzen.
    • Beispiel 4 ist eine Halbleitervorrichtung nach Beispiel 2 oder 3, wobei: die Beschichtung dazu ausgelegt ist, eine Elektrode eines Kondensators auszubilden, und die elektrische Feldstärke basierend auf einer durch den Kondensator ausgebildeten Kapazität verringert wird.
    • Beispiel 5 ist eine Halbleitervorrichtung nach einem der vorhergehenden Beispiele, ferner umfassend: eine Klebeschicht, die einen elektrisch leitfähigen Füllstoff umfasst und zwischen dem Träger und dem Halbleiterchip angeordnet ist.
    • Beispiel 6 ist eine Halbleitervorrichtung nach einem der vorhergehenden Beispiele, ferner umfassend: eine Befestigungsschicht, die Industrieruß umfasst und zwischen dem Träger und dem Halbleiterchip angeordnet ist.
    • Beispiel 7 ist eine Halbleitervorrichtung nach einem oder mehreren der Beispiele 4 bis 6, wobei eine weitere Elektrode des Kondensators ausgebildet wird durch den Träger, die Klebeschicht, die Befestigungsschicht oder eine weitere elektrisch leitfähige Beschichtung einer dielektrischen Schicht des Schichtstapels.
    • Beispiel 8 ist eine Halbleitervorrichtung nach einem der vorhergehenden Beispiele, wobei in der Beschichtung mehrere Öffnungen ausgebildet sind, die dazu ausgelegt sind, eine Entstehung von Wirbelströmen in der Beschichtung zu verhindern.
    • Beispiel 9 ist eine Halbleitervorrichtung, umfassend: einen elektrisch leitfähigen Träger; eine auf dem Träger angeordnete dielektrische Struktur; und einen auf einer Montagefläche der dielektrischen Struktur angeordneten Halbleiterchip, wobei die dielektrische Struktur mehrere Erhebungen umfasst, die aus der Montagefläche herausstehen und den Halbleiterchip umgeben, und wobei die dielektrische Struktur den Halbleiterchip und den Träger galvanisch voneinander trennt und die Erhebungen dazu ausgelegt sind, eine Kriechstrecke zwischen dem Halbleiterchip und dem Träger zu vergrößern.
    • Beispiel 10 ist eine Halbleitervorrichtung nach Beispiel 9, wobei die Erhebungen mehrere abgeschrägte Schirm- oder Rippenstrukturen umfassen.
    • Beispiel 11 ist eine Halbleitervorrichtung nach Beispiel 9 oder 10, wobei eine geometrische Form der Erhebungen einem elektrischen Feld entgegengerichtet ist, das auf einer elektrischen Potentialdifferenz zwischen dem Halbleiterchip und dem Träger basiert.
    • Beispiel 12 ist eine Halbleitervorrichtung nach einem der Beispiele 9 bis 11, ferner umfassend: mehrere in der dielektrischen Struktur eingebettete elektrisch leitfähige Schichten, die dazu ausgelegt sind, mindestens einen Kondensator auszubilden, wobei eine durch den mindestens einen Kondensator ausgebildeten Kapazität dazu ausgelegt ist, eine elektrische Feldstärke in einem ausgewählten räumlichen Bereich der Halbleitervorrichtung zu verringern.
    • Beispiel 13 ist eine Halbleitervorrichtung nach Beispiel 12, wobei eine geometrische Form und relative Anordnung der elektrisch leitfähigen Schichten dazu ausgelegt sind, eine sich von dem Halbleiterchip durch die dielektrische Struktur zu dem Träger erstreckende Entladungsstrecke zu verlängern.
    • Beispiel 14 ist eine Halbleitervorrichtung nach Beispiel 12 oder 13, wobei: mindestens eine der elektrisch leitfähigen Schichten mit einem elektrischen Ausgang elektrisch verbunden ist, und der elektrische Ausgang ein Signal ausgibt, falls eine Teilentladung zwischen dem Halbleiterchip und der mindestens einen der elektrisch leitfähigen Schichten in der dielektrischen Struktur auftritt.
    • Beispiel 15 ist eine Halbleitervorrichtung nach einem der Beispiele 9 bis 14, wobei die dielektrische Struktur direkt auf dem Träger angeordnet ist.
    • Beispiel 16 ist eine Halbleitervorrichtung nach einem der Beispiele 9 bis 15, wobei die dielektrische Struktur basierend auf einem 3D-Druckverfahren hergestellt ist.
    • Beispiel 17 ist eine Halbleitervorrichtung nach einem der Beispiele 9 bis 16, ferner umfassend: eine zwischen der Montagefläche der dielektrischen Struktur und dem Halbleiterchip angeordnete elektrisch leitfähige Beschichtung, wobei die Beschichtung dazu ausgelegt ist, eine elektrische Feldstärke in einem ausgewählten räumlichen Bereich der Halbleitervorrichtung zu verringern.
    • Beispiel 18 ist eine Halbleitervorrichtung nach einem der Beispiele 9 bis 17, ferner umfassend: mindestens einen Bonddraht, wobei die Erhebungen dazu ausgelegt sind, den mindestens einen Bonddraht mechanisch zu stützen, um ein Durchhängen oder Durchbiegen des mindestens einen elektrischen Bonddrahts zu verhindern.
    • Beispiel 19 ist ein Verfahren zum Herstellen einer Halbleitervorrichtung, wobei das Verfahren umfasst: Fertigen eines dielektrischen Wafers basierend auf einer Molding-Technik, wobei der dielektrische Wafer mehrere Vertiefungen aufweist; Vereinzeln des dielektrischen Wafers in mehrere dielektrische Schalen; Montieren eines Halbleiterchips in einer dielektrischen Schale; und Montieren der dielektrischen Schale auf einem elektrisch leitfähigen Träger, wobei die dielektrische Schale den Halbleiterchip und den Träger galvanisch voneinander trennt.
    • Beispiel 20 ist ein Verfahren nach Beispiel 19, ferner umfassend: Ausbilden mehrerer Vertiefungen in einer Oberfläche der dielektrischen Schale, wobei die Vertiefungen dazu ausgelegt sind, eine Kriechstrecke zwischen dem Halbleiterchip und dem Träger zu vergrößern.
    • Beispiel 21 ist ein Verfahren nach Beispiel 19 oder 20, ferner umfassend: Beschichten einer Bodenfläche der dielektrischen Schale mit einer elektrisch leitfähigen Beschichtung, wobei der Halbleiterchip auf der Beschichtung angeordnet wird.
  • Obwohl hierin spezifische Ausführungsformen dargestellt und beschrieben sind, ist es für den Fachmann offensichtlich, dass eine Vielzahl alternativer und/oder äquivalenter Umsetzungen die gezeigten und beschriebenen spezifischen Ausführungsformen ersetzen kann, ohne vom Umfang der vorliegenden Offenbarung abzuweichen. Diese Anmeldung soll alle Anpassungen oder Variationen der hierin diskutierten spezifischen Ausführungsformen abdecken. Daher ist beabsichtigt, dass diese Offenbarung nur durch die Ansprüche und deren Äquivalente beschränkt ist.

Claims (21)

  1. Halbleitervorrichtung, umfassend: einen elektrisch leitfähigen Träger (2); einen auf dem Träger (2) angeordneten Halbleiterchip (4); und einen zwischen dem Träger (2) und dem Halbleiterchip (4) angeordneten Schichtstapel (16), der mehrere dielektrische Schichten (18) umfasst, wobei der Schichtstapel (16) den Halbleiterchip (4) und den Träger (2) galvanisch voneinander trennt, und wobei mindestens eine der mehreren dielektrischen Schichten (18) mit einer elektrisch leitfähigen Beschichtung (20) beschichtet ist.
  2. Halbleitervorrichtung nach Anspruch 1, wobei die Beschichtung (20) dazu ausgelegt ist, eine elektrische Feldstärke in einem ausgewählten räumlichen Bereich (14) der Halbleitervorrichtung zu verringern.
  3. Halbleitervorrichtung nach Anspruch 1 oder 2, wobei der räumliche Bereich (14) einen Grenzbereich umfasst, bei dem der Halbleiterchip (4), der Schichtstapel (16) und ein den Halbleiterchip (4) verkapselndes Verkapselungsmaterial (12) aneinandergrenzen.
  4. Halbleitervorrichtung nach Anspruch 2 oder 3, wobei: die Beschichtung (20) dazu ausgelegt ist, eine Elektrode eines Kondensators auszubilden, und die elektrische Feldstärke basierend auf einer durch den Kondensator ausgebildeten Kapazität verringert wird.
  5. Halbleitervorrichtung nach einem der vorhergehenden Ansprüche, ferner umfassend: eine Klebeschicht (24), die einen elektrisch leitfähigen Füllstoff umfasst und zwischen dem Träger (2) und dem Halbleiterchip (4) angeordnet ist.
  6. Halbleitervorrichtung nach einem der vorhergehenden Ansprüche, ferner umfassend: eine Befestigungsschicht (22), die Industrieruß umfasst und zwischen dem Träger (2) und dem Halbleiterchip (4) angeordnet ist.
  7. Halbleitervorrichtung nach einem oder mehreren der Ansprüche 4 bis 6, wobei eine weitere Elektrode des Kondensators ausgebildet wird durch den Träger (2), die Klebeschicht (24), die Befestigungsschicht (22) oder eine weitere elektrisch leitfähige Beschichtung (20) einer dielektrischen Schicht (18) des Schichtstapels (16).
  8. Halbleitervorrichtung nach einem der vorhergehenden Ansprüche, wobei in der Beschichtung (20) mehrere Öffnungen ausgebildet sind, die dazu ausgelegt sind, eine Entstehung von Wirbelströmen in der Beschichtung (20) zu verhindern.
  9. Halbleitervorrichtung, umfassend: einen elektrisch leitfähigen Träger (2); eine auf dem Träger (2) angeordnete dielektrische Struktur (26); und einen auf einer Montagefläche der dielektrischen Struktur (26) angeordneten Halbleiterchip (4), wobei die dielektrische Struktur (26) mehrere Erhebungen (28) umfasst, die aus der Montagefläche herausstehen und den Halbleiterchip (4) umgeben, und wobei die dielektrische Struktur (26) den Halbleiterchip (4) und den Träger (2) galvanisch voneinander trennt und die Erhebungen (28) dazu ausgelegt sind, eine Kriechstrecke zwischen dem Halbleiterchip (4) und dem Träger (2) zu vergrö-ßern.
  10. Halbleitervorrichtung nach Anspruch 9, wobei die Erhebungen (28) mehrere abgeschrägte Schirm- oder Rippenstrukturen umfassen.
  11. Halbleitervorrichtung nach Anspruch 9 oder 10, wobei eine geometrische Form der Erhebungen (28) einem elektrischen Feld entgegengerichtet ist, das auf einer elektrischen Potentialdifferenz zwischen dem Halbleiterchip (4) und dem Träger (2) basiert.
  12. Halbleitervorrichtung nach einem der Ansprüche 9 bis 11, ferner umfassend: mehrere in der dielektrischen Struktur (26) eingebettete elektrisch leitfähige Schichten (32), die dazu ausgelegt sind, mindestens einen Kondensator auszubilden, wobei eine durch den mindestens einen Kondensator ausgebildeten Kapazität dazu ausgelegt ist, eine elektrische Feldstärke in einem ausgewählten räumlichen Bereich der Halbleitervorrichtung zu verringern.
  13. Halbleitervorrichtung nach Anspruch 12, wobei eine geometrische Form und relative Anordnung der elektrisch leitfähigen Schichten (32) dazu ausgelegt sind, eine sich von dem Halbleiterchip (4) durch die dielektrische Struktur (26) zu dem Träger (2) erstreckende Entladungsstrecke zu verlängern.
  14. Halbleitervorrichtung nach Anspruch 12 oder 13, wobei: mindestens eine der elektrisch leitfähigen Schichten (32) mit einem elektrischen Ausgang (34) elektrisch verbunden ist, und der elektrische Ausgang (34) ein Signal ausgibt, falls eine Teilentladung zwischen dem Halbleiterchip (4) und der mindestens einen der elektrisch leitfähigen Schichten (32) in der dielektrischen Struktur (26) auftritt.
  15. Halbleitervorrichtung nach einem der Ansprüche 9 bis 14, wobei die dielektrische Struktur (26) direkt auf dem Träger (2) angeordnet ist.
  16. Halbleitervorrichtung nach einem der Ansprüche 9 bis 15, wobei die dielektrische Struktur (26) basierend auf einem 3D-Druckverfahren hergestellt ist.
  17. Halbleitervorrichtung nach einem der Ansprüche 9 bis 16, ferner umfassend: eine zwischen der Montagefläche der dielektrischen Struktur (26) und dem Halbleiterchip (4) angeordnete elektrisch leitfähige Beschichtung (20), wobei die Beschichtung (20) dazu ausgelegt ist, eine elektrische Feldstärke in einem ausgewählten räumlichen Bereich der Halbleitervorrichtung zu verringern.
  18. Halbleitervorrichtung nach einem der Ansprüche 9 bis 17, ferner umfassend: mindestens einen Bonddraht (42), wobei die Erhebungen (28) dazu ausgelegt sind, den mindestens einen Bonddraht (42) mechanisch zu stützen, um ein Durchhängen oder Durchbiegen des mindestens einen elektrischen Bonddrahts (42) zu verhindern.
  19. Verfahren zum Herstellen einer Halbleitervorrichtung, wobei das Verfahren umfasst: Fertigen eines dielektrischen Wafers (60) basierend auf einer Molding-Technik, wobei der dielektrische Wafer (60) mehrere Vertiefungen (62) aufweist; Vereinzeln des dielektrischen Wafers (60) in mehrere dielektrische Schalen (68); Montieren eines Halbleiterchips (4) in einer dielektrischen Schale (68); und Montieren der dielektrischen Schale (68) auf einem elektrisch leitfähigen Träger (2), wobei die dielektrische Schale (68) den Halbleiterchip (4) und den Träger (2) galvanisch voneinander trennt.
  20. Verfahren nach Anspruch 19, ferner umfassend: Ausbilden mehrerer Vertiefungen (72) in einer Oberfläche der dielektrischen Schale (68), wobei die Vertiefungen (72) dazu ausgelegt sind, eine Kriechstrecke zwischen dem Halbleiterchip (4) und dem Träger (2) zu vergrößern.
  21. Verfahren nach Anspruch 19 oder 20, ferner umfassend: Beschichten einer Bodenfläche der dielektrischen Schale (68) mit einer elektrisch leitfähigen Beschichtung (20), wobei der Halbleiterchip (4) auf der Beschichtung (20) angeordnet wird.
DE102022129478.1A 2022-11-08 2022-11-08 Halbleitervorrichtungen mit elektrischen Isolationsmerkmalen und zugehörige Herstellungsverfahren Pending DE102022129478A1 (de)

Priority Applications (3)

Application Number Priority Date Filing Date Title
DE102022129478.1A DE102022129478A1 (de) 2022-11-08 2022-11-08 Halbleitervorrichtungen mit elektrischen Isolationsmerkmalen und zugehörige Herstellungsverfahren
US18/498,537 US20240153885A1 (en) 2022-11-08 2023-10-31 Semiconductor devices with electrical insulation features and associated production methods
CN202311453149.0A CN118019437A (zh) 2022-11-08 2023-11-03 具有电隔离功能的半导体器件和相关制造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE102022129478.1A DE102022129478A1 (de) 2022-11-08 2022-11-08 Halbleitervorrichtungen mit elektrischen Isolationsmerkmalen und zugehörige Herstellungsverfahren

Publications (1)

Publication Number Publication Date
DE102022129478A1 true DE102022129478A1 (de) 2024-05-08

Family

ID=90732343

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102022129478.1A Pending DE102022129478A1 (de) 2022-11-08 2022-11-08 Halbleitervorrichtungen mit elektrischen Isolationsmerkmalen und zugehörige Herstellungsverfahren

Country Status (3)

Country Link
US (1) US20240153885A1 (de)
CN (1) CN118019437A (de)
DE (1) DE102022129478A1 (de)

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102013100156A1 (de) 2010-03-26 2013-07-11 Infineon Technologies Ag Halbleiterbausteine und Verfahren zu ihrer Herstellung
US20180149677A1 (en) 2016-11-29 2018-05-31 Allegro Microsystems, Llc Systems and Methods for Integrated Shielding in a Current Sensor

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102013100156A1 (de) 2010-03-26 2013-07-11 Infineon Technologies Ag Halbleiterbausteine und Verfahren zu ihrer Herstellung
US20180149677A1 (en) 2016-11-29 2018-05-31 Allegro Microsystems, Llc Systems and Methods for Integrated Shielding in a Current Sensor

Also Published As

Publication number Publication date
US20240153885A1 (en) 2024-05-09
CN118019437A (zh) 2024-05-10

Similar Documents

Publication Publication Date Title
DE102013111157B4 (de) Halbleiter-Package und Verfahren zu dessen Herstellung
DE102013204344B4 (de) Halbleitervorrichtung und Verfahren zum Herstellen einer Halbleitervorrichtung
DE102011050228B9 (de) Halbleiter-Package und Verfahren zur Herstellung eines Halbleiter-Packages mit Induktionsspule
DE102015115999B4 (de) Elektronische Komponente
DE102005034011B4 (de) Halbleiterbauteil für Hochfrequenzen über 10 GHz und Verfahren zur Herstellung desselben
DE102014213564A1 (de) Halbleitervorrichtung und Verfahren zu ihrer Herstellung
WO2003098666A2 (de) Hochfrequenz-leistungshalbleitermodul mit hohlraumgehäuse sowie verfahren zu dessen herstellung
DE102018114426A1 (de) Stromsensorpackage mit kontinuierlicher Isolation
DE102013105352A1 (de) Mehrchip-Verpackung und Verfahren zu deren Herstellung
DE102012212968A1 (de) Optoelektronisches halbleiterbauteil mit elektrisch isolierendem element
DE102017218138B4 (de) Vorrichtung mit Substrat mit leitfähigen Säulen und Verfahren zur Herstellung der Vorrichtung
DE102004041088B4 (de) Halbleiterbauteil in Flachleitertechnik mit einem Halbleiterchip und Verfahren zu seiner Herstellung
DE10130517A1 (de) Hochspannungsmodul und Verfahren zu dessen Herstellung
DE102016107031B4 (de) Laminatpackung von Chip auf Träger und in Kavität, Anordnung diese umfassend und Verfahren zur Herstellung
DE19507547C2 (de) Verfahren zur Montage von Chips
DE102012113012B4 (de) Verfahren zum Herstellen einer elektronischen Vorrichtung
DE102013103351B4 (de) Elektronikmodul
DE102016103585B4 (de) Verfahren zum Herstellen eines Package mit lötbarem elektrischen Kontakt
DE102015223300B4 (de) Halbleitervorrichtung
DE102022129478A1 (de) Halbleitervorrichtungen mit elektrischen Isolationsmerkmalen und zugehörige Herstellungsverfahren
DE19821916C2 (de) Halbleitereinrichtung mit einem BGA-Substrat
DE102017223689B4 (de) Halbleitervorrichtungen mit Hochfrequenzleitungselementen und zugehörige Herstellungsverfahren
DE102013108967A1 (de) Verfahren und Herstellung eines Elektronikmoduls und Elektronikmodul
DE102022127718A1 (de) Halbleitervorrichtungen mit eingebetteten Füllerteilchen und zugehörige Herstellungsverfahren
DE102014109385A1 (de) Elektronische Bauteilanordnung

Legal Events

Date Code Title Description
R012 Request for examination validly filed
R016 Response to examination communication