CN103190082B - 电子部件 - Google Patents

电子部件 Download PDF

Info

Publication number
CN103190082B
CN103190082B CN201180053567.XA CN201180053567A CN103190082B CN 103190082 B CN103190082 B CN 103190082B CN 201180053567 A CN201180053567 A CN 201180053567A CN 103190082 B CN103190082 B CN 103190082B
Authority
CN
China
Prior art keywords
grounding electrode
duplexer
conductive pattern
semiconductor element
amplifier
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201180053567.XA
Other languages
English (en)
Other versions
CN103190082A (zh
Inventor
佐竹裕崇
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Murata Manufacturing Co Ltd
Original Assignee
Hitachi Metals Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Metals Ltd filed Critical Hitachi Metals Ltd
Publication of CN103190082A publication Critical patent/CN103190082A/zh
Application granted granted Critical
Publication of CN103190082B publication Critical patent/CN103190082B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H05K1/181—Printed circuits structurally associated with non-printed electric components associated with surface mounted components
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/552—Protection against radiation, e.g. light or electromagnetic waves
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/64—Impedance arrangements
    • H01L23/66—High-frequency adaptations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01P—WAVEGUIDES; RESONATORS, LINES, OR OTHER DEVICES OF THE WAVEGUIDE TYPE
    • H01P1/00—Auxiliary devices
    • H01P1/20—Frequency-selective devices, e.g. filters
    • H01P1/201—Filters for transverse electromagnetic waves
    • H01P1/203—Strip line filters
    • H01P1/20327—Electromagnetic interstage coupling
    • H01P1/20336—Comb or interdigital filters
    • H01P1/20345—Multilayer filters
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/189—High-frequency amplifiers, e.g. radio frequency amplifiers
    • H03F3/19—High-frequency amplifiers, e.g. radio frequency amplifiers with semiconductor devices only
    • H03F3/195—High-frequency amplifiers, e.g. radio frequency amplifiers with semiconductor devices only in integrated circuits
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/20—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers
    • H03F3/24—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers of transmitter output stages
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/20—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers
    • H03F3/24—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers of transmitter output stages
    • H03F3/245—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers of transmitter output stages with semiconductor devices only
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/60—Amplifiers in which coupling networks have distributed constants, e.g. with waveguide resonators
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48235—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a via metallisation of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/367—Cooling facilitated by shape of device
    • H01L23/3677—Wire-like or pin-like cooling fins or heat sinks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49822—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49827—Via connections through the substrates, e.g. pins going through the substrate, coaxial cables
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/50—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor for integrated circuit devices, e.g. power bus, number of leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H01L2924/141—Analog devices
    • H01L2924/142—HF devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1905—Shape
    • H01L2924/19051—Impedance matching structure [e.g. balun]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19105—Disposition of discrete passive components in a side-by-side arrangement on a common die mounting substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3011—Impedance
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3025—Electromagnetic shielding
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2200/00—Indexing scheme relating to amplifiers
    • H03F2200/06—A balun, i.e. balanced to or from unbalanced converter, being present at the input of an amplifier
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2200/00—Indexing scheme relating to amplifiers
    • H03F2200/09—A balun, i.e. balanced to or from unbalanced converter, being present at the output of an amplifier
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2200/00—Indexing scheme relating to amplifiers
    • H03F2200/165—A filter circuit coupled to the input of an amplifier
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2200/00—Indexing scheme relating to amplifiers
    • H03F2200/171—A filter circuit coupled to the output of an amplifier
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2200/00—Indexing scheme relating to amplifiers
    • H03F2200/294—Indexing scheme relating to amplifiers the amplifier being a low noise amplifier [LNA]
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2200/00—Indexing scheme relating to amplifiers
    • H03F2200/534—Transformer coupled at the input of an amplifier
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2200/00—Indexing scheme relating to amplifiers
    • H03F2200/541—Transformer coupled at the output of an amplifier

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Electromagnetism (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • Health & Medical Sciences (AREA)
  • Toxicology (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Transceivers (AREA)

Abstract

本发明提供一种电子部件，其具备：层叠体，其具备形成有导体图案的多个绝缘体层；放大器用半导体元件，其搭载在所述层叠体的上表面的安装电极上，其中，在所述层叠体的接近上表面的绝缘体层上形成有第一接地电极，在所述层叠体的接近下表面的绝缘体层上形成有第二接地电极，所述第一接地电极通过多个通孔与所述安装电极连接，在所述第一接地电极与所述第二接地电极之间，且在所述放大器用半导体元件的下方的区域配置有构成第一电路块的导体图案，所述第一电路块与所述放大器用半导体元件的连接线路用的导体图案的至少一部分配置在由所述安装电极和所述第一接地电极夹持的绝缘体层上。

Description

电子部件
技术领域
本发明涉及适合于具备放大器用半导体元件和滤波器等高频电路的无线通信装置的小型的电子部件。
背景技术
图13表示无线LAN(Local Area Network)用的无线通信装置的高频电路。该高频电路具有：与天线ANT连接，对发送电路TX和接收电路RX的连接进行切换的高频开关SW；在频率f1的发送信号所通过的路径上从天线ANT开始顺次设置的滤波器FIL2、放大器PA、滤波器FIL1及平衡-不平衡变压器BAL1；在频率f2的接收信号所通过的路径上从天线ANT开始顺次设置的滤波器FIL4、低噪声放大器LNA、滤波器FIL3及平衡-不平衡变压器BAL2。
便携式电话等无线通信装置的小型化显著，与此相伴，高频电路及高频电路中使用的电子部件也快速小型化。作为电子部件的小型化的一例，日本特开平09-116091号中公开一种混合集成电路装置1000，如图14所示，该混合集成电路装置1000在多层基板1120上搭载有放大器用半导体元件1550等部件。放大器用半导体元件1550钎焊于多层基板1120的腔室部的安装电极1050，通过接合线1600与多层基板1120的上表面的端子电极1300连接，并由树脂1540密封。电抗元件、电阻等安装部件1500、1510搭载在多层基板1120的上表面，并由金属盖2000覆盖。在多层基板1120的绝缘体层上形成有导体线路1200等，并经由通孔1310及连接线路与安装部件1500、1510连接。在放大器用半导体元件1550的下方大致整体设有多个散热孔1010。散热孔1010与安装电极1050、及设置在多层基板1120的下表面上的接地电极1100连接。
如图14所示，放大器用半导体元件1550的发热对策所需要的散热孔1010占有放大器用半导体元件1550的下方的大部分，因此无法在该区域 设置其他的电路。因而，会妨碍电子部件的小型化。
与此相对，在日本特开2009-182903号所公开的高频模块(电子部件)2000中，如图15所示，在多层基板2120的上表面安装有功率放大器IC(放大器用半导体元件)2550，且在多层基板2120的绝缘体层上形成的滤波器2180配置在功率放大器IC2550的大致正下方。功率放大器用散热孔2030由多个接地通孔构成。通过该结构，不需要如日本特开平09-116091号的散热孔1010那样将上表面的安装电极1050和下表面的接地电极1100连接，能够减少通孔的个数，因此能够使高频模块小型化。
若如日本特开2009-182903号那样在放大器用半导体元件的下方的区域配置滤波器，则能够使高频模块小型化。但是，由于通常滤波器的输入口和输出口位于分离的位置，因此与放大器用半导体元件的输入口连接所需要的配线图案比较长。配线图案越长，其自身或与其他导体图案的干涉引起的寄生电抗变得越大。
在日本特开2009-182903号中，上述配线图案在与放大器用半导体元件的下方的区域中构成交叉指型λ/4共振器的导体图案相同的层上，以绕过所述导体图案的方式形成。另外，由配线图案专用的接地图案构成的三板带状线路经由通孔而与安装在多层基板上的贴片电容器连接。通过这样的结构来防止损失，但由于以绕过导体图案的方式形成配线图案专用的接地图案，因此存在形成构成共振器的导体图案的面积变得过于小这样的问题。并且，配线图案必然变长，从而损失变大。
发明内容
【发明要解决的课题】
因此，本发明的目的在于提供一种电子部件，其防止电路块与放大器用半导体元件的连接引起的电特性的劣化，并且该电子部件小型且电特性优良。
【用于解决课题的手段】
本发明的电子部件具备：层叠体，其具备形成有导体图案的多个绝缘体层；放大器用半导体元件，其搭载在所述层叠体的上表面的安装电极上，所述电子部件的特征在于，
在所述层叠体的接近上表面的绝缘体层上形成有第一接地电极，
在所述层叠体的接近下表面的绝缘体层上形成有第二接地电极，
所述第一接地电极通过多个通孔与所述安装电极连接，
在所述第一接地电极与所述第二接地电极之间且在所述放大器用半导体元件的下方的区域，配置有构成第一电路块的导体图案，
所述第一电路块与所述放大器用半导体元件的连接线路用的导体图案的至少一部分配置在由所述安装电极和所述第一接地电极夹持的绝缘体层上。
这样，由于第一电路块与放大器用半导体元件的连接线路用的导体图案由上下的安装电极和第一接地电极夹持，因此被电磁性屏蔽，且被保护以免干涉。
优选所述连接线路用的导体图案为带状线，该带状线与和所述第一电路块的输出端连接的通孔及和所述端子电极连接的通孔连接，所述端子电极与所述放大器用半导体元件连接。
优选所述通孔形成在所述连接线路用的导体图案的周围。通过该结构，能够进一步降低电磁的干涉。
优选与所述放大器用半导体元件连接的电源线路用的导体图案设置在比所述第一接地电极靠上侧的绝缘体层以及比所述第二接地电极靠下侧的绝缘体层的至少一方上。通过该结构，可减少放大器用半导体元件的电源线路用导体图案与第一电路块的导体图案的干涉。
在放大器用半导体元件的电源线路用导体图案配置在第一接地电极的上侧的情况下，优选所述电源线路用导体图案与第一电路块和放大器用半导体元件的连接线路用的导体图案在层叠方向上不重叠。另外，在电源线路用导体图案及连接线路用导体图案在相同的绝缘体层上向同方向延伸的情况下，或者在不同的绝缘体层上接近的情况下，优选在两者之间形成有将所述第一接地电极和所述安装电极连接的通孔。
优选所述层叠体在下表面具有第三接地电极，且所述第三接地电极经由多个通孔与所述第二接地电极连接。通过该结构，能够使所述第二接地电极的电位(接地电位)稳定化。由于第二接地电极与第一接地电极及安装电极都经由多个通孔连接，因此第一接地电极及安装电极的接地电位也 稳定化。
优选在所述层叠体的所述安装电极与所述第三接地电极之间的绝缘体层上以在层叠方向上连接且在面内方向上纵列配置的方式形成有多个通孔，且通过由纵列配置的所述通孔构成的屏蔽件，将所述第一接地电极与所述第二接地电极之间的所述层叠体的内部至少划分为两个区域。由于在区域间存在屏蔽件，因此可减少电磁的干涉。
所述屏蔽件成为使放大器用半导体元件产生的热向第三接地电极逃散的路径(第一散热路径)。优选所述屏蔽件设置在放大器用半导体元件的信号输出侧。为了提高散热性，既可以通过多列的通孔构成屏蔽件，并且也可以使屏蔽件用通孔的内径比使高频信号通过的通孔的内径大。
可以将上述屏蔽件作为第一屏蔽件，且通过将第一接地电极和第二接地电极沿层叠方向连接的纵列配置的通孔来构成第二屏蔽件。第二屏蔽件作为进一步提高散热性的第二散热路径而发挥功能。第二散热路径由将安装电极和第一接地电极连接的多个通孔、将第二接地电极和第三接地电极连接的多个通孔、第二屏蔽件构成。
【发明效果】 
本发明的电子部件具备：层叠体，其具备形成有导体图案的多个绝缘体层；放大器用半导体元件，其搭载在所述层叠体的上表面的安装电极上，本发明的电子部件中，在所述层叠体的接近上表面的绝缘体层上形成的第一接地电极与在所述层叠体的接近下表面的绝缘体层上形成的第二接地电极之间，且在所述放大器用半导体元件的下方的区域配置有构成第一电路块的导体图案，且所述第一电路块与所述放大器用半导体元件的连接线路用的导体图案的至少一部分配置在由所述安装电极和所述第一接地电极夹持的绝缘体层上，因此第一电路块与放大器用半导体元件的连接线路被电磁性屏蔽，且被保护以免干涉。因此，本发明的电子部件虽然为小型，但具有优良的性能。
附图说明
图1是表示本发明的一实施方式的电子部件的俯视图。
图2是图1的X-X’剖视图。
图3是表示在构成本发明的一实施方式的电子部件的层叠体内形成在上表面与第一接地电极之间的绝缘体层上的导体图案及通孔的局部俯视图。
图4是表示在构成本发明的一实施方式的电子部件的层叠体内形成有第一接地电极的绝缘体层的局部俯视图。
图5是表示在构成本发明的一实施方式的电子部件的层叠体内形成在位于第一接地电极与第二接地电极之间的绝缘体层上的导体图案及通孔的局部俯视图。
图6是表示构成本发明的一实施方式的电子部件的电路的框图。
图7是表示图6的电路的等效电路的图。
图8是表示本发明的另一实施方式的电子部件的外观的立体图。
图9是表示本发明的另一实施方式的电子部件的等效电路的图。
图10是表示本发明的另一实施方式的电子部件的下表面的俯视图。
图11是表示构成本发明的另一实施方式的电子部件的层叠体的内部结构的分解立体图。
图12是表示本发明的另一实施方式的电子部件的上表面的俯视图。
图13是表示无线通信装置用的现有的高频电路的框图。
图14是表示日本特开平09-116091号所公开的混合集成电路装置的内部结构的剖视图。
图15是表示日本特开2009-182903号所公开的高频模块的内部结构的剖视图。
具体实施方式
参照附图，对本发明的实施方式进行详细地说明，若没有特别告知，则一个实施方式涉及的说明也能够适用于其他实施方式。另外，下述说明不是限定性说明，在本发明的技术的思想的范围内可以进行各种变更。
[1]第一实施方式 
图1～图7表示本发明的第一实施方式的电子部件1。图1及图3～5所示的绝缘体层L1～L4为必须的层，但本发明的电子部件1还具有它们以外的绝缘体层。因此，具有连读的参照符号的绝缘体层彼此未必相邻， 例如，在图4所示的绝缘体层L3与图5所示的绝缘体层L4之间还可以夹设其他的绝缘体层。
该电子部件1具备：层叠体100，其具备形成有导体图案的多个绝缘体层；放大器用半导体元件60，其搭载于层叠体100的上表面的安装电极11，
在层叠体100的接近上表面的绝缘体层上形成有第一接地电极10a，
在层叠体100的接近下表面的绝缘体层上形成有第二接地电极10b，
第一接地电极10a通过多个通孔20与安装电极11连接，
在第一接地电极10a与第二接地电极10b之间且在放大器用半导体元件60的下方的区域配置有构成第一电路块70的导体图案， 
第一电路块70与放大器用半导体元件60的连接线路用的导体图案的至少一部分配置于由安装电极11与第一接地电极10a夹持的绝缘体层L2上。
如图1所示，在构成本发明的电子部件1的层叠体100的上表面(最上层的绝缘体层L1的表面)形成有用于搭载放大器用半导体元件60的安装电极11及用于搭载芯片部件90的端子电极13。在层叠体100的上表面上，与放大器用半导体元件60连接的端子电极Bt1与安装电极11相邻而形成。在安装电极11的大致整面设有多个通孔20(由黑圆及包含×的圆表示)。在钎焊于安装电极11上的放大器用半导体元件60的上表面上，且在与端子电极Bt1接近的位置设有输入端子P1a，输入端子P1a通过接合线BW与端子电极Bt1连接。
在层叠体100的接近上表面的绝缘体层上形成有第一接地电极10a，在接近下表面的绝缘体层上形成有第二接地电极10b。如图4所示，第一及第二接地电极10a、10b分别以覆盖绝缘体层的大致整面的导体图案形成，但为了防止寄生电容，将通孔21及导体图案的周围的部分除去。在层叠体100内的第一及第二接地电极10a、10b之间的区域形成有第一电路块70的导体图案。
如图2及图3所示，在层叠体100的上表面(最上方的绝缘体层L1)与第一接地电极10a之间的绝缘体层L2上，与通孔22a和通孔22b连接的由带状线构成的导体图案LL大致呈直线状延伸，其中，该通孔22a与 第一电路块70(滤波器)的输出端连接，该通孔22b与端子电极Bt1(与放大器用半导体元件60连接)连接。由于在安装电极11与第一接地电极10a之间配置的导体图案LL经由通孔22a、22b而在层叠方向上与第一电路块70和端子电极Bt1连接，因此能够使端子电极Bt1与第一电路块70之间的连接缩短。这样，由于导体图案LL由具有接地电位的安装电极11及第一接地电极10a夹持，因此其特性阻抗比正规化阻抗低，但通过包含导体图案LL而设计第一电路块70，能够使导体图案LL的输出侧的阻抗最佳化，从而能够防止高频特性的劣化。
如图3所示，可以在与导体图案LL接近的位置设置控制信号用的导电图案Vb。为了避免干涉，优选导电图案Vb与端子电极Bt1在层叠方向上不重叠。如图1及图3所示，当在导体图案LL的周围配置将安装电极11和第一接地电极10a连接的通孔20(图中，用圆中带×来表示)时，能够进一步排除噪声的影响。
经由导体图案LL与第一电路块70连接的端子电极Bt1经由多个接合线BW与放大器用半导体元件60的输入端子P1a连接。放大器用半导体元件60的输出端子P1b经由多个接合线BW与上表面的端子电极M1连接，端子电极M1经由第二电路块50与右下方的端子电极95连接。
在层叠体100的下表面形成有用于向电路基板安装的端子电极95以及经由多个通孔20与第二接地电极10b连接的第三接地电极12。第三接地电极12由对层叠体100的下表面的包括中央部在内的宽的区域进行覆盖的导体图案形成。在第三接地电极12的周围形成有用于向电路基板安装的端子电极95。端子电极95作为输入输出口P1、P2+、P2-、接地口、电源口Vcc1、Vcc2、Vatt、Vb、VVd等发挥功能。输入输出端子P1为不平衡端子，输入输出端子P2+、P2-为平衡端子。层叠体100的下表面的端子电极为LGA(Land Grid Array)，但也可以为BGA(Ball Grid Array)。另外，还可以将端子电极设置在层叠体100的侧面。
填充有金属导体的通孔20的一部分经由第一及第二接地电极10a、10b而从安装电极11到第三接地电极12沿层叠方向相连，来构成第一屏蔽件30。在图1所示的例子中，第一屏蔽件30由呈3列纵列配置的多个通孔20(由黑圆表示)构成。第一屏蔽件30在放大器用半导体元件60 的信号输出侧的下方形成在不超过安装电极11的面积的1/2的区域上。由于放大器用半导体元件60的信号输出侧比其他部位高温，因此放大器用半导体元件60的热通过在其下方的区域设置的第一屏蔽件30向电路基板放散(热传导)。
电子部件1还具备将第一接地电极10a和第二接地电极10b连接的第二屏蔽件35。第二屏蔽件35与第一屏蔽件30同样，通过沿层叠方向相连的纵列的通孔20构成。第二屏蔽件35以与放大器用半导体元件60在层叠方向上不重叠的方式设置在从第一屏蔽件30分离的位置上。在图示的例子中，两者大致平行，但没有限定于此。另外，第一及第二屏蔽件30、35也可以不为直线状。在图4及图5中，用黑圆表示构成第一屏蔽件30的通孔20，用格子图案的圆表示构成第二屏蔽件35的通孔20，用白圆表示成为高频信号及半导体的控制信号的传送路径等的其他的通孔21。
通过第一及第二屏蔽件30、35以及第一及第二接地电极10a、10b，层叠体100至少被划分为三个区域(第一～第三区域71、51、81)。各区域51、71、81通过第一及第二屏蔽件30、35以及第一及第二接地电极10a、10b被电磁性划分。在第一及第二接地电极10a、10b之间由第一屏蔽件30和第二屏蔽件35夹持的第一区域71位于安装电极11的下方的区域，在该第一区域71上配置有构成第一电路块70的导体图案。在由第一屏蔽件30和第一及第二接地电极10a、10b划分出的第二区域51上配置有构成第二电路块50的导体图案。另外，在由第二屏蔽件35和第一及第二接地电极10a、10b划分出的第三区域81上配置有构成第三电路块80的导体图案。
在本实施方式中，如图5～图7所示，在第一区域71配置的第一电路块70为带通滤波器，在第二区域51配置的第二电路块50为低通滤波器，在第三区域81配置的第三电路块80为平衡-不平衡变压器。虽然没有限定，但优选在放大器用半导体元件60的输出段侧配置滤波器及匹配电路，在输入段侧配置滤波器、平衡-不平衡变压器或滤波器平衡-不平衡变压器。
在图2中，将电路块50、70、80之间的连接以及它们与层叠体100 的上下表面的端子电极的连接用箭头简要地表示。它们的连接经由通孔及导体图案(未图示)等来进行。具体而言，图2中左下方的端子电极95a与第三电路块80连接，第三电路块80与第一电路块70连接。第一及第三电路块70、80之间的连接既可以经由层叠体100内的连接机构来进行连接，也可以经由在层叠体100外的电路基板上设置的滤波器等其他的电路块来进行连接。
在将与各电源端子Vcc1、Vcc2、Vatt、Vb、Vd连接的电源线路以及与放大器用半导体元件60及平衡-不平衡变压器80连接的电源线路形成在第一接地电极10a与层叠体100的上表面之间或第二接地电极10b与层叠体100的下表面之间的绝缘体层上时，能够抑制电路块50、70、80之间的干涉以及它们与电路基板、搭载部件、电源线路之间的干涉。
放大器用半导体元件60所产生的热主要经由第一屏蔽件30向电路基板散热，但一部分也经由第二屏蔽件35向电路基板散热。因此，将第一屏蔽件30称为放大器用半导体元件60的主散热路径，将第二屏蔽件35称为放大器用半导体元件60的副散热路径。由于第一及第二屏蔽件30、35都由密集地纵列配置的通孔构成，因此能够有效地进行从端子电极11经由第一～第三接地电极10a、10b、12而向电路基板的热传导。
[2]第二实施方式 
图8～图12表示本发明的第二实施方式的电子部件1。该电子部件1在无线LAN用的无线通信装置的高频发送接收电路部中使用，具备多个滤波器和平衡-不平衡变压器，且在层叠体上安装高频放大器、低噪声放大器、高频开关。
图9表示电子部件1的等效电路。SPDT(单刀双掷型)的高频开关40经由匹配电路45与天线口ANT连接，在与高频开关40连接的发送信号的路径上设有平衡-不平衡变压器80、滤波器70、高频放大器60、匹配电路50及滤波器54，在接收信号的路径上设有平衡-不平衡变压器82、滤波器72、低噪声放大器61及滤波器52。分别构成高频开关40、高频放大器60及低噪声放大器61的半导体元件安装在层叠体100上，其他的电路由层叠体100内的导体图案形成。DC截止电容器、高频放大器60、低噪声放大器61等安装在层叠体100上。高频放大器60、低噪声放大器 61、高频开关40等中使用的半导体元件或无法内置于层叠体100中的电容等芯片部件安装在层叠体100的上表面，并如图8所示那样由树脂120密封。
图10表示电子部件1的下表面。在下表面侧形成有多个端子电极，赋予给各端子电极的符号与图9所示的电子部件的等效电路的口对应。在下表面中央的区域设有经由通孔而与第二接地电极10b连接的第三接地电极12。通过第三接地电极12，能够得到稳定的接地电位，并且与电路基板的连接强度得以提高。
各端子电极沿着第三接地电极12的各边形成。沿着第三接地电极12的第一边(图10中右侧)形成有接地口GND、天线口ANT及非连接口NC。沿着与第一边相邻的第二边(图10中下侧)形成有电压口Vcc1、Vatt、Vb、Vcc2、滤波器70的输入口Pa以及平衡-不平衡变压器80的输出口Pb。沿着与第二边对置的第三边(图10中上侧)形成有电压供给端子VcL、VbL、Vr、Vt、滤波器72的输出口Pc以及平衡-不平衡变压器82的输入口Pd。沿着与第一边对置的第四边(图10中左侧)形成有电压供给端子Vd、接地口GND、平衡-不平衡变压器80的输入(平衡)口P2+、P2-以及平衡-不平衡变压器82的输出(平衡)口P4+、P4-。
图11简要地示出在构成层叠体100的绝缘体层上形成的滤波器、平衡-不平衡变压器等的配置。层叠体100由18层构成，但绝缘体层L4与绝缘体层L5之间以及绝缘体层L5与绝缘体层L6之间的层未图示。电子部件1在不同的绝缘体层L3、L7、L9、L11上具有接地电极。在第一接地电极10a(GND1)与第二接地电极10b(GND4)之间具备第四接地电极10c(GND2、GND3)。接地电极GND1～GND4通过由纵列配置的多个通孔构成的多个屏蔽件连接，将层叠体100的内部划分为A～G(在绝缘体层L4上记载)这7个区域。图中，与接地电极GND1～GND4连接的通孔用黑圆表示，其他的通孔用白圆表示。
在层叠体100的上表面且在位于区域B的上侧的部分形成的安装电极11上安装有放大器用半导体元件60。在区域B与区域C之间从层叠体100的上表面到下表面的第三接地电极12形成有第一屏蔽件30，在区域A与区域B之间形成有第二屏蔽件35。在其他的区域之间也与第二屏蔽件35同样，通过将第一接地电极10a和第二接地电极10b连接的通孔20而形成有屏蔽件，该屏蔽件作为电磁的划分和副散热路径而发挥功能。
第一屏蔽件30由从层叠体1的上表面到下表面呈直线状地排列的通孔构成。构成第二屏蔽件35的通孔以在绝缘体层L7上形成的第四接地电极10c(GND2)为界线而在上层侧和下层侧不同，上层侧的通孔和下层侧的通孔以高低差相连。
在区域A形成有平衡-不平衡变压器80的导体图案，在区域B形成有滤波器70的导体图案，在区域C形成有滤波器54和匹配电路50的导体图案，在区域D形成有平衡-不平衡变压器82的导体图案，在区域E形成有滤波器72的导体图案，在区域F形成有滤波器52的导体图案，在区域G形成有匹配电路45的导体图案。 
在区域B设有滤波器70(第一电路块)的导体图案，在图11中，在绝缘体层L5上形成有构成共振器的导体图案，在绝缘体层L8、L10上形成有构成电容的导体图案。绝缘体层L8上的电容用导体图案之一经由在绝缘体层L2～L7上设置的通孔而与形成在绝缘体层L2上的导体图案LL连接。导体图案LL由绝缘体层L1上的安装电极11和在绝缘体层L3上形成的第一接地电极10a夹持，并且，在导体图案LL的周围设有将绝缘体层L1和第一接地电极10a连接的通孔。
在绝缘体层L2上形成的导体图案LL如单点划线所示那样，经由通孔与形成在绝缘体层L1上的端子电极Bt1连接。第一电路块70与端子电极Bt1的距离比在放大器用半导体元件的下方配置电路块的现有的结构短，因此可减少干涉。
向放大器等的电源线路(标注与图9的口相同的符号)形成在比第一及第二接地电极10a、10b靠外侧的绝缘体层L2、L12上。这样，使多个电源线路和构成电路块的导体图案在层叠方向上分离，由此使它们各自难以受到噪声。为了减少干涉，在电源线路间设置与接地电极连接的通孔。
图12表示在层叠体的上表面形成的端子电极和安装部件的配置状态。图12所示的主要的元件的符号与图9所示的等效电路的口上标注的符号对应。通过层叠体内的导体图案形成的滤波器70的口Bt1、匹配电路50的口M1、M2、滤波器54的口Lt1、Lt2、匹配电路45的口A1、 滤波器72的口Br3以及滤波器52的口Br1、Br2与在层叠体100的上表面上形成的端子电极连接。因此，电路间的连接通过与安装的芯片部件、放大器或开关等半导体元件的连接中使用的接合线BW来进行。
如上所述，通过将位于不同的层叠位置的多个接地电极和接地电极电连接的屏蔽件，将层叠体的内部划分为电磁性屏蔽的多个区域，并将构成各电路块的导体图案配置在不同的区域，由此使各区域成为屏蔽的状态，来防止电路块间的干涉。通过这样的结构，即使为包含多个电路块的层叠体100也能够小型化，能够防止电路块间的干涉并同时使半导体的热高效地向电路基板散热。
[3]层叠体
构成层叠体100的各绝缘体层能够通过陶瓷电介质、树脂或树脂和陶瓷的复合材料形成。形成有导体图案的绝缘体层的层叠可以通过公知的方法进行。例如，在绝缘体层使用陶瓷电介质的情况下，可以通过LTCC(低温同时烧成陶瓷)技术或HTCC(高温同时烧成陶瓷)技术进行层叠。另外，在绝缘体层使用树脂的情况下，可以通过积层技术进行层叠。
在LTCC技术的情况下，将多个陶瓷生片层叠，并通过一体地烧结来形成层叠体100，其中，该陶瓷生片通过在厚度为10～200μm的绝缘体层上印刷Ag、Cu等导电糊剂来形成规定的导体图案而成，该绝缘体层由在1000℃以下的低温下能够烧结的陶瓷电介质构成。作为在低温下能够烧结的陶瓷电介质，例如，列举有(a)以Al、Si及Sr为主成分，以Ti、Bi、Cu、Mn、Na、K等为副成分的陶瓷，(b)包含Al、Mg、Si及Gd的陶瓷，以及(c)包含Al、Si、Zr及Mg的陶瓷。

Claims (5)

1.一种电子部件，其具备：层叠体，其具备形成有导体图案的多个绝缘体层；放大器用半导体元件，其搭载在所述层叠体的上表面的安装电极上，且具备输入端子和输出端子，所述电子部件的特征在于，
在所述层叠体的上表面形成有与所述放大器用半导体元件连接的端子电极，
在所述层叠体的接近上表面的绝缘体层上形成有第一接地电极，
在所述层叠体的接近下表面的绝缘体层上形成有第二接地电极，
在所述层叠体的下表面形成有第三接地电极，
所述第一接地电极通过多个通孔与所述安装电极连接，
所述第三接地电极经由多个通孔与所述第二接地电极连接，
在所述第一接地电极与所述第二接地电极之间且在所述放大器用半导体元件的下方的区域，配置有构成第一电路块的导体图案，
所述第一电路块与所述放大器用半导体元件的连接线路具有配置在由所述安装电极和所述第一接地电极夹持的绝缘体层上的连接线路用导体图案、以及将所述连接线路用导体图案和构成所述第一电路块的电容用导体图案连接的在层叠方向上相连的多个通孔，
在所述连接线路用导体图案的周围配置有将所述安装电极和所述第一接地电极连接的多个通孔，
在所述放大器用半导体元件的输出端子侧的下方，作为散热路径配置有将所述安装电极和所述第三接地电极之间直线状相连地连接的多个通孔。
2.根据权利要求1所述的电子部件，其特征在于，
所述连接线路用导体图案为带状线，该带状线经由通孔与和所述放大器用半导体元件的输入端子连接的端子电极连接。
3.根据权利要求1或2所述的电子部件，其特征在于，
与所述放大器用半导体元件连接的电源线路用的导体图案设置在比所述第一接地电极靠上侧的绝缘体层及比所述第二接地电极靠下侧的绝缘体层中的至少一方上。
4.根据权利要求1或2所述的电子部件，其特征在于，
所述放大器用半导体元件的输出端子侧的下方的作为散热路径的通孔以在所述层叠体的面内方向上纵列配置的方式形成，
通过由纵列配置的所述通孔构成的第一屏蔽件，将所述第一接地电极与所述第二接地电极之间的所述层叠体的内部至少划分为两个区域，
所述第一屏蔽件设置在不超过所述安装电极的面积的1/2的区域。
5.根据权利要求3所述的电子部件，其特征在于，
所述放大器用半导体元件的输出端子侧的下方的作为散热路径的通孔以在所述层叠体的面内方向上纵列配置的方式形成，
通过由纵列配置的所述通孔构成的第一屏蔽件，将所述第一接地电极与所述第二接地电极之间的所述层叠体的内部至少划分为两个区域，
所述第一屏蔽件设置在不超过所述安装电极的面积的1/2的区域。
CN201180053567.XA 2010-11-24 2011-11-21 电子部件 Active CN103190082B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2010-260995 2010-11-24
JP2010260995 2010-11-24
PCT/JP2011/076821 WO2012070540A1 (ja) 2010-11-24 2011-11-21 電子部品

Publications (2)

Publication Number Publication Date
CN103190082A CN103190082A (zh) 2013-07-03
CN103190082B true CN103190082B (zh) 2015-09-16

Family

ID=46145882

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201180053567.XA Active CN103190082B (zh) 2010-11-24 2011-11-21 电子部件

Country Status (4)

Country Link
US (1) US9351404B2 (zh)
JP (1) JP5799959B2 (zh)
CN (1) CN103190082B (zh)
WO (1) WO2012070540A1 (zh)

Families Citing this family (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20120013838A (ko) * 2010-08-06 2012-02-15 삼성전기주식회사 안테나 패턴이 케이스에 매립되는 전자장치 및 그 제조방법
JP5796579B2 (ja) * 2010-09-14 2015-10-21 日立金属株式会社 フィルタ及びバランを備えた積層体型電子部品
JP5261624B1 (ja) * 2012-11-05 2013-08-14 太陽誘電株式会社 回路モジュール
WO2014129015A1 (ja) * 2013-02-22 2014-08-28 株式会社村田製作所 高周波モジュール
US9343816B2 (en) 2013-04-09 2016-05-17 Raytheon Company Array antenna and related techniques
JP5677499B2 (ja) * 2013-04-11 2015-02-25 太陽誘電株式会社 高周波回路モジュール
US9437929B2 (en) * 2014-01-15 2016-09-06 Raytheon Company Dual polarized array antenna with modular multi-balun board and associated methods
CN106201040A (zh) * 2015-04-30 2016-12-07 深圳欧菲光科技股份有限公司 触摸屏、显示装置及触摸屏的制作方法
US10237656B2 (en) 2016-03-28 2019-03-19 Lg Display Co., Ltd. Panel vibration type sound generating display device
KR101704517B1 (ko) 2016-03-28 2017-02-09 엘지디스플레이 주식회사 패널 진동형 음향 발생 표시 장치
CN109661776B (zh) * 2016-09-09 2023-03-14 株式会社村田制作所 电子部件
CN108235792B (zh) * 2016-10-21 2021-01-26 京瓷株式会社 标签用基板、rfid标签以及rfid系统
US10424847B2 (en) 2017-09-08 2019-09-24 Raytheon Company Wideband dual-polarized current loop antenna element
JP2020027974A (ja) * 2018-08-09 2020-02-20 株式会社村田製作所 高周波モジュールおよび通信装置
JP6777136B2 (ja) * 2018-11-20 2020-10-28 Tdk株式会社 アンテナモジュール
JP2021136514A (ja) * 2020-02-25 2021-09-13 株式会社村田製作所 高周波モジュール及び通信装置
EP4218131A1 (en) 2020-09-28 2023-08-02 QuantalRF AG Differential amplifier including dual magnetically coupled feedback loops
JP2023035495A (ja) * 2021-09-01 2023-03-13 Tdk株式会社 アンテナモジュール
WO2023054374A1 (ja) * 2021-09-29 2023-04-06 株式会社村田製作所 トラッカモジュールおよび通信装置
US20240072766A1 (en) * 2022-08-31 2024-02-29 QuantalRF AG System and method for coupled resonator filtering

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH09116091A (ja) * 1995-10-17 1997-05-02 Hitachi Ltd 混成集積回路装置
CN1606234A (zh) * 2003-10-08 2005-04-13 京瓷株式会社 高频模块及通信设备
JP2005244336A (ja) * 2004-02-24 2005-09-08 Kyocera Corp 電子回路モジュール
CN1770649A (zh) * 2004-10-19 2006-05-10 阿尔卑斯电气株式会社 便携式电话机用高频模块
JP4025654B2 (ja) * 2003-01-29 2007-12-26 京セラ株式会社 高周波モジュール
CN101499785A (zh) * 2008-01-31 2009-08-05 Tdk株式会社 设置有功率放大器的高频模块

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004297456A (ja) * 2003-03-27 2004-10-21 Kyocera Corp 高周波モジュール
JP4524454B2 (ja) * 2004-11-19 2010-08-18 ルネサスエレクトロニクス株式会社 電子装置およびその製造方法
US7742314B2 (en) * 2005-09-01 2010-06-22 Ngk Spark Plug Co., Ltd. Wiring board and capacitor
JP2007295327A (ja) 2006-04-26 2007-11-08 Hitachi Metals Ltd 高周波回路、高周波部品及び通信装置
EP1850491A3 (en) 2006-04-26 2012-02-22 Hitachi Metals, Ltd. High-frequency circuit, high-frequency device and communications apparatus
JP4492708B2 (ja) * 2008-01-31 2010-06-30 Ｔｄｋ株式会社 高周波モジュール
US7978031B2 (en) * 2008-01-31 2011-07-12 Tdk Corporation High frequency module provided with power amplifier
US8547188B2 (en) * 2009-02-23 2013-10-01 Tdk Corporation Filter with integrated loading capacitors
CN102422533B (zh) * 2009-07-27 2014-09-03 松江Elmec株式会社 共模过滤器

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH09116091A (ja) * 1995-10-17 1997-05-02 Hitachi Ltd 混成集積回路装置
JP4025654B2 (ja) * 2003-01-29 2007-12-26 京セラ株式会社 高周波モジュール
CN1606234A (zh) * 2003-10-08 2005-04-13 京瓷株式会社 高频模块及通信设备
JP2005244336A (ja) * 2004-02-24 2005-09-08 Kyocera Corp 電子回路モジュール
CN1770649A (zh) * 2004-10-19 2006-05-10 阿尔卑斯电气株式会社 便携式电话机用高频模块
CN101499785A (zh) * 2008-01-31 2009-08-05 Tdk株式会社 设置有功率放大器的高频模块

Also Published As

Publication number Publication date
CN103190082A (zh) 2013-07-03
JPWO2012070540A1 (ja) 2014-05-19
WO2012070540A1 (ja) 2012-05-31
JP5799959B2 (ja) 2015-10-28
US20130250536A1 (en) 2013-09-26
US9351404B2 (en) 2016-05-24

Similar Documents

Publication Publication Date Title
CN103190082B (zh) 电子部件
CN105122645B (zh) 高频模块
EP1261143B1 (en) Transceiver front end module
US7149494B2 (en) Demultiplexer and communication device
JP4523478B2 (ja) 帯域通過フィルタ及び高周波モジュール、並びにこれを用いた無線通信機器
US6750737B2 (en) High frequency switch and radio communication apparatus with layered body for saw filter mounting
KR20070110900A (ko) 고주파 모듈
US20110133860A1 (en) Bandpass filter, high-frequency device and communications apparatus
KR100233744B1 (ko) 안테나 스위치
JP5796579B2 (ja) フィルタ及びバランを備えた積層体型電子部品
CN103391064B (zh) 开关模块
US9484608B2 (en) Switch module
CN109845029A (zh) 定向耦合器内置基板、高频前端电路以及通信装置
CN106716634A (zh) 高频元器件
CN105453428B (zh) 高频模块
JP5630697B2 (ja) 電子部品
US20020186096A1 (en) Power splitter
CN100472676C (zh) 高密度应用中的分布电容器
US6784521B2 (en) Directional coupler
JP2007150566A (ja) マルチバンド用アンテナスイッチモジュール
CN208753479U (zh) 改善带外抑制的陶瓷电介质滤波器和双工器
US6872962B1 (en) Radio frequency (RF) filter within multilayered low temperature co-fired ceramic (LTCC) substrate
JP2003142981A5 (zh)
Wang et al. An interdigital bandpass filter embedded in LTCC for 5-GHz wireless LAN applications
JP2008167105A (ja) 積層型バラントランス及び高周波部品

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
TR01 Transfer of patent right

Effective date of registration: 20211018

Address after: Kyoto Japan

Patentee after: Murata Manufacturing Co.,Ltd.

Address before: Tokyo Capital of Japan

Patentee before: HITACHI METALS, Ltd.

TR01 Transfer of patent right