JP2005244336A - 電子回路モジュール - Google Patents

Abstract

【課題】電力増幅器で増幅した送信信号は非常に高出力であることから、電子回路モジュールが小型化すると電磁波の干渉、電磁結合によって信号の漏洩や、デュプレクサ、分波回路の特性劣化によって、電子回路モジュールの送受信特性が悪化する問題があった。
【解決手段】複数の誘電体層を積層して成る誘電体基板表面に、少なくとも電力増幅素子を搭載し、且つ前記誘電体基板表面または内部に分波または合波回路、あるいは弾性表面波素子を搭載した電子回路モジュールにおいて、電力増幅素子と、前記分波または合波回路あるいは弾性表面波素子とを平面的に重ならない位置に形成するとともに、電力増幅素子と前記分波または合波回路と、あるいは弾性表面波素子との間に干渉防止接地部を設ける。
【選択図】 図１

Description

本発明は携帯型情報端末機、無線ＬＡＮ、ＷＬＬ（Ｗｉｒｅｌｅｓｓ Ｌｏｃａｌ Ｌｏｏｐ）等の電子機器・電子装置等に用いられる、高周波電力増幅器、高周波フィルタおよび高周波分波器を一体構成した高周波モジュールなどに好適な電子回路モジュールに関するものである。

近年、無線による情報伝達量の増加、高速化が進んでいる。このため１周波数帯のみの通信から複数の周波数帯を活用した通信が展開されるため、シングルバンド方式の携帯電話機からデュアルバンド方式の携帯電話機が提案されている。デュアルバンド方式の携帯電話機は、１台の携帯電話機内に２つの送受信系を搭載するもので、地域性や使用目的等に合った送受信系を選択して送信することができるようにした利便性の高い機器として期待されているものである。

すでに米国ではセルラーバンド（８００ＭＨｚ帯）とＰＣＳバンド（１９００ＭＨｚ帯）の双方を搭載したデュアルバンド方式の携帯電話機が採用されている。

このデュアルバンド方式の携帯電話機の高周波回路部は、図８の回路図に示されるとおり、アンテナ（ＡＮＴ）側から見ると、通過周波数帯域を分波回路にて分岐された後、誘電体デュプレクサやＳＡＷデュプレクサなどにて送信系と受信系に分波される（特許文献１、２参照）。受信系はデュプレクサからＬＮＡ（低雑音増幅器）、受信帯域通過フィルタに接続されており、送信系は送信用バンドパスフィルタ、電力増幅器、検波回路、アイソレータから構成されており、デュプレクサの送信側端子と接続されている。

送信時には、電力増幅器で増幅された送信信号が、検波回路、アイソレータ、デュプレクサ、分波回路を経由してアンテナから高周波信号として送信され、受信時は、アンテナで受信された高周波信号は分波回路、デュプレクサを介して取り出され、帯域通過フィルタでフィルタリングされた後、ＬＮＡで増幅される。

デュアルバンド方式の携帯電話機では、各送受信系の構成に必要な回路を搭載する必要があるが、それぞれ個別の専用部品を用いて回路を構成すれば、機器の大型化を招来することとなる。そこで、共通可能な回路部分は、可及的に共通化するようにして機器の小型化、低コスト化を有利に展開する事が要請されている（特許文献３参照）。
特開平１１−１１２３８２号 特開平１１−３５５２０５号 特開２００１−１７７４３３号

今日、デュアルバンド方式においては、構成する部品を所定の誘電体基板上に実装するタイプで構成されており、回路構成にアイソレータが含まれることと、デュプレクサなどの構成部品自身の体積が大きいことから、モジュール化の検討は進んでいなかった。

また、デュプレクサ、送信用電力増幅器の各部品をプリント配線基板上にそれぞれ実装した場合、そのままでは携帯電話機の高周波回路部としての特性を満足することは稀で、部品間に特性調整用の回路がさらに必要となるという設計時の制約と、その付設回路分だけ機器の大型化を招き、さらにその付設回路分だけの電力損失が発生することによる電力増幅器の電力付加効率の劣化を招くという問題があった。

そこで、電力増幅器、デュプレクサ、分波回路を一体化した電子回路モジュールを構成することによって、分波回路から電力増幅器までを構成する回路要素を一体化できるため、小型化が達成できる。また各部品を同時設計する事ができるため、モジュールとして最適な特性調整を行なうことができるため、低ロス化を実現することができる。

しかし、電力増幅器で増幅した送信信号は、非常に高出力であることから、モジュールを小型化していくと、電磁波の漏洩によってフィルタ部や分波、合波回路を通らない経路が発生し電子回路モジュールの特性が劣化する問題や、受信弾性表面波素子フィルタの減衰特性が劣化によって、送受信間のアイソレーションを確保できない問題があった。

従って、本発明は、上記の課題を解決し、電力増幅器と、分波回路あるいは合波回路と、デュプレクサとを一体化した電子回路モジュールにおける送受信間のアイソレーションを確保した電子回路モジュールを提供することを目的とするものである。

本発明の電子回路モジュールは、複数の誘電体層を積層して成る誘電体基板表面に、少なくとも電力増幅素子を搭載し、且つ前記誘電体基板表面または内部に分波または合波回路を形成してなり、前記電力増幅素子と前記分波または合波回路とを平面的に重ならない位置に形成するとともに、前記電力増幅素子と前記分波または合波回路との間に干渉防止接地部を設けたことを特徴とする。

なお、前記分波または合波回路は、デュプレクサ、ＦＢＡＲ、コンデンサ用導体パターンと分布定数線路からなる回路のいずれかからなる場合でもよい。

また、複数の誘電体層を積層して成る誘電体基板表面に、少なくとも電力増幅素子と弾性表面波素子を搭載してなる電子回路モジュールにおいて、前記電力増幅素子と前記弾性表面波素子の間に干渉防止接地部を設けたことを特徴とする。

なお、誘電体基板表面に、周波数帯域が異なる複数の電力増幅器が搭載されている場合、該複数の電力増幅器間にも前記干渉防止接地部を設けることが望ましい。

前記干渉防止接地部は、少なくとも誘電体基板表面に形成された接地用導体帯と、前記誘電体基板の内部または裏面に形成された接地層と、前記接地用導体帯と前記接地層とを電気的に接続する接続導体を具備することが望ましい。

そして、前記接続導体が、下記数１の間隔Ｗ
（数１）
Ｗ≦１／８×λｇ＝１／８×（Ｃ／εｒ^１／２）×ｆ
（Ｃ：光速、εｒ：積層基板の実効誘電率、ｆ：通過周波数）
に配置した複数のビアホール導体からなること、または前記誘電体基板を垂直方向に貫通する導体壁からなることが望ましい。

誘電体基板の表面や内部に、分波または合波回路を構成した際、電力増幅素子から発生した電磁波が誘電体層内部を経由して分波または合波回路の分布定数線路に信号が漏洩する場合がある。分波または合波回路を形成する内層のインダクタが電力増幅素子に近接していると、弾性表面波素子からなるデュプレクサや分波回路のコンデンサ部分を通過せず、信号が短縮経路で漏洩するため、不要周波数の信号を減衰出来ない、分波回路の特性が劣化する等原因になる。しかし電力増幅素子と分波または合波回路の間に干渉防止接地用パターンが設けたことにより、構成回路を飛び越えて信号が漏洩する経路を遮断することが出来るため、良好な特性を有する電子回路モジュールを提供することができる。

また、強力な電磁波が電力増幅素子から放出されると、弾性表面波素子を越えて次の回路素子や受信側回路へと電磁結合により信号が漏洩するため、充分なフィルタリングが出来ない。またデュプレクサ回路において、受信用弾性表面波素子のグランドは、周囲の電磁波の影響を特に受けやすく、電力増幅素子から延伸する出力整合回路が受信用弾性表面波素子のグランドに近接した場合、減衰特性が急激に劣化することがあった。

しかし電力増幅素子と弾性表面波素子の間に干渉防止接地用パターンを設けることで、信号の漏洩経路を遮断でき、電磁波の影響を受けにくい配置に出来るので、良好な特性を有する電子回路モジュールを提供することができる。

このように、電力増幅素子と弾性表面波素子の間、電力増幅素子と分波、合波回路の間、さらには送信系の周波数帯域が異なる複数の電力増幅器間に干渉防止接地部を設けることによって、電磁結合する経路を遮断し、信号の漏洩を防止できる。またデュプレクサの受信用弾性表面波素子のグランドに対して、電力増幅素子から発生する電磁波の影響を受けにくい配置となるので、デュプレクサの特性を良好に維持することが出来る。その結果、特性劣化を引き起こすことなく、良好な送受信特性の電子回路モジュールを提供することができる。

図１は、本発明に係る電子回路モジュールのブロック図である。電子回路モジュール１は、通過帯域の異なる複数の送受信系を各送受信系セルラー（８００ＭＨｚ帯）、ＰＣＳ（１９００ＭＨｚ帯）に分ける分波回路２と、各送受信系セルラー、ＰＣＳを送信系ＴＸと受信系ＲＸとに分波するデュプレクサ３Ａ、３Ｂと、デュプレクサ３Ａ、３Ｂの各送信系ＴＸ側に設けられた、電力増幅器４Ａ、４Ｂの出力をモニタするカプラ５Ａ、５Ｂと、電力増幅器を構成する整合回路６Ａ、６Ｂ、電力増幅素子７Ａ、７Ｂ、入力の帯域通過フィルタ８Ａ，８Ｂで構成されている。

電力増幅素子７Ａ、７Ｂは、入力信号を増幅させる機能を持ち、小型化、高効率化を図るためにＧａＡｓ ＨＢＴ（ガリウム砒素ヘテロジャンクションバイポーラトランジスタ）構造を有した半導体素子で形成されている。なお、本実施例ではＧａＡｓ ＨＢＴ 半導体素子を電力増幅素子７Ａ、７Ｂに用いているが、ＨＢＴ構造のＩｎＧａＰ半導体素子や、ｐ−ＨＥＭＴ構造のＧａＡｓ半導体素子やＳｉＧｅトランジスタで形成された半導体素子を用いてもよい。

整合回路６Ａ、６Ｂは、それぞれ電力増幅素子７Ａ、７Ｂの出力インピーダンスである０．５〜２Ωを３０〜５０Ωまでのインピーダンスに変換させる機能のほか、電力増幅素子７Ａ、７Ｂの増幅性能を最大限まで引き出すための機能、及びカプラ５Ａ、５Ｂと電力増幅器４Ａ、４Ｂ間のインピーダンスを調整するためのものである。この電力増幅器４Ａ、４Ｂは前述の電力増幅素子７Ａ、７Ｂと整合回路６Ａ、６Ｂとから構成されている。

図２は、本発明に係る電子回路モジュール１の概略断面図、図３はその概略平面図である。図２に示すように、電子回路モジュール１は、複数の誘電体層を積層して成る誘電体基板を具備する。誘電体基板を構成する誘電体材料には、例えばアルミナセラミックス、ムライトセラミックス、またはガラスセラミックスなどの低温焼成セラミックスや、有機樹脂材料とセラミック材料との混合系絶縁材料を用いることができる。とりわけ、導体としてＣｕ、Ａｇを使用し同時焼成にて各種の回路を形成する上では、ガラスセラミックスなどの低温焼成セラミックス、有機樹脂材料とセラミック材料との混合系絶縁材料が挙げられ、熱的安定性に優れる点で、ガラスセラミックスなどの低温焼成セラミックスが最も望ましい。

図２、図３の電子回路モジュールにおいては、８層のセラミック誘電体層２ａ_１〜２ａ_８が積層されて誘電体基板２が構成されており、セラミックグリーンシートの表面に導電ペーストを塗布して上述した各回路を構成する導体パターンをそれぞれ形成した後、導体パターンが形成されたグリーンシートを積層し、所要の圧力と温度の下で熱圧着し焼成して形成されている。また、各誘電体層２ａ_１〜２ａ_８には複数の層にわたって回路を構成乃至は接続するために必要なビアホール導体１４が適宣形成されている。

また、誘電体基板２の最表面には、各種パターンのほか、チップ部品（集中定数素子）１１、電力増幅素子７Ａ、７Ｂ、弾性表面波素子９Ａ、９Ｂが搭載されている。

また、この電子回路モジュールにおいては、デュプレクサ３Ａ、３Ｂを構成する、弾性表面波素子９Ａ、９Ｂや、帯域通過フィルタ８Ａ、８Ｂが、導体バンプを介して誘電体基板２に形成された導体パターンから成る電極部と接地用シールリングに電気的に接続して搭載されている。導体バンプには、金や半田、熱硬化型Ａｇペースト等を用いることができ、例えば金を用いる場合には、超音波熱圧着法により弾性表面波素子９Ａ、９Ｂ、帯域通過フィルタ８Ａ、８Ｂの電極と電極部とを電気的に接続させることが可能となる。

弾性表面波素子としては、例えば共振器型フィルタ・共振子ラダー型および格子型接続フィルタ・マルチＩＤＴ（Ｉｎｔｅｒ Ｄｉｇｉｔａｌ Ｔｒａｎｓｄｕｃｅｒ）型フィルタ等が用いられる。弾性表面波素子が例えば共振器型フィルタの場合には、圧電体基板として、３６°Ｙカット−Ｘ伝搬のＬｉＴａＯ_３結晶、６４°Ｙカット−Ｘ伝搬のＬｉＮｂＯ_３結晶、４５°Ｘカット−Ｚ伝搬のＬｉＢ_４Ｏ_７結晶等が、電気機械結合係数が大きくかつ群遅延時間温度係数が小さいことから、好適に使用される。また、弾性表面波素子には、圧電体基板表面上に弾性表面波を励起させ、伝播・共振させるため、その表面に、互いに噛み合うように形成された少なくとも一対の櫛歯状電極のＩＤＴ（Ｉｎｔｅｒ Ｄｉｇｉｔａｌ Ｔｒａｎｓｄｕｃｅｒ）電極（図示せず）を設ける。このＩＤＴ電極は、所望のフィルタ特性を得るために、複数対の櫛歯状電極を直列接続や並列接続等の方式で接続して構成される。このようなＩＤＴ電極は、圧電体基板上に蒸着法・スパッタリング法またはＣＶＤ法等の薄膜形成法により所望の形状・寸法に形成することができる。

この電子回路モジュール１において、本モジュールを構成する電力増幅素子７Ａ、７Ｂの駆動電圧が低下すると、電力増幅器４Ａ、４Ｂの出力レベル、および電力付加効率が劣化するため、電力増幅素子７Ａ、７Ｂに電圧を供給する役割を持つ整合回路６Ａ、６Ｂを形成する分布定数線路、コンデンサ用導体パターン、ビアホール導体の導体材料として、低抵抗導体である銀、または銅を用いることが望ましい。これにより、電力増幅器４Ａ、４Ｂの駆動電圧の低下を最小限に抑制することが可能となる。

さらに、電力増幅素子７Ａ、７ＢをＡｇまたはＡｕＳｎなどの導電性ペーストを用いてダイアタッチに固定するとともに、Ａｕなどの細線（ワイア）により電力増幅素子７Ａ、７Ｂ上の信号パターン、接地用パターンと基板面に形成した信号用パターン、接地用パターンとを電気的に接続することにより、小面積化、薄型化、低価格化を実現できる。

また、増幅回路素子７Ａ、７Ｂは金あるいはアルミニウムなどのバンプを用いてフリップチップボンディング法を用いて搭載しても良い。この場合には、フリップチップボンディング法を用いて搭載することにより小面積化、薄型化、低価格化を促進できる。

本発明の電子回路モジュール１では、図３に示すように、電力増幅素子７Ａ、７Ｂと、弾性表面波素子９Ａ、９Ｂの間に干渉防止接地部１０が設けられている。この干渉防止接地部１０は、少なくとも誘電体基板２表面に接地用導体帯１０ａを具備する。また、この接地用導体帯１０ａは、誘電体基板２の裏面に形成された接地層１０ｂと、誘電体基板２を垂直に貫通して形成された複数のビアホール導体１０ｃによって電気的に接続されている。

このようにして、電力増幅素子７Ａ、７Ｂと、デュプレクサを構成する弾性表面波素子９Ａ、９Ｂとは、干渉防止接地部１０によって分離され、電力増幅器４Ａ、４Ｂと、弾性表面波素子９Ａ、９Ｂとの間の電磁結合により信号が他の回路へ漏れることを抑制することができる。

なお、上記ビアホール導体１０ｃは、直径（短径）が０．１〜０．３ｍｍであることが適当であり、これらは下記数１の間隔Ｗ
（数１）
Ｗ≦１／８×λｇ＝１／８×（Ｃ／εｒ^１／２）×ｆ
（Ｃ：光速、εｒ：積層基板の実効誘電率、ｆ：通過周波数）
に配置することによって、電磁波がビアホール導体間の間隙から漏れるのを効果的に防止することできる結果、干渉防止接地部１０の電磁波に対するシールド効果を高めることができる。

また、この電子回路モジュールに示すように、異なる周波数の送信信号（例えばセルラーとＰＣＳ）を増幅する電力増幅器４Ａ、４Ｂを構成する整合回路６Ａ、６Ｂを、モジュール小型化のため近接して配置した場合、セルラーの送信信号が整合回路６Ａと６Ｂ間の電磁結合により、ＰＣＳの整合回路６Ｂからグランドに漏洩出力してしまうという不具合が発生する。

そこで、このモジュールにおいては、電力増幅器４Ａ、４Ｂを構成する電力増幅素子７Ａ、７Ｂの間、整合回路６Ａ、６Ｂの間にも、干渉防止接地部１０を延設することが望ましい。

このような構造とすることにより、整合回路６Ａの分布定数線路から発生した電場は整合回路６Ａと干渉防止接地部１０との間に集中するため、漏洩することを極減させることができる。さらに、干渉防止接地部１０は、整合回路６Ａ、６Ｂを形成する接地用コンデンサのパッドとしても使用することができ、小型化に寄与することができる。

図２の電子回路モジュールにおいては、誘電体基板２表面に搭載、または形成された電力増幅素子７Ａ、７Ｂ、弾性表面波素子９Ａ，９Ｂ、帯域通過フィルタ８Ａ、８Ｂなどの回路または部品は、エポキシ系などの熱硬化性樹脂からなる封止材１２によって完全に固定され、また外部からの異物混入などを防止でき、これらの回路を保護することができる。

図２、図３の形態では、８層の誘電体層からなる誘電体基板の例で説明したが、誘電体層の層数はこれに限定されるものではなく、また電力増幅素子７Ａ、７Ｂと弾性表面波素子９Ａ、９Ｂは誘電体基板２の同一面に搭載された例で説明したが、電力増幅素子７Ａ、７Ｂまたは弾性表面波素子９Ａ、９Ｂのどちらか一方または両方を誘電体基板表面や裏面に形成されたキャビティ内に収納、搭載するものであってもかまわない。

図４は、本発明の電子回路モジュールの他の形態を示す概略平面図である。この電子回路モジュールにおいては、通過帯域の異なる複数の送受信系を各送受信系に分ける分波回路１３が、誘電体基板２の内部に形成されたコンデンサ部と分布定数線路によって形成されたローパスフィルタおよびハイパスフィルタを用いて構成されている。

この電子回路モジュールでは、電力増幅素子４Ａと、分波回路１３との間に、図２，３で説明したものと同様な構造の干渉防止接地部１０が設けられている。この干渉防止接地部１０により、電力増幅器４Ａと、分波回路１３が分離され、電力増幅器４Ａと、分波回路１３との間の電磁結合により信号が短縮経路により漏洩することを抑制することができる。

図２〜図４においては、干渉防止接地部１０は、誘電体基板２表面の接地用導体帯１０ａと誘電体基板２裏面の接地層１０ｂとは、複数のビアホール導体１０ｂによって接続した場合について説明したが、誘電体基板２表面の接地用導体帯１０ａと誘電体基板２裏面の接地層１０ｂとは、誘電体基板２を垂直方向に貫通する導体壁によって接続することもできる。

導体壁の形成は、例えば、導体壁形成部分に貫通穴を形成したセラミックグリーンシートを貫通穴が整合するように積層した後、その積層体の貫通穴内に導体ペーストを充填し焼成する。このとき、貫通穴の内壁面に導体ペーストを塗布形成し焼成してもよい。

また、他の方法としては、誘電体基板２内にこのような導体壁を具備するモジュールを形成するには、例えば、積層される誘電体層２ａ１〜２ａｎとして、図５の概略斜視図に示すような、誘電体層２１の一部に、少なくとも導体層２２が該誘電体層２１を貫通して形成されてなる複合シートＡを作製し、これを図６に示すように、複合シートＡ_１〜Ａ_ｎを積層した構造とすることによって、３次元的回路を具備するモジュールを構成する。この場合、誘電体層の厚みは１００μｍ以下、特に５０μｍ以下、さらには１５〜３０μｍの厚さまで薄くすることによって、より微細な３次元回路を形成することができる。

また、導体層２２は、誘電体層２１を平面方向に伸びることによって平面回路となる配線回路を形成することができる。また、部分的に導体層２２を厚み方向に積み上げることにより、導体壁１０ｄ、およびビアホール導体に代わる垂直導体１５を形成することができる。

この複合シートは、例えば、以下の方法で作製することができる。図７に、複合シートＡの製造工程を示す。図７によれば、（ａ）光透過可能なキャリアフィルム３０表面に、導体ペーストによって光非透過性の所定のパターンの導体パターン層３１を形成し、（ｂ）その上に、光硬化スラリーを導体パターン層３１の厚さ以上の厚さに塗布して光硬化セラミック層３２を形成した後、（ｃ）キャリアフィルム３０の裏面より、光を照射して、導体パターン層３１形成以外の領域の光硬化セラミック層３２を光硬化させる。（ｄ）その後、現像処理して、光が照射されていない部分を洗浄除去することによって、（ｅ）光硬化セラミック層３２と導体パターン層３１からなる複合シートＡを作製する。

キャリアフィルム３０をはがして複合シートＡを積層して、平面の導体層とビア導体による３次元的な回路を形成する。その後、これを焼成することによって、図６で示したようなモジュール基板を形成することができる。

かかる工法において、用いられる光硬化スラリーは、望ましくは、セラミック粉末に、光硬化可能なモノマーと、光重合開始剤と、有機バインダと、可塑剤とを、有機溶剤に混合し、ボールミルで混練して調製する。

光硬化可能なモノマーとしては、周知のものが使用できるが、低温で短時間の焼成工程に対応するために、熱分解性に優れたものであることが望ましい。また、光硬化可能なモノマーは、スリップ材の塗布・乾燥後の露光によって光重合される必要があり、遊離ラジカルの形成、連鎖生長付加重合が可能で、２級もしくは３級炭素を有したモノマーが好ましく、例えば少なくとも１つの重合可能なエチレン系基を有するブチルアクリレート等のアルキルアクリレートおよびそれらに対応するアルキルメタクリレート等が挙げられる。また、テトラエチレングリコールジアクリレート等のポリエチレングリコールジアクリレートおよびそれらに対応するメタクリレートも有効である。また、光開始系材料としては、ベンゾフェノン類，アシロインエステル類化合物などが挙げられる。

また、有機バインダも、光硬化可能なモノマーと同様に熱分解性が良好であることが望まれ、同時にスリップの粘性を決めるものであるため、固形分との濡れ性も考慮することが必要である。本発明によれば、アクリル酸もしくはメタクリル酸系重合体のようなカルボキシル基、アルコール性水酸基を備えたエチレン性不飽和化合物が好ましい。

有機溶剤としては、エチルカルビトールアセテート、ブチルセルソルブ、３メトキシブチルアセテートの群から選ばれる少なくとも１種が挙げられる。

各成分の含有量は、セラミック粉末１００質量部あたり、光硬化モノマー及び光重合開始剤を５〜２０質量部、有機バインダを１０〜４０質量部、可塑剤を１〜５質量部、有機溶剤を５０〜１００質量部の割合が適当である。

また、導体パターン層１１を形成するための導体ペーストは、平均粒径が１〜３μｍ程度の導体材料の粉末に、必要に応じてセラミック材料を添加した無機成分に対して、エチルセルロース、アクリル樹脂などの有機バインダを加え、さらにジブチルフタレート、αテルピネオール、ブチルカルビトール、２・２・４−トリメチル−３・３−ペンタジオールモノイソブチレートなどの適当な溶剤を混合し、３本ローラ等により均質に混練して調製される。

なお、複合シートＡの製造は、上記の方法に必ずしも限られるものではなく、実質的に複合シートＡと同一構造のシートが形成できるものであれば他の方法であってもよい。

（試料作製１）
誘電体材料として、ホウケイ酸ガラス７０質量％、アルミナ３０質量％からなれるガラスセラミック系誘電体材料を用いてグリーンシートを作製し、これにＡｇ導体材料を用いて、導体層および一般のビアホール導体、一般回路用の配線層、表面実装される電力増幅素子とデュプレクサ間に設けられる干渉防止接地部の接続導体となるビアホール導体、接地層、接地用導体層を形成した。その後、グリーンシートを積層して９００℃で焼成して多層のモジュール基板を作製した。その際、干渉防止用のビアホール導体の端面間隔をかえたモジュール基板（試料Ｎｏ．１〜５）を作製した。なお、ビアホール導体の大きさがいずれも直径３０μｍとした。

（試料作製２）
厚さ１００μｍのＰＥＴ（ポリエチレンテレフタレート）からなる光透過可能なキャリアフィルム上に、導体ペーストをスクリーン印刷法により印刷して、厚さ２０μｍの導体パターン層を形成した。尚、導体ペーストは、Ａｇ粉末にバリウムホウ珪酸ガラス粉末と、エチルセルロース、有機溶剤として２・２・４−トリメチル−３・３−ペンタジオールモノイソブチレートを加え３本ロールミルで混合したものを使用した。

次に、上記導体パターン層の上に、感光性スラリーをドクターブレード法により塗布乾燥し、導体パターンの存在しない場所での乾燥後の厚みが２８μｍとなるように光硬化セラミック層を形成した。

感光性スラリーは、セラミック原料粉末１００質量部と、光硬化可能なモノマー（ポリオキシエチル化トリメチロールプロパントリアクリレート）８質量部と、有機バインダ（アルキルメタクリレート）３５質量部と、可塑剤を３質量部、有機溶剤（エチルカルビトールアセテート）に混合し、ボールミルで混練して作製した。

セラミック原料粉末は、０．９５モルＭｇＴｉＯ_３−０．０５モルＣａＴｉＯ_３で表される主成分１００質量部に対して、ＢをＢ_２Ｏ_３換算で１０質量部、ＬｉをＬｉＣＯ_３換算で５質量部添加したものを用いた。

次に、キャリアフィルムの裏面側より光硬化セラミック層の裏面に、超高圧水銀灯（照度３０ｍＷ／ｃｍ^２）を光源として２秒間全面露光した。そして希釈濃度２．５％のトリエタノールアミン水溶液を現像液として用いて３０秒間スプレー現像を行った。この後、現像後の純水洗浄の後、乾燥を行った。

こうして、出来上がった光硬化セラミック層は、電極層上の溶化部が現像により除去され電極層が露出して、その結果、厚みが２０μｍの電極層と、厚みが２０μｍの光硬化セラミック層とが一体化した複合シートを作製することができた。

上記の手法に基づき、内部配線用の導体層、表面配線用の導体層、および干渉防止用接地部を構成する接地用導体層、接地層、表面実装される電力増幅素子とデュプレクサ間に厚みが３０μｍのシールド壁を形成するための導体層などを具備する延べ５０層の複合シートを作製した。

上記のようにして作製した複合シートより、それぞれキャリアフィルムを剥離し、順番に位置合わせを行いながら、積層を行い、３次元的な回路構造を形成した。この後、プレス機を用いて、プレス圧1トン、温度６０℃にて５分間プレスを行い、積層体を圧着した。

そして、この積層体を大気中で３００℃で、４時間脱バインダ処理した後、９００℃大気中で６時間焼成を行い、モジュール基板を作製した（試料Ｎｏ．５、１１）。

さらに比較例として、干渉防止接地部を全く設けないものを作製した（試料Ｎｏ．６、１２）。

これらの基板表面に、弾性表面波素子、電力増幅素子、その他のチップ部品を搭載した後、エポキシ樹脂で気密封止を行い、電子回路モジュールを形成した。その後、これをガラス織布−エポキシ樹脂複合材料からなる評価基板上に、実装した。

その後、駆動電圧を加え、出力電力をセルラーバンドで２５ｄＢｍ，ＰＣＳバンドで２４ｄＢｍになるように調整した状態で、Ｒｘ端子からの送信パワーリーク量を測定評価した。

表１の結果より、本発明の構造によれば、干渉防止接地用パターンを設けなかった試料Ｎｏ．６と、ビアホールの端面間隔が大きい試料Ｎｏ．４では、Ｒｘ端子からの送信パワーリーク量が劣化する傾向にあり、携帯電話の受信感度が劣化することがわかった。

本発明の電子回路モジュールの一例を示すブロック図である。 本発明の電子回路モジュールの一例を示す概略断面図である。 本発明の電子回路モジュールの一例を示す概略平面図である。 本発明の電子回路モジュールの他の例を示す概略平面図である。 本発明の電子回路モジュールの一例を構成する複合シートを説明するための概略斜視図である。 図５の複合シートを用いた本発明の電子回路モジュールの一例を示す概略断面図である。 複合シートの製造工程を説明するための図である。 従来のデュアルバンド携帯電話機に用いられているブロック図である。

符号の説明

１・・・・電子回路モジュール
２・・・・・・・誘電体基板
３Ａ、３Ｂ・・・デュプレクサ
４Ａ、４Ｂ・・・電力増幅器
５Ａ、５Ｂ・・・カプラ
６Ａ、６Ｂ・・・整合回路
７Ａ、７Ｂ・・・電力増幅素子
８Ａ、８Ｂ・・・帯域通過フィルタ
９Ａ、９Ｂ・・・弾性表面波素子
１０ ・・・干渉防止接地部
１０ａ ・・・接地用導体層あ
１０ｂ ・・・接地層
１０ｃ ・・・ビアホール導体
１０ｄ ・・・導体壁

Claims (7)

1. 複数の誘電体層を積層して成る誘電体基板表面に、少なくとも電力増幅素子を搭載し、且つ前記誘電体基板表面または内部に分波または合波回路を形成してなる電子回路モジュールにおいて、前記電力増幅素子と前記分波または合波回路とを平面的に重ならない位置に形成するとともに、前記電力増幅素子と前記分波または合波回路との間に干渉防止接地部を設けたことを特徴とする電子回路モジュール。
2. 前記分波または合波回路が、デュプレクサ、ＦＢＡＲ、コンデンサ用導体パターンと分布定数線路からなる回路のいずれかからなることを特徴とする請求項１記載の電子回路モジュール。
3. 複数の誘電体層を積層して成る誘電体基板表面に、少なくとも電力増幅素子と弾性表面波素子を搭載してなる電子回路モジュールにおいて、前記電力増幅素子と前記弾性表面波素子の間に干渉防止接地部を設けたことを特徴とする電子回路モジュール。
4. 誘電体基板表面に、周波数帯域が異なる複数の電力増幅器が搭載され、該複数の電力増幅器間にも前記干渉防止接地部を設けたことを特徴とする請求項１乃至請求項３のいずれか記載の電子回路モジュール。
5. 前記干渉防止接地部が、少なくとも誘電体基板表面に形成された接地用導体帯と、前記誘電体基板の内部または裏面に形成された接地層と、前記接地用導体帯と前記接地層とを電気的に接続する接続導体を具備することを特徴とする請求項４記載の電子回路モジュール。
6. 前記接続導体が、下記数１の間隔Ｗ
   （数１）
   Ｗ≦１／８×λｇ＝１／８×（Ｃ／εｒ^１／２）×ｆ
   （Ｃ：光速、εｒ：積層基板の実効誘電率、ｆ：通過周波数）
   に配置した複数のビアホール導体からなることを特徴とする請求項５記載の電子回路モジュール。
7. 前記接続導体が、前記誘電体基板を垂直方向に貫通する導体壁からなることを特徴とする請求項５記載の電子回路モジュール。

Images