CN103187392A - 金属连线结构及其形成方法 - Google Patents

金属连线结构及其形成方法 Download PDF

Info

Publication number
CN103187392A
CN103187392A CN2011104597569A CN201110459756A CN103187392A CN 103187392 A CN103187392 A CN 103187392A CN 2011104597569 A CN2011104597569 A CN 2011104597569A CN 201110459756 A CN201110459756 A CN 201110459756A CN 103187392 A CN103187392 A CN 103187392A
Authority
CN
China
Prior art keywords
metal
connection structure
semiconductor substrate
connecting line
sidewall
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN2011104597569A
Other languages
English (en)
Other versions
CN103187392B (zh
Inventor
周鸣
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Manufacturing International Shanghai Corp
Original Assignee
Semiconductor Manufacturing International Shanghai Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Manufacturing International Shanghai Corp filed Critical Semiconductor Manufacturing International Shanghai Corp
Priority to CN201110459756.9A priority Critical patent/CN103187392B/zh
Publication of CN103187392A publication Critical patent/CN103187392A/zh
Application granted granted Critical
Publication of CN103187392B publication Critical patent/CN103187392B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Abstract

本发明提供一种金属连线结构的形成方法和一种金属连线结构。所述金属连线结构的形成方法包括:提供半导体衬底;以及在所述半导体衬底上形成金属连线,所述金属连线之间形成有沟槽,在所述沟槽的开口处具有凸起物。通过在所述沟槽的开口处的侧壁上形成凸起物,减小相邻金属连线之间的空气间隙的开口尺寸,当沉积形成其他结构时,进入空气间隙中的沉积气体减少了,从而减小了突出结构的尺寸,改善了电性隔离的效果。

Description

金属连线结构及其形成方法
技术领域
本发明涉及半导体制造技术,特别涉及一种具有空气间隙(Air Gap)的金属连线结构及其形成方法。
背景技术
现今集成电路设计和制造领域所遇到的一个挑战是如何降低信号传输RC延迟(Resistance Capacitance Delay),对此,普遍采用的一种方法是降低金属连线之间的寄生电容(Parasitic Capacitance),通常通过采用低介电常数的介质层来实现。
由于空气的介电常数较低,为1.0(相对介电常数值),因此在金属连线之间形成空气间隙(Air Gap)能够进一步降低金属连线之间的介电常数。现有技术中形成具有空气间隙的金属连线结构的方法包括:
请参考图1,提供半导体衬底100;形成覆盖所述半导体衬底100的介质层101;在所述介质层101上形成图形化的光刻胶层102。
请参考图2,以所述图形化的光刻胶层102为掩膜,刻蚀所述介质层101,形成沟槽103。
请参考图3,去除所述图形化的光刻胶层,进行沉积工艺和化学机械研磨工艺,形成金属连线104。
请参考图4,去除所述介质层101,形成空气间隙105。
当在上述金属连线结构上制造其他半导体结构时,需要在所述金属连线104上沉积诸如介质层或刻蚀停止层等结构。部分沉积气体会进入所述空气间隙105中,形成如图5所示的突出结构(Jaw)106,影响电性隔离。而且,随着空气间隙宽度的增大,突出结构的尺寸也会变大,对电性隔离的影响更加大,这不利于形成大尺寸的空气间隙。
因此,需要一种金属连线结构及其形成方法,能够减小突出结构的尺寸。
发明内容
本发明解决的问题是提供一种金属连线结构及其形成方法,能够减小突出结构的尺寸。
为解决上述问题,本发明的实施例提供一种金属连线结构,包括:半导体衬底;金属连线,位于所述半导体衬底上;以及沟槽,位于所述金属连线之间,在所述沟槽的开口处的侧壁具有凸起物。
可选地,所述金属连线包括第一部分和第二部分,所述第一部分位于所述半导体衬底上,所述第二部分包围所述第一部分的顶部且突出所述第一部分顶部的侧壁。
可选地,所述金属连线包括第一部分和第二部分,所述第一部分位于所述半导体衬底上,所述第二部分位于所述第一部分顶部的侧壁上。
可选地,所述金属连线包括第一部分和第二部分,所述第一部分位于所述半导体衬底上,所述第二部分位于所述第一部分的上表面上且突出所述第一部分顶部的侧壁。
可选地,所述沟槽的宽度范围是20埃至300埃,所述凸起物的宽度范围是5埃至130埃。
为解决上述问题,本发明的实施例还提供一种金属连线结构的形成方法,包括:提供半导体衬底;以及在所述半导体衬底上形成金属连线,所述金属连线之间形成有沟槽,所述沟槽的开口处的侧壁形成有凸起物。
可选地,形成所述金属连线的步骤包括:在所述半导体衬底上形成所述金属连线的第一部分,所述第一部分之间形成有所述沟槽;以及形成所述金属连线的第二部分,所述第二部分包围所述第一部分的顶部且突出所述第一部分顶部的侧壁。
可选地,形成所述金属连线的步骤包括:在所述半导体衬底上形成所述第一部分,所述第一部分包括底部金属层和位于所述底部金属层上的顶部金属层,所述顶部金属层包括催化剂;以及在所述催化剂的作用下,利用化学镀工艺在所述顶部金属层的表面上形成所述第二部分,所述第二部分突出所述第一部分顶部的侧壁。
可选地,所述催化剂是银或钯,通过所述化学镀工艺在所述顶部金属层的表面形成铜金属层,所述化学镀工艺持续的时间是5分钟至20分钟,温度范围是10摄氏度至60摄氏度。
可选地,形成所述第一部分的步骤包括:在所述半导体衬底上形成介质层,所述介质层中形成有开口;在所述开口中形成所述底部金属层,所述底部金属层的上表面低于所述介质层的上表面;以及在所述底部金属层上形成所述顶部金属层。
可选地,形成所述底部金属层的步骤包括:在所述沟槽中填充满金属材料;进行平坦化工艺至暴露出所述介质层;以及去除部分的所述金属材料,形成所述底部金属层。
可选地,利用硝酸,或利用硫酸和双氧水的组合物或盐酸和双氧水的组合物去除部分的所述金属材料。
可选地,所述沟槽的宽度范围是20埃至300埃,所述凸起物的宽度范围是5埃至130埃。
与现有技术相比,本发明具有以下优点:
通过在所述沟槽的开口处的侧壁上形成凸起物,减小相邻金属连线之间的空气间隙的开口尺寸,当沉积形成其他结构时,进入空气间隙中的沉积气体减少了,从而减小了突出结构的尺寸,改善了电性隔离的效果。
进一步地,在催化剂的作用下,利用化学镀工艺在所述顶部金属层的表面上形成所述第二部分,能够精确控制所述第二部分的位置和尺寸,工艺简单,可控性好。
附图说明
图1至图5是现有金属连线结构的形成过程的中间剖面结构示意图。
图6至图9是本发明实施例的金属连线结构的剖面结构示意图。
图10是本发明一个实施例的金属连线结构的形成方法的流程示意图。
图11至图20是本发明一个实施例的金属连线结构的形成过程的中间结构的剖面结构示意图。
具体实施方式
由背景技术可知,当在具有空气间隙的金属连线结构上沉积形成其他结构时,有一部分沉积气体会进入空气间隙中,形成突出结构(Jaw),影响隔离效果。而且,随着空气间隙宽度的增大,突出结构的尺寸也会变大,对电性隔离的影响也变得更大,不利于形成大尺寸的空气间隙。
本发明的实施例通过在构成空气间隙的沟槽的开口侧壁上形成凸起物,阻挡沉积气体进入所述空气间隙中,从而减小了突出结构(Jaw)的尺寸,改善了电性隔离的效果。
为使本发明的上述目的、特征和优点能够更加明显易懂,下面结合附图对本发明的实施例进行详细的说明。下面的描述中阐述了很多具体细节以便于充分理解本发明。但是本发明能够以很多不同于在此描述的其他方式来实施,本领域技术人员可以在不违背本发明内涵的情况下做类似推广,因此本发明不受下面公开的具体实施例的限制。
本发明的实施例首先提供一种金属连线结构,参考图6,所述金属连线结构包括:半导体衬底200;金属连线210,位于所述半导体衬底200上;以及沟槽220,位于所述金属连线210之间,在所述沟槽220的开口处的侧壁具有凸起物211。
所述沟槽220将不同的金属连线进行电性隔离,即形成了空气间隙。
作为本发明的一个实施例,所述沟槽220的宽度范围是20埃至300埃,所述凸起物211的宽度范围是5埃至130埃。
参考图7,在本发明的一个实施例中,所述金属连线包括第一部分212和第二部分213,所述第一部分212位于所述半导体衬底200上,所述第二部分213包围所述第一部分212的顶部且突出所述第一部分212顶部的侧壁,所述突出的部分构成所述凸起物。
参考图8,在本发明的另一实施例中,所述第二部分213位于所述第一部分212顶部的侧壁上,所述第二部分213即构成所述凸起物。
参考图9,在本发明的又一实施例中,所述第二部分213位于所述第一部分212的上表面上,所述第二部分213的宽度大于所述第一部分212的宽度,即所述第二部分213突出所述第一部分212顶部的侧壁的部分构成所述凸起物。
下面给出形成以上结构的方法实施例。
本发明首先提供一种金属连线结构的形成方法,参考图10,该方法包括:
S101:提供半导体衬底;以及
S102:在所述半导体衬底上形成金属连线,所述金属连线之间形成有沟槽,所述沟槽的开口处的侧壁形成有凸起物。
下面结合中间结构的剖面结构示意图图11至图20进行详细说明。
首先,参考图11,提供半导体衬底300。
所述半导体衬底300为半导体制造领域中常用的各种半导体衬底,如硅衬底、锗硅衬底、绝缘体上硅衬底,或其任意组合。
然后,参考图12,在所述半导体衬底300上形成金属连线310,不同金属连线310之间具有沟槽320,所述沟槽320在其开口处的侧壁上具有凸起物311,所述凸起物311减小了相邻金属连线310之间的间隙在开口处的尺寸。
可以通过多种方式形成如图12所述的结构。例如,参考图13,在所述半导体衬底300上形成金属连线的第一部分312,再形成包围所述第一部分312的顶部且突出所述第一部分312顶部侧壁的第二部分313。又比如,参考图14,第二部分313仅位于所述第一部分312顶部的侧壁上。还可以,参考图15,第二部分313位于所述第一部分312的上表面上且突出所述第一部分312顶部的侧壁。上述结构中,所述第一部分312和所述第二部分313即构成所述金属连线,所述第二部分313突出所述第一部分312顶部侧壁的部分即构成所述凸起物。下面以形成如图13所示的结构为例进行详细说明。
在本发明的一个实施例中,形成如图13所示的结构的工艺具体包括:
参考图16,在所述半导体衬底300上形成介质层330,所述介质层330中形成有开口340。
可以通过沉积工艺形成所述介质层330,所述介质层330为二氧化硅,还可以是其他具有低介电常数的材料。在所述介质层330中形成所述开口340的工艺为本领域的技术人员所熟知,在此不再赘述。
然后,参考图17,在所述开口340中形成底部金属层314,所述底部金属层314的上表面低于所述介质层330的上表面。
可以通过如下方式形成所述底部金属层314:采用诸如物理气相沉积工艺或电镀工艺等方法在所述开口340中填充满金属材料并进行平坦化工艺,使所述金属材料的上表面与所述介质层330的上表面齐平;以及,去除部分的所述金属材料,使所述金属材料的上表面低于所述介质层330的上表面,以形成所述底部金属层314。
在本发明的一个实施例中,利用硝酸,或利用硫酸和双氧水的组合物或盐酸和双氧水的组合物去除部分的所述金属材料。
然后,参考图18,在所述底部金属层314上形成顶部金属层315。
所述底部金属层314和所述顶部金属层315即构成所述第一部分。
参考形成所述底部金属层314的步骤,可以采用物理气相沉积工艺结合化学机械研磨工艺形成所述顶部金属层315。
在本发明的一个实施例中,所述顶部金属层315和所述底部金属层314包括同样的金属材料,如金属铜,所述顶部金属层315还包括催化剂材料。
然后,参考图19,去除所述介质层330,形成沟槽320。
可以采用干法刻蚀去除所述介质层330。在本发明的一个实施例中,所述干法刻蚀采用等离子刻蚀方法进行,如利用氢等离子体。去除所述介质层330的工艺为本领域的技术人员所熟知,在此不再赘述。
然后,参考图20,在所述催化剂的作用下,利用化学镀工艺,在所述顶部金属层315的表面上形成第二部分313。所述第二部分313突出所述第一部分312侧壁的部分即构成所述凸起物。
在本发明的实施例中,需要在所述沟槽320的开口处的侧壁上形成所述凸起物,而不能在其他位置上形成,以免减小空气间隙的电性隔离作用。作为化学镀工艺,化学反应需要催化剂才能进行。因此,在所述催化剂的作用下,利用所述化学镀工艺,所述第二部分313能够按照设计要求形成在所述顶部金属层315的表面上,从而形成如图13所示的结构,即所述第二部分313包围所述第一部分312的顶部且突出所述第一部分312顶部的侧壁的结构。
值得说明的是,形成本发明实施例的金属连线结构的方法并不限于上面的描述。例如,还可以在介质层中形成类T形的沟槽并向其中沉积金属材料,然后去除所述介质层,即可形成顶部具有凸起物的金属连线。然而,利用化学镀工艺形成所述凸起物,能够精确控制所述凸起物的位置和尺寸,工艺简单,可控性好。
在本发明的一个实施例中,所述金属连线包括的金属材料是铜,在所述化学镀工艺过程中,在催化剂银或钯的作用下,还原剂将铜离子还原成铜单质,在所述顶部金属层315的表面上形成铜金属层,所述化学镀工艺持续的时间是5分钟至20分钟,温度范围是10摄氏度至60摄氏度。
所述第二部分313的尺寸由所述化学镀工艺的参数决定。在本发明的实施例中,需要控制所述第二部分313的尺寸,特别是所述凸起物311的尺寸。当所述凸起物311的宽度太大时,相邻的金属连线的凸起物可能会接触,影响电性隔离效果。尤其是当所述凸起物311的材质是导电材料时,若相邻的金属连线的凸起物接触或距离过近,易造成短路。因此,所述凸起物311的尺寸需要根据所述沟槽320的尺寸设定。在本发明的一个实施例中,所述沟槽320的宽度范围是20埃至300埃,所述凸起物311的宽度范围是5埃至130埃。
本发明虽然已以较佳实施例公开如上,但其并不是用来限定本发明,任何本领域技术人员在不脱离本发明的精神和范围内,都可以利用上述揭示的方法和技术内容对本发明技术方案做出可能的变动和修改,因此,凡是未脱离本发明技术方案的内容,依据本发明的技术实质对以上实施例所作的任何简单修改、等同变化及修饰,均属于本发明技术方案的保护范围。

Claims (13)

1.一种金属连线结构,包括:
半导体衬底;
金属连线,位于所述半导体衬底上;以及
沟槽,位于所述金属连线之间,
其特征在于,在所述沟槽的开口处的侧壁具有凸起物。
2.如权利要求1所述的金属连线结构,其特征在于,所述金属连线包括第一部分和第二部分,所述第一部分位于所述半导体衬底上,所述第二部分包围所述第一部分的顶部且突出所述第一部分顶部的侧壁。
3.如权利要求1所述的金属连线结构,其特征在于,所述金属连线包括第一部分和第二部分,所述第一部分位于所述半导体衬底上,所述第二部分位于所述第一部分顶部的侧壁上。
4.如权利要求1所述的金属连线结构,其特征在于,所述金属连线包括第一部分和第二部分,所述第一部分位于所述半导体衬底上,所述第二部分位于所述第一部分的上表面上且突出所述第一部分顶部的侧壁。
5.如权利要求1所述的金属连线结构,其特征在于,所述沟槽的宽度范围是20埃至300埃,所述凸起物的宽度范围是5埃至130埃。
6.一种金属连线结构的形成方法,包括:
提供半导体衬底;以及
在所述半导体衬底上形成金属连线,所述金属连线之间形成有沟槽,所述沟槽的开口处的侧壁形成有凸起物。
7.如权利要求6所述的金属连线结构的形成方法,其特征在于,形成所述金
属连线的步骤包括:
在所述半导体衬底上形成所述金属连线的第一部分,所述第一部分之间形成有所述沟槽;以及
形成所述金属连线的第二部分,所述第二部分包围所述第一部分的顶部且突出所述第一部分顶部的侧壁。
8.如权利要求7所述的金属连线结构的形成方法,其特征在于,形成所述金属连线的步骤包括:
在所述半导体衬底上形成所述第一部分,所述第一部分包括底部金属层和位于所述底部金属层上的顶部金属层,所述顶部金属层包括催化剂;以及
在所述催化剂的作用下,利用化学镀工艺在所述顶部金属层的表面上形成所述第二部分,所述第二部分突出所述第一部分顶部的侧壁。
9.如权利要求8所述的金属连线结构的形成方法,其特征在于,所述催化剂是银或钯,通过所述化学镀工艺在所述顶部金属层的表面形成铜金属层,所述化学镀工艺持续的时间是5分钟至20分钟,温度范围是10摄氏度至60摄氏度。
10.如权利要求8所述的金属连线结构的形成方法,其特征在于,形成所述第一部分的步骤包括:
在所述半导体衬底上形成介质层,所述介质层中形成有开口;
在所述开口中形成所述底部金属层,所述底部金属层的上表面低于所述介质层的上表面;以及
在所述底部金属层上形成所述顶部金属层。
11.如权利要求10所述的金属连线结构的形成方法,其特征在于,形成所述底部金属层的步骤包括:
在所述沟槽中填充满金属材料;
进行平坦化工艺至暴露出所述介质层;以及
去除部分的所述金属材料,形成所述底部金属层。
12.如权利要求11所述的金属连线结构的形成方法,其特征在于,利用硝酸,或利用硫酸和双氧水的组合物或盐酸和双氧水的组合物去除部分的所述金属材料。
13.如权利要求6所述的金属连线结构的形成方法,其特征在于,所述沟槽的宽度范围是20埃至300埃,所述凸起物的宽度范围是5埃至130埃。
CN201110459756.9A 2011-12-31 2011-12-31 金属连线结构及其形成方法 Active CN103187392B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201110459756.9A CN103187392B (zh) 2011-12-31 2011-12-31 金属连线结构及其形成方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201110459756.9A CN103187392B (zh) 2011-12-31 2011-12-31 金属连线结构及其形成方法

Publications (2)

Publication Number Publication Date
CN103187392A true CN103187392A (zh) 2013-07-03
CN103187392B CN103187392B (zh) 2015-07-08

Family

ID=48678483

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201110459756.9A Active CN103187392B (zh) 2011-12-31 2011-12-31 金属连线结构及其形成方法

Country Status (1)

Country Link
CN (1) CN103187392B (zh)

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6403461B1 (en) * 2001-07-25 2002-06-11 Chartered Semiconductor Manufacturing Ltd. Method to reduce capacitance between metal lines
KR20020056637A (ko) * 2000-12-29 2002-07-10 박종섭 반도체 소자의 금속배선 형성방법
CN1591855A (zh) * 2003-09-05 2005-03-09 联华电子股份有限公司 一种具有空气间隔的集成电路结构及其制作方法
US7227212B1 (en) * 2002-01-29 2007-06-05 Cypress Semiconductor Corporation Method of forming a floating metal structure in an integrated circuit
US20110183516A1 (en) * 2009-03-26 2011-07-28 Samsung Electronics Co., Ltd. Methods of forming wiring structures

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20020056637A (ko) * 2000-12-29 2002-07-10 박종섭 반도체 소자의 금속배선 형성방법
US6403461B1 (en) * 2001-07-25 2002-06-11 Chartered Semiconductor Manufacturing Ltd. Method to reduce capacitance between metal lines
US7227212B1 (en) * 2002-01-29 2007-06-05 Cypress Semiconductor Corporation Method of forming a floating metal structure in an integrated circuit
CN1591855A (zh) * 2003-09-05 2005-03-09 联华电子股份有限公司 一种具有空气间隔的集成电路结构及其制作方法
US20110183516A1 (en) * 2009-03-26 2011-07-28 Samsung Electronics Co., Ltd. Methods of forming wiring structures

Also Published As

Publication number Publication date
CN103187392B (zh) 2015-07-08

Similar Documents

Publication Publication Date Title
JP5305651B2 (ja) 回路の配線構造および集積回路の配線構造の製作方法
CN109166836A (zh) 半导体器件和制造方法
CN110858562B (zh) 半导体元件制造方法及其制得的半导体元件
CN103165522B (zh) 半导体结构及半导体结构的形成方法
CN103367234B (zh) 半导体结构的形成方法
CN1327494C (zh) 低介电常数层的制造方法
CN103474416A (zh) 互连结构及其形成方法
CN101419924A (zh) 半导体器件的制造方法
KR20130134139A (ko) 반도체 소자 및 그 형성 방법
CN101958275B (zh) 接触孔形成方法
CN104377189A (zh) 具有侧壁层和超厚金属层的集成电路及其制造方法
CN103367237B (zh) 半导体结构的形成方法
CN103187448A (zh) 半导体结构及其形成方法
US6780756B1 (en) Etch back of interconnect dielectrics
US7687392B2 (en) Semiconductor device having metal wiring and method for fabricating the same
CN103187392B (zh) 金属连线结构及其形成方法
CN101996929B (zh) 双镶嵌结构的形成方法及半导体结构
CN103367232B (zh) 半导体结构的形成方法
US20220076943A1 (en) Semiconductor structure and method for preparing the same
CN103426745B (zh) 半导体结构的形成方法
CN103187449A (zh) 半导体结构及其形成方法
CN103094186A (zh) 半导体结构及其形成方法
CN209487515U (zh) 功率晶体管装置
CN102122650A (zh) 金属-接触窗堆叠结构
CN103187359A (zh) 金属互连线的形成方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant