CN103163445B - 芯片电性侦测装置及其形成方法 - Google Patents
芯片电性侦测装置及其形成方法 Download PDFInfo
- Publication number
- CN103163445B CN103163445B CN201210479017.0A CN201210479017A CN103163445B CN 103163445 B CN103163445 B CN 103163445B CN 201210479017 A CN201210479017 A CN 201210479017A CN 103163445 B CN103163445 B CN 103163445B
- Authority
- CN
- China
- Prior art keywords
- electric conductor
- detecting
- reinforced structure
- electrical arrangement
- substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000000034 method Methods 0.000 title claims abstract description 28
- 238000001514 detection method Methods 0.000 title abstract 4
- 239000004020 conductor Substances 0.000 claims abstract description 133
- 230000002787 reinforcement Effects 0.000 claims abstract description 126
- 239000000758 substrate Substances 0.000 claims abstract description 116
- 238000006243 chemical reaction Methods 0.000 claims abstract description 102
- 239000000523 sample Substances 0.000 claims abstract description 46
- 239000003292 glue Substances 0.000 claims description 21
- 239000000463 material Substances 0.000 claims description 17
- 239000007787 solid Substances 0.000 claims description 17
- 238000003754 machining Methods 0.000 claims description 14
- 230000015572 biosynthetic process Effects 0.000 claims description 13
- 238000009826 distribution Methods 0.000 claims description 12
- 229920002521 macromolecule Polymers 0.000 claims description 11
- 238000003801 milling Methods 0.000 claims description 10
- 238000010276 construction Methods 0.000 claims description 9
- 238000012545 processing Methods 0.000 claims description 5
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 claims description 4
- 238000005476 soldering Methods 0.000 claims description 4
- 230000002093 peripheral effect Effects 0.000 claims description 2
- 230000003014 reinforcing effect Effects 0.000 abstract 1
- 238000010586 diagram Methods 0.000 description 35
- 230000005611 electricity Effects 0.000 description 9
- 238000012360 testing method Methods 0.000 description 9
- 230000000694 effects Effects 0.000 description 6
- 238000005538 encapsulation Methods 0.000 description 4
- 239000004065 semiconductor Substances 0.000 description 4
- 238000005516 engineering process Methods 0.000 description 3
- 230000001131 transforming effect Effects 0.000 description 3
- 239000002912 waste gas Substances 0.000 description 3
- 239000000919 ceramic Substances 0.000 description 2
- 239000011248 coating agent Substances 0.000 description 2
- 238000000576 coating method Methods 0.000 description 2
- 238000013461 design Methods 0.000 description 2
- 239000007789 gas Substances 0.000 description 2
- 230000001788 irregular Effects 0.000 description 2
- 238000012423 maintenance Methods 0.000 description 2
- 238000004519 manufacturing process Methods 0.000 description 2
- 238000003466 welding Methods 0.000 description 2
- 238000004458 analytical method Methods 0.000 description 1
- 230000000712 assembly Effects 0.000 description 1
- 238000000429 assembly Methods 0.000 description 1
- 238000005452 bending Methods 0.000 description 1
- 230000009286 beneficial effect Effects 0.000 description 1
- 239000012141 concentrate Substances 0.000 description 1
- 230000009977 dual effect Effects 0.000 description 1
- 238000010291 electrical method Methods 0.000 description 1
- 239000003822 epoxy resin Substances 0.000 description 1
- 229920000647 polyepoxide Polymers 0.000 description 1
- 238000003825 pressing Methods 0.000 description 1
- 230000008054 signal transmission Effects 0.000 description 1
- 238000005728 strengthening Methods 0.000 description 1
- 231100000331 toxic Toxicity 0.000 description 1
- 230000002588 toxic effect Effects 0.000 description 1
- 238000012546 transfer Methods 0.000 description 1
- 230000009466 transformation Effects 0.000 description 1
Classifications
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/28—Testing of electronic circuits, e.g. by signal tracer
- G01R31/2851—Testing of integrated circuits [IC]
- G01R31/2886—Features relating to contacting the IC under test, e.g. probe heads; chucks
- G01R31/2889—Interfaces, e.g. between probe and tester
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R1/00—Details of instruments or arrangements of the types included in groups G01R5/00 - G01R13/00 and G01R31/00
- G01R1/02—General constructional details
- G01R1/04—Housings; Supporting members; Arrangements of terminals
- G01R1/0408—Test fixtures or contact fields; Connectors or connecting adaptors; Test clips; Test sockets
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R1/00—Details of instruments or arrangements of the types included in groups G01R5/00 - G01R13/00 and G01R31/00
- G01R1/02—General constructional details
- G01R1/04—Housings; Supporting members; Arrangements of terminals
- G01R1/0408—Test fixtures or contact fields; Connectors or connecting adaptors; Test clips; Test sockets
- G01R1/0416—Connectors, terminals
Landscapes
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- General Engineering & Computer Science (AREA)
- Testing Or Measuring Of Semiconductors Or The Like (AREA)
- Investigating Or Analyzing Materials By The Use Of Electric Means (AREA)
Abstract
本发明是一种芯片电性侦测装置及其形成方法,其根据转换基板的特征,决定出一补强结构的结构,并将转换基板、补强结构以及一基板相耦接以形成芯片电性侦测装置。在一实施例中,电性侦测装置包括一基板、一转换基板、一探针模块以及一补强结构。该转换基板的一表面上具有与该基板相耦接的多个第一导电体,该转换基板的另一表面上具有多个第二导电体。该探针模块具有分别与该多个第二导电体电性连接的多个探针。该补强结构设置于该转换基板与该基板之间。
Description
技术领域
本发明涉及一种芯片检测装置的技术,尤其是指一种具有补强结构设计的一种芯片电性侦测装置及其形成方法。
背景技术
半导体芯片完成的前,必须经过多道检测程序以确保质量。其中的一检测项目即是为了验证半导体芯片内部的各精密电子组件间的电性连接是否确实以及功能是否符合验收规格。
一般而言,半导体芯片进行测试时,测试机必须通过具有探针模块(probeneedle)的芯片电性侦测装置来接触待测芯片,并凭借信号传输以及电性信号分析,以获得待测物的测试结果。探针模块通常包含若干个尺寸精密的探针相互排列而成,每一个探针通常会对应芯片上特定的电性接点,当探针接触待测物上的对应电性接点时,可以确实传递来自测试机的测试信号。
请参阅图1所示,该图是现有的电性侦测装置示意图。该芯片电性侦测装置1包括有一电路基板10、一转换基板11以及一探针模块12。该电路基板10其上具有多个第一导电体100,其分别与该转换基板11上表面上的第二导电体110电性连接。该转换基板11的下表面具有多个第三导电体111,其分别与该探针模块12所具有的多个探针120电性连接。凭借上述的结构,探针模块12利用探针120与晶圆13上的芯片130所具有的电性接点131电性连接,以接收电信号。电信号再经由转换基板11传递至电路基板10。电路基板10内的电路101再将信号传给测试机,以对芯片130的电性进行分析。
在前述的技术中,市面上的转换基板11是由半导体制造的封装制程所制造而成的,为了降低制造的成本,转换基板11的厚度有愈来愈薄的趋势。再者,探针120为了配合待测芯片130的电性接点131分布,必须在对应待测芯片130具有电性接点131的面积中布设大量的探针。在转换基板11变薄以及探针120集中在对应待测芯片130电性接点131的小面积范围内的影响下,探针120与转换基板11电性接触时,探针模块12的多个探针120所产生的作用力施加于转换基板11上时,会导致转换基板11对应探针120的位置上承受极大的压力而变形,严重者更可能导的转换基板11破裂,进而影响侦测的结果。
发明内容
本发明提供一种芯片电性侦测装置及其形成方法,其凭借设置于电路基板与转换基板之间的补强结构,提供强化转换基板结构的效果,避免在电性侦测时,与待测芯片电性接触的探针所产生的作用力施加于转换基板上时,由于压力过大而导致转换基板变形或者是破裂。
为实现上述目的,本发明采用的技术方案包括:
一种芯片电性侦测装置,其特征在于,包括:
一基板;
一转换基板,其具有一第一表面以及与该第一表面相对应的第二表面,该第一表面上具有多个第一导电体,该多个第一导电体分别与该基板相耦接,该第二表面上具有多个第二导电体;
一探针模块,其具有多个探针,该多个探针分别与该多个第二导电体电性连接;以及
一补强结构,其设置于该转换基板与该基板之间。
所述的芯片电性侦测装置,其中:该补强结构具有一板体结构以及多个贯穿该板体结构的通孔,使得每一个通孔内容置有至少一第一导电体。
所述的芯片电性侦测装置,其中:板体结构与该基板相应的区域上,还具有多个凸部以形成多个排气通道,该多个凸部接抵该基板,在该基板与该转换基板回焊连接时,提供排气。
所述的芯片电性侦测装置,其中:该板体结构的通孔孔径等于该排气通道宽度。
所述的芯片电性侦测装置,其中:该多个凸部还形成一第一排气通道及一第二排气通道,该第一排气通道与该第二排气通道相互交叉。
所述的芯片电性侦测装置,其中:该通孔水平截面积大于该第一导电体水平截面积。
所述的芯片电性侦测装置,其中:该排气通道的高度小于或等于该板体结构厚度的二分之一。
所述的芯片电性侦测装置,其中:该板体结构与该转换基板相应的区域上,更具有多个凸部以形成多个排气通道,该多个凸部接抵该转换基板,在该基板与该转换基板回焊连接时,提供排气。
所述的芯片电性侦测装置,其中:该基板是一电路基板,具有多个第三导电体,该多个第三导电体分别与该多个第一导电体相连接。
所述的芯片电性侦测装置,其中:该补强结构的面积小于或等于该多个第二导电体外围所围成的面积。
所述的芯片电性侦测装置,其中,该基板还包括有:
一电路基板,其表面上具有多个第三导电体;以及
一增强板,其设置于该补强结构与该电路基板之间,该增强板相对应的两表面上分别具有多个第四导电体以及多个第五导电体,其中,该多个第四导电体分别与该多个第三导电体电性连接,该多个第五导电体分别与该多个第一导电体电性连接。
所述的芯片电性侦测装置,其中:该补强结构与该增强板是一体成型的结构。
所述的芯片电性侦测装置,其中:该转换基板的厚度小于或等于1mm。
所述的芯片电性侦测装置,其中:该第一表面上具有一至少补强区,该至少一补强区上形成有该补强结构,该补强结构由高分子胶材所构成。
所述的芯片电性侦测装置,其中:该第一表面上具有一补强区,每一补强区上形成有该补强结构,该补强结构由高分子胶材所构成且形成于该基板上而与该补强区相对应。
所述的芯片电性侦测装置,其中:该第一表面上具有一补强区,每一补强区上形成有该补强结构,该补强结构由高分子胶材所构成且形成于该增强板上而与该补强区相对应。
所述的芯片电性侦测装置,其中:该补强区内形成的该补强结构是一实心结构、一环状结构或由多个环状结构相接而成。
所述的芯片电性侦测装置,其中:该补强区内形成的该补强结构是一实心结构、一环状结构或由多个环状结构相接而成,该环状结构与该基板相对应的表面上更具有多个沟槽。
所述的芯片电性侦测装置,其中:该补强区内的补强结构的表面与相对应的基板间具有一间隙。
所述的芯片电性侦测装置,其中:该增强板与该电路基板之间更具有一弹性导体部,包括有一支撑板以及多个导体组件,每一导体组件贯穿该支撑板,该多个导体组件的两端分别连接该增强板以及该电路基板。
所述的芯片电性侦测装置,其中:还具有一固定部,用来调整该弹性导体部与该电路基板以及该增强板的电性连接状态,该固定部更具有一补强圈,一框架以及一夹持件,该补强圈通过多个第一固锁组件锁固于该基板的一表面上,该框架凭借该第一固锁组件锁固于该基板的另一表面上,该框架抵靠于该增强板上,该夹持件凭借第二固锁组件锁固于框架上,用来夹持该增强板。
为实现上述目的,本发明采用的技术方案还包括:
一种芯片电性侦测装置形成方法,其中,包括有下列步骤:
提供一基板;
提供一转换基板,其具有一第一表面以及与该第一表面相对应的第二表面,该第一表面上具有多个第一导电体,该第二表面上具有多个第二导电体,该多个第一导电体分布面积大于该多个第二导电体分布面积;
根据该转换基板的厚度以及该多个第一导电体的分布决定一补强结构;
形成该补强结构于该第一表面与该基板之间,使该补强结构与至少一第二导电体相对应;以及
进行一回焊程序,使该多个第一导电体分别与该基板相耦接。
所述的芯片电性侦测装置形成方法,其中,形成该补强结构的方式还包括有下列步骤:
提供一板体结构,凭借一第一机械加工方式在该板体结构形成多个通孔,其中该机械加工方式,是以一铣刀或钻头进行钻孔的方式;以及
使该板体结构与该第一表面以及该基板相抵靠。
所述的芯片电性侦测装置形成方法,其中,形成该补强结构的方式还包括有下列步骤:
凭借一第二机械加工方式于该板体结构形成多个排气通道的步骤,其中该第二机械加工方式为铣刀加工方式。
所述的芯片电性侦测装置形成方法,其中:凭借一第二机械加工方式在该板体结构上以二维加工的方式形成多个凸部,进而形成一第一排气通道及一第二排气通道,该第一排气通道与该第二排气通道相互交叉。
所述的芯片电性侦测装置形成方法,其中:该转换基板的第一表面上更具有一补强区,形成该补强结构的方式还包括有下列步骤:
以一高分子胶材于该补强区上形成具有一厚度的该补强结构;以及
硬化该高分子胶材。
所述的芯片电性侦测装置形成方法,其中:还包括有在该补强结构的表面上形成至少一沟槽的步骤。
与现有技术相比较,本发明具有的有益效果是:由于本发明的芯片电性侦测装置2中具有补强结构或补强结构与增强板的组合结构,因此当多个探针与该待测芯片电性连接时,补强结构的板体结构与至少一第二导电体相对应,因此探针产生的作用力可以凭借补强结构或补强结构与增强板的组合结构来分散,进而减少转换基板对应探针的区域所承受的压力,对于厚度变薄(例如:厚度小于或等于1mm)的转换基板而言,可以减少其变形或毁损发生的机率。
附图说明
图1是现有的电性侦测装置示意图;
图2A是本发明的芯片电性侦测装置实施例示意图;
图2B是本发明的芯片电性侦测装置另一实施例示意图;
图3是本发明的补强结构实施例示意图;
图4A至图4C是本发明的补强结构其它实施例示意图;
图5A是本发明的芯片电性侦测装置又一实施例示意图;
图5B是本发明的芯片电性侦测装置再一实施例示意图;
图6A至图6D是本发明的补强结构与增强板不同组合实施态样示意图;
图7A是本发明的转换基板另一实施例示意图;
图7B与图7C分别为不同的补强区形状示意图;
图8A是形成在图7A的补强区上的补强结构示意图;
图8B是形成在图7A的补强区上的补强结构另一实施例示意图;
图8C是本发明的补强结构的排除废气方式另一实施例示意图;
图9A是形成在图7B所示的补强区上的补强结构示意图;
图9B至图9D是形成在图7C所示的补强区上的补强结构示意图;
图10A是本发明的芯片电性侦测装置另一实施例示意图;
图10B是本发明的芯片电性侦测装置又一实施例示意图;
图10C是本发明的芯片电性侦测装置再一实施例示意图;
图11A至图11C分别为本发明的增强板不同实施例剖面示意图;
图12A与图12B是本发明的芯片电性侦测装置不同实施例剖面示意图;
图13是本发明的芯片电性侦测装置形成方法流程示意图;
图14是本发明加工形成排气通道示意图。
附图标记说明:2、2a、2b-芯片电性侦测装置;20、20a-基板;200-第三导电体;201-电讯导线;202-导电组件;203-表面;21-转换基板;210-第一表面;211-第二表面;212-第一导电体;213-第二导电体;21a-转换基板;210a-第一表面;214a-补强区;214b-补强区;214c-补强区;22-探针模块;220-探针;23、23a、23b-补强结构;230、230a-通孔;231-板体结构;232、232b-凸部;233a~233e-排气通道;23c-补强结构;23d-补强结构;234d-沟槽;235d-排气管;23e-补强结构;24、24a-增强板;240、241-表面;242-第四导电体;243-第五导电体;244-凸部;245-板体;2450-通道;2451-通道;2452-开口;246、249-导线;247-电性连接端;248-电性连接端;25-电路基板;3-芯片电性侦测方法;30~34步骤;4-测试机;40-测试头;41-控制单元;42-承载机构;90-待测芯片;900-电性连接端点;5-铣刀;57-固定部;571-固锁组件;572-补强圈;573-固锁组件;574-框架;576-夹持件;59-弹性导体部;592-支撑板;594-导体组件。
具体实施方式
请参阅图2所示,该图是本发明的芯片电性侦测装置实施例示意图。在本实施例中,该芯片电性侦测装置2包括有一基板20、一转换基板21、一探针模块22以及一补强结构23。该基板20,在本实施例中该基板20是一电路基板,该基板20的表面上具有多个第三导电体200。该基板20,在本实施例中,作为测试机与该芯片电性侦测装置2电信号传递的接口。该基板20具有电讯导线201,本实施例中,该电讯导线201形成在基板20的内部,凭借导电组件202(导线或导电通孔结构)与多个第三导电体200电性连接。要说明的是,该电讯导线201并不一定要形成于该基板20的内部,也可以形成于基板20的表面,而直接与该多个第三导电体200电性连接。
该转换基板21,其具有一第一表面210以及与该第一表面210相对应的第二表面211,该第一表面210上具有多个第一导电体212分别与该多个第三导电体200电性连接,该第二表面211上具有多个第二导电体213,其分别与该多个第一个导电体212电性连接。该转换基板21,可以为多层有机结构(multi-layeredorganic,MLO),但不以此为限。该转换基板21可以作为两种不同电性连接点分布范围的电性连接接口。例如,分布于该第一表面210上的多个第一导电体212的密度、范围与位置与分布于该第二表面211上的多个第二导电体213密度、范围与位置并不相同。该多个第二导电体213的分布范围所占的面积小于该多个第一导电体212所占的面积。该两相邻第二导电体213之间的间距(pitch)小于该两相邻第一导电体212之间的间距。该第三导电体200、第一导电体212以及该第二导电体213是焊锡材料所构成的凸块(bump)、焊球(ball)或者是焊垫(pad)。该转换基板21的厚度可以根据需求而定,在本实施例中,该厚度小于或等于1mm。该探针模块22包括多个探针220,其呈现垂直排列,该多个探针220分别与该转换基板21的多个第二导电体213电性连接。该探针模块22的探针220的另一端则可以在进行芯片电性测试时,与待测芯片90所具有的电性连接端点900电性连接。
该补强结构23,其设至于该转换基板21以及该基板20之间,在本实施例中,该补强结构23的上下两侧分别与该转换基板21的第一表面210以及该基板20的表面203相抵靠。请参阅图2A与图3所示,其中图3是本发明的补强结构实施例示意图。在本实施例中,该补强结构23具有一板体结构231以及多个贯穿该板体结构231的通孔230,使得每一个通孔230内容置有一第一导电体212。在一实施例中,该板体结构231的设置及布设区域与至少一第二导电体213相对应,以承受与该至少一第二导电体213电性连接的探针220所产生的作用力。在一实施例中,通孔230的孔径宽度可以大于容置于其内的第一导电体212,使得通孔230内壁与第一导电体212的外缘保持有间隙,或者说通孔230的水平截面积可以大于第一导电体212的水平截面积。
此外,在另一实施例中,该板体结构231上,更具有多个凸部232,形成多个排气通道233a与233b,其中排气通道233a与排气通道233b相互交叉,交叉的角度并不以相互垂直为限制。该多个凸部232抵靠在基板20的表面203上,其于该基板20与该转换基板21回焊(reflow)连接时,提供排气的效果。在一实施例中,该板体结构231的通孔230的孔径等于该排气通道233a与233b宽度。在一实施例中,该排气通道233a与233b的高度H小于或等于该板体结构231厚度D的二分之一。在图3的实施例中,该多个凸部232更形成一第一排气通道及一第二排气通道,该第一排气通道与该第二排气通道相互交叉,交叉的角度并不以相互垂直为限制。
另外,要说明的是,虽然在本实施例中,该凸部232形成于补强结构23与该基板20相应的板体结构231上。此外,较佳的是,该补强结构23的面积可以选择小于或等于该多个第二导电体213外围所围成的面积。要说明的是,前述的方式并非为必要,如果在可以产生好的排气效果的排气通道设计下,要选择大于该多个第二导电体213外围所围成的面积的补强结构23,也不违背本发明的精神,也是可以实施的态样。此外,该补强结构23的厚度根据需求而定,使用者可以根据该转换基板的厚度以及要该补强结构提供承受多少的作用力而定。
要说明的是,每一个通孔230的形状并不局限于图3所示的圆形通孔,而且每一个通孔230内也不局限仅容置一个第一导电体212。如在图4A所示,该图是本发明的补强结构第二实施例示意图。在本实施例中,该补强结构23a具有非圆形的通孔230a,而且通孔230a内也可以提供容置多个第一导电体。此外,本发明中的排气通道并不以图3所示的二维排列分布的凸部,例如在图4B所示的实施例中,是一维直条式的凸部232b的结构。而排气通道233e则位于相邻的直条式凸部232b之间。此外,排气通道会对应通孔的排列方式来制作,如在图4A、图4B所示,排气通道会呈直线。此外,在另一实施例中,如图4C所示,若通孔230的排列方式成不规则状,则凸部232会顺着通孔230周围形成,而使得排气通道233c与233d会呈现不规则线,要说明的是,排气通道233c与233d会有交叉,交叉的角度并不以相互垂直为限制。另外,如图2B所示,在本实施例中,基本上与图2A类似,差异的是,该凸部232形成于补强结构23与该转换基板21相应的板体结构231上,使得该凸部结构232抵靠于该转换基板21的第一表面210上。
请参阅图5A所示,该图是本发明的芯片电性侦测装置另一实施例示意图。在本实施例中基本上与图2所示的实施例相近,差异的是本实施例中,该基板20a包括有一电路基板25以及设置在该补强结构23以及该电路基板25之间的一增强板24,其是多层陶瓷结构(multi-layeredceramic,MLC)。该增强板24具有相对应的两表面240与241,其上分别形成有多个第四导电体242以及多个第五导电体243。其中,该多个第四导电体242分别与该多个第三导电体200电性连接,该多个第五导电体243分别与该多个第一导电体212电性连接。该第四导电体242以及该第五导电体243是焊锡材料所构成的凸块(bump)、焊球(ball)或者是焊垫(pad)。在本实施例中,补强结构23具有的凸部232抵靠在增强板24具有第五导电体243的表面241上。由于增强板24的机械强度大于该转换基板21的强度,故其产生的变形量会较小。因此,在增强板24与补强结构23的双重补强的下,转换基板21因承受探针模块22所产施加压力所造成的变形量也会减小,更强化了转换基板21的结构强度。另外,如图5B所示,在本实施例中,基本上与图5A类似,差异的是,本实施例的补强结构23具有的凸部232抵靠在转换基板21具有第一导电体212的表面210上。
要说明的是,虽然在图5A或图5B的实施例中,补强结构23与增强板24为两个独立的组件,但在图6A的实施例中,该补强结构23与该增强板24可以为一体成形的结构。每一通孔230内容置有至少一第五导电体243。而凸部231则抵靠在转换基板21具有第一导电体212的表面上。在本实施例中,一体成形的补强结构23与增强板24是多层陶瓷结构所构成。另外,要说明的是,如图6B与图6C所示,在另一实施例中,该补强结构23c是平板状的板体结构231c,其上具有多个通孔230c贯穿该板体结构231c,而增强板24a的结构为在其表面241上形成有多个凸部244,相邻凸部244之间具有第五导电体243。因此当增强板24a与转换基板21凭借回焊而连接在一起时,补强结构23c设置在增强板24a与转换基板21之间,而多个凸部244抵靠在补强结构23c的板体结构231c上,以形成如图6D所示的结构。
请参阅图7A所示,该图是本发明的转换基板另一实施例示意图。在本实施例中,该转换基板21a的第一表面210a上具有一补强区214a,用来作为补强结构设置的位置。该补强区214a的形状,并无一定的限制,通常为根据需求而定,一般来说,该转换基板21a会由被测试芯片的后段封装制程的厂商所提供,原因在于,被测试芯片在后段封装时,将提供一封装载板进行封装,该封装载板可以直接作为该转换基板21a使用,因此该转换基板21a会根据后段封装制程的厂商所提供的为检测特定芯片产品而定。在图7A的实施例中,该补强区214a是环状且呈现矩形的补强区。另外,如图7B与图7C所示,其分别为不同的补强区形状示意图。在图7B中,补强区214b是多个矩形,分散设置在转换基板21a上。又在图7C中,该补强区214c则为设置在转换基板21a中央的矩形区域。
在图7A至图7C所示的补强区上所形成的补强结构的材质,在一实施例中,可以为高分子胶材,例如:黑胶(epoxyresin)。请参阅图8A所示,该图是形成在图7A的补强区上的补强结构示意图。在本实施例中,补强结构23d对应补强区的形状为环状矩形的结构,该补强结构23d是将黑胶涂布于该补强区内,经过硬化而形成具有一定厚度的补强结构。要说明的是,该补强结构23d的厚度根据转换基板21a与电路基板间的距离而定,并无一定的限制。另外,如图8B所示,该图是形成在图7A的补强区上的补强结构另一实施例示意图。在本实施例中,该补强结构23d上具有排气的沟槽234d,使得回焊制程时补强结构23d所包围的导电体212因高温而产生的废气可以凭借该沟槽排出。另外,废气排放的方式并不以图8B为限制,例如,在图8C中,由于该补强结构具有一定的厚度,因此在图8C的实施例中,可以在该补强结构23d的厚度方向埋设排气管235d,以让回焊制程时补强结构所包围的导电体212因高温而产生的废气可以排出。
请参阅图9A所示,该图是形成在图7B所示的补强区上的补强结构示意图。在图9A的实施例中,利用黑胶填满四个补强区,形成四个具有特定厚度的补强结构23e。另外,在图9B至图9D所示,该图是形成在图7C所示的补强区上的补强结构示意图。在图9B所示,该补强结构23f为一矩形结构,形成在转换基板21a之中央。而在图9C中,该补强结构23g为三角形的环状结构,形成在中央的矩形补强区214c内。要说明的是,该环状结构并不限于三角形,可以为矩形或者是圆形的环状结构,其根据使用者所需而定,并无一定的限制。而在图9D中,该补强结构23h则为环状结构的变化,在本实施例中,是多个三角形环状结构所使其顶点共同位于补强区214c的中心,而相互连接而成的补强结构。要说明的是,形成在补强区内的环状结构形状并无一定的限制,同样根据使用者的需求而定。
请参阅图10A所示,该图是本发明的芯片电性侦测装置另一实施例示意图。本实施例中,芯片电性侦测装置2a的转换基板21a与探针模块22耦接,转换基板21a上的第一导体212与电路基板20电性连接。在本实施例中的转换基板21a如图7A至图7C所示的转换基板结构。而该转换基板21a上的补强结构23d可以选择采用如图8A至图9D所示的结构。该补强结构23d的表面可以与该电路基板20的表面接触或者是保持一间隙。在本实施例中,该补强结构23d的表面与该电路基板间20保持有间隙。另外,如图10B所示,该图是本发明的芯片电性侦测装置又一实施例示意图。在本实施例中,基本上与图10A所示,差异的是该转换基板21a与该电路基板20之间更具有增强板24a其分别与该转换基板21a与该电路基板20电性连接。在本实施例中,该补强结构23d的表面与该增强板24a间保持有间隙。在本实施例中,该电路基板20与该增强板24a之间或该增强板24a与该转换基板21a之间是通过焊球或凸块的方式来连接。
此外,如图10C所示,该图是本发明的芯片电性侦测装置再一实施例示意图。在本实施例中,基本上与第10B的差异在于增强板24a与电路基板20之间通过一弹性导体部59来电性连接。该弹性导体部59的作用在于确保该电路基板20可已和增强板24a保持良好的电性接触。在本实施例中,该弹性导体部59包括有一支撑板592以及多个导体组件594。每一导体组件594贯穿该支撑板592。该导体组件594的两端分别连接该增强板24a以及该电路基板20上的电性连接点。在本实施例中,该导体组件594为具有弹性的组件。此外,为了可以让弹性导体部59与该电路基板20以及该增强板24a的保持良好的电性连接状态,该芯片电性侦测装置2a更具有一固定部57用来调整该弹性导体部59与该电路基板20以及该增强板24a的电性连接状态,该固定部57其包括有一补强圈(stiffness)572,框架574以及夹持件576。该补强圈572其设置于该电路基板20的一表面上,并且通过多个固锁组件571,例如:螺丝,锁固于该电路基板20的表面上。该框架574凭借该固锁组件571锁固于该电路基板20的另一表面上。该框架574用来抵靠于该增强板24a上。该夹持件576凭借固锁组件573锁固于框架574上,用来夹持该增强板24a。在本实施例中,该框架574抵靠于该增强板24a的侧表面,而该夹持件576抵靠于该增强板24a的底面。通过多个固锁组件571与框架574的锁固深度,可以调整电路基板20水平方向的平整度,又通过夹持件576夹持该增强板24a以及弹性导体部59具有弹性的导体组件594,因此通过固锁组件571的锁固程度可以让弹性导体部59与该电路基板20以及该增强板24a间保持良好的电性连接状态。
请参阅图11A至图11C所示,该图分别为本发明的增强板不同实施例剖面示意图。其中,在图11A中,增强板24a包括有一板体245,其具有多个导线246。每一导线246经由通道2450贯穿板体245,而在板体245的上方表面240以及下方表面241上形成电性连接端247与248,即多个导电体。在本实施例中,板体245的下方表面241所形成电性连接端248间的距离等于该板体245的上方表面240所形成电性连接端247的距离。该电性连接端247与248分别与图5A、图5B或图10B所示的电路板20以及转换基板21a电性连接。另外,如图11B所示的实施例,基本上与图11A的差异在于本实施例的通道2451是具有至少一弯折的通道。使得板体245的下方表面241所形成电性连接端248间的距离小于该板体245的上方表面240所形成电性连接端247的距离,因此本实施例的增强板24a可以兼顾有电性连接空间转换的效果。又如图11C所示,本实施例基本上与图11A所示的态样相近,差异的是,本实施例中的增强板24a可以兼顾有电性连接空间转换的效果。在本实施例中,导线246从通道2450在板体245的上方表面240的开口2452延伸出导线249形成在表面240上,进而在表面240没有对应通道2450的位置上形成电性连接端247,使得上方表面240的电性连接端247与下方表面241的电性连接端248之间的空间关改变,增加电性连接空间转换的弹性。前述的第11A至第11C的增强板24a的特征,可以用于前述图5A、图5B或图10B所示的电路板20以及转换基板21a之间,以作为结构强化与电性连接空间转化之用。
请参阅图12A与图12B所示,该图是本发明的芯片电性侦测装置不同实施例剖面示意图。在图12A与图12B所示的芯片电性侦测装置2b基本上分别与图10A与图10B相似,差异的是补强结构的设置。在图12A中,该补强结构23d形成于电路基板20上,而非在转换基板21a上。而在电路基板20上的补强结构23d与转换基板21a上的补强区相对应,而且保持一间隙。在另一实施例中,在电路基板20上的补强结构23d的表面也可以直接与转换基板21a上的补强区相抵靠。而在图12B所示的实施例中,该补强结构23d形成于该增强板24a上,而与转换基板21a上的补强区相对应,而且保持一间隙。在另一实施例中,在增强板24a上的补强结构23d的表面也可以直接与转换基板21a上的补强区相抵靠。要说明的是,虽然图10C所示的实施例中,该固定部57以及弹性导体部用于具有增强板24a的实施例,但也可以应用于不具有增强板的芯片电性侦测装置,例如:图2A、图10A或图12A所示的芯片电性侦测装置。
请参阅图13所示,该图是本发明实施例芯片电性侦测装置形成方法流程示意图。该芯片电性侦测装置可以为图2、图5、图10A至图10C或图11A至图11B所示的结构,本实施例以图2的芯片电性侦测装置为例来搭配图7的流程进行说明,该形成方法3,首先以步骤30提供一基板20,其是电路基板。接着进行步骤31,提供一转换基板21。一般而言,该转换基板21的结构可以为后段封装制程的厂商所提供的为检测特定芯片产品所制成的转换基板,但不以此为限制。该转换基板21的厚度,在一实施例中小于1mm。
接着以步骤32根据该转换基板21的厚度以及于该转换基板21表面上的多个第一导电体212的分布决定以及一补强结构23的结构,例如:补强结构23的尺寸以及厚度。要说明的是,该多个第一导电体212的分布,根据需求而定,因此,根据该第一导电体212在转换基板21表面的分布状态,该补强结构23上的每一个通孔230需要能够提供容置至少一个第一导电体212。在本实施例中,该补强结构23的板体结构231上具有多个呈现二维排列的凸部231。
接着进行步骤33,形成该补强结构于该第一表面与该基板之间,使该补强结构与至少一第二导电体相对应。步骤33的一实施例中(对应图2与图5),形成该补强结构的方式更包括有下列步骤:提供一板体结构,凭借一第一机械加工的方式于该板体结构形成该多个通孔,其中该机械加工方式,是以一铣刀或钻头进行钻孔的方式。接着,凭借一第二机械加工的方式于该板体结构形成多个排气通道的步骤,其中该第二机械加工方式为铣刀加工方式。在一实施例中,如图14所示,可以先以铣刀5加工于该板体结构,先钻孔以形成该多个通孔230,此时再将铣刀5上提一特定高度,直接以一维或二维加工的方式,铣除该板体结构上的材料,而缩减该多个通孔的深度,使得每一通孔周围形成如图3至图4C所示的多个凸部以形成该多个排气通道,以形成该补强结构23。
接着,再使该补强结构23设置于该转换基板21的第一表面210与该基板20之间且与该第一表面210与该基板20相抵靠,使得每一个通孔230内容置有至少一第一导电体212,且该补强结构23的板体结构231与至少一第二导电体213相对应,其中该板体结构231上的凸部232表面抵靠于该基板20的表面,使得相邻凸部232与基板20之间形成排气通道。然后,再进行步骤34进行一回焊程序,使该多个第一导电体212分别与该基板20相耦接。在步骤34中,由于该凸部232形成排气通道,因此回焊时产生的废气可以经由排气通道排出。最后再将经过回焊程序的转换基板21、补强结构23以及基板20的组合结构与探针模块22耦接以形成芯片电性侦测装置2。
此外,在步骤33的另一实施例中(对应图10A至图10C或图11A至图11B),利用涂布黑胶的方式来形成补强结构。在本实施例中,可以先根据转换基板上所具有的补强区的位置来决定黑胶涂布的区域,另外也根据转换基板的厚度决定利用黑胶所形成的补强结构的厚度。其中,如果在没有增强板的强况下,在一实施例中,黑胶可以直接涂布于补强区,然后经过硬化形成补强结构。该补强结构可以抵靠在电路基板的表面或者是与电路基板的表面保持间隙。在另一实施例中,黑胶也可以直接涂布于电路基板与补强基板的补强区相对应的表面上。如果在有增强板的情况下,除了黑胶可以直接涂布于转换基板的补强区外,在一实施例中,黑胶也可以直接涂布于增强板与补强基板的补强区相对应的表面上。
由于本发明的芯片电性侦测装置2中具有补强结构或补强结构与增强板的组合结构,因此当多个探针与该待测芯片电性连接时,补强结构的板体结构与至少一第二导电体相对应,因此探针产生的作用力可以凭借补强结构或补强结构与增强板的组合结构来分散,进而减少转换基板对应探针的区域所承受的压力,对于厚度变薄(例如:厚度小于或等于1mm)的转换基板而言,可以减少其变形或毁损发生的机率。
以上说明对本发明而言只是说明性的,而非限制性的,本领域普通技术人员理解,在不脱离权利要求所限定的精神和范围的情况下,可作出许多修改、变化或等效,但都将落入本发明的保护范围之内。
Claims (27)
1.一种芯片电性侦测装置,其特征在于,包括:
一基板;
一转换基板,其具有一第一表面以及与该第一表面相对应的第二表面,该第一表面上具有多个第一导电体,该多个第一导电体分别与该基板相耦接,该第二表面上具有多个第二导电体,两相邻的该第二导电体之间的间距小于两相邻的该第一导电体之间的间距,该第一导电体是焊锡材料所构成的凸块、焊球或者是焊垫;
一探针模块,其具有多个探针,该多个探针分别与该多个第二导电体电性连接;以及
一补强结构,其设置于该转换基板与该基板之间;该补强结构的设置及布设区域与至少一第二导电体相对应,以承受与该至少一第二导电体电性连接的探针所产生的作用力。
2.根据权利要求1所述的芯片电性侦测装置,其特征在于:该补强结构具有一板体结构以及多个贯穿该板体结构的通孔,使得每一个通孔内容置有至少一第一导电体。
3.根据权利要求2所述的芯片电性侦测装置,其特征在于:板体结构与该基板相应的区域上,还具有多个凸部以形成多个排气通道,该多个凸部接抵该基板,在该基板与该转换基板回焊连接时,提供排气。
4.根据权利要求3所述的芯片电性侦测装置,其特征在于:该板体结构的通孔孔径等于该排气通道宽度。
5.根据权利要求3所述的芯片电性侦测装置,其特征在于:该多个凸部还形成一第一排气通道及一第二排气通道,该第一排气通道与该第二排气通道相互交叉。
6.根据权利要求3所述的芯片电性侦测装置,其特征在于:该通孔水平截面积大于该第一导电体水平截面积。
7.根据权利要求3所述的芯片电性侦测装置,其特征在于:该排气通道的高度小于或等于该板体结构厚度的二分之一。
8.根据权利要求2所述的芯片电性侦测装置,其特征在于:该板体结构与该转换基板相应的区域上,更具有多个凸部以形成多个排气通道,该多个凸部接抵该转换基板,在该基板与该转换基板回焊连接时,提供排气。
9.根据权利要求1所述的芯片电性侦测装置,其特征在于:该基板是一电路基板,具有多个第三导电体,该多个第三导电体分别与该多个第一导电体相连接。
10.根据权利要求1所述的芯片电性侦测装置,其特征在于:该补强结构的面积小于或等于该多个第二导电体外围所围成的面积。
11.根据权利要求1所述的芯片电性侦测装置,其特征在于,该基板还包括有:
一电路基板,其表面上具有多个第三导电体;以及
一增强板,其设置于该补强结构与该电路基板之间,该增强板相对应的两表面上分别具有多个第四导电体以及多个第五导电体,其中,该多个第四导电体分别与该多个第三导电体电性连接,该多个第五导电体分别与该多个第一导电体电性连接。
12.根据权利要求11所述的芯片电性侦测装置,其特征在于:该补强结构与该增强板是一体成型的结构。
13.根据权利要求1所述的芯片电性侦测装置,其特征在于:该转换基板的厚度小于或等于1mm。
14.根据权利要求1所述的芯片电性侦测装置,其特征在于:该第一表面上具有至少一补强区,该至少一补强区上形成有该补强结构,该补强结构由高分子胶材所构成。
15.根据权利要求1所述的芯片电性侦测装置,其特征在于:该第一表面上具有至少一补强区,每一补强区上形成有该补强结构,该补强结构由高分子胶材所构成且形成于该基板上而与该补强区相对应。
16.根据权利要求11所述的芯片电性侦测装置,其特征在于:该第一表面上具有至少一补强区,每一补强区上形成有该补强结构,该补强结构由高分子胶材所构成且形成于该增强板上而与该补强区相对应。
17.根据权利要求14、15或16所述的芯片电性侦测装置,其特征在于:该补强区内形成的该补强结构是一实心结构、一环状结构或由多个环状结构相接而成。
18.根据权利要求14、15或16所述的芯片电性侦测装置,其特征在于:该补强区内形成的该补强结构是一实心结构、一环状结构或由多个环状结构相接而成,该环状结构与该基板相对应的表面上更具有多个沟槽。
19.根据权利要求14、15或16所述的芯片电性侦测装置,其特征在于:该补强区内的补强结构的表面与相对应的基板间具有一间隙。
20.根据权利要求11所述的芯片电性侦测装置,其特征在于:该增强板与该电路基板之间更具有一弹性导体部,包括有一支撑板以及多个导体组件,每一导体组件贯穿该支撑板,该多个导体组件的两端分别连接该增强板以及该电路基板。
21.根据权利要求20所述的芯片电性侦测装置,其特征在于:还具有一固定部,用来调整该弹性导体部与该电路基板以及该增强板的电性连接状态,该固定部更具有一补强圈,一框架以及一夹持件,该补强圈通过多个第一固锁组件锁固于该基板的一表面上,该框架凭借该第一固锁组件锁固于该基板的另一表面上,该框架抵靠于该增强板上,该夹持件凭借第二固锁组件锁固于框架上,用来夹持该增强板。
22.一种芯片电性侦测装置形成方法,其特征在于,包括有下列步骤:提供一基板;提供一转换基板,其具有一第一表面以及与该第一表面相对应的第二表面,该第一表面上具有多个第一导电体,该第二表面上具有多个第二导电体,该多个第一导电体分布面积大于该多个第二导电体分布面积,两相邻的该第二导电体之间的间距小于两相邻的该第一导电体之间的间距,该第一导电体是焊锡材料所构成的凸块、焊球或者是焊垫;根据该转换基板的厚度以及该多个第一导电体的分布决定一补强结构;形成该补强结构于该第一表面与该基板之间,使该补强结构与至少一第二导电体相对应;以及进行一回焊程序,使该多个第一导电体分别与该基板相耦接。
23.根据权利要求22所述的芯片电性侦测装置形成方法,其特征在于,形成该补强结构的方式还包括有下列步骤:
提供一板体结构,凭借一第一机械加工方式在该板体结构形成多个通孔,其中该第一机械加工方式,是以一铣刀或钻头进行钻孔的方式;以及
使该板体结构与该第一表面以及该基板相抵靠。
24.根据权利要求23所述的芯片电性侦测装置形成方法,其特征在于,形成该补强结构的方式还包括有下列步骤:
凭借一第二机械加工方式于该板体结构形成多个排气通道的步骤,其中该第二机械加工方式为铣刀加工方式。
25.根据权利要求23所述的芯片电性侦测装置形成方法,其特征在于:凭借一第二机械加工方式在该板体结构上以二维加工的方式形成多个凸部,进而形成一第一排气通道及一第二排气通道,该第一排气通道与该第二排气通道相互交叉。
26.根据权利要求22所述的芯片电性侦测装置形成方法,其特征在于:该转换基板的第一表面上更具有一补强区,形成该补强结构的方式还包括有下列步骤:
以一高分子胶材于该补强区上形成具有一定厚度的该补强结构;以及
硬化该高分子胶材。
27.根据权利要求26所述的芯片电性侦测装置形成方法,其特征在于:还包括有在该补强结构的表面上形成至少一沟槽的步骤。
Applications Claiming Priority (5)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US201161568643P | 2011-12-08 | 2011-12-08 | |
US61/568,643 | 2011-12-08 | ||
US61,568/643 | 2011-12-08 | ||
TW101132773A TWI453425B (zh) | 2012-09-07 | 2012-09-07 | 晶片電性偵測裝置及其形成方法 |
TW101132773 | 2012-09-07 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN103163445A CN103163445A (zh) | 2013-06-19 |
CN103163445B true CN103163445B (zh) | 2016-02-10 |
Family
ID=48571403
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201210479017.0A Active CN103163445B (zh) | 2011-12-08 | 2012-11-22 | 芯片电性侦测装置及其形成方法 |
Country Status (3)
Country | Link |
---|---|
US (2) | US9157929B2 (zh) |
CN (1) | CN103163445B (zh) |
TW (1) | TWI453425B (zh) |
Families Citing this family (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
TWI453425B (zh) * | 2012-09-07 | 2014-09-21 | Mjc Probe Inc | 晶片電性偵測裝置及其形成方法 |
CN104422863B (zh) * | 2013-08-20 | 2017-05-24 | 致茂电子股份有限公司 | 半导体测试装置 |
TWI493195B (zh) * | 2013-11-04 | 2015-07-21 | Via Tech Inc | 探針卡 |
TWI514287B (zh) * | 2014-12-12 | 2015-12-21 | Metrics Technology Co Ltd J | 指紋辨識晶片檢測裝置及其操作方法 |
CN107450008A (zh) * | 2016-05-31 | 2017-12-08 | 展讯通信(上海)有限公司 | 芯片测试系统 |
CN106125032B (zh) * | 2016-06-30 | 2018-12-04 | 温州大学 | 一种基于程控恒流源的互感器测试机 |
IT201700046645A1 (it) * | 2017-04-28 | 2018-10-28 | Technoprobe Spa | Scheda di misura per un’apparecchiatura di test di dispositivi elettronici |
CN112611950A (zh) * | 2020-11-26 | 2021-04-06 | 中国计量大学 | 一种量子芯片检测治具及检测系统 |
Citations (15)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN1135268A (zh) * | 1993-11-16 | 1996-11-06 | 佛姆法克特股份有限公司 | 用于互联、插件和半导体组件的接触结构及其方法 |
US5811982A (en) * | 1995-11-27 | 1998-09-22 | International Business Machines Corporation | High density cantilevered probe for electronic devices |
CN1662820A (zh) * | 2002-06-24 | 2005-08-31 | 纳米纳克斯公司 | 具有晶片级弹簧的探针卡总成和封装的构造结构及制造方法 |
CN1797732A (zh) * | 2004-12-28 | 2006-07-05 | 瑞萨科技有限公司 | 半导体检查装置以及半导体装置的制造方法 |
US7163840B2 (en) * | 2003-05-16 | 2007-01-16 | Advanced Semiconductor Engineering, Inc. | Flip chip package and manufacturing method thereof |
CN101105506A (zh) * | 2006-07-13 | 2008-01-16 | 旺矽科技股份有限公司 | 高频探针卡 |
CN101135701A (zh) * | 2006-08-29 | 2008-03-05 | 旺矽科技股份有限公司 | 垂直式高频探针卡 |
CN101374382A (zh) * | 2007-08-23 | 2009-02-25 | 旺矽科技股份有限公司 | 具空间转换的多层电路板 |
CN101385137A (zh) * | 2006-02-16 | 2009-03-11 | 飞而康公司 | 空间变换器及其制造方法以及具有此空间变换器的探针板 |
CN201302583Y (zh) * | 2008-10-28 | 2009-09-02 | 旺矽科技股份有限公司 | 具有补强装置的垂直式探针卡 |
CN101556945A (zh) * | 2005-01-11 | 2009-10-14 | 飞思卡尔半导体公司 | 用于为互连焊盘提供结构支撑同时允许信号传导的方法和装置 |
CN101644724A (zh) * | 2008-08-04 | 2010-02-10 | 旺矽科技股份有限公司 | 探针测试装置 |
TWM392351U (en) * | 2010-04-06 | 2010-11-11 | Mpi Corp | Probe card structure |
CN101930016A (zh) * | 2009-06-19 | 2010-12-29 | 旺矽科技股份有限公司 | 可替换式探针装置及其应用的探针卡 |
CN102217092A (zh) * | 2008-09-12 | 2011-10-12 | 首诺公司 | 具有造型基板的薄膜光伏组件 |
Family Cites Families (17)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6867123B2 (en) | 2001-02-08 | 2005-03-15 | Renesas Technology Corp. | Semiconductor integrated circuit device and its manufacturing method |
TWI256719B (en) * | 2002-03-06 | 2006-06-11 | Via Tech Inc | Semiconductor device package module and manufacturing method thereof |
TW558062U (en) | 2003-01-30 | 2003-10-11 | Chipmos Technologies Bermuda | Mems probe head |
TWI252925B (en) * | 2004-07-05 | 2006-04-11 | Yulim Hitech Inc | Probe card for testing a semiconductor device |
TWI260416B (en) * | 2005-03-09 | 2006-08-21 | Advanced Semiconductor Eng | Coplanar test board |
JP2007017234A (ja) * | 2005-07-06 | 2007-01-25 | Molex Japan Co Ltd | 検査装置用ソケット |
US7582399B1 (en) * | 2006-06-22 | 2009-09-01 | Xerox Corporation | Imaging member having nano polymeric gel particles in various layers |
US20080018350A1 (en) * | 2006-07-21 | 2008-01-24 | Clinton Chao | Test probe for integrated circuits with ultra-fine pitch terminals |
US7750651B2 (en) * | 2008-03-07 | 2010-07-06 | Taiwan Semiconductor Manufacturing Co., Ltd. | Wafer level test probe card |
WO2010097841A1 (ja) * | 2009-02-27 | 2010-09-02 | 株式会社アドバンテスト | 試験装置および試験方法 |
US8558554B2 (en) * | 2009-04-21 | 2013-10-15 | Johnstech International Corporation | Electrically conductive Kelvin contacts for microcircuit tester |
JP2010276541A (ja) | 2009-05-29 | 2010-12-09 | Renesas Electronics Corp | 薄膜プローブシートおよびその製造方法、プローブカード、ならびに半導体チップ検査装置 |
US8159247B2 (en) * | 2009-10-06 | 2012-04-17 | International Business Machines Corporation | Yield enhancement for stacked chips through rotationally-connecting-interposer |
TWI409923B (zh) | 2009-12-02 | 2013-09-21 | King Dragon Internat Inc | 具有晶粒埋入式以及雙面覆蓋重增層之基板結構及其方法 |
TW201213810A (en) * | 2010-09-17 | 2012-04-01 | yong-qing Wu | Printed circuit board testing and transferring equipment |
TWI409465B (zh) * | 2010-12-09 | 2013-09-21 | Mpi Corp | 增強板、增強板的製造方法與使用增強板的空間轉換器 |
TWI453425B (zh) * | 2012-09-07 | 2014-09-21 | Mjc Probe Inc | 晶片電性偵測裝置及其形成方法 |
-
2012
- 2012-09-07 TW TW101132773A patent/TWI453425B/zh active
- 2012-11-22 CN CN201210479017.0A patent/CN103163445B/zh active Active
- 2012-12-06 US US13/706,526 patent/US9157929B2/en active Active
-
2015
- 2015-09-08 US US14/847,957 patent/US9506978B2/en active Active
Patent Citations (15)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN1135268A (zh) * | 1993-11-16 | 1996-11-06 | 佛姆法克特股份有限公司 | 用于互联、插件和半导体组件的接触结构及其方法 |
US5811982A (en) * | 1995-11-27 | 1998-09-22 | International Business Machines Corporation | High density cantilevered probe for electronic devices |
CN1662820A (zh) * | 2002-06-24 | 2005-08-31 | 纳米纳克斯公司 | 具有晶片级弹簧的探针卡总成和封装的构造结构及制造方法 |
US7163840B2 (en) * | 2003-05-16 | 2007-01-16 | Advanced Semiconductor Engineering, Inc. | Flip chip package and manufacturing method thereof |
CN1797732A (zh) * | 2004-12-28 | 2006-07-05 | 瑞萨科技有限公司 | 半导体检查装置以及半导体装置的制造方法 |
CN101556945A (zh) * | 2005-01-11 | 2009-10-14 | 飞思卡尔半导体公司 | 用于为互连焊盘提供结构支撑同时允许信号传导的方法和装置 |
CN101385137A (zh) * | 2006-02-16 | 2009-03-11 | 飞而康公司 | 空间变换器及其制造方法以及具有此空间变换器的探针板 |
CN101105506A (zh) * | 2006-07-13 | 2008-01-16 | 旺矽科技股份有限公司 | 高频探针卡 |
CN101135701A (zh) * | 2006-08-29 | 2008-03-05 | 旺矽科技股份有限公司 | 垂直式高频探针卡 |
CN101374382A (zh) * | 2007-08-23 | 2009-02-25 | 旺矽科技股份有限公司 | 具空间转换的多层电路板 |
CN101644724A (zh) * | 2008-08-04 | 2010-02-10 | 旺矽科技股份有限公司 | 探针测试装置 |
CN102217092A (zh) * | 2008-09-12 | 2011-10-12 | 首诺公司 | 具有造型基板的薄膜光伏组件 |
CN201302583Y (zh) * | 2008-10-28 | 2009-09-02 | 旺矽科技股份有限公司 | 具有补强装置的垂直式探针卡 |
CN101930016A (zh) * | 2009-06-19 | 2010-12-29 | 旺矽科技股份有限公司 | 可替换式探针装置及其应用的探针卡 |
TWM392351U (en) * | 2010-04-06 | 2010-11-11 | Mpi Corp | Probe card structure |
Also Published As
Publication number | Publication date |
---|---|
US20130147507A1 (en) | 2013-06-13 |
TW201411138A (zh) | 2014-03-16 |
CN103163445A (zh) | 2013-06-19 |
US9506978B2 (en) | 2016-11-29 |
US20150377957A1 (en) | 2015-12-31 |
US9157929B2 (en) | 2015-10-13 |
TWI453425B (zh) | 2014-09-21 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN103163445B (zh) | 芯片电性侦测装置及其形成方法 | |
CN100576531C (zh) | 半导体封装及其制造方法 | |
CN1305181C (zh) | 接触构件 | |
US7884632B2 (en) | Semiconductor inspecting device | |
CN102914673B (zh) | 探针测试装置 | |
CN101611486B (zh) | 包括多个连接器的探针卡和将连接器结合至探针卡的基板的方法 | |
US7449716B2 (en) | Bond quality indication by bump structure on substrate | |
CN101188221A (zh) | 布线基板和采用该布线基板的半导体器件 | |
CN102027380B (zh) | 具有高频内插器的测试系统 | |
US7713764B2 (en) | Method for manufacturing semiconductor device including testing dedicated pad and probe card testing | |
CN206422042U (zh) | 释放焊垫等离子体的pid测试结构 | |
KR20050106581A (ko) | 범프 테스트를 위한 플립 칩 반도체 패키지 및 그 제조방법 | |
EP0921401B1 (en) | Probe and method for inspection of electronic circuit board | |
CN110531125A (zh) | 空间转换器、探针卡及其制造方法 | |
CN102130088B (zh) | 半导体封装结构及其制法 | |
US20090166056A1 (en) | Contact member, connecting method of the contact member, and socket | |
KR20100057258A (ko) | 마이크로 동축 케이블 타입 프로브 카드 | |
TWI612312B (zh) | 探針卡系統、探針載體裝置及探針載體裝置之製法 | |
CN105225975B (zh) | 封装结构及其制法 | |
CN113097087B (zh) | 一种半导体器件及其测试方法 | |
CN109655733A (zh) | 无损测试毫米波bga封装组件的方法 | |
US20220028820A1 (en) | Use of pre-channeled materials for anisotropic conductors | |
KR20200068002A (ko) | 웨이퍼 레벨 다중 사이트 테스트 구조 | |
KR102007261B1 (ko) | 양방향 도전성 모듈 | |
CN204649777U (zh) | 插接座及半导体装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
C14 | Grant of patent or utility model | ||
GR01 | Patent grant |