CN103155125A - 半导体芯片拾取装置及使用该装置的半导体芯片拾取方法 - Google Patents

半导体芯片拾取装置及使用该装置的半导体芯片拾取方法 Download PDF

Info

Publication number
CN103155125A
CN103155125A CN2011800463192A CN201180046319A CN103155125A CN 103155125 A CN103155125 A CN 103155125A CN 2011800463192 A CN2011800463192 A CN 2011800463192A CN 201180046319 A CN201180046319 A CN 201180046319A CN 103155125 A CN103155125 A CN 103155125A
Authority
CN
China
Prior art keywords
mentioned
semiconductor chip
face
sheet material
lid
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN2011800463192A
Other languages
English (en)
Other versions
CN103155125B (zh
Inventor
中泽基树
佐佐木真一
藤井明子
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shinkawa Ltd
Arakawa Co Ltd
Original Assignee
Arakawa Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Arakawa Co Ltd filed Critical Arakawa Co Ltd
Publication of CN103155125A publication Critical patent/CN103155125A/zh
Application granted granted Critical
Publication of CN103155125B publication Critical patent/CN103155125B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67132—Apparatus for placing on an insulating substrate, e.g. tape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6838—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping with gripping and holding devices using a vacuum; Bernoulli devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/52—Mounting semiconductor bodies in containers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L21/6836—Wafer tapes, e.g. grinding or dicing support tapes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68327—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used during dicing or grinding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68327—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used during dicing or grinding
    • H01L2221/68336—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used during dicing or grinding involving stretching of the auxiliary support post dicing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68377—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support with parts of the auxiliary support remaining in the finished device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68381—Details of chemical or physical process used for separating the auxiliary support from a device or wafer
    • H01L2221/68386—Separation by peeling
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68381—Details of chemical or physical process used for separating the auxiliary support from a device or wafer
    • H01L2221/68386—Separation by peeling
    • H01L2221/6839—Separation by peeling using peeling wedge or knife or bar
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/27—Manufacturing methods
    • H01L2224/274—Manufacturing methods by blanket deposition of the material of the layer connector
    • H01L2224/2743—Manufacturing methods by blanket deposition of the material of the layer connector in solid form
    • H01L2224/27436—Lamination of a preform, e.g. foil, sheet or layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/2919—Material with a principal constituent of the material being a polymer, e.g. polyester, phenolic based polymer, epoxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/75—Apparatus for connecting with bump connectors or layer connectors
    • H01L2224/757—Means for aligning
    • H01L2224/75743—Suction holding means
    • H01L2224/75745—Suction holding means in the upper part of the bonding apparatus, e.g. in the bonding head
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8319—Arrangement of the layer connectors prior to mounting
    • H01L2224/83191—Arrangement of the layer connectors prior to mounting wherein the layer connectors are disposed only on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/27—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L24/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies
    • H01L24/75—Apparatus for connecting with bump connectors or layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S156/00—Adhesive bonding and miscellaneous chemical manufacture
    • Y10S156/918—Delaminating processes adapted for specified product, e.g. delaminating medical specimen slide
    • Y10S156/93—Semiconductive product delaminating, e.g. delaminating emiconductive wafer from underlayer
    • Y10S156/931—Peeling away backing
    • Y10S156/932—Peeling away backing with poking during delaminating, e.g. jabbing release sheet backing to remove wafer
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S156/00—Adhesive bonding and miscellaneous chemical manufacture
    • Y10S156/934—Apparatus having delaminating means adapted for delaminating a specified article
    • Y10S156/941—Means for delaminating semiconductive product
    • Y10S156/943—Means for delaminating semiconductive product with poking delaminating means, e.g. jabbing means
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T156/00—Adhesive bonding and miscellaneous chemical manufacture
    • Y10T156/11—Methods of delaminating, per se; i.e., separating at bonding face
    • Y10T156/1126—Using direct fluid current against work during delaminating
    • Y10T156/1132—Using vacuum directly against work during delaminating
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T156/00—Adhesive bonding and miscellaneous chemical manufacture
    • Y10T156/11—Methods of delaminating, per se; i.e., separating at bonding face
    • Y10T156/1168—Gripping and pulling work apart during delaminating
    • Y10T156/1179—Gripping and pulling work apart during delaminating with poking during delaminating [e.g., jabbing, etc.]
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T156/00—Adhesive bonding and miscellaneous chemical manufacture
    • Y10T156/19—Delaminating means
    • Y10T156/1928—Differential fluid pressure delaminating means
    • Y10T156/1944—Vacuum delaminating means [e.g., vacuum chamber, etc.]
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T156/00—Adhesive bonding and miscellaneous chemical manufacture
    • Y10T156/19—Delaminating means
    • Y10T156/1978—Delaminating bending means
    • Y10T156/1983—Poking delaminating means

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Container, Conveyance, Adherence, Positioning, Of Wafer (AREA)
  • Die Bonding (AREA)
  • Dicing (AREA)

Abstract

本发明的半导体芯片拾取装置包括台(20),吸引开口(41),开闭吸引开口(41)的盖(23),配置在吸引开口(41)周缘、从密接面(22)突出的各突起(31)、(32),以及基本孔(33a～33d)。当拾取半导体芯片(15)时,在半导体芯片(15)的外形的至少一部分从各突起(31)、(32)向着台外周方向伸出的状态下,通过基本孔(33a～33d)吸引伸出部分的保持片材(12),同时,使得盖(23)的前端(23a)朝上方向进入,一边上推保持片材(12)以及半导体芯片(15),一边使得盖(23)滑动,顺序打开吸引开口(41),将保持片材(12)顺序吸引到已打开的吸引开口(41),从半导体芯片(15)顺序剥离保持片材(12)。

Description

半导体芯片拾取装置及使用该装置的半导体芯片拾取方法
技术领域
本发明涉及半导体芯片拾取装置(semiconductor die pickup device)的结构以及使用该装置的半导体芯片拾取方法。
背景技术
半导体芯片是将6英寸或8英寸大小的晶片切断成所定大小制造。为了不使得切断时切断的半导体芯片零乱,在背面粘接具有粘接性的保持带,由晶片切断装置等从表面侧切断晶片。此时,粘接在背面的保持带虽然被切入若干,但没有被切断,成为保持各半导体芯片的状态。接着,被切断的各半导体芯片一片一片地从保持带拾取,送向芯片焊接等此后工序。
以往,作为从具有粘接性的保持带拾取半导体芯片的方法,大多使用上顶针的方法(例如，参照专利文献1的图15)。这是一种拾取半导体芯片的方法:在用吸附筒夹(collet)吸引半导体芯片的状态下,从向着周围施加拉引力的保持片材下侧,由上顶针顶起半导体芯片中央,因施加在保持片材的拉引力,将具有粘接性的保持片材从半导体芯片剥离,用吸附筒夹拾取半导体芯片。
但是,该通过上顶针的方法存在若半导体芯片厚度薄则半导体芯片因上顶发生破裂的问题,用于近年的薄型半导体芯片的拾取很困难。
于是,提出不使用上顶针、将半导体芯片从具有粘接性的保持片材分离的拾取方法。例如,在专利文献1中提出以下方法:在台表面设置宽度比欲拾取的半导体芯片狭的突出部,在突出部周边的台表面设有吸引孔,当拾取半导体芯片时,将欲拾取的半导体芯片载置在突出部上,使得其从突出部伸出,由吸附筒夹吸附保持,在吸引孔将保持片材朝下方真空吸引,将从突出部分伸出部分的保持片材从半导体芯片剥离,此后,在用吸附筒夹吸附半导体芯片状态下,使得突出部相对台表面水平移动,将半导体芯片的残留部分的保持片材剥离(参照专利文献1的图9至图10)。
又,在专利文献2中提出以下方法:在台的密接面设有吸引开口,当拾取半导体芯片时,使得开闭吸引开口的盖的前端从密接面进入,一边往上推压保持片材和半导体芯片一边使得盖滑动,顺序打开吸引开口,将保持片材顺序吸引到打开的吸引开口,顺序剥离保持片材,将半导体芯片顺序吸附到在半导体芯片的上部待机的吸附筒夹,拾取半导体芯片(参照专利文献2的图11,图13)。
[专利文献1]日本专利第3209736号说明书
[专利文献2]日本专利第4215818号说明书
另一方面,近年,半导体芯片越来越薄,在专利文献1、2记载的以往技术中,发生不能充分剥离保持片材的场合。在专利文献1记载的以往技术中,当半导体芯片更薄、强度更低场合,当从突出部分伸出部分的保持片材朝下方向被吸引时,该部分的保持片材没有从半导体芯片剥离,相反,与保持片材一起朝着下方向弯曲,即使突出部滑动,有时保持片材也不能顺利剥离,或半导体芯片受到损伤。又,在专利文献2记载的以往技术中,当盖从密接面进入时,沿着设在盖两侧的角部的倒角部分,保持片材朝着下方向被吸引,由此,半导体芯片侧端部分的保持片材从半导体芯片剥离(参照专利文献2的图8)。由此,创造在半导体芯片的侧端部分剥离保持片材的机会,因使得该部分和盖的前端从吸附面进入形成的半导体芯片前端侧的保持片材的剥离机会,使得保持片材从半导体芯片全面剥离。但是,当半导体芯片更薄、强度更低场合,当盖从密接面进入,沿着盖的倒角部分,保持片材朝下方向被吸引时,半导体芯片侧端部分的保持片材没有从半导体芯片剥离,相反,与保持片材一起朝着下方向弯曲,即使盖滑动,有时保持片材也不能顺利剥离,或半导体芯片受到损伤。
发明内容
于是,本发明的目的在于，在半导体芯片的拾取装置中,容易拾取更薄的半导体芯片。
为了达到上述目的，本发明提出一种半导体芯片拾取装置,拾取粘接在保持片材的半导体芯片,其特征在于:
该半导体芯片拾取装置包括:
台,包含密接面,该密接面与上述保持片材的粘接上述半导体芯片的面相反侧的面密接;
吸引开口,设在上述密接面;
盖,设在上述台上,使得关闭上述吸引开口侧的前端从密接面进入自如,沿着上述密接面滑动,开闭上述吸引开口;
突起,配置在上述吸引开口的周缘,从上述密接面突出;
吸引孔,设在上述突起的台外周侧的上述密接面;以及
吸附筒夹,吸附半导体芯片。
在本发明的半导体芯片拾取装置中,较好的是,当拾取半导体芯片时,在拾取的半导体芯片的外形的至少一部分从上述突起向着台外周方向伸出的状态下,通过上述吸引孔吸引从上述突起向着台外周方向伸出部分的上述保持片材,同时,使得上述盖的上述前端从上述密接面进入到与上述突起的上端面相同或其以上的高度,一边上推上述保持片材以及拾取的半导体芯片,一边使得上述盖滑动,顺序打开上述吸引开口,将上述保持片材顺序吸引到已打开的上述吸引开口,从拾取的半导体芯片顺序剥离上述保持片材,使得拾取的半导体芯片吸附在上述吸附筒夹。
在本发明的半导体芯片拾取装置中,较好的是,上述吸引开口直线状延伸;上述突起包含二个侧面突起,其沿着直线状延伸的上述吸引开口的对向的周缘分别设置,上述各侧面突起的与上述吸引开口相反侧的各外面的间隔比拾取的半导体芯片的宽度狭。
在本发明的半导体芯片拾取装置中,较好的是,上述突起进一步包含沿着上述吸引开口的上述盖的前端接离端的周缘设置的端面突起。
在本发明的半导体芯片拾取装置中,较好的是,上述吸引孔包含四个基本孔,配置在矩形区域的四角,所述矩形区域其中包含上述盖的前端接离的上述吸引开口的端以及上述各侧面突起的至少一部分,所述矩形的对向二边与上述各侧面突起平行;上述矩形区域的与上述吸引开口延伸方向成直角方向的宽度与拾取的半导体芯片宽度大致相同;上述矩形区域的上述吸引开口延伸方向长度与拾取的半导体芯片长度大致相同。
在本发明的半导体芯片拾取装置中,较好的是,上述吸引孔包含四个基本孔,配置在矩形区域的四角,所述矩形区域其中包含上述盖的前端接离的上述吸引开口的端以及上述各侧面突起的至少一部分,所述矩形的对向二边与上述各侧面突起平行;上述矩形区域的与上述吸引开口延伸方向成直角方向的宽度与拾取的半导体芯片宽度大致相同;上述矩形区域的上述吸引开口延伸方向长度与拾取的半导体芯片长度大致相同。
在本发明的半导体芯片拾取装置中,较好的是,当拾取半导体芯片时,使得盖的上述前端从上述密接面进入到与上述突起的上述上端面相同或其以上的高度,一边上推上述保持片材以及拾取的半导体芯片,一边使得上述盖滑动到第一所定位置,顺序打开上述吸引开口直到第一所定位置,将上述保持片材顺序吸引到已打开的上述吸引开口,从拾取的半导体芯片顺序剥离上述保持片材直到上述第一位置附近后,使得上述吸附筒夹下降到拾取的半导体芯片的正上方,使得拾取的半导体芯片的一部分吸附在上述吸附筒夹,此后,一边上推上述保持片材以及拾取的半导体芯片,一边使得上述盖从第一所定位置进一步朝滑动方向滑动,从第一所定位置朝着滑动方向进一步顺序打开上述吸引开口,将上述保持片材顺序吸引到进一步打开的上述吸引开口,从上述第一位置附近向着滑动方向,从拾取的半导体芯片进一步顺序剥离上述保持片材,同时,将拾取的半导体芯片的剩余部分顺序吸附到上述吸附筒夹。
在本发明的半导体芯片拾取装置中,较好的是,当拾取半导体芯片时,使得上述盖的上述前端从上述密接面进入到与上述突起的上述上端面相同或其以上的高度,一边上推上述保持片材以及拾取的半导体芯片,一边使得上述盖滑动到第一所定位置,顺序打开上述吸引开口直到第一所定位置,将上述保持片材顺序吸引到已打开的上述吸引开口,从拾取的半导体芯片顺序剥离上述保持片材直到上述第一位置附近后,使得上述吸附筒夹下降到拾取的半导体芯片的正上方,使得拾取的半导体芯片吸附在上述吸附筒夹,此后,一边上推上述保持片材以及拾取的半导体芯片,一边使得上述盖从第一所定位置进一步朝滑动方向滑动,从第一所定位置朝着滑动方向进一步顺序打开上述吸引开口,将上述保持片材顺序吸引到进一步打开的上述吸引开口,从上述第一位置附近向着滑动方向,从拾取的半导体芯片进一步顺序剥离上述保持片材。
在本发明的半导体芯片拾取装置中,较好的是,当拾取半导体芯片时,上述吸附筒夹在保持拾取的半导体芯片的状态下,随着从拾取的半导体芯片顺序剥离上述保持片材,顺序吸附拾取的半导体芯片。
在本发明的半导体芯片拾取装置中,较好的是,当拾取半导体芯片时,将上述盖的上述前端从上述密接面进入到与上述突起的上述上端面相同或其以上的高度,与此同步,使得上述吸附筒夹上升。
在本发明的半导体芯片拾取装置中,较好的是,上述台为圆筒形;上述盖的宽度与上述吸引开口宽度大致相同,当使得上述前端从上述密接面进入时,上推上述保持片材的面从上述前端侧向着打开上述吸引开口侧的后端,朝下倾斜;所述半导体芯片拾取装置包括:滑动用槽,从上述密接面以上述盖的厚度凹下,与上述盖大致相同宽度,从上述盖打开侧的上述吸引开口的端,到一定位置,向着台外周面延伸,所述一定位置是没有到达台外周的圆筒面的位置,与在盖关闭吸引开口状态下盖后端位置相比,处于台内周侧的位置;以及倾斜面,从台外周侧端的上述滑动用槽的底面向着与上述密接面相反侧延伸;当拾取半导体芯片时,一边使得上述盖的与上推上述保持片材的面相反侧的面与上述滑动用槽的上述底面和上述倾斜面的缘接触,一边使得上述盖滑动,顺序打开上述吸引开口。
在本发明的半导体芯片拾取装置中,较好的是,上述倾斜面相对上述密接面的倾斜角度比上述盖的与上推上述保持片材的面相反侧的面相对上述密接面的倾斜角度大。
在本发明的半导体芯片拾取装置中,较好的是,所述半导体芯片拾取装置设有从上述倾斜面沿着上述密接面延伸直到台外周面的段部;包含上述缘及上述段部的台外周侧端的面的相对上述密接面的角度比上述盖的与上推上述保持片材的面相反侧的面相对上述密接面的倾斜角度大。
本发明提出一种半导体芯片的拾取方法,拾取粘接在保持片材的半导体芯片;
用半导体芯片拾取装置拾取半导体芯片,所述半导体芯片拾取装置包括:台,包含密接面,该密接面与上述保持片材的粘接半导体芯片的面相反侧的面密接;吸引开口,设在上述密接面;盖,设在上述台上,使得关闭上述吸引开口侧的前端从密接面进入自如,沿着上述密接面滑动,开闭上述吸引开口;突起,配置在上述吸引开口的周缘,从上述密接面突出;吸引孔,设在上述突起的台外周侧的上述密接面;以及吸附筒夹,吸附半导体芯片;
所述半导体芯片的拾取方法包括:
对位工序,拾取半导体芯片时,拾取的半导体芯片的外形的至少一部分从上述突起向着台外周方向伸出状态下,进行拾取的半导体芯片的对位;
拾取工序,通过上述吸引孔吸引从上述突起向着台外周方向伸出部分的上述保持片材,同时,使得上述盖的上述前端从上述密接面进入到与上述突起的上端面相同或其以上的高度,一边上推上述保持片材以及拾取的半导体芯片,一边使得上述盖滑动,顺序打开上述吸引开口,将上述保持片材顺序吸引到已打开的上述吸引开口,从拾取的半导体芯片顺序剥离上述保持片材,使得拾取的半导体芯片吸附在上述吸附筒夹,拾取半导体芯片。
在本发明的半导体芯片拾取方法中,较好的是,在上述拾取工序中,当拾取半导体芯片时,使得上述盖的上述前端从上述密接面进入到与上述突起的上述上端面相同或其以上的高度,一边上推上述保持片材以及拾取的半导体芯片,一边使得上述盖滑动到第一所定位置,顺序打开上述吸引开口直到第一所定位置,将上述保持片材顺序吸引到已打开的上述吸引开口,从拾取的半导体芯片顺序剥离上述保持片材直到上述第一位置附近后,使得上述吸附筒夹下降到拾取的半导体芯片的正上方,使得拾取的半导体芯片的一部分吸附在上述吸附筒夹,此后,一边上推上述保持片材以及拾取的半导体芯片,一边使得上述盖从第一所定位置进一步朝滑动方向滑动,从第一所定位置朝着滑动方向进一步顺序打开上述吸引开口,将上述保持片材顺序吸引到进一步打开的上述吸引开口,从上述第一位置附近向着滑动方向,从拾取的半导体芯片进一步顺序剥离上述保持片材,同时,将拾取的半导体芯片的剩余部分顺序吸附到上述吸附筒夹。
在本发明的半导体芯片拾取方法中,较好的是,在上述拾取工序中,当拾取半导体芯片时,使得上述盖的上述前端从上述密接面进入到与上述突起的上述上端面相同或其以上的高度,一边上推上述保持片材以及拾取的半导体芯片,一边使得上述盖滑动到第一所定位置,顺序打开上述吸引开口直到第一所定位置,将上述保持片材顺序吸引到已打开的上述吸引开口,从拾取的半导体芯片顺序剥离上述保持片材直到上述第一位置附近后,使得上述吸附筒夹下降到拾取的半导体芯片的正上方,使得拾取的半导体芯片吸附在上述吸附筒夹,此后,一边上推上述保持片材以及拾取的半导体芯片,一边使得上述盖从第一所定位置进一步朝滑动方向滑动,从第一所定位置朝着滑动方向进一步顺序打开上述吸引开口,将上述保持片材顺序吸引到进一步打开的上述吸引开口,从上述第一位置附近向着滑动方向,从拾取的半导体芯片进一步顺序剥离上述保持片材。
在本发明的半导体芯片拾取方法中,较好的是,在上述拾取工序中,当拾取半导体芯片时,上述吸附筒夹在保持拾取的半导体芯片的状态下,随着从拾取的半导体芯片顺序剥离上述保持片材,顺序吸附拾取的半导体芯片。
在本发明的半导体芯片拾取方法中,较好的是,当拾取半导体芯片时,将上述盖的上述前端从上述密接面进入到与上述突起的上述上端面相同或其以上的高度,与此同步,使得上述吸附筒夹上升。
在本发明的半导体芯片拾取方法中,较好的是,上述半导体芯片拾取装置的上述突起包含二个侧面突起,其沿着直线状延伸的上述吸引开口的对向的周缘分别设置,上述半导体芯片拾取装置的上述吸引孔包含四个基本孔,配置在矩形区域的四角,所述矩形区域其中包含上述盖的前端接离的上述吸引开口的端以及上述各侧面突起的至少一部分,所述矩形的对向二边与上述各侧面突起平行,上述矩形区域的与上述吸引开口延伸方向成直角方向的宽度与拾取的半导体芯片宽度大致相同,上述矩形区域的上述吸引开口延伸方向长度与拾取的半导体芯片长度大致相同;上述对位工序进行拾取的半导体芯片的对位,使得拾取的半导体芯片的四角分别来到上述各基本孔上。
下面说明本发明效果。
本发明具有在半导体芯片的拾取装置中能容易拾取更薄的半导体芯片的效果。
附图说明
图1是表示粘接在保持片材的晶片的说明图。
图2是表示粘接在保持片材的半导体芯片的说明图。
图3是表示晶片架构成的说明图。
图4是表示本发明实施形态的半导体芯片的拾取装置的构成的说明图。
图5是表示本发明实施形态的半导体芯片拾取装置的台的立体图。
图6是表示本发明实施形态的半导体芯片拾取装置的台上面的立体图。
图7是表示本发明实施形态的半导体芯片拾取装置的台上面的平面图。
图8是表示本发明实施形态的半导体芯片拾取装置的滑块驱动机构开始动作前状态的说明图。
图9是在本发明实施形态的半导体芯片拾取装置表示使得半导体芯片的台与半导体芯片位置一致状态的说明图。
图10是表示本发明实施形态的半导体芯片拾取装置的台内部成为真空状态的说明图。
图11是表示本发明实施形态的半导体芯片拾取装置的盖的前端从密接面进入状态的说明图。
图12是表示本发明实施形态的半导体芯片拾取装置的盖的前端从密接面进入状态的说明图。
图13是表示本发明实施形态的半导体芯片拾取装置的盖滑动直到第一位置状态的说明图。
图14是表示本发明实施形态的半导体芯片拾取装置的盖滑动直到第一位置状态的说明图。
图15是表示本发明实施形态的半导体芯片拾取装置的盖滑动直到第一位置后,吸附筒夹下降直到半导体芯片状态的说明图。
图16是表示本发明实施形态的半导体芯片拾取装置的吸附筒夹拾取半导体芯片状态的说明图。
图17是表示本发明另一实施形态的半导体芯片拾取装置的盖滑动直到第一位置后,吸附筒夹下降直到半导体芯片状态的说明图。
图18是表示在本发明另一实施形态的半导体芯片拾取装置中使得半导体芯片的台与半导体芯片位置一致、台内部成为真空后吸附筒夹下降直到半导体芯片状态的说明图。
图19是表示本发明另一实施形态的半导体芯片拾取装置的盖的前端从密接面进入状态的说明图。
图20是表示本发明另一实施形态的半导体芯片拾取装置的盖滑动状态的说明图。
图21是表示本发明另一实施形态的半导体芯片拾取装置的台上面的突起配置的平面图。
图22是表示本发明另一实施形态的半导体芯片拾取装置的台上面的突起配置的平面图。
图23是表示本发明另一实施形态的半导体芯片拾取装置的台上面的平面图。
图24是表示在本发明另一实施形态的半导体芯片拾取装置中使得半导体芯片的台与半导体芯片位置一致状态的说明图。
图25是表示本发明另一实施形态的半导体芯片拾取装置的台内部成为真空状态的说明图。
图26是表示本发明另一实施形态的半导体芯片拾取装置的盖的前端从密接面进入状态的说明图。
图27是表示本发明另一实施形态的半导体芯片拾取装置的盖滑动直到第一位置的状态的说明图。
图28是表示本发明实施形态的半导体芯片拾取装置的盖滑动直到第一位置后吸附筒夹下降直到半导体芯片的状态的说明图。
图29是表示本发明另一实施形态的半导体芯片拾取装置的吸附筒夹拾取半导体芯片状态的说明图。
图30是表示本发明实施形态的半导体芯片拾取装置的盖和滑动用槽的截面图。
图31是表示本发明另一实施形态的半导体芯片拾取装置的台上面的纵槽、孔和侧面突起的配置的平面图。
图32是表示本发明另一实施形态的半导体芯片拾取装置的盖和滑动用槽的截面图。
符号说明如下:
10-晶片架、11-晶片、12-保持片材、12a-芯片附属薄膜、13-环、14-切入间隙、15-半导体芯片、15a-前端、15b-侧面、15c-后端、16-扩张环、17-环压件、18-吸附筒夹、19-吸附孔、20-台、21-框体、22-密接面、22a-滑动用槽、22a’-底面、22b-倾斜面、22c-端部、22d-缘部、22f-段部、22g-外周侧端、22h、22j-侧面、22k-端面、23-盖、23a-前端、23b-侧面、23c-后端、23f-臂、23g-下面、24-基体部、25-驱动部、31-侧面突起、32、32a-端面突起、32b-杆状突起、33a～33d-基本孔、35-辅助孔、36-连接肋、37-连通孔、38-矩形区域、39-纵槽、41-吸引开口、41a-端面、41b-侧面、42-开口打开部、43-孔区域、44-凹区域、53-剥离线、70-控制部、71-真空装置、72-晶片架水平方向驱动部、73-台上下方向驱动机构、100-拾取装置、300-滑块驱动机构、321a-限动件、326-第一连杆、326a-嵌合槽、326b-轴、326c-辊、327、328-销、329-第二连杆、329a-嵌合槽、330、330a-销、331-导轨、332-滑块、370-活塞、371-凸缘、381-电机、383-凸轮。
具体实施方式
下面参照附图说明本发明的实施形态。在说明本发明的半导体芯片拾取装置前先说明晶片和晶片架。如图1所示，晶片11背面粘接具有芯片附属薄膜12a及粘接性的保持片材12,芯片附属薄膜12a和保持片材12安装在金属制的环13上。近年的薄晶片11的厚度为15μm左右,芯片附属薄膜12a为5～20μm左右,保持片材的厚度为100μm左右。晶片11在这样通过芯片附属薄膜12a和保持片材12安装在金属制环13的状态下被处理。接着,如图2所示，晶片11和芯片附属薄膜12a在切断工序由晶片切断装置等从表面侧切断,成为芯片附属薄膜12a分别附着在背面的半导体芯片15。在各半导体芯片15和芯片附属薄膜12a之间产生切断时形成的切入间隙14。切入间隙14的深度从半导体芯片15到达保持片材12局部,但保持片材12没有被切断,各半导体芯片15由保持片材12保持。
这样,安装有芯片附属薄膜12a、保持片材12及环13的半导体芯片15如图3(a)、图3(b)所示，安装在晶片架10上。晶片架10设有具有凸缘部的圆环状的扩张环16以及将环13固定在扩张环16的凸缘上的环压件17。环压件17通过没有图示的环压件驱动部朝着扩张环16的凸缘进退方向被驱动。扩张环16的内径比配置半导体芯片15的晶片直径大,扩张环16具有所定厚度,凸缘位于扩张环16外侧,安装为在从保持片材12离开方向的端面侧朝外侧突出。又,扩张环16的保持片材12侧的外周成为曲面构成,当将保持片材12安装在扩张环16时,使得保持片材12能顺畅地拉伸。又,晶片架10构成为能由没有图示的晶片架水平方向驱动部沿着保持片材12的面的方向移动。
如图3(b)所示，粘接半导体芯片15的保持片材12载置到扩张环16前大致呈平面状态。
图4表示本发明实施形态的半导体芯片拾取装置100的构成,表示将粘接在保持片材12的芯片附属薄膜12a和半导体芯片15的叠层体载置在半导体芯片拾取装置100的状态。在该状态下,环压件17下降到环13上,通过调整下降量(或压入量),调整保持片材12的拉伸力。在扩张环16的与保持片材12接触的上面和凸缘面之间具有阶梯差,因此,若环13推压凸缘面,则保持片材12沿着扩张环16上部的曲面被拉伸相当于扩张环16上面和凸缘面的阶梯差的部分。因此,在固定在扩张环16上的保持片材12作用着从保持片材中心向着周围的拉引力。又,保持片材12因该拉引力延伸,因此,粘接在保持片材12上的各半导体芯片15、各芯片附属薄膜12a间的间隙扩大。
在晶片架10安装使得晶片架10在沿保持片材的面移动的晶片架水平方向驱动部72。晶片架水平方向驱动部72可以是例如设在内部的电机以及通过齿轮驱动晶片架10沿水平方向移动的装置,也可以是通过设在外部的电机等的驱动源沿着导向件使得晶片架10沿X、Y方向移动的装置。又,在晶片架10的上部,设有吸附芯片附属薄膜12a和半导体芯片15的叠层体使其移动的吸附筒夹18。吸附筒夹18在吸附面设有用于吸附半导体芯片15的吸附孔19,各吸附孔19与真空装置71连接。又,在晶片架10下侧设有台20,台20由台上下方向驱动机构73驱动,相对保持片材12沿进退方向即上下方向移动。台上下方向驱动机构73可以是例如设在内部的电机以及通过齿轮驱动台20沿上下方向移动的装置,也可以是通过设在外部的电机等的驱动源沿着导向件使得台20沿上下方向移动的装置。
如图5所示,台20设有圆筒形框体21,基体部24,以及驱动部25。所述圆筒形框体21在其上面具有与保持片材12密接的密接面22,所述基体部24设在框体21的与密接面22的相反侧,所述驱动部25安装在基体部24,驱动安装在框体21内部的滑块驱动机构300。台20的基体部24安装在没有图示的台固定部。在密接面22上设有吸引开口41,吸引开口41由沿着密接面22滑动的盖23开闭。在吸引开口41的周缘设有从密接面22突出的侧面突起31和端面突起32,在侧面突起31和端面突起32的台20的外周侧的密接面22,设有与框体21内部连通的四个基本孔33a、33b、33c、33d和多个辅助孔35。侧面突起31和端面突起32的从密接面22的突出高度可以为例如0.3mm左右。
如图6所示,在密接面22设有滑动用槽22a,其以盖23的厚度凹下,以与盖23的宽度大致相同的宽度,从台的内周侧向着外周侧直线状延伸。与滑动用槽22a的台内周侧的端面22k接离侧的盖23的面是盖23的前端23a,盖23的与滑动用槽22a的侧面22h相接侧的面是侧面23b,与前端23a相反侧的端面是后端23c。又,在滑动用槽22a的底面22a’的台内周侧,设有与框体21内部连通的二个连通孔37。各连通孔37的侧面与滑动用槽22a的侧面22h成为同一面,各连通孔37的盖23的前端23a侧的面与滑动用槽22a的台内周侧的端面22k成为同一面。并且,在二个连通孔37之间,设有连接肋36,其上面与滑动用槽22a的底面22a’成为同一面。因此,连接肋36的上面从密接面22仅仅凹下盖23厚度。盖23的前端23a与滑动用槽22a的台内周侧的端面22k相接场合,各连通孔37被盖23覆盖,盖23的上面与密接面22成为同一面。
如图6所示,若盖23朝着图6所示箭头方向滑动,则盖23的前端23a离开滑动用槽22a的台内周侧的端面22k,出现从密接面22与框体21内部连通的孔区域43以及从密接面22到连接肋36上面凹下的凹区域44两个区域。孔区域43、凹区域44一起形成从密接面22凹下的开口打开部42,都与框体21的内部连通。因此,若由真空装置71使得框体21内部成为真空,则构成开口打开部42的孔区域43、凹区域44都成为真空状态。即,所谓吸引开口41是从密接面22凹下,与框体21内部连通的区域,使得能通过盖23滑动形成上述开口打开部42,以滑动用槽22a的宽度,从滑动用槽22a的台内周侧的端面22k到在盖23滑动结束状态下的盖23的前端23a的长度的四方区域。因此,滑动用槽22a的台内周侧的端面22k是吸引开口41的端面41a,滑动用槽22a的侧面22h成为吸引开口41的侧面41b,开口打开部42是吸引开口41内盖23滑动的区域。并且,盖23的前端23a与滑动用槽22a的台内周侧的端面22k相接场合,吸引开口41成为关闭状态,盖23的前端23a离开滑动用槽22a的台内周侧的端面22k场合,吸引开口41成为打开状态。
如图6所示,在吸引开口41的两侧面41b的周缘的密接面22,分别设有从密接面22突出的带板状的侧面突起31。又,在吸引开口41的端面41a的周缘的密接面22,设有与侧面突起31相同高度的带板状的端面突起32。端面突起32涉及吸引开口41的全宽设置,侧面突起31和端面突起32成为一体的U字型或“コ”字型。
如图7所示,四个基本孔33a～33d配置在矩形区域38的四角,在该矩形区域38中,包含盖23的前端23a接离的吸引开口41的端面41a和各侧面突起31,包含对向二边与各侧面突起31平行的正方形。该矩形区域38与欲拾取的半导体芯片15为同一形状,矩形区域38的宽度和长度分别与拾取的半导体芯片的宽度和长度大致相同。因此,当台20定位时,可以使得拾取的半导体芯片15的四角分别成为基本孔33a～33d的中心位置。又,吸引开口41的与滑动方向成直角方向的宽度,以及各侧面突起31的与吸引开口41相反侧的面的与滑动方向成直角方向的间隔比半导体芯片15的宽度狭,当台20定位时,当使得拾取的半导体芯片15的四角分别成为基本孔33a～33d的中心位置场合,半导体芯片15的侧面15b从侧面突起31向着台20的外周侧或吸引开口41的相反侧伸出。又,端面突起32也包含在矩形区域38中,基本孔33a、33b配置在端面突起32的与吸引开口41相反侧,因此,当台20定位时,当使得拾取的半导体芯片15的四角分别成为基本孔33a～33d的中心位置场合,半导体芯片15的前端15a从端面突起32向着台20的外周侧或吸引开口41的相反侧伸出。
又,如图7所示,在侧面突起31的台外周侧或吸引开口41的相反侧,在基本孔33b和33c之间,以及基本孔33a和33d之间,设有长圆形的辅助孔35。辅助孔设为与侧面突起31的台外周侧邻接。同样,在端面突起32的台外周侧或吸引开口41的相反侧,在基本孔33a和33d之间,也设有长圆形的辅助孔35。矩形区域38的形状并不一定要与半导体芯片15为同一形状,只要台20定位时,拾取的半导体芯片15的四角分别进入基本孔33a～33d的区域内那样大小就行。又,矩形区域38可以包含各侧面突起31的至少一部分,也可以使得侧面突起31的盖23的滑动方向长度长,超过矩形区域38延伸。又,各基本孔33a～33d的形状既可以是圆孔,也可以是其它形状的孔。上文说明辅助孔35设为分别与侧面突起31、端面突起32的台外周侧邻接,但是,也可以配置为半导体芯片15的侧面15b以及前端15a分别从侧面突起31、端面突起32向着台外周侧伸出,使得辅助孔35的区域与上述向着台外周侧伸出区域重叠。
如图5所示,向着台20的外周侧延伸的滑动用槽22a设有与滑动用槽22a的底面22a’连续的倾斜面22b。滑动用槽22a的底面22a’与密接面22大致平行,一直延伸到端部22c,该端部22c是没有到达台20外周的圆筒面的位置,与在盖23关闭吸引开口41状态下盖23的后端23c的位置相比,处于台内周侧的位置。端部22c为直线状,盖23的后端23c与在盖23关闭状态下滑动用槽22a的端部22c相比,朝台20外周侧突出若干。倾斜面22b从滑动用槽22a的端部22c向着与密接面相反的方向的下侧倾斜。在倾斜面22b的两侧,与滑动用槽22a的侧面22h成为同一面的侧面22j延伸。侧面22j和盖23的侧面23b构成滑动面。倾斜面22b和滑动用槽22a的底面22a’的交线形成朝着与盖23的滑动方向成直角方向延伸的直线状的棱线的缘部22d。
如图4所示,本实施形态的半导体芯片拾取装置100在台20内部设有滑块驱动机构300,其使得回转自如地安装有盖23的滑块332滑动。滑块驱动机构300由第一连杆326、活塞370、限动面321a、弹簧373、导轨331、滑块332、第二连杆329构成。通过安装在台20的基体部24的驱动部25驱动所述第一连杆326相对密接面22沿进退方向移动;所述活塞370滑动自如地安装在台20的框体21,相对密接面22进退;限动面321a设在框体21内部,与活塞370的凸缘371嵌合,限制活塞370的相对密接面22的进退方向的动作;弹簧373在相对密接面22进退方向连接第一连杆326和活塞370;导轨331安装在活塞370,与密接面22大致平行,沿吸引开口41的延伸方向延伸;滑块332滑动自如地安装在导轨331;第二连杆329通过销328回转自如地安装在活塞370,连接滑块332和第一连杆326,若活塞370与限动面321a相接,则将第一连杆326的相对密接面22的进退方向的动作变换为滑块332的沿导轨331方向的动作。在滑块332安装沿吸引开口41的宽度方向延伸的圆筒形状的销330,臂23f从盖23的前端23a向关闭吸引开口41侧外伸,设在所述臂23f的大致U字形的切口回转自如地与销330嵌合。又,框体21与真空装置71连接,能使得内部成为真空。
第二连杆329一端设有销327,该销327进入第一连杆326的嵌合槽326a,第二连杆329另一端设有嵌合槽329a,该嵌合槽329a通过夹入滑块332的销330a,连接滑块332和第一连杆326。用于使得滑块驱动机构300动作的电机381安装在驱动部25内部,在电机381的回转轴安装凸轮383,该凸轮383与设在第一连杆326的轴326b前端的辊326c相接。
这样,滑块驱动机构300通过L字形第二连杆329将朝着密接面22进退方向动作的第一连杆326动作变换成使得滑块332沿与密接面22平行移动方向的动作,因此,成为紧凑结构,在圆筒形状的框体21内部能收纳该机构。
如图4所示,半导体芯片的拾取装置100设有由例如计算机构成的控制部70,其内部可以包含例如CPU等,驱动部25、真空装置71、吸附筒夹18、晶片架水平方向驱动部72以及台上下方向驱动机构73分别与该控制部70连接,驱动部25、真空装置71、吸附筒夹18、晶片架水平方向驱动部72以及台上下方向驱动机构73由从控制部70输出的指令驱动。在图4中,点划线表示连接控制部70与驱动部25、真空装置71、吸附筒夹18、晶片架水平方向驱动部72及台上下方向驱动机构73的信号线。
下面,边参照图8至图16边说明通过半导体芯片的拾取装置100从保持片材12将装有芯片附属薄膜12a的半导体芯片15作为与芯片附属薄膜12a成为一体的叠层体拾取的动作。图9,图10,图12,图14至图16表示拾取动作中的状态,各图(a)是用实线表示密接面、用点划线表示配置其上的半导体芯片15的平面图。在各图(a)中省略图示吸附筒夹18。各图(b)表示包含连通孔37及辅助孔35的面的台20的盖23的滑动方向的截面,虽然不是包含基本孔33a～33d的面的截面,但是,基本孔33a～33d的盖23的滑动方向的位置大致成为与辅助孔35相同的位置,因此,符号35后用括号表示符号33a,33b,能说明其功能。各图(c)表示在吸引开口41的大致中央附近,包含辅助孔35的盖23的宽度方向面的截面,虽然不是包含基本孔33a～33d的面的截面,但是,与各图(b)相同,基本孔33a～33d的盖23的滑动方向的位置大致成为与辅助孔35相同的位置,因此,符号35后用括号表示符号33a,33b,能说明其功能。
如图8,图9所示,图4所示的控制部70在盖23关闭状态下开始台20和半导体芯片15的位置对合工序。盖23处于关闭吸引开口41的位置,因此,盖23的前端23a成为与吸引开口41的端面41a相接的位置,盖23的后端23c的下面载置在连接肋36的表面和滑动用槽22a的表面,由连接肋36和滑动用槽22a支承。又,盖23的表面和密接面22大致成为同一面。控制部70通过图4所示晶片架水平方向驱动部72使得晶片架10沿水平方向移动到台20的待机位置上。并且,若晶片架10移动到台20的待机位置上的所定位置,则控制部70使得晶片架10的水平方向移动暂时停止,通过台上下方向驱动机构73,使得台20上升到台20的密接面22与保持片材12的下面密接。若台20的密接面22与保持片材12的下面密接,则控制部70停止台20上升。接着,控制部70再次通过晶片架水平方向驱动部72,调整台20的水平方向位置,如图9(a)所示,使得欲拾取的半导体芯片15的四角成为各基本孔33a～33d的中心位置。接着,若台20向保持片材12的下面进入,以及台20和欲拾取的半导体芯片15的对位结束,则控制部70结束对位工序。
在对位工序结束状态下,台20外周侧的保持片材12与台20的密接面22密接,如图9(b),9(c)所示,在侧面突起31、端面突起32的周边,保持片材12与侧面突起31、端面突起32的上端面相接。侧面突起31、端面突起32的高度为0.3mm左右,与台20的外径尺寸比较,非常小,保持片材12因晶片架10的扩张环16受到拉引力,因此,如图9(b),9(c)所示,保持片材12在侧面突起31、端面突起32的周边,与密接面22大致平行,成为从密接面22朝上方离开相当于侧面突起31、端面突起32的高度的位置。因此,在保持片材12和密接面22之间,产生相当于侧面突起31、端面突起32高度的间隙。又,在与密接面22成为相同面的盖23表面和保持片材12之间,也产生相当于侧面突起31、端面突起32高度的间隙。
又,如图9(a),9(b)所示,在对位工序结束状态下,欲拾取的半导体芯片15的前端15a成为从端面突起32向着台外周侧或向着端面突起32的与吸引开口41相反侧伸出状态。又,如图9(a),9(b)所示,欲拾取的半导体芯片15的两侧面15b也成为从各侧面突起31向着台外周侧或向着侧面突起31的与吸引开口41相反侧伸出状态。
若对位工序结束,则如图10至图16所示,控制部70开始保持片材剥离工序。图4所示的控制部70通过图4所示真空装置71使得台20的框体21的内部为真空。若框体21的内部压力为真空,则与图10(a)所示框体21内部连通的四个基本孔33a～33d、辅助孔35、连通孔37的内部成为真空。于是,如图10(b),10(c)所示,处于如图9(b)所示的端面突起32的台外周侧或与吸引开口41相反侧的密接面22和保持片材12之间间隙的空气及图9(c)所示的侧面突起31的台外周侧或与吸引开口41相反侧的密接面22和保持片材12之间间隙的空气,如图10(b),10(c)箭头a所示,通过基本孔33a～33d、辅助孔35吸引到框体21内部。又,在盖23的前端23a和吸引开口41的端面41a之间以及盖23的侧面23b和吸引开口41的侧面41b之间存在间隙,因此,由侧面突起31、端面突起32围住的区域的盖23的上面和保持片材12之间的空气,如图10(b),图10(c)箭头b所示,从各间隙吸引到连通孔37中。于是,如图10(b)所示,处于从端面突起32向台外周侧或与吸引开口41相反侧的保持片材12因基本孔33a、33b、辅助孔35吸附在密接面22上,端面突起32的台内周侧或吸引开口41侧或盖23侧的保持片材12吸附在盖23的上面。由此,如图10(b)所示,保持片材12变形为将端面突起32的上端面作为顶峰,沿着盖23的滑动方向即图10(b)的左右方向,向着台外周侧及台内周侧倾斜的山形形状。又,如图10(c)所示,处于从侧面突起31向台外周侧或与吸引开口41相反侧的保持片材12因基本孔33a～33d、辅助孔35吸附在密接面22上,侧面突起31的台内周侧或吸引开口41侧或盖23侧的保持片材12吸附在盖23的上面。于是,如图10(c)所示,保持片材12变形为将各侧面突起31的上端面作为顶峰,沿着盖23的宽度方向,向着台外周侧及台内周侧倾斜的山形形状。
粘贴在保持片材12的芯片附属薄膜12a和半导体芯片15的叠层体欲追随与保持片材12同样的山形形状变形,但是,由于在端面突起32附近的保持片材12的曲率大,因此,即使是刚性低的薄的芯片附属薄膜12a和半导体芯片15的叠层体,也不能追随其曲率,如图10(b)所示,朝端面突起32的台外周侧伸出的半导体芯片15的前端15a侧的芯片附属薄膜12a和保持片材12之间剥离,如图10(b)的箭头c所示,空气进入其间。如图10(b)所示,半导体芯片15的前端15a侧的芯片附属薄膜12a从前端15a到端面突起32的上端面的上部的剥离线53的位置,与半导体芯片15成为一体从保持片材12剥离。又,同样,粘贴在保持片材12的半导体芯片15和芯片附属薄膜12a也不能追随在侧面突起31附近的保持片材12的大的曲率,如图10(c)所示,朝侧面突起31的台外周侧伸出的半导体芯片15的侧面15b侧的芯片附属薄膜12a和保持片材12之间剥离,如图10(c)的箭头c所示,空气进入其间。如图10(c)所示,半导体芯片15的两侧面15b侧的芯片附属薄膜12a从两侧面15b到侧面突起31的上端面的上部的剥离线53的位置,与半导体芯片15成为一体从保持片材12剥离。又,在半导体芯片15的后端15c侧虽然没有设置从密接面22突出的突起,但是,半导体芯片15的后端15c的角部附近的保持片材12因设在其正下方的基本孔33c、33d以及侧面突起31,与上述相同,从芯片附属薄膜12a剥离。
这样,若使得框体21内部为真空,则半导体芯片15的前端15a和两侧面15b的从端面突起32、侧面突起31向台外周侧突出部分的芯片附属薄膜12a和保持片材12之间剥离。这时,调整半导体芯片15和台20的位置,使得基本孔33a～33d成为半导体芯片15的四角,因此,在半导体芯片15的四角,芯片附属薄膜12a和保持片材12之间确实剥离。即,通过使得框体21内部为真空,在半导体芯片15的四角以及前端15a、两侧面15b的三边,芯片附属薄膜12a和保持片材12之间剥离,如图10(a)所示,形成大致呈U字型或コ字型的剥离线53。在图10(a)中,用三条直线表示剥离线53,但是,这是模式表示剥离线,也有不是直线场合。
接着,图4所示控制部开始使得盖23的上面从密接面22进入的进入动作。如图11所示,若滑块驱动机构300的驱动部25的电机381根据图4所示控制部70指令回转,则安装在电机381的轴上的凸轮383回转。凸轮383为椭圆形状,凸轮面与安装在第一连杆326的轴326b的前端的辊326c相接,若按图11箭头方向回转,则凸轮383的凸轮面朝着密接面22方向推压辊326c。由于该动作,轴326b上升,第一连杆326整体朝着密接面22上升。若第一连杆326整体上升,则通过弹簧373连接在密接面22侧的活塞370受第一连杆326推压,活塞370整体朝着密接面22上升。若活塞370整体朝着密接面22上升,则安装在密接面22侧的导轨331也与活塞370一起朝着密接面22上升。若导轨331上升,则安装为沿导轨331上面滑动的滑块332也朝着密接面22上升。并且,通过臂23f回转自如地与滑块332嵌合的盖23的前端23a与滑块332上升同时,从密接面22向着上方进入。
若盖23的前端23a从密接面22向着上方进入,则盖23的前端23a将保持片材12和半导体芯片15的前端15a附近推向上方。于是,前端23a从保持片材12受到朝下的力,因此,盖23以销330为中心按顺时钟方向回转。若盖23回转,则如图30所示,盖23的下面23g为与往上推压保持片材12的面相反侧的面,该下面23g由滑动用槽22a和倾斜面22b之间的缘22d支承,若盖23的前端23a上升,则盖23从前端23a侧向着后端23c侧朝下倾斜。该倾斜角度随着该23滑动变大。盖23全开时,盖23的倾斜角度相对密接面22成为角度α。另一方面,倾斜面22b相对密接面22以比角度α大的角度β倾斜。因此,盖23的下面23g常时与缘22d线接触,抑制空气从其间侵入到框体21的内部。因此,抑制半导体芯片15拾取动作期间框体21的内部真空度降低,能有效地进行保持片材12的剥离。又,如图30所示,盖23的后盖23c伴随盖23的滑动向着密接面22的下方向移动,因此,盖23的后端23c与邻接的半导体芯片15不接触。因此,即使有与盖23的滑动侧邻接的半导体芯片15,也能平滑地进行盖23的滑动以及半导体芯片15的拾取动作。
接着,若滑块驱动机构300的电机381根据控制部70指令进一步回转,通过与电机381一起回转的凸轮383,第一连杆326和活塞370进一步朝着密接面22方向上升,则活塞370的伸出到外面的凸缘371的端面与设在框体21的限动面321a相碰。于是,活塞370因限动面321a不能相对密接面22继续前进,盖23的前端23a的从密接面22的进入在所定位置停止,盖23的从密接面22的进入动作结束。滑块驱动机构300的弹簧373具有在将盖23的前端23a从密接面22向上推压程度几乎不挠曲程度的刚性,因此,即使将盖23的前端23a从密接面22向上推压所定的进入高度,活塞370和第一连杆326之间距离几乎不变化。因此,因第一连杆326上升,盖23仅仅从密接面22突出,进入动作期间,盖23不滑动。
如图12(b)所示,若进入动作结束,则盖23的前端23a上升到比端面突起32的上端面高出高度h的位置。该高度h与端面突起32、侧面突起31的高度相同,可以是0.3mm左右。由此,参照图10说明的剥离线53从端面突起32的上端面区域到盖23的前端23a的位置,朝着盖23打开方向移动。又,如图12(c)所示,即使盖23打开方向的中央附近,盖23的上面也上升到比端面突起32的上端面高的位置。但是,相当于盖23的上面倾斜部分的盖23的上面的高度比盖23的前端23a低。如图12(a)、图12(c)所示,即使半导体芯片15的侧面15b也与前端15a相同,剥离线53从侧面突起31的上端面的区域移动到盖23的上面区域或台20的内周侧区域。这样,若使得盖23从密接面22如图12(c)箭头d所示,向着上方进入,则剥离线53向着半导体芯片15的中心,其周长变短,芯片附属薄膜12a和保持片材12的剥离区域扩大。
在以上说明中,说明使得盖23的前端23a上升到比端面突起32的上端面高的位置,但是,也可以根据保持片材12的粘接性等使得盖23的前端23a上升到与端面突起32、侧面突起31的上端面相同面。这种场合,高度h成为0。
如图13所示,图4所示的控制部70开始使得盖23打开到第一位置的第一滑动动作。如图13所示,若根据控制部70的指令,滑块驱动机构300的凸轮383进一步回转,第一连杆326朝着密接面22被推向上方,则不能向着密接面22移动的活塞370和第一连杆326之间的弹簧373因电机381及凸轮383朝着相对密接面22进退方向开始压缩。若弹簧373被压缩,则活塞370相对密接面22不进入,仅仅第一连杆326相对密接面22进入。因此,活塞370的销328相对密接面22不上升,仅仅进入第一连杆326的嵌合槽326a的第二连杆329的销327朝着密接面22方向上升。于是,第二连杆329以销328为中心开始回转。通过该回转动作,第二连杆329的另一端的嵌合槽329a朝着台20外周侧移动,进入嵌合槽329a的销330a固定在滑块332,盖23通过臂23f回转自如地与滑块332的销330嵌合,所述滑块332以及盖23朝着台20外周侧开始滑动。若盖23的前端23a滑动到从吸引开口41的端面41a离开的第一位置,则盖23打开到第一位置,控制部70停止电机381的回转,暂时停止盖23的滑动。所述第一位置是指位于从拾取的半导体芯片15的前端15a和后端15c之间的滑动方向长度的1/3到1/2长度的范围。
如图14(a)、图14(b)所示,若盖23如箭头e那样滑动到第一位置,盖23的前端23a从吸引开口41的端面41a离开,吸引开口41打开,出现开口打开部42。台20的框体21内部因真空装置71成为真空状态,因此,保持片材12的下面的空气如图14(b)所示箭头b那样吸引到连通孔37,开口打开部42将保持片材12吸引到其中。并且,伴随盖23滑动,保持片材12被引入开口打开部42中,保持片材12顺序从芯片附属薄膜12a剥离。被引入到开口打开部42的保持片材12如图14(b)所示,粘贴在连接肋36的上面附近。若保持片材12从芯片附属薄膜12a剥离,则如图14(b)的箭头c所示,空气从外部进入其间。半导体芯片15成为和芯片附属薄膜12a一体的叠层体,半导体芯片15和芯片附属薄膜12a之间不剥离。半导体芯片15的前端15a侧的剥离线53随着盖23滑动,向着盖23的滑动方向移动。接着,若盖23移动到第一位置,则如图14(a)、图14(b)所示,半导体芯片15的前端15a侧的剥离线53移动到处于第一位置的盖23的前端23a附近。
盖23从前端23a向着后端23c朝下倾斜,因此,若盖23如图14(b)箭头e那样滑动,则如图14(c)所示,盖23的上面的位置一点一点上升,伴随此动作,半导体芯片15的两侧面15b附近的剥离线53一点一点向着半导体芯片15的中心移动。
这样,若盖23滑动到第一位置,则保持片材12从芯片附属薄膜12a剥离如下长度:从拾取的半导体芯片15的前端15a至该半导体芯片15长度的1/3～1/2长度。侧面15b的剥离区域比参照图12说明的盖23的进入动作结束时,稍稍扩展。
如图15(b)、图15(c)所示,图4所示的控制部70在通过图4所示真空装置71使得吸附筒夹18的吸附孔19为真空的状态下,使得吸附筒夹18下降到欲拾取的半导体芯片15上,使得半导体芯片15吸附在吸附筒夹18。芯片附属薄膜12a和保持片材12只剥离整体的1/3～1/2左右,因此,吸附筒夹18不能在吸附半导体芯片15同时,将芯片附属薄膜12a和半导体芯片15的叠层体整体从保持片材12剥离,拾取芯片附属薄膜12a和半导体芯片15的叠层体。因此,由吸附筒夹18吸附半导体芯片15场合,芯片附属薄膜12a和半导体芯片15的叠层体的仅仅一部分由吸附筒夹18吸附,一部分与吸附筒夹18和保持片材12双方密接。又,如图15(b)所示,半导体芯片15的上面的后端15c侧的一部分与吸附筒夹18之间稍稍具有间隙,成为没有吸附在吸附筒夹18的状态。
控制部70再次使得电机381回转,如图16(b)的箭头e所示,使得盖23从第一位置进一步朝着打开方向滑动。如图16(b)、图16(c)所示,随着盖23打开,保持片材12的下面的空气如图16(b)、图16(c)所示箭头b那样,吸引到连通孔37,保持片材12被引入到开口打开部42中,保持片材12从芯片附属薄膜12a顺序剥离。引入到开口打开部42的保持片材12如图16(b)、图16(c)所示,粘贴在连接肋36的上面附近。接着,随着保持片材12从芯片附属薄膜12a顺序剥离,半导体芯片15的上面顺序被吸附筒夹18吸附。接着,如图16(b)、图16(c)所示,若盖23滑动到全开位置,则保持片材12从芯片附属薄膜12a全部剥离,芯片附属薄膜12a和半导体芯片15的叠层体仅仅由吸附筒夹18吸附。接着,引入到开口打开部42的保持片材12如图16(a)、图16(b)所示,粘贴在连接肋36的上面附近以及滑动用槽22a的底面22a’。又,若盖23全开,则开口打开部42成为与吸引开口41相同大小。若使得盖23全开,则控制部70使得吸附筒夹18上升,将芯片附属薄膜12a和半导体芯片15的叠层体作为一体拾取。
如上说明那样,本实施形态的半导体芯片15的拾取装置100若使得台20的框体21的内部为真空,将保持片材12真空吸附在密接面22,则保持片材12变形为以侧面突起31、端面突起32的各上端面为最高点向着台外周侧及台内周侧倾斜的曲率大的山形形状,因此,即使刚性低的薄的芯片附属薄膜12a和半导体芯片15的叠层体也不追随该曲率,分别朝侧面突起31、端面突起32的台外周侧伸出部分的芯片附属薄膜12a和半导体芯片15的叠层体的芯片附属薄膜12a和保持片材12之间剥离。接着,使得盖23从密接面22进入,同时,使其滑动以便打开吸引开口41,以其最初剥离的部分为起点,剥离芯片附属薄膜12a和保持片材12,因此,即使与以往相比非常薄的例如比15μm薄的半导体芯片15,也能容易地从保持片材12剥离。又,在本实施形态中,在盖23打开一部分前,没有必要由吸附筒夹18保持半导体芯片15,因此,在该期间,可以由吸附筒夹18进行其它半导体芯片15的接合等其它动作,能缩短半导体芯片15的接合时间。
又,在本实施形态中,设在滑动用槽22a的台外周侧的倾斜面22b的倾斜角度成为比盖23全开时的盖23的倾斜角度α大的角度β,因此,盖23的下面23g常时与缘22d线接触,抑制空气从其间侵入到框体21内部,能有效地进行保持片材12剥离。再有,在本实施形态中,盖23的后端23c伴随盖23的滑动,向着密接面22的下方向移动,因此,盖23的后端23c与邻接的半导体芯片15不接触,即使在盖23的滑动侧有邻接的半导体芯片15,也能顺利地实行盖23的滑动以及半导体芯片15的拾取动作。
在上述说明中,说明了即使使得吸附筒夹18下降到半导体芯片15上面,也不能在吸附半导体芯片15同时,将芯片附属薄膜12a和半导体芯片15的叠层体整体从保持片材12剥离,拾取芯片附属薄膜12a和半导体芯片15的叠层体,但是,当保持片材12的粘接力弱场合,如图17所示,当使得吸附筒夹18下降到半导体芯片15上面时,能在吸附半导体芯片15同时,将芯片附属薄膜12a和半导体芯片15的叠层体整体从保持片材12剥离,进行拾取。该场合,在使得该23全开前,能拾取芯片附属薄膜12a和半导体芯片15的叠层体,因此,能以更短时间进行半导体芯片15的拾取。又,在上述说明的实施形态中,说明了拾取芯片附属薄膜12a和半导体芯片15的叠层体,但是,即使没有芯片附属薄膜12a,直接将保持片材12粘贴在半导体芯片15场合,也与本实施形态相同,能拾取半导体芯片15。
边参照图18至图20,边说明本发明另一实施形态。与参照图1至图16说明的实施形态相同部分,标以同样符号,说明省略。本实施形态是使得台20的框体21内部为真空后,使得吸附孔19为真空状态的吸附筒夹18下降到半导体芯片15上,一边由吸附筒夹18保持半导体芯片15,一边顺序剥离保持片材。
如参照图10所说明那样,进行台20和半导体芯片15的对位后,使得台20的框体21内部为真空,将朝端面突起32、侧面突起31的台外周侧伸出的芯片附属薄膜12a和半导体芯片15的叠层体的部分的保持片材12从芯片附属薄膜12a剥离后,控制部70如图18(b)、图18(c)所示,使得吸附孔19为真空状态的吸附筒夹18下降到半导体芯片15的上面。通过没有图示的音圈电机驱动吸附筒夹18沿上下方向移动,当位置的指令信号和实际的吸附筒夹18的位置之差成为所定阈值以上时,控制部70判断吸附筒夹18的下面与半导体芯片15的上面相接,停止吸附筒夹18下降。在停止吸附筒夹18下降的状态下,如图18(b)所示,半导体芯片15的前端15a侧,保持片材12和芯片附属薄膜12a一起被夹入吸附筒夹18和端面突起32的上端面之间,如图18(c)所示,半导体芯片15的侧面15b侧,保持片材12和芯片附属薄膜12a一起被夹入吸附筒夹18和侧面突起31的上端面之间,芯片附属薄膜12a和半导体芯片15的叠层体由吸附筒夹18保持。在吸附筒夹18的下面和位于盖23的上面区域的半导体芯片15之间有间隙,该部分的半导体芯片15没有被吸附筒夹18的下面吸附。
在该状态下,如图19(b)所示,控制部70实行盖23的进入动作。与上文说明的实施形态相同,盖23的前端23a上升到比端面突起32、侧面突起31的上端面高出高度h的位置。这时,吸附筒夹18与盖23的前端23a的上升同步,使其下面仅仅上升高度h,维持芯片附属薄膜12a和半导体芯片15的叠层体的保持状态。若盖23的前端23a上升,则如图19(a)、图19(b)、图19(c)所示,剥离线53稍稍朝着半导体芯片15的中心方向移动,吸附在吸附筒夹18的半导体芯片15的区域稍稍扩大。
接着,控制部70如图20(b)所示,开始盖23的滑动动作。若如图20(b)所示,使得盖23滑动,则盖23的前端23a从吸引开口41的端面41a离开,出现真空状态的开口打开部42。接着,随着使得盖23滑动,保持片材12被吸引到开口打开部42中,从芯片附属薄膜12a顺序剥离。保持片材12的下面的空气如图20(b)所示箭头b那样,被吸引到连通孔37,保持片材12被引入到开口打开部42中,保持片材12顺序从芯片附属薄膜12a剥离。被引入到开口打开部42的保持片材12如图20(b)所示,粘贴在连接肋36的上面附近。又,随着保持片材12剥离,芯片附属薄膜12a和半导体芯片15的叠层体成为一体顺序吸附到吸附筒夹18。接着,如图20(a)、图20(b)、图20(c)所示,剥离线53逐渐朝着盖23的滑动方向移动。接着,若盖23进一步滑动,盖23成为全开,则成为与在上文实施形态说明的图16相同的形态,由吸附筒夹18将芯片附属薄膜12a和半导体芯片15的叠层体作为一体拾取。
上述说明的实施形态与参照图1至图16说明的实施形态相同,即使与以往相比非常薄的例如比15μm薄的半导体芯片15,也具有能容易地从保持片材12剥离的效果。又,本实施形态不需要如上文说明的实施形态那样,为了使得吸附筒夹18下降,在使得盖23滑动中途,使得滑动动作一度停止,因此,能使得滑动动作简单化。
边参照图21、图22,边说明本发明另一实施形态。图21、图22表示端面突起32的不同配置、构成。在参照图1至图16说明的实施形态中,说明端面突起32和侧面突起31为一体的U字型,但是,也可以如图21所示,由与侧面突起31独立的带板构成端面突起32a,在侧面突起31和端面突起32之间设有间隙。又,如图22所示,也可以沿着吸引开口41的端面41a将多个圆柱形的杆状突起32b排成一列配置,作为端面突起。即使侧面突起也可以同样排列圆筒状的突起。再有,在参照图1至图16说明的实施形态中,说明除了基本孔33a～33d之外,配置辅助孔35,但是,也可以如图21、图22所示,不设置辅助孔35,仅仅配置基本孔33a～33d。
参照图23至图29,说明本发明另一实施形态。与参照图1至图16说明的实施形态相同部分,标以同样符号,说明省略。如图23所示,本实施形态省略参照图1至图16说明的实施形态的端面突起32,仅仅设有侧面突起31,去掉与端面突起32邻接设置的辅助孔35。其它与参照图1至图16说明的实施形态相同。
与上文说明的实施形态相同,图4所示的控制部70在盖23关闭状态下,进行台20和半导体芯片15的对位工序。在对位工序结束的状态下,如图24(b)、图24(c)所示,在侧面突起31的周边,保持片材12与侧面突起31的上端面相接。侧面突起31的高度为0.3mm左右,与台20的外径尺寸相比非常小,保持片材12因晶片架10的扩张环16受到拉引力,因此,如图24(b)、图24(c)所示,保持片材12成为在侧面突起31的周边与密接面22大致平行,从密接面22朝上方离开相当于侧面突起31高度的位置。因此,在保持片材12和密接面22之间产生相当于侧面突起31高度的间隙。又,在与密接面成为相同面的盖23的表面和保持片材之间也产生相当于侧面突起31高度的间隙。
又,如图24(a)、图24(b)所示,在对位工序结束的状态下,欲拾取的半导体芯片15的前端15a为从吸引开口41的端面41a向着台外周侧或与吸引开口41相反侧伸出的状态。又,如图24(a)、图24(c)所示,欲拾取的半导体芯片15的两侧面15b为从各侧面突起31向着台外周侧或侧面突起31的与吸引开口41相反侧伸出的状态。
若对位工序结束,则控制部70如图25至图29所示,开始保持片材剥离工序。图4所示的控制部70通过图4所示真空装置71使得台20的框体21的内部为真空。若框体21的内部压力为真空,则与图25(a)所示框体21内部连通的四个基本孔33a～33d、辅助孔35、连通孔37的内部成为真空。于是,如图25(c)所示,处于侧面突起31的台外周侧或与吸引开口41相反侧的密接面22和保持片材12之间间隙的空气如图25(c)箭头a所示,通过基本孔33a～33d、辅助孔35吸引到框体21内部。又,由于在盖23的前端23a和吸引开口41的端面41a之间,以及盖23的侧面23b和吸引开口41的侧面41b之间存在间隙,因此,盖23的上面和保持片材12之间的空气如图25(c)箭头b所示,从各间隙吸引到连通孔27中。于是,如图25(c)所示,从侧面突起31朝台外周侧或与吸引开口41相反侧的保持片材12被基本孔33a～33d、辅助孔35吸附到密接面22,侧面突起31的台外周侧或吸引开口41侧或盖23侧的保持片材12被吸附到盖23的上面。于是,如图25(c)所示,保持片材12变形为将各侧面突起31的上端面作为顶峰,沿着盖23的宽度方向,向着台外周侧及台内周侧倾斜的山形形状。这时,在盖23的中央部,如图25(b)所示,保持片材12平面状地吸附在盖23的上面以及与盖23的上面成为相同面的密接面22。
粘接在保持片材12的芯片附属薄膜12a和半导体芯片15的叠层体设为欲追随与保持片材12同样的山形形状变形,但是,在侧面突起31附近的保持片材12的曲率大,因此,即使是刚性低的薄的芯片附属薄膜12a和半导体芯片15的叠层体,也不能追随其曲率,如图25(c)所示,朝侧面突起31的台外周侧伸出的半导体芯片15的两侧面15b侧的芯片附属薄膜12a和保持片材12之间剥离,如图25(c)的箭头c所示,空气进入其间。如图25(c)所示,半导体芯片15的侧面15b侧的芯片附属薄膜12a,从两侧面15b到侧面突起31的上端面的上部的剥离线53的位置,与半导体芯片15成为一体,从保持片材12剥离。在本实施形态中,如上文说明的实施形态那样,没有端面突起32,半导体芯片15的前端15a侧的角部附近的保持片材12因设在其正下方的基本孔33a、33b和侧面突起31,与上述同样,从芯片附属薄膜12a剥离。又,在半导体芯片15的后端15c侧没有设置从密接面22突出的突起,但是,半导体芯片15的后端15c侧的角部附近的保持片材12因设在其正下方的基本孔33a、33b和侧面突起31,与上述同样,从芯片附属薄膜12a剥离。
这样,若框体21内部成为真空,则从半导体芯片15的两侧面15b的侧面突起31向台外周侧突出部分的芯片附属薄膜12a和保持片材12之间剥离。这时,调整半导体芯片15和台20的位置,使得基本孔33a～33d成为半导体芯片15的四角,因此,在半导体芯片15的四角,芯片附属薄膜12a和保持片材12之间确实剥离。即,通过使得框体21内部成为真空,在半导体芯片15的四角以及两侧面15b,芯片附属薄膜12a和保持片材12之间剥离,形成剥离线53。在图25(a)中,用二条直线表示剥离线53,但这是模式表示剥离线,也有不是直线场合。
与上文说明的实施形态相同,控制部70实行盖23的进入动作。若结束进入动作,则如图26(b)所示,盖23的前端23a上升到比侧面突起31的上端面高出高度h的位置。该高度与侧面突起31的高度相同,可以为例如0.3mm左右。若盖23的前端23a从密接面22上升,则盖23使得保持片材12上升到所定高度。如图26(b)所示,与盖23的前端23a邻接的密接面22与保持片材12密接,因此,若盖23的前端23a上升,则朝下方向拉引保持片材12,从芯片附属薄膜12a剥离。如图26(b)箭头b所示,空气进入被剥离的芯片附属薄膜12a和保持片材12之间。并且,若盖23的前端23a进入到所定高度,则剥离线53形成在盖23的前端23a的附近。又,如图26(c)所示,即使盖23的打开方向的中央附近,盖23的上面也上升到比端面突起32的上端面高的位置。但是,盖23的上面的高度比盖23的前端23a低相当于盖23上面倾斜部分。如图26(c)所示,在半导体芯片15的侧面15b中,剥离线53从侧面突起31的上端面区域朝着盖23的上面区域或台20的内周侧区域移动。这样,若使得盖23从密接面22如图26(b)所示箭头d那样向着上方进入,则剥离线53向着半导体芯片15的中心移动,芯片附属薄膜12a和保持片材12的剥离区域扩大。
在上述说明中,说明使得盖23的前端23a上升到比端面突起32的上端面高的位置,但是,也可以根据保持片材12的粘接性等使得盖23的前端23a上升到与端面突起32、侧面突起31的上端面相同面。该场合,高度h成为0。
如图27所示,控制部70实行使得盖23打开到第一位置的第一滑动动作。如图27(a)、图27(b)所示,若盖23如箭头e那样滑动到第一位置,则盖23的前端23a从吸引开口41的端面41a离开,打开吸引开口41,出现开口打开部42。台20的框体21内部因真空装置71成为真空状态,因此,保持片材12的下面的空气如图27(b)所示箭头b那样,被吸引到连通孔37,开口打开部42将保持片材12吸引在其中。接着,随着盖23滑动,保持片材12被引入到开口打开部42中,从芯片附属薄膜12a顺序剥离保持片材12。被引入到开口打开部42的保持片材12如图27(b)所示,粘贴在连接肋36的上面附近。若保持片材12从芯片附属薄膜12a剥离,则空气从外部如图27(b)箭头c所示那样进入其间。半导体芯片15和芯片附属薄膜12a成为一体的叠层体,半导体芯片15和芯片附属薄膜12a之间不剥离。半导体芯片15的前端15a侧的剥离线53随着盖23滑动,向着盖23的滑动方向移动。接着,若盖23移动到第一位置,则如图27(a)、图27(b)所示,半导体芯片15的前端15a侧的剥离线53移动到位于第一位置的盖23的前端23a附近。
在本实施形态中,如上文说明的实施形态那样,没有端面突起32,但是,如上所述,当台20的框体21的内部为真空时,半导体芯片15的前端15a侧的角部附近的保持片材12从芯片附属薄膜12a剥离,因此,即使使得盖23的前端23a上升时的半导体芯片15的前端15a附近的芯片附属薄膜12a的剥离区域小场合,将半导体芯片15的前端15a的角部作为剥离起点,随着盖23滑动,涉及前端15a侧全长,剥离保持片材12,该剥离线53与盖23的滑动一起移动。
又,盖23从前端23a向着后端23c朝下倾斜,因此,若盖23如图27(b)所示箭头e那样滑动,则如图27(c)所示,盖23的上面位置一点一点上升,伴随此动作,半导体芯片15的两侧面15b附近的剥离线53一点一点向着半导体芯片15的中心移动。
这样,若盖23滑动到第一位置,则保持片材12从芯片附属薄膜12a剥离以下长度:从拾取的半导体芯片15的前端15a至该半导体芯片15长度的1/3～1/2长度。侧面15b的剥离区域比参照图26说明的盖23的进入动作结束时,稍稍扩展。
与上文说明的实施形态相同,如图28所示,控制部70通过图4所示真空装置71使得吸附筒夹18的吸附孔19成为真空状态,在该状态下,使得吸附筒夹18下降到欲拾取的半导体芯片15上,使得半导体芯片15吸附在吸附筒夹18。
接着,与上文说明的实施形态相同,如图29所示,控制部70使得盖23从第一位置进一步朝打开方向滑动。如图29(b)、图29(c)所示,随着盖23打开,保持片材12的下面的空气如图29(b)、图29(c)所示箭头b那样,被吸引到连通孔37,保持片材12被引入到开口打开部42中,保持片材12顺序从芯片附属薄膜12a剥离。引入到开口打开部42的保持片材12如图29(b)、图29(c)所示,粘贴在连接肋36的上面附近。接着,随着保持片材12顺序从芯片附属薄膜12a剥离,半导体芯片15的上面顺序吸附在吸附筒夹18。接着,如图29(b)、图29(c)所示,若盖23滑动到全开位置,则保持片材12全部从芯片附属薄膜12a剥离,芯片附属薄膜12a和半导体芯片15的叠层体仅仅由吸附筒夹18吸附。接着,引入到开口打开部42的保持片材12如图29(a)、图29(b)所示,粘贴在连接肋36的上面附近以及滑动用槽22a的底面22a’。又,若盖23全开,则开口打开部42成为与吸引开口41相同大小。若盖23全开,则控制部70使得吸附筒夹18上升,将芯片附属薄膜12a和半导体芯片15作为一体拾取。
上述说明的实施形态除了具有与参照图1至图16说明的实施形态相同效果之外,还可以不设置端面突起32以及与端面突起32邻接的辅助孔35,因此,能使得台20的结构简单。又,即使在本实施形态中,也与参照图17说明相同,也可以在使得吸附筒夹18下降到半导体芯片15上同时,拾取芯片附属薄膜12a和半导体芯片15的叠层体。
边参照图31边说明本发明另一实施形态。图31表示将与台20的框体21内部连通的纵槽39设在吸引开口41的端面41a和侧面41b的角部。如图31所示,纵槽39具有3/4的圆形截面,其中心为吸引开口41的端面41a和侧面41b的角度,在盖23的前端23a与吸引开口41的端面41a相接的状态下,成为中心角270度的扇形孔。又,各侧面突起31的与纵槽39相接的端面与纵槽39的外周形状一致,成为圆弧形状。如本实施形态那样,通过设置纵槽39,当框体21的内部为真空时,能更强地吸引半导体芯片15的前端15a侧的各角部,能增大剥离保持片材12的力,能更容易地进行保持片材的剥离。又,在参照图23至图29说明的实施形态中,说明除了基本孔33a～33d之外,还配置辅助孔35,但是,如图31所示,也可以去掉辅助孔35,仅仅配置纵槽39和基本孔33a～33d。
边参照图32边说明本发明另一实施形态。在上述参照图30说明的实施形态中,说明在滑动用槽22a的台外周侧设有倾斜面22b,但是,也可以如图32所示,设置段部22f以代替倾斜面22b。如图32所示,包含缘22d和段部22f的外周侧端22g的面相对密接面22的角度为角度γ,盖23全开时,盖23的下面23g相对密接面22的倾斜角度为α。即使盖23滑动状态,角度γ也常时比盖23的下面23g相对密接面22的角度α大,因此,段部22f的外周侧端22g与盖23的后端23c不会干涉。并且,盖23滑动期间,盖23的下面23g成为常时与缘22d线接触状态,能抑制空气从该部分进入。本实施形态具有与参照图30说明的实施形态相同的效果。
本发明并不局限于上述说明的实施形态,在不脱离本发明权利要求书规定的本发明技术范围及本质,可以作种种变更及修正,它们都属于本发明的保护范围。
权利要求书(按照条约第19条的修改)
1.一种半导体芯片拾取装置,拾取粘接在保持片材的半导体芯片,其特征在于:
该半导体芯片拾取装置包括:
台,包含密接面,该密接面与上述保持片材的粘接半导体芯片的面相反侧的面密接;
吸引开口,设在上述密接面;
盖,设在上述台上,使得关闭上述吸引开口侧的前端从密接面进入自如,沿着上述密接面滑动,开闭上述吸引开口;
突起,配置在上述吸引开口的周缘,从上述密接面突出;
吸引孔,设在上述突起的台外周侧的上述密接面;以及
吸附筒夹,吸附半导体芯片;
当拾取半导体芯片时,在拾取的半导体芯片的外形的至少一部分从上述突起向着台外周方向伸出的状态下,通过上述吸引孔吸引从上述突起向着台外周方向伸出部分的上述保持片材。
2.根据权利要求1中记载的半导体芯片拾取装置,其特征在于:
当拾取半导体芯片时,通过上述吸引孔吸引从上述突起向着台外周方向伸出部分的上述保持片材,同时,使得上述盖的上述前端从上述密接面进入到与上述突起的上端面相同或其以上的高度,一边上推上述保持片材以及拾取的半导体芯片,一边使得上述盖滑动,顺序打开上述吸引开口,将上述保持片材顺序吸引到已打开的上述吸引开口,从拾取的半导体芯片顺序剥离上述保持片材,使得拾取的半导体芯片吸附在上述吸附筒夹。
3.根据权利要求2中记载的半导体芯片拾取装置,其特征在于:
上述吸引开口直线状延伸;
上述突起包含二个侧面突起,其沿着直线状延伸的上述吸引开口的对向的周缘分别设置,上述各侧面突起的与上述吸引开口相反侧的各外面的间隔比拾取的半导体芯片的宽度狭。
4.根据权利要求3中记载的半导体芯片拾取装置,其特征在于:
上述突起进一步包含沿着上述吸引开口的上述盖的前端接离端的周缘设置的端面突起。
5.根据权利要求3中记载的半导体芯片拾取装置,其特征在于:
上述吸引孔包含四个基本孔,配置在矩形区域的四角,所述矩形区域其中包含上述盖的前端接离的上述吸引开口的端以及上述各侧面突起的至少一部分,所述矩形的对向二边与上述各侧面突起平行;
上述矩形区域的与上述吸引开口延伸方向成直角方向的宽度与拾取的半导体芯片宽度大致相同;
上述矩形区域的上述吸引开口延伸方向长度与拾取的半导体芯片长度大致相同。
6.根据权利要求4中记载的半导体芯片拾取装置,其特征在于:
上述吸引孔包含四个基本孔,配置在矩形区域的四角,所述矩形区域其中包含上述盖的前端接离的上述吸引开口的端以及上述各侧面突起的至少一部分,所述矩形的对向二边与上述各侧面突起平行;
上述矩形区域的与上述吸引开口延伸方向成直角方向的宽度与拾取的半导体芯片宽度大致相同;
上述矩形区域的上述吸引开口延伸方向长度与拾取的半导体芯片长度大致相同。
7.根据权利要求2～6中任意一项记载的半导体芯片拾取装置,其特征在于:
当拾取半导体芯片时,使得盖的上述前端从上述密接面进入到与上述突起的上述上端面相同或其以上的高度,一边上推上述保持片材以及拾取的半导体芯片,一边使得上述盖滑动到第一所定位置,顺序打开上述吸引开口直到第一所定位置,将上述保持片材顺序吸引到已打开的上述吸引开口,从拾取的半导体芯片顺序剥离上述保持片材直到上述第一位置附近后,使得上述吸附筒夹下降到拾取的半导体芯片的正上方,使得拾取的半导体芯片的一部分吸附在上述吸附筒夹,此后,一边上推上述保持片材以及拾取的半导体芯片,一边使得上述盖从第一所定位置进一步朝滑动方向滑动,从第一所定位置朝着滑动方向进一步顺序打开上述吸引开口,将上述保持片材顺序吸引到进一步打开的上述吸引开口,从上述第一位置附近向着滑动方向,从拾取的半导体芯片进一步顺序剥离上述保持片材,同时,将拾取的半导体芯片的剩余部分顺序吸附到上述吸附筒夹。
8.根据权利要求2～6中任意一项记载的半导体芯片拾取装置,其特征在于:
当拾取半导体芯片时,使得上述盖的上述前端从上述密接面进入到与上述突起的上述上端面相同或其以上的高度,一边上推上述保持片材以及拾取的半导体芯片,一边使得上述盖滑动到第一所定位置,顺序打开上述吸引开口直到第一所定位置,将上述保持片材顺序吸引到已打开的上述吸引开口,从拾取的半导体芯片顺序剥离上述保持片材直到上述第一位置附近后,使得上述吸附筒夹下降到拾取的半导体芯片的正上方,使得拾取的半导体芯片吸附在上述吸附筒夹,此后,一边上推上述保持片材以及拾取的半导体芯片,一边使得上述盖从第一所定位置进一步朝滑动方向滑动,从第一所定位置朝着滑动方向进一步顺序打开上述吸引开口,将上述保持片材顺序吸引到进一步打开的上述吸引开口,从上述第一位置附近向着滑动方向,从拾取的半导体芯片进一步顺序剥离上述保持片材。
9.根据权利要求2～6中任意一项记载的半导体芯片拾取装置,其特征在于:
当拾取半导体芯片时,上述吸附筒夹在保持拾取的半导体芯片的状态下,随着从拾取的半导体芯片顺序剥离上述保持片材,顺序吸附拾取的半导体芯片。
10.根据权利要求9记载的半导体芯片拾取装置,其特征在于:
当拾取半导体芯片时,将上述盖的上述前端从上述密接面进入到与上述突起的上述上端面相同或其以上的高度,与此同步,使得上述吸附筒夹上升。
11.根据权利要求2～6中任意一项记载的半导体芯片拾取装置,其特征在于:
上述台为圆筒形;
上述盖的宽度与上述吸引开口宽度大致相同,当使得上述前端从上述密接面进入时,上推上述保持片材的面从上述前端侧向着打开上述吸引开口侧的后端,朝下倾斜;
所述半导体芯片拾取装置包括:
滑动用槽,从上述密接面以上述盖的厚度凹下,与上述盖大致相同宽度,从上述盖打开侧的上述吸引开口的端,到一定位置,向着台外周面延伸,所述一定位置是没有到达台外周的圆筒面的位置,与在盖关闭吸引开口状态下盖后端位置相比,处于台内周侧的位置;以及
倾斜面,从台外周侧端的上述滑动用槽的底面向着与上述密接面相反侧延伸;
当拾取半导体芯片时,一边使得上述盖的与上推上述保持片材的面相反侧的面与上述滑动用槽的上述底面和上述倾斜面的缘接触,一边使得上述盖滑动,顺序打开上述吸引开口。
12.根据权利要求11记载的半导体芯片拾取装置,其特征在于:
上述倾斜面相对上述密接面的倾斜角度比上述盖的与上推上述保持片材的面相反侧的面相对上述密接面的倾斜角度大。
13.根据权利要求11记载的半导体芯片拾取装置,其特征在于:
所述半导体芯片拾取装置设有从上述倾斜面沿着上述密接面延伸直到台外周面的段部;
包含上述缘及上述段部的台外周侧端的面的相对上述密接面的角度比上述盖的与上推上述保持片材的面相反侧的面相对上述密接面的倾斜角度大。
14.一种半导体芯片的拾取方法,拾取粘接在保持片材的半导体芯片;
用半导体芯片拾取装置拾取半导体芯片,所述半导体芯片拾取装置包括:
台,包含密接面,该密接面与上述保持片材的粘接半导体芯片的面相反侧的面密接;吸引开口,设在上述密接面;盖,设在上述台上,使得关闭上述吸引开口侧的前端从密接面进入自如,沿着上述密接面滑动,开闭上述吸引开口;突起,配置在上述吸引开口的周缘,从上述密接面突出;吸引孔,设在上述突起的台外周侧的上述密接面;以及吸附筒夹,吸附半导体芯片;
所述半导体芯片的拾取方法包括:
对位工序,拾取半导体芯片时,拾取的半导体芯片的外形的至少一部分从上述突起向着台外周方向伸出状态下,进行拾取的半导体芯片的对位;
拾取工序,通过上述吸引孔吸引从上述突起向着台外周方向伸出部分的上述保持片材,同时,使得上述盖的上述前端从上述密接面进入到与上述突起的上端面相同或其以上的高度,一边上推上述保持片材以及拾取的半导体芯片,一边使得上述盖滑动,顺序打开上述吸引开口,将上述保持片材顺序吸引到已打开的上述吸引开口,从拾取的半导体芯片顺序剥离上述保持片材,使得拾取的半导体芯片吸附在上述吸附筒夹,拾取半导体芯片。
15.根据权利要求14记载的半导体芯片的拾取方法,其特征在于:
在上述拾取工序中,当拾取半导体芯片时,使得上述盖的上述前端从上述密接面进入到与上述突起的上述上端面相同或其以上的高度,一边上推上述保持片材以及拾取的半导体芯片,一边使得上述盖滑动到第一所定位置,顺序打开上述吸引开口直到第一所定位置,将上述保持片材顺序吸引到已打开的上述吸引开口,从拾取的半导体芯片顺序剥离上述保持片材直到上述第一位置附近后,使得上述吸附筒夹下降到拾取的半导体芯片的正上方,使得拾取的半导体芯片的一部分吸附在上述吸附筒夹,此后,一边上推上述保持片材以及拾取的半导体芯片,一边使得上述盖从第一所定位置进一步朝滑动方向滑动,从第一所定位置朝着滑动方向进一步顺序打开上述吸引开口,将上述保持片材顺序吸引到进一步打开的上述吸引开口,从上述第一位置附近向着滑动方向,从拾取的半导体芯片进一步顺序剥离上述保持片材,同时,将拾取的半导体芯片的剩余部分顺序吸附到上述吸附筒夹。
16.根据权利要求14记载的半导体芯片的拾取方法,其特征在于:
在上述拾取工序中,当拾取半导体芯片时,使得上述盖的上述前端从上述密接面进入到与上述突起的上述上端面相同或其以上的高度,一边上推上述保持片材以及拾取的半导体芯片,一边使得上述盖滑动到第一所定位置,顺序打开上述吸引开口直到第一所定位置,将上述保持片材顺序吸引到已打开的上述吸引开口,从拾取的半导体芯片顺序剥离上述保持片材直到上述第一位置附近后,使得上述吸附筒夹下降到拾取的半导体芯片的正上方,使得拾取的半导体芯片吸附在上述吸附筒夹,此后,一边上推上述保持片材以及拾取的半导体芯片,一边使得上述盖从第一所定位置进一步朝滑动方向滑动,从第一所定位置朝着滑动方向进一步顺序打开上述吸引开口,将上述保持片材顺序吸引到进一步打开的上述吸引开口,从上述第一位置附近向着滑动方向,从拾取的半导体芯片进一步顺序剥离上述保持片材。
17.根据权利要求14记载的半导体芯片的拾取方法,其特征在于:
在上述拾取工序中,当拾取半导体芯片时,上述吸附筒夹在保持拾取的半导体芯片的状态下,随着从拾取的半导体芯片顺序剥离上述保持片材,顺序吸附拾取的半导体芯片。
18.根据权利要求17记载的半导体芯片的拾取方法,其特征在于:
当拾取半导体芯片时,将上述盖的上述前端从上述密接面进入到与上述突起的上述上端面相同或其以上的高度,与此同步,使得上述吸附筒夹上升。
19.根据权利要求14～18中任意一项记载的半导体芯片拾取方法,其特征在于:
上述半导体芯片拾取装置的上述突起包含二个侧面突起,其沿着直线状延伸的上述吸引开口的对向的周缘分别设置,上述半导体芯片拾取装置的上述吸引孔包含四个基本孔,配置在矩形区域的四角,所述矩形区域其中包含上述盖的前端接离的上述吸引开口的端以及上述各侧面突起的至少一部分,所述矩形的对向二边与上述各侧面突起平行,上述矩形区域的与上述吸引开口延伸方向成直角方向的宽度与拾取的半导体芯片宽度大致相同,上述矩形区域的上述吸引开口延伸方向长度与拾取的半导体芯片长度大致相同;
上述对位工序进行拾取的半导体芯片的对位,使得拾取的半导体芯片的四角分别来到上述各基本孔上。

Claims (19)

1.一种半导体芯片拾取装置,拾取粘接在保持片材的半导体芯片,其特征在于:
该半导体芯片拾取装置包括:
台,包含密接面,该密接面与上述保持片材的粘接半导体芯片的面相反侧的面密接;
吸引开口,设在上述密接面;
盖,设在上述台上,使得关闭上述吸引开口侧的前端从密接面进入自如,沿着上述密接面滑动,开闭上述吸引开口;
突起,配置在上述吸引开口的周缘,从上述密接面突出;
吸引孔,设在上述突起的台外周侧的上述密接面;以及
吸附筒夹,吸附半导体芯片。
2.根据权利要求1中记载的半导体芯片拾取装置,其特征在于:
当拾取半导体芯片时,在拾取的半导体芯片的外形的至少一部分从上述突起向着台外周方向伸出的状态下,通过上述吸引孔吸引从上述突起向着台外周方向伸出部分的上述保持片材,同时,使得上述盖的上述前端从上述密接面进入到与上述突起的上端面相同或其以上的高度,一边上推上述保持片材以及拾取的半导体芯片,一边使得上述盖滑动,顺序打开上述吸引开口,将上述保持片材顺序吸引到已打开的上述吸引开口,从拾取的半导体芯片顺序剥离上述保持片材,使得拾取的半导体芯片吸附在上述吸附筒夹。
3.根据权利要求2中记载的半导体芯片拾取装置,其特征在于:
上述吸引开口直线状延伸;
上述突起包含二个侧面突起,其沿着直线状延伸的上述吸引开口的对向的周缘分别设置,上述各侧面突起的与上述吸引开口相反侧的各外面的间隔比拾取的半导体芯片的宽度狭。
4.根据权利要求3中记载的半导体芯片拾取装置,其特征在于:
上述突起进一步包含沿着上述吸引开口的上述盖的前端接离端的周缘设置的端面突起。
5.根据权利要求3中记载的半导体芯片拾取装置,其特征在于:
上述吸引孔包含四个基本孔,配置在矩形区域的四角,所述矩形区域其中包含上述盖的前端接离的上述吸引开口的端以及上述各侧面突起的至少一部分,所述矩形的对向二边与上述各侧面突起平行;
上述矩形区域的与上述吸引开口延伸方向成直角方向的宽度与拾取的半导体芯片宽度大致相同;
上述矩形区域的上述吸引开口延伸方向长度与拾取的半导体芯片长度大致相同。
6.根据权利要求4中记载的半导体芯片拾取装置,其特征在于:
上述吸引孔包含四个基本孔,配置在矩形区域的四角,所述矩形区域其中包含上述盖的前端接离的上述吸引开口的端以及上述各侧面突起的至少一部分,所述矩形的对向二边与上述各侧面突起平行;
上述矩形区域的与上述吸引开口延伸方向成直角方向的宽度与拾取的半导体芯片宽度大致相同;
上述矩形区域的上述吸引开口延伸方向长度与拾取的半导体芯片长度大致相同。
7.根据权利要求2～6中任意一项记载的半导体芯片拾取装置,其特征在于:
当拾取半导体芯片时,使得盖的上述前端从上述密接面进入到与上述突起的上述上端面相同或其以上的高度,一边上推上述保持片材以及拾取的半导体芯片,一边使得上述盖滑动到第一所定位置,顺序打开上述吸引开口直到第一所定位置,将上述保持片材顺序吸引到已打开的上述吸引开口,从拾取的半导体芯片顺序剥离上述保持片材直到上述第一位置附近后,使得上述吸附筒夹下降到拾取的半导体芯片的正上方,使得拾取的半导体芯片的一部分吸附在上述吸附筒夹,此后,一边上推上述保持片材以及拾取的半导体芯片,一边使得上述盖从第一所定位置进一步朝滑动方向滑动,从第一所定位置朝着滑动方向进一步顺序打开上述吸引开口,将上述保持片材顺序吸引到进一步打开的上述吸引开口,从上述第一位置附近向着滑动方向,从拾取的半导体芯片进一步顺序剥离上述保持片材,同时,将拾取的半导体芯片的剩余部分顺序吸附到上述吸附筒夹。
8.根据权利要求2～6中任意一项记载的半导体芯片拾取装置,其特征在于:
当拾取半导体芯片时,使得上述盖的上述前端从上述密接面进入到与上述突起的上述上端面相同或其以上的高度,一边上推上述保持片材以及拾取的半导体芯片,一边使得上述盖滑动到第一所定位置,顺序打开上述吸引开口直到第一所定位置,将上述保持片材顺序吸引到已打开的上述吸引开口,从拾取的半导体芯片顺序剥离上述保持片材直到上述第一位置附近后,使得上述吸附筒夹下降到拾取的半导体芯片的正上方,使得拾取的半导体芯片吸附在上述吸附筒夹,此后,一边上推上述保持片材以及拾取的半导体芯片,一边使得上述盖从第一所定位置进一步朝滑动方向滑动,从第一所定位置朝着滑动方向进一步顺序打开上述吸引开口,将上述保持片材顺序吸引到进一步打开的上述吸引开口,从上述第一位置附近向着滑动方向,从拾取的半导体芯片进一步顺序剥离上述保持片材。
9.根据权利要求2～6中任意一项记载的半导体芯片拾取装置,其特征在于:
当拾取半导体芯片时,上述吸附筒夹在保持拾取的半导体芯片的状态下,随着从拾取的半导体芯片顺序剥离上述保持片材,顺序吸附拾取的半导体芯片。
10.根据权利要求9记载的半导体芯片拾取装置,其特征在于:
当拾取半导体芯片时,将上述盖的上述前端从上述密接面进入到与上述突起的上述上端面相同或其以上的高度,与此同步,使得上述吸附筒夹上升。
11.根据权利要求2～6中任意一项记载的半导体芯片拾取装置,其特征在于:
上述台为圆筒形;
上述盖的宽度与上述吸引开口宽度大致相同,当使得上述前端从上述密接面进入时,上推上述保持片材的面从上述前端侧向着打开上述吸引开口侧的后端,朝下倾斜;
所述半导体芯片拾取装置包括:
滑动用槽,从上述密接面以上述盖的厚度凹下,与上述盖大致相同宽度,从上述盖打开侧的上述吸引开口的端,到一定位置,向着台外周面延伸,所述一定位置是没有到达台外周的圆筒面的位置,与在盖关闭吸引开口状态下盖后端位置相比,处于台内周侧的位置;以及
倾斜面,从台外周侧端的上述滑动用槽的底面向着与上述密接面相反侧延伸;
当拾取半导体芯片时,一边使得上述盖的与上推上述保持片材的面相反侧的面与上述滑动用槽的上述底面和上述倾斜面的缘接触,一边使得上述盖滑动,顺序打开上述吸引开口。
12.根据权利要求11记载的半导体芯片拾取装置,其特征在于:
上述倾斜面相对上述密接面的倾斜角度比上述盖的与上推上述保持片材的面相反侧的面相对上述密接面的倾斜角度大。
13.根据权利要求11记载的半导体芯片拾取装置,其特征在于:
所述半导体芯片拾取装置设有从上述倾斜面沿着上述密接面延伸直到台外周面的段部;
包含上述缘及上述段部的台外周侧端的面的相对上述密接面的角度比上述盖的与上推上述保持片材的面相反侧的面相对上述密接面的倾斜角度大。
14.一种半导体芯片的拾取方法,拾取粘接在保持片材的半导体芯片;
用半导体芯片拾取装置拾取半导体芯片,所述半导体芯片拾取装置包括:台,包含密接面,该密接面与上述保持片材的粘接半导体芯片的面相反侧的面密接;吸引开口,设在上述密接面;盖,设在上述台上,使得关闭上述吸引开口侧的前端从密接面进入自如,沿着上述密接面滑动,开闭上述吸引开口;突起,配置在上述吸引开口的周缘,从上述密接面突出;吸引孔,设在上述突起的台外周侧的上述密接面;以及吸附筒夹,吸附半导体芯片;
所述半导体芯片的拾取方法包括:
对位工序,拾取半导体芯片时,拾取的半导体芯片的外形的至少一部分从上述突起向着台外周方向伸出状态下,进行拾取的半导体芯片的对位;
拾取工序,通过上述吸引孔吸引从上述突起向着台外周方向伸出部分的上述保持片材,同时,使得上述盖的上述前端从上述密接面进入到与上述突起的上端面相同或其以上的高度,一边上推上述保持片材以及拾取的半导体芯片,一边使得上述盖滑动,顺序打开上述吸引开口,将上述保持片材顺序吸引到已打开的上述吸引开口,从拾取的半导体芯片顺序剥离上述保持片材,使得拾取的半导体芯片吸附在上述吸附筒夹,拾取半导体芯片。
15.根据权利要求14记载的半导体芯片的拾取方法,其特征在于:
在上述拾取工序中,当拾取半导体芯片时,使得上述盖的上述前端从上述密接面进入到与上述突起的上述上端面相同或其以上的高度,一边上推上述保持片材以及拾取的半导体芯片,一边使得上述盖滑动到第一所定位置,顺序打开上述吸引开口直到第一所定位置,将上述保持片材顺序吸引到已打开的上述吸引开口,从拾取的半导体芯片顺序剥离上述保持片材直到上述第一位置附近后,使得上述吸附筒夹下降到拾取的半导体芯片的正上方,使得拾取的半导体芯片的一部分吸附在上述吸附筒夹,此后,一边上推上述保持片材以及拾取的半导体芯片,一边使得上述盖从第一所定位置进一步朝滑动方向滑动,从第一所定位置朝着滑动方向进一步顺序打开上述吸引开口,将上述保持片材顺序吸引到进一步打开的上述吸引开口,从上述第一位置附近向着滑动方向,从拾取的半导体芯片进一步顺序剥离上述保持片材,同时,将拾取的半导体芯片的剩余部分顺序吸附到上述吸附筒夹。
16.根据权利要求14记载的半导体芯片的拾取方法,其特征在于:
在上述拾取工序中,当拾取半导体芯片时,使得上述盖的上述前端从上述密接面进入到与上述突起的上述上端面相同或其以上的高度,一边上推上述保持片材以及拾取的半导体芯片,一边使得上述盖滑动到第一所定位置,顺序打开上述吸引开口直到第一所定位置,将上述保持片材顺序吸引到已打开的上述吸引开口,从拾取的半导体芯片顺序剥离上述保持片材直到上述第一位置附近后,使得上述吸附筒夹下降到拾取的半导体芯片的正上方,使得拾取的半导体芯片吸附在上述吸附筒夹,此后,一边上推上述保持片材以及拾取的半导体芯片,一边使得上述盖从第一所定位置进一步朝滑动方向滑动,从第一所定位置朝着滑动方向进一步顺序打开上述吸引开口,将上述保持片材顺序吸引到进一步打开的上述吸引开口,从上述第一位置附近向着滑动方向,从拾取的半导体芯片进一步顺序剥离上述保持片材。
17.根据权利要求14记载的半导体芯片的拾取方法,其特征在于:
在上述拾取工序中,当拾取半导体芯片时,上述吸附筒夹在保持拾取的半导体芯片的状态下,随着从拾取的半导体芯片顺序剥离上述保持片材,顺序吸附拾取的半导体芯片。
18.根据权利要求17记载的半导体芯片的拾取方法,其特征在于:
当拾取半导体芯片时,将上述盖的上述前端从上述密接面进入到与上述突起的上述上端面相同或其以上的高度,与此同步,使得上述吸附筒夹上升。
19.根据权利要求14～18中任意一项记载的半导体芯片拾取方法,其特征在于:
上述半导体芯片拾取装置的上述突起包含二个侧面突起,其沿着直线状延伸的上述吸引开口的对向的周缘分别设置,上述半导体芯片拾取装置的上述吸引孔包含四个基本孔,配置在矩形区域的四角,所述矩形区域其中包含上述盖的前端接离的上述吸引开口的端以及上述各侧面突起的至少一部分,所述矩形的对向二边与上述各侧面突起平行,上述矩形区域的与上述吸引开口延伸方向成直角方向的宽度与拾取的半导体芯片宽度大致相同,上述矩形区域的上述吸引开口延伸方向长度与拾取的半导体芯片长度大致相同;
上述对位工序进行拾取的半导体芯片的对位,使得拾取的半导体芯片的四角分别来到上述各基本孔上。
CN201180046319.2A 2010-09-28 2011-08-01 半导体芯片拾取装置及使用该装置的半导体芯片拾取方法 Expired - Fee Related CN103155125B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2010-217444 2010-09-28
JP2010217444A JP4927979B2 (ja) 2010-09-28 2010-09-28 半導体ダイのピックアップ装置及びその装置を用いた半導体ダイのピックアップ方法
PCT/JP2011/067581 WO2012043057A1 (ja) 2010-09-28 2011-08-01 半導体ダイのピックアップ装置及びその装置を用いた半導体ダイのピックアップ方法

Publications (2)

Publication Number Publication Date
CN103155125A true CN103155125A (zh) 2013-06-12
CN103155125B CN103155125B (zh) 2015-09-30

Family

ID=45892533

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201180046319.2A Expired - Fee Related CN103155125B (zh) 2010-09-28 2011-08-01 半导体芯片拾取装置及使用该装置的半导体芯片拾取方法

Country Status (6)

Country Link
US (1) US9028649B2 (zh)
JP (1) JP4927979B2 (zh)
KR (1) KR101430936B1 (zh)
CN (1) CN103155125B (zh)
SG (1) SG189050A1 (zh)
WO (1) WO2012043057A1 (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108155270A (zh) * 2017-12-13 2018-06-12 北京创昱科技有限公司 一种薄膜与晶片的分离装置和分离方法
CN110085540A (zh) * 2019-04-29 2019-08-02 深圳市安思科电子科技有限公司 一种定位精准的吸附力强的芯片拾取设备

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2015139835A (ja) * 2014-01-27 2015-08-03 株式会社安川電機 ロボットシステム、吸着ハンドおよびワークを含む製品の製造方法
JP6349496B2 (ja) * 2014-02-24 2018-07-04 株式会社新川 半導体ダイのピックアップ装置及びピックアップ方法
KR20160048301A (ko) * 2014-10-23 2016-05-04 삼성전자주식회사 본딩 장치 및 그를 포함하는 기판 제조 설비
JP6059270B2 (ja) * 2015-02-25 2017-01-11 三星ダイヤモンド工業株式会社 脆性材料基板の搬送装置
KR102405122B1 (ko) * 2015-09-10 2022-06-08 삼성디스플레이 주식회사 기판 분리 장치 및 이를 이용한 기판 분리 방법
US10529600B2 (en) * 2017-03-30 2020-01-07 Intel Corporation Decoupling systems
CN107749407B (zh) * 2017-09-22 2020-08-28 沈阳拓荆科技有限公司 晶圆承载盘及其支撑结构
JP6843725B2 (ja) * 2017-10-11 2021-03-17 三菱電機株式会社 半導体ピックアップ装置
JP7135959B2 (ja) * 2019-03-22 2022-09-13 株式会社デンソー ピックアップ装置
CN115083991B (zh) * 2022-08-19 2022-10-25 深圳市鸿洋四洲科技有限公司 一种大功率瞬态抑制二极管吸取装置

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101383274A (zh) * 2007-09-06 2009-03-11 株式会社新川 半导体芯片的拾取装置及拾取方法
US20090075459A1 (en) * 2007-09-06 2009-03-19 Kabushiki Kaisha Shinkawa Apparatus and method for picking-up semiconductor dies
US20100038031A1 (en) * 2008-05-09 2010-02-18 Nec Electronics Corporation Pick-up apparatus for semiconductor chips and pick-up method for semiconductor chips using the same

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH03209736A (ja) 1990-01-11 1991-09-12 Nec Corp Ｔａｂインナーリードのバンプ形成方法
JP3209736B2 (ja) 1999-11-09 2001-09-17 エヌイーシーマシナリー株式会社 ペレットピックアップ装置
US7240422B2 (en) 2004-05-11 2007-07-10 Asm Assembly Automation Ltd. Apparatus for semiconductor chip detachment
US7303647B2 (en) * 2004-10-29 2007-12-04 Asm Assembly Automation Ltd. Driving mechanism for chip detachment apparatus
JP4215818B1 (ja) * 2008-06-30 2009-01-28 株式会社新川 半導体ダイのピックアップ装置及びピックアップ方法
KR101062708B1 (ko) * 2008-11-04 2011-09-06 캐논 머시너리 가부시키가이샤 칩 박리 방법, 칩 박리 장치, 및 반도체 장치 제조 방법
JP4397429B1 (ja) * 2009-03-05 2010-01-13 株式会社新川 半導体ダイのピックアップ装置及びピックアップ方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101383274A (zh) * 2007-09-06 2009-03-11 株式会社新川 半导体芯片的拾取装置及拾取方法
US20090075459A1 (en) * 2007-09-06 2009-03-19 Kabushiki Kaisha Shinkawa Apparatus and method for picking-up semiconductor dies
US20100038031A1 (en) * 2008-05-09 2010-02-18 Nec Electronics Corporation Pick-up apparatus for semiconductor chips and pick-up method for semiconductor chips using the same

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108155270A (zh) * 2017-12-13 2018-06-12 北京创昱科技有限公司 一种薄膜与晶片的分离装置和分离方法
CN108155270B (zh) * 2017-12-13 2019-09-20 北京创昱科技有限公司 一种薄膜与晶片的分离装置和分离方法
CN110085540A (zh) * 2019-04-29 2019-08-02 深圳市安思科电子科技有限公司 一种定位精准的吸附力强的芯片拾取设备

Also Published As

Publication number Publication date
WO2012043057A1 (ja) 2012-04-05
KR20130059420A (ko) 2013-06-05
SG189050A1 (en) 2013-05-31
JP2012074491A (ja) 2012-04-12
US20130272837A1 (en) 2013-10-17
JP4927979B2 (ja) 2012-05-09
US9028649B2 (en) 2015-05-12
KR101430936B1 (ko) 2014-08-18
CN103155125B (zh) 2015-09-30

Similar Documents

Publication Publication Date Title
CN103155125A (zh) 半导体芯片拾取装置及使用该装置的半导体芯片拾取方法
CN102308377B (zh) 半导体芯片的拾取装置及拾取方法
CN101383275A (zh) 半导体芯片的拾取装置及拾取方法
KR102043120B1 (ko) 반도체 다이의 픽업 장치 및 픽업 방법
KR101156475B1 (ko) 얇은 다이 탈착 및 취출용 제어 및 모니터링 시스템
KR101731537B1 (ko) 임시 접합 웨이퍼 디본딩장치 및 방법
CN101383274A (zh) 半导体芯片的拾取装置及拾取方法
KR101596461B1 (ko) 칩 디테칭 장치 및 칩 디테칭 방법
KR101097500B1 (ko) 가요성 박막에 부착된 부품을 분리하기 위한 방법 및 장치
JP2009188157A (ja) チップ剥離装置およびチップ剥離方法ならびにチップピックアップ装置
JP6247075B2 (ja) 保護テープ剥離方法および保護テープ剥離装置
JPWO2007026497A1 (ja) 半導体チップのピックアップ装置及びピックアップ方法
TWI423349B (zh) Pickup device for semiconductor wafers
JP2009032853A (ja) シート貼付装置及び貼付方法
CN108630582B (zh) 带剥离装置
JP2009071195A (ja) 半導体製造装置及び半導体製造方法
JP5583475B2 (ja) ピックアップ装置
KR102466350B1 (ko) 보호 테이프 박리 방법 및 보호 테이프 박리 장치
US20100038031A1 (en) Pick-up apparatus for semiconductor chips and pick-up method for semiconductor chips using the same
KR20160018402A (ko) 기판 접합 방법 및 기판 접합 장치
JP5602784B2 (ja) ピックアップ方法およびピックアップ装置
TWI427713B (zh) 晶片與膠膜分離方法與晶片取出方法
CN102034716A (zh) 芯片接合装置
KR102382558B1 (ko) 다이 픽업 장치 및 다이 픽업 장치의 동작방법
JP2010040657A (ja) チップ剥離装置およびチップ剥離方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20150930

Termination date: 20180801