CN103124175A - 小数分频器 - Google Patents

小数分频器 Download PDF

Info

Publication number
CN103124175A
CN103124175A CN2012103000470A CN201210300047A CN103124175A CN 103124175 A CN103124175 A CN 103124175A CN 2012103000470 A CN2012103000470 A CN 2012103000470A CN 201210300047 A CN201210300047 A CN 201210300047A CN 103124175 A CN103124175 A CN 103124175A
Authority
CN
China
Prior art keywords
frequency
signal
control signal
frequency divider
phasing
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN2012103000470A
Other languages
English (en)
Inventor
尼古拉·达达尔特
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Infineon Technologies AG
Original Assignee
Infineon Technologies AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Infineon Technologies AG filed Critical Infineon Technologies AG
Publication of CN103124175A publication Critical patent/CN103124175A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/16—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop
    • H03L7/18—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop
    • H03L7/197—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop a time difference being used for locking the loop, the counter counting between numbers which are variable in time or the frequency divider dividing by a factor variable in time, e.g. for obtaining fractional frequency division
    • H03L7/1974—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop a time difference being used for locking the loop, the counter counting between numbers which are variable in time or the frequency divider dividing by a factor variable in time, e.g. for obtaining fractional frequency division for fractional frequency division
    • H03L7/1976—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop a time difference being used for locking the loop, the counter counting between numbers which are variable in time or the frequency divider dividing by a factor variable in time, e.g. for obtaining fractional frequency division for fractional frequency division using a phase accumulator for controlling the counter or frequency divider

Landscapes

  • Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)

Abstract

本文提出了一种小数分频器，其中振荡器可以向相位插值器输出定相信号，所述相位插值器生成相对于接收自所述振荡器的定相信号中的至少一个具有相位偏移的可调输出时钟信号。之后分频器可用整数因数对由所述相位插值器生成的输出信号的频率进行分频。

Description

小数分频器
技术领域
本文涉及频率产生领域，具体来说，涉及小数分频器。
背景技术
在频率产生领域，分频器可用于对可控振荡器（CO）的时钟频率进行分频。而后分频器的已分频时钟输出可被输入至鉴相器以与参考时钟进行比较。鉴相器的输出可用于控制CO直至已分频时钟和参考时钟被锁频。在这样的设置中，输出的CO频率（Fo）可等于参考时钟频率（Fr）乘以分频因数N：Fo=N*Fr。对于标准分频器，N可被限为整数值，故Fo是Fr的整数倍。
对于包括无线应用中的信道载频的生成、有线应用中扩频时钟的生成以及通用时钟生成单元中来自共用CO的倍频的生成的应用，可能期望Fo为Fr的小数倍，以使N可为小数。
发明内容
在一个示例中，振荡器可向相位插值器输出定相信号（phased signal），该相位插值器可生成相对于接收自振荡器的定相信号中的至少一个具有相位偏移的可调输出时钟信号。之后分频器可用整数因数对由相位插值器生成的输出信号的频率进行分频。
前述概要仅是示例性的，且不意于任何形式的限制。除了上述示例性的方面、实施方式和特征，通过参照附图和以下详细描述，进一步的方面、实施方式和特征将变得显而易见。
附图说明
通过下面的描述和所附权利要求，结合附图，本公开前述和其他的特征将变得更加充分地显而易见。应理解这些附图示出多个根据本公开的实施方式并且因此不认为限制了其范围，通过使用附图，本公开将被更加具体详细地描述，在附图中：
图1是示出根据至少一个示例实施方式系统的用于实现小数分频的组件的表示的框图；
图2A是示出根据至少另一个示例实施方式系统的用于实现小数分频的组件的表示的框图；
图2B是示出根据至少另一个示例实施方式系统的用于实现小数分频的组件的表示的框图；
图3是示出示例小数分频处理的框图；以及
图4示出了本文所述的、在小数分频的至少一个示例实施方式的实现之前、期间和之后的信号波形。
具体实施方式
在下面的详细描述中，对附图进行了引用，所述附图也是说明书的一部分。若非另外标注，后续图示的描述可从一个以上的先前图示引用特征以提供更清晰的上下文和对当前示例实施方式的更实质的解释。而且，在详细描述、图示和权利要求中描述的示例实施方式并不意味任何限制。在不背离本文所提出主题的精神或范围的前提下，可应用其他的实施方式，并可做出其他改变。应容易理解，本公开的方面，正如本文总体描述并在图中说明的那样，可以以广泛多样化的不同设置被配置、替代、组合、分离和设计，本文中所有这些可被明显地预期。
图1是示出根据至少一个示例实施方式系统100的用于实现小数分频的组件的表示的框图。
可控振荡器（CO）102可生成并输出至少两个定相信号。
相位插值器104可接收来自CO 102的定相信号，并从其可进一步生成可调输出时钟信号106。相对于来自CO 102的定相信号中的至少一个，可调输出时钟信号106可具有同样的频率和可在0°到360°（度）内被细微调整的相位偏移。
控制108可以是向相位插值器104输入的信号，以数字地控制可调输出时钟信号106的生成。更具体地，控制108可控制输出时钟信号106的相位位置。受此影响，可用相位位置的数量可被设为2^Nb，其中Nb是相位插值器104中的控制位的数量。
进一步地，控制108可被控制为使得相位可调输出时钟信号106在已分频输出时钟112的每个时钟周期中可提前或延后CO 102的周期“T”的某小数量。
整数N分频器110可接收可调输出时钟信号106以在其处进行整数分频并产生已分频输出时钟112。整数N分频器可用整数因数将可调输出时钟信号106分频；因此，与其相伴，可调输出时钟信号106的相位在相位插值器104中被细微地移位，从而实现细微的小数分频器因数。
图2A是示出根据至少另一个示例实施方式系统200的用于实现小数分频的组件的表示的框图。
结合图2A描述的示例实施方式系统200是结合图1描述的示例实施方式系统100的修改；因此，仍包含CO 102、相位插值器104和分频器110。不过，不是通过总线将控制108输入至相位插值器104，而在系统200中进一步包括了控制引擎208。因此下面是组件的描述。
可控振荡器（CO）102可生成并输出至少两个定相信号。
相位插值器104可接收来自CO 102的定相信号，并可进一步生成可调输出时钟信号106。相对于来自CO 102的定相信号中的至少一个，可调输出时钟信号106可具有相同的频率和可在0°到360°（度）内被细微调整的相位偏移。
控制引擎208可接收外部设定212以动态地改变控制108。作为这样的外部设定的示例，用如图2A的示例实施方式，控制引擎208可被来自分频器110的已分频输出时钟同步；可选地，控制引擎208可被系统200中的其他可用时钟同步，从而也能够实现控制108的动态改变。在系统200的至少一种实施方式中，控制引擎208可被实现为Δ-Σ调制器。
无论如何，控制108可控制可调输出时钟信号106的相位位置。受此影响，可用相位位置的数量可被设为2^Nb，其中Nb是相位插值器104中的控制位的数量。进一步地，控制108可被控制为使得可调输出时钟信号106的相位在已分频输出时钟112的每个时钟周期中可提前或延后CO 102的周期“T”的某小数量。
整数N分频器110可接收可调输出时钟信号106以在其处进行整数分频。整数N分频器110可用整数因数将可调输出时钟信号106分频，但是由于可调输出时钟信号106的相位已在相位插值器105中被细微地移位，细微的小数分频器因数可被实现。
图2B是示出根据至少另一个示例实施方式系统200A的用于实现小数分频的组件的表示的框图。结合图2B描述的示例实施方式系统200A是分别结合图1和2描述的示例实施方式系统100和200的修改；因此，仍包含CO 102、相位插值器104、分频器110和控制引擎208。
除了前述以外，图2B示出了控制109的使用。控制引擎208可接收外部设定212以动态地改变控制109。作为这样的外部设定的示例，用如图2B的示例实施方式，控制引擎208可被来自分频器110的已分频输出时钟同步；可选地，控制引擎208可被系统200中的其他可用时钟同步，从而也能够实现控制109的动态改变。在一种实现方式中，控制109能够编程整数N分频器110，从而改变分频器110的小数分频范围。例如，控制109可被用于修改与分频器110相关的分频因数。在一种实现方式中，控制109可被用于修改分频器110的分频因数以实现更宽的全面的小数分频范围。
图3是示出示例小数分频处理的框图。
框302可表示CO 102生成两个以上相位。
框303可表示相位插值器104从总线或从控制引擎208接收控制108。如上所述，在示例系统200的背景下，控制引擎208可接收外部设定212以动态地改变控制108。例如，控制引擎208可被来自分频器110的已分频输出时钟同步；可选地，控制引擎208可被系统200中的其他可用时钟同步。在系统200的至少一个实施方式中，控制引擎208可被实现为Δ-Σ调制器。
框304可表示相位插值器104从CO 102接收两个以上相位，并进一步地，对接收到的相位进行插值以生成相对于被输入的两个以上相位具有相位偏移的可调输出时钟信号。
框306可表示整数N分频器110可接收可调输出时钟信号106以进行整数分频。整数N分频器可用整数因数将可调输出时钟信号106分频，但由于可调输出时钟信号106的相位在相位插值器105中被细微地移位，因此可实现细微小数分频器因数。
图4示出了本文所述的、在小数分频的至少一个示例实施方式的实现之前、期间和之后的信号波形。
整数分频器110以相位插值器104从CO 102收到的相位的数量对可调输出时钟信号106进行分频。在图1和图2A的示例中，整数分频器110根据4个输入“相位0”、“相位1”、“相位2”和“相位3”，用4进行分频。
在已分频输出时钟112的任意随后的上升沿会被生成之前，通过将控制108的编程由数字0改变成数字1，可将可调输出时钟信号106的相位提前一步，例如CO周期的十分之一。通过这种方法，可得到4+（1/10）的分频器因数，即小数分频。
在其他应用中，例如时钟和数据恢复电路，可实现具有5位分辨率的相位插值器104。在该背景下，小数分频器的输出112处的量化噪声能量可被减少到原有方法的1/(2^5*2^5)=1/1024。
因此，例如通过使用Δ-Σ调制器，相位插值器104的控制可被实现从而量化噪声可被整形以最小化其对系统100或200的影响。
尽管本文公开了各种方面和实施方式，但其他方面和实施方式对于本领域技术人员来说也是显而易见的。本文公开的各种方面和实施方式是以说明为目的而并不意于限制，上面的权利要求指出了本公开真正的范围和精神。

Claims (23)

1.一种系统，包括：
振荡器，输出定相信号；
相位插值器：
接收由所述振荡器输出的定相信号，并且
生成相对于接收自所述振荡器的定相信号中的至少一个具有相位偏移的可调输出时钟信号；以及
分频器，用整数因数对由所述相位插值器生成的输出时钟信号的频率进行分频。
2.根据权利要求1所述的系统，其中，所述可调输出时钟信号具有与接收自所述振荡器的定相信号中的至少一个相同的频率。
3.根据权利要求1所述的系统，其中，所述相位插值器进一步接收控制信号以数字地控制所述可调输出时钟信号的生成。
4.根据权利要求3所述的系统，其中，所述分频器接收另一控制信号以编程所述分频器。
5.根据权利要求4所述的系统，其中，所述另一控制信号修改与所述分频器相关的分频器因数。
6.根据权利要求1所述的系统，其中，所述分频器接收控制信号以修改与所述分频器相关的分频器因数。
7.根据权利要求3所述的系统，其中，所述控制信号控制所述相位插值器以使相对于接收自所述振荡器的至少一个定相信号的相位偏移在所述分频器的输出的每个时钟周期中是所述振荡器的周期的预定小数量。
8.根据权利要求2所述的系统，其中，所述可调输出时钟信号能够根据2^Nb个相位位置进行调节，其中进一步地，Nb对应于所述相位插值器中的控制位的数量。
9.根据权利要求7所述的系统，其中，所述相位偏移提前。
10.根据权利要求7所述的系统，其中，所述相位偏移延后。
11.根据权利要求3所述的系统，其中，所述控制信号根据外部设定被动态地改变。
12.根据权利要求3所述的系统，其中，所述控制信号的频率是由所述分频器输出的已分频频率，或所述控制信号的频率是与所述系统相关的另一频率。
13.根据权利要求11所述的系统，其中，所述控制信号输出自控制引擎。
14.根据权利要求11所述的系统，其中，所述控制信号输出自Δ-Σ调制器。
15.一种方法，包括：
生成定相信号；
基于控制信号，对所述定相信号进行插值以生成相对于所述定相信号具有相位偏移的可调输出时钟信号；以及
用整数因数对所述可调输出时钟信号的频率进行分频。
16.根据权利要求15所述的方法，其中，所述可调输出时钟信号具有与所述定相信号相同的频率。
17.根据权利要求15所述的方法，其中，所述控制信号控制插值以使相对于所述定相信号的所述相位偏移在已分频可调输出时钟信号的每个时钟周期中是所述定相信号的周期的预定小数量。
18.根据权利要求15所述的方法，其中，所述可调输出时钟信号能够根据2^Nb个相位位置进行调节，其中进一步地，Nb对应于相位插值器中的控制位的数量。
19.根据权利要求15所述的方法，其中，所述相位偏移提前或延后。
20.根据权利要求15所述的方法，其中，所述控制信号根据外部设定被动态地改变。
21.根据权利要求15所述的方法，其中，所述控制信号的频率是已分频的频率，或所述控制信号的频率是与系统相关的另一频率。
22.根据权利要求15所述的方法，其中，所述控制信号输出自控制引擎。
23.根据权利要求15所述的方法，其中，所述控制信号输出自Δ-Σ调制器。
CN2012103000470A 2011-08-22 2012-08-21 小数分频器 Pending CN103124175A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US13/215,135 US8963588B2 (en) 2011-08-22 2011-08-22 Fractional frequency divider
US13/215135 2011-08-22

Publications (1)

Publication Number Publication Date
CN103124175A true CN103124175A (zh) 2013-05-29

Family

ID=47665360

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2012103000470A Pending CN103124175A (zh) 2011-08-22 2012-08-21 小数分频器

Country Status (3)

Country Link
US (1) US8963588B2 (zh)
CN (1) CN103124175A (zh)
DE (1) DE102012107647A1 (zh)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104184461A (zh) * 2014-08-20 2014-12-03 上海交通大学 一种小数分频器
CN104363015A (zh) * 2014-10-08 2015-02-18 四川和芯微电子股份有限公司 小数分频器电路
CN104601171A (zh) * 2013-10-31 2015-05-06 上海凌阳科技有限公司 小数分频器和小数分频锁相环
CN105391447A (zh) * 2015-12-11 2016-03-09 中国航空工业集团公司西安航空计算技术研究所 一种相位插值扩频时钟产生方法
CN108628388A (zh) * 2017-03-17 2018-10-09 安立股份有限公司 扩频时钟产生器、图案产生器以及两者的产生方法
WO2019178748A1 (zh) * 2018-03-20 2019-09-26 深圳市汇顶科技股份有限公司 频率产生器

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10749530B1 (en) 2019-04-24 2020-08-18 Nxp Usa, Inc. Programmable divider with glitch-free load circuit
TWI739449B (zh) * 2020-05-28 2021-09-11 瑞昱半導體股份有限公司 開迴路小數除頻器
CN113765515B (zh) * 2020-06-03 2024-04-19 瑞昱半导体股份有限公司 开环分数分频器
US11165431B1 (en) * 2020-12-09 2021-11-02 Analog Devices, Inc. Techniques for measuring slew rate in current integrating phase interpolator

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20060030285A1 (en) * 2004-08-06 2006-02-09 Stmicroelectronics S.A. Frequency synthesizer architecture
US20080164917A1 (en) * 2007-01-10 2008-07-10 Floyd Brian A Circuits and methods for implementing sub-integer-n frequency dividers using phase rotators
US20100073094A1 (en) * 2008-09-19 2010-03-25 Altera Corporation Techniques For Generating Fractional Clock Signals
CN102132493A (zh) * 2008-08-21 2011-07-20 高通股份有限公司 低功率射频分频器
CN102142838A (zh) * 2011-03-18 2011-08-03 深圳市国微电子股份有限公司 一种数字频率合成器

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6157694A (en) * 1998-12-09 2000-12-05 Lucent Technologies, Inc. Fractional frequency divider
DE10140485C2 (de) 2001-08-17 2003-09-18 Infineon Technologies Ag Verfahren und Vorrichtung zur Frequenzerzeugung
JP5169601B2 (ja) * 2008-08-06 2013-03-27 富士通株式会社 分周装置
KR101575199B1 (ko) * 2009-03-04 2015-12-07 칭화대학교 분주 회로, 주파수 합성기 및 응용 회로

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20060030285A1 (en) * 2004-08-06 2006-02-09 Stmicroelectronics S.A. Frequency synthesizer architecture
US20080164917A1 (en) * 2007-01-10 2008-07-10 Floyd Brian A Circuits and methods for implementing sub-integer-n frequency dividers using phase rotators
CN102132493A (zh) * 2008-08-21 2011-07-20 高通股份有限公司 低功率射频分频器
US20100073094A1 (en) * 2008-09-19 2010-03-25 Altera Corporation Techniques For Generating Fractional Clock Signals
CN102142838A (zh) * 2011-03-18 2011-08-03 深圳市国微电子股份有限公司 一种数字频率合成器

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104601171A (zh) * 2013-10-31 2015-05-06 上海凌阳科技有限公司 小数分频器和小数分频锁相环
CN104184461A (zh) * 2014-08-20 2014-12-03 上海交通大学 一种小数分频器
CN104184461B (zh) * 2014-08-20 2017-03-15 上海交通大学 一种小数分频器
CN104363015A (zh) * 2014-10-08 2015-02-18 四川和芯微电子股份有限公司 小数分频器电路
CN105391447A (zh) * 2015-12-11 2016-03-09 中国航空工业集团公司西安航空计算技术研究所 一种相位插值扩频时钟产生方法
CN108628388A (zh) * 2017-03-17 2018-10-09 安立股份有限公司 扩频时钟产生器、图案产生器以及两者的产生方法
CN108628388B (zh) * 2017-03-17 2021-04-20 安立股份有限公司 扩频时钟产生器、图案产生器以及两者的产生方法
WO2019178748A1 (zh) * 2018-03-20 2019-09-26 深圳市汇顶科技股份有限公司 频率产生器
US11086353B2 (en) 2018-03-20 2021-08-10 Shenzhen GOODIX Technology Co., Ltd. Fractional clock generator with low power and low noise

Also Published As

Publication number Publication date
US8963588B2 (en) 2015-02-24
DE102012107647A1 (de) 2013-02-28
US20130049821A1 (en) 2013-02-28

Similar Documents

Publication Publication Date Title
CN103124175A (zh) 小数分频器
CN102377428B (zh) 时钟产生器与时钟产生方法
US8063669B2 (en) Frequency synthesizer having a plurality of independent output tones
US8826062B2 (en) Apparatus for synchronizing a data handover between a first clock domain and a second clock domain through phase synchronization
US8907704B2 (en) Frequency synthesizer
CN103427835B (zh) 频率调制器
CN107888185B (zh) 具有直接分频的分数时钟分频器
CN112042125A (zh) 用于锁相环路中精细控制相位/频率偏移的方法和电路
CN102347763A (zh) 校正装置与校正方法以及时钟产生装置
EP2629423B1 (en) Fully digital method for generating sub clock division and clock waves
CN104954015A (zh) 时钟生成方法以及半导体装置
JP2017508319A (ja) 遅延ロック・ループを使用した局部発振器信号生成
WO2019009978A1 (en) METHOD AND APPARATUS FOR SYNCHRONIZATION BASED ON DIGITAL TIME CONVERSION (DTS) IN COMPUTER SYSTEMS
CN110612667A (zh) 频率产生器以及频率产生方法
CN104300975A (zh) 一种小数_整数分频器电路及其实现方法
CN102946249A (zh) 一种频率综合器
US8009719B2 (en) Digital spread spectrum method based on precise phase delta-sigma algorithm
US20150091620A1 (en) Reducing current variation when switching clocks
EP2963826A1 (en) Frequency synthesiser circuit
JP2017512446A (ja) 周波数シンセサイザ
US20110025382A1 (en) Frequency divider
US8810286B1 (en) Method and apparatus for synthesizing a low phase noise frequency with wide tuning range
JP4825710B2 (ja) 多相クロック生成回路およびシリアルデータ受信回路
US10560053B2 (en) Digital fractional frequency divider
KR20130068642A (ko) 고속 카운터 장치

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C02 Deemed withdrawal of patent application after publication (patent law 2001)
WD01 Invention patent application deemed withdrawn after publication

Application publication date: 20130529