DE10140485C2 - Verfahren und Vorrichtung zur Frequenzerzeugung - Google Patents

Verfahren und Vorrichtung zur Frequenzerzeugung

Info

Publication number
DE10140485C2
DE10140485C2 DE10140485A DE10140485A DE10140485C2 DE 10140485 C2 DE10140485 C2 DE 10140485C2 DE 10140485 A DE10140485 A DE 10140485A DE 10140485 A DE10140485 A DE 10140485A DE 10140485 C2 DE10140485 C2 DE 10140485C2
Authority
DE
Germany
Prior art keywords
phase
signal
phase signal
frequency
clock
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
DE10140485A
Other languages
English (en)
Other versions
DE10140485A1 (de
Inventor
Dalt Nicola Da
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Intel Corp
Original Assignee
Infineon Technologies AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Infineon Technologies AG filed Critical Infineon Technologies AG
Priority to DE10140485A priority Critical patent/DE10140485C2/de
Priority to US10/206,410 priority patent/US6710633B2/en
Publication of DE10140485A1 publication Critical patent/DE10140485A1/de
Application granted granted Critical
Publication of DE10140485C2 publication Critical patent/DE10140485C2/de
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03KPULSE TECHNIQUE
    • H03K23/00Pulse counters comprising counting chains; Frequency dividers comprising counting chains
    • H03K23/64Pulse counters comprising counting chains; Frequency dividers comprising counting chains with a base or radix other than a power of two
    • H03K23/66Pulse counters comprising counting chains; Frequency dividers comprising counting chains with a base or radix other than a power of two with a variable counting base, e.g. by presetting or by adding or suppressing pulses
    • H03K23/662Pulse counters comprising counting chains; Frequency dividers comprising counting chains with a base or radix other than a power of two with a variable counting base, e.g. by presetting or by adding or suppressing pulses by adding or suppressing pulses
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03LAUTOMATIC CONTROL, STARTING, SYNCHRONISATION, OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00Automatic control of frequency or phase; Synchronisation

Description

Die vorliegende Erfindung betrifft ein Verfahren sowie eine Vorrichtung zum Erzeugen einer Zielfrequenz aus einer Grund­ frequenz, bei dem die Zielfrequenz durch Teilen der Frequenz eines Phasensignals mit der Grundfrequenz durch einen Aus­ gangsteilungsfaktor erzeugt wird, wobei die Phase des Phasen­ signals von einem Phasentakt gesteuert periodisch verändert wird.
Um aus einer Grundfrequenz eine von der Grundfrequenz ver­ schiedene Zielfrequenz zu erzeugen, ist es bekannt, die Grundfrequenz mit Hilfe eines Frequenzteilers zu teilen. Wenn dabei die Grundfrequenz durch einen nicht ganzzahligen Tei­ lungsfaktor geteilt werden soll, können nicht mehr einfache synchrone oder asynchrone Kippschaltungen verwendet werden, sondern müssen andere Verfahren eingesetzt werden. Zum Er­ zeugen eines nicht ganzzahligen Teilungsfaktors ist es bei­ spielsweise bekannt, die Grundfrequenz abwechselnd eine erste Anzahl von Perioden durch einen ersten ganzzahligen Teilungs­ faktor und eine zweite Anzahl von Perioden durch einen zwei­ ten ganzzahligen Teilungsfaktor zu teilen. Abhängig vom Ver­ hältnis der beiden Teilungsfaktoren sowie der ersten Perio­ denanzahl und der zweiten Periodenanzahl kann auf diese Weise ein nicht ganzzahliger Teilungsfaktor simuliert werden. Die­ ses Verfahren weist jedoch den Nachteil auf, dass die Aus­ gangsfrequenz ständig zwischen zwei Werten springt, die sich aus dem ersten Teilungsfaktor bzw. dem zweiten Teilungsfaktor ergeben und sich die Zielfrequenz nur im Mittel ergibt.
Zur Vermeidung dieses Nachteils ist es weiterhin bekannt, ei­ nen nicht ganzzahligen Teilungsfaktor dadurch zu erzielen, dass mehrere Eingangsphasensignale mit der Grundfrequenz er­ zeugt werden, die um einen bestimmten Phasenbetrag zueinander verschoben sind, eines dieser Eingangsphasensignale mittels einer Auswahlschaltung zu einem Phasensignal weiterzuschalten und dessen Frequenz mittels eines Ausgangsteilers mit einem ganzzahligen Teilungsfaktor zu teilen, wobei die Auswahl­ schaltung vom Ausgangssignal des Ausgangsteilers derart ge­ steuert wird, dass die Auswahlschaltung bei jedem Takt des Ausgangssignals des Ausgangsteilers ein anderes Eingangspha­ sensignal auswählt und zum Phasensignal durchschaltet. Auf diese Weise kann das Schalten des Ausgangsteilers um Zeitdau­ ern kleiner der Periodendauer der Grundfrequenz vorgezogen oder verzögert werden, wodurch sich ein nicht ganzzahliger Teilungsfaktor zwischen der Ausgangsfrequenz des Ausgangstei­ lers und der Grundfrequenz ergibt.
Durch den Aufsatz und US-Z.: KRISHNAPURA, N. u. a.: A 5.3-GHz, Programmable Divider for HiPerLAN in 0.25-µm CMOS. In: IEEE Journal of Solid-State Circuits, Vol. 35, No. 7, July 2000, Seite 1019-1024 ist ein Frequenzteiler bekannt, bei dem aus einem Eingangssignals vier um jeweils 90° phasenverschobene Auswahlsignale erzeugt werden, von denen eines mittels eines Multiplexers zu einem Ausgangsteiler weitergeleitet wird, der an seinem Ausgang eine Zielfrequenz liefert. Die Ansteuerung des Multiplexers und damit die Phase des zum Ausgangsteilers weitergeleiteten Signals wird dabei zyklisch mit einem Pha­ sentakt weitergeschaltet. Der Phasentakt enthält eine pro­ grammierbare Anzahl von Impulsen je Takt des Ausgangsteilers. Durch die programmierbare Anzahl an Takten zum Weiterschalten des Multiplexers erhöht sich zwar die Anzahl der erzielbaren Ausgangsfrequenzen, jedoch bleibt die Anzahl der erzielbaren Ausgangsfrequenzen nachteiligerweise nach wie vor begrenzt. Weiterhin ist in der vorgenannten Druckschrift eine zusätzli­ che Schaltungsanordnung offenbart, die es ermöglicht, das Weiterschalten des Multiplexers solange zu verzögern, bis das aktuell weitergeschaltete Signal den gleichen logischen Zu­ stand wie das als nächste weiterzuschaltende Signal aufweist, um Störimpulse am Ausgang des Multiplexers zu vermeiden.
Weiterhin ist durch die JP 10-032 486 ein nicht ganzzahliger Teiler bekannt, bei dem wie in der vorgenannten Druckschrift mehrere Auswahlsignale, die zueinander phasenverschoben sind, mittels eines Multiplexers zu einem Ausgangsteiler weiterge­ leitet werden können. Der Multiplexer wird von einem 2-Bit- Zähler zyklisch weitergeschaltet, wobei der 2-Bit-Zähler mit einer Frequenz weitergetaktet wird, die der Frequenz des Aus­ gangsteilers entspricht. Zum Erreichen verschiedener Aus­ gangsfrequenzen kann zum einen der Teilungsfaktor des Aus­ gangsteilers zwischen zwei Faktoren umgeschaltet werden und kann zum anderen das Taktsignal für den 2-Bit-Zähler voll­ ständig unterdrückt werden, so dass der Multiplexer nicht weitergeschaltet wird. Durch die Tatsache, dass der Takt zum Weiterschalten des Multiplexers an die Ausgangsfrequenz ge­ koppelt ist, ergibt sich nachteiligerweise eine stark be­ grenzte Anzahl an möglichen Ausgangsfrequenzen. Durch das Un­ terdrücken des Weiterschaltens des Multiplexers kann zwar ei­ ne andere Ausgangsfrequenz erzielt werden, jedoch geht dabei die Besonderheit der beschriebenen Schaltung verloren, nicht ganzzahlige Teilungsfaktoren realisieren zu können.
Der vorliegenden Erfindung liegt die Aufgabe zugrunde, ein Verfahren sowie eine Vorrichtung zum Erzeugen einer Zielfre­ quenz aus einer Grundfrequenz der eingangs genannten Art zu schaffen, mit denen eine große Anzahl von insbesondere nicht ganzzahligen Teilungsfaktoren zwischen der Grundfrequenz und der Zielfrequenz erreichbar ist.
Erfindungsgemäß wird diese Aufgabe durch ein Verfahren mit den Merkmalen des Patentanspruchs 1 bzw. eine Vorrichtung mit den Merkmalen des Patentanspruchs 14 gelöst.
Zur Erzeugung des Phasentakts wird dabei nicht das Ausgangs­ signal des Ausgangsteilers, sondern das Phasensignal selbst herangezogen. Da das Phasensignal noch nicht durch den Aus­ gangsteilungsfaktor geteilt worden ist, weist es pro Zeitein­ heit mehr Takte auf und bietet daher mehr Möglichkeiten, die Phase des Phasensignals zu verändern. Beispielsweise kann auf diese Weise ein Phasentakt erzeugt werden, der entweder bei jedem Takt des Phasensignals taktet oder nur jeweils nach ei­ ner bestimmten Anzahl von Takten des Phasensignals. Vorteil­ hafterweise kann dabei von einer Steuerung vorgegeben werden, nach jeweils wieviel Takten des Phasensignals ein Takt des Phasentakts erzeugt werden soll.
Erfindungsgemäß wird die Phase des Phasensignals entsprechend einer periodischen Schaltfolge verändert, die variabel ist. Dabei kann die Schaltfolge zum einen von einem Steuersignal und/oder zum anderen von dem logischen Zustand des Phasensig­ nals verändert werden. Auf diese Weise kann erreicht werden, dass die Phase des Phasensignals nicht nach einem gleichblei­ benden Muster verändert wird, sondern kann das Veränderungs­ muster der Phase des Phasensignals verändert werden. Durch die vergrößerte Anzahl an Möglichkeiten zur Veränderung der Phase ergibt sich auch eine größere Anzahl an erzielbaren Zielfrequenzen, so dass auch die Zielfrequenz in kleineren Schritten verändert werden kann.
Zur Erzeugung des Phasentakts aus dem Phasensignal kann vor­ teilhafterweise ein Schalter verwendet werden, der das Pha­ sensignal zum Phasentakt durchschaltet und von einem Schalt­ signal steuerbar ist. Wenn ein solcher Schalter ständig ge­ schlossen ist, entspricht der Phasentakt dem Phasensignal, wodurch der Phasentakt mit jedem Takt des Phasensignals einen Takt erzeugt. Wird der Schalter jeweils nach einer bestimmten Anzahl von Takten des Phasensignals für einen Takt durchge­ schaltet, kann auf diese Weise die Frequenz des Phasensignals heruntergeteilt werden. Dabei ist es auch denkbar, den Schal­ ter jeweils nach einer bestimmten ersten Anzahl von Takten des Phasensignals für eine bestimmte zweite Anzahl von Takten des Phasensignals zu schließen, so dass der Raum zur Erzeu­ gung verschiedener Steuertakte vergrößert wird.
Vorteilhafterweise wird die Einstellfolge der Phasenzustände bzw. das Muster der Veränderung der Phase des Phasensignals in Abhängigkeit des Phasensignals verändert. Dadurch kann ein ständiger Wechsel oder eine ständige Veränderung der Schalt­ folge mit geringem Aufwand erreicht werden, indem das ohnehin vorhandene Phasensignal verwendet wird.
Beim Verändern der Phase des Phasensignals können verschiede­ ne Phasenzustände definiert sein, wobei die Phase des Phasen­ signals in den verschiedenen Phasenzuständen jeweils um einen bestimmten Betrag auseinander liegen. Die Phasenzustände sind dabei insbesondere so gewählt, dass die Phase in den ver­ schiedenen Phasenzuständen gleichmäßig innerhalb der Perio­ dendauer der Grundfrequenz verteilt ist. Zum Verändern der Phase des Phasensignals werden nacheinander zyklisch die ver­ schiedenen Phasenzustände eingestellt, so dass bei jedem Än­ dern des Phasenzustands die Phase des Phasensignals um einen bestimmten Betrag vorgezogen oder verzögert wird, je nachdem, in welcher Reihenfolge die Phasenzustände eingestellt werden. Der Betrag, um den die Phase des Phasensignals vorgezogen bzw. verzögert wird, entspricht dem Phasenabstand der einzel­ nen Phasenzustände.
Dabei ist es jedoch auch denkbar, bei der Folge der einzu­ stellenden Phasenzustände einzelne Phasenzustände zu über­ springen, so dass bei jedem Verändern des Phasenzustands die Phase des Phasensignals um einen größeren Betrag vorgezogen bzw. verzögert wird. Auf diese Weise kann durch Beeinflussung der Einstellreihenfolge der Phasenzustände die Anzahl der er­ zielbaren Zielfrequenzen vergrößert werden.
Da die Phasenzustände in aller Regel in endlicher Anzahl vor­ liegen, existieren nur eine begrenzte Anzahl von Möglichkei­ ten, die Phasenzustände auf verschiedene Weisen nacheinander einzustellen. Mit Hilfe einer von dem Phasensignal abhängigen Einstellfolge kann beispielsweise erreicht werden, dass die Phasenzustände zyklisch in einer Richtung abwechselnd zum ei­ nen von einem zum nächsten gewechselt und zum anderen dabei jeweils ein Phasenzustand übersprungen wird. Denkbar ist da­ bei jedoch auch, zwischen einer höheren Anzahl verschiedener Muster zu wechseln, wobei die einzelnen Muster beliebig sein können. Auf diese Weise kann die Anzahl der erzielbaren Ziel­ frequenzen weiter erhöht werden, wobei dies insbesondere auch bei einer nur geringen Anzahl von Phasenzuständen bzw. Mög­ lichkeiten, die Phase des Phasensignals zu verändern, er­ reicht wird.
Zum Verändern der Phase des Phasensignals bzw. Einstellen des Phasenzustand des Phasensignals können zum einen bekannte Vorrichtungen zur Veränderung der Phase eines Signals verwen­ det werden. Vorteilhafterweise wird jedoch das Phasensignal mit einstellbarer Phase ausgehend von mehreren Eingangspha­ sensignalen mit der Grundfrequenz erzeugt, wobei die Ein­ gangsphasensignale zueinander unterschiedliche Phasenlagen aufweisen. In diesem Fall kann mit Hilfe einer Auswahlschal­ tung eines dieser Eingangsphasensignale ausgewählt und zum Phasensignal durchgeschaltet werden. Das Verändern der Phase des Phasensignals geschieht in diesem Fall durch Ansteuern der Auswahlschaltung und Durchschalten eines bestimmten Ein­ gangsphasensignals.
Vorteilhafterweise wird beim Verändern der Phase des Phasen­ signals auch berücksichtigt, welchen logischen Zustand das Phasensignal nach seiner Veränderung in Bezug auf den logi­ schen Zustand des Phasensignals vor der Veränderung aufweisen wird. Sind diese beiden logischen Zustände unterschiedlich bzw. ändert sich der logische Zustand des Phasensignals bei Veränderung seiner Phase, kann dies zu einem Störimpuls bzw. GLITCH führen, da die Veränderung des logischen Zustands des Phasensignals sich auf den Phasentakt auswirken kann, der wiederum zu einer weiteren Veränderung der Phase des Phasen­ signals führen kann. Um dies zu verhindern, wird die Phase des Phasensignals erst verändert, wenn der logische Zustand des Phasensignals bei noch unveränderter Phase dem logischen Zustand des Phasensignals nach seiner Veränderung entspricht.
Um dies zu erreichen, kann eine Hilfsphasenschaltung vorgese­ hen werden, die ein Hilfsphasensignal mit der Grundfrequenz erzeugt. Diese Hilfsphasenschaltung wird so angesteuert, dass die Phase des von ihm erzeugten Hilfsphasensignals der Phase des Phasensignals um einen Schritt des Phasentakts voraus­ eilt. Das Hilfsphasensignal weist also zu einem bestimmten Zeitpunkt den logischen Zustand auf, den das Phasensignal nach seiner nächsten Veränderung aufweisen wird. Durch Ver­ gleich des Hilfsphasensignals und des Phasensignals kann der Phasentakt entsprechend verzögert werden, so dass eine Verän­ derung der Phase des Phasensignals erst erfolgt, wenn diese Veränderung zu keiner Veränderung des logischen Zustands des Phasensignals führt. Zu diesem Zweck kann beispielsweise der Phasentakt mit einer Schaltfunktion geschaltet werden, die den Phasentakt nur durchschaltet, wenn das Hilfsphasensignal den gleichen logischen Zustand wie das Phasensignal aufweist.
Die Erfindung wird nachfolgend anhand bevorzugter Ausfüh­ rungsbeispiele unter Bezugnahme auf die beigefügte Zeichnung näher erläutert.
Fig. 1 zeigt den Aufbau einer Schaltungsanordnung zur Erzeu­ gung einer Zielfrequenz aus einer Grundfrequenz gemäß einem ersten Ausführungsbeispiel der vorliegenden Erfindung, und
Fig. 2 zeigt den Verlauf der Eingangssignale sowie des Aus­ gangssignals der Schaltungsanordnung nach Fig. 1 bei ver­ schiedenen Betriebsarten, und
Fig. 3 zeigt den Aufbau einer Schaltungsanordnung zur Erzeu­ gung einer Zielfrequenz aus einer Grundfrequenz gemäß einem zweiten Ausführungsbeispiel der vorliegenden Erfindung.
Die in Fig. 1 dargestellte Schaltungsanordnung dient zur Er­ zeugung eines Ausgangssignals 10 mit einer Zielfrequenz. Als Eingangssignale verwendet die dargestellte Schaltungsanord­ nung mehrere Eingangsphasensignale P1-P6, die alle jeweils die Grundfrequenz aufweisen, jedoch zueinander eine bestimmte Phasendifferenz aufweisen. In Fig. 2 ist im oberen Teil der zeitliche Verlauf der Eingangsphasensignale P1-P6 darge­ stellt. Dabei ist zu sehen, dass das zweite Eingangsphasen­ signal P2 gegenüber dem ersten Eingangsphasensignal P1 um ei­ ne kleine Phasendifferenz verzögert ist. Gleiches gilt für das dritte Eingangsphasensignal P3 gegenüber dem zweiten Ein­ gangsphasensignal P2 und die übrigen Eingangsphasensignale P4-­ P6. Das letzte Eingangsphasensignal P6 weist dabei gegen­ über dem vorangegangenen fünften Eingangsphasensignal P5, das vorauseilt, dem Betrag nach die gleiche Phasendifferenz wie zum ersten Eingangsphasensignal P1 auf, das jedoch nachfolgt.
Jedes dieser Eingangsphasensignale P1-P6 kann von einem Phasenschalter 1 zu einem gemeinsamen Knotenpunkt durchge­ schaltet werden, an dem ein Phasensignal 8 anliegt. Die Pha­ senschalter 1 werden so angesteuert, dass nur ein Phasen­ schalter 1 durchgeschaltet ist und das an ihm anliegende Ein­ gangsphasensignal P1-P6 zum Phasensignal 8 durchschaltet. Durch die gleichmäßig innerhalb einer Periodendauer der Grundfrequenz verteilten Phasenlagen der Eingangsphasensigna­ le P1-P6 kann auf diese Weise durch Ansteuern der Phasen­ schalter 1 erreicht werden, dass die Phase des Phasensignals in bestimmten Schritten erhöht oder erniedrigt werden kann, wobei die Schritte Vielfache des Phasenabstands zweier auf­ einanderfolgender Phasensignale P1-P6 sind.
Zum Ansteuern der Phasenschalter 1 sind Register 2 vorgese­ hen, die von einem Phasentakt 5 getaktet werden. Der Ausgang jedes Registers 2 ist mit einem zugehörigen Phasenschalter 1 verbunden. Die Eingänge und Ausgänge der Register 2 sind mit einem Phasensprungregister 3 verbunden, das zum Festlegen der Reihenfolge dient, in der die Phasenschalter 1 ansteuert wer­ den. Dazu kann das Phasensprungregister 3 die Ausgänge der Register 2 jeweils entweder mit den Eingängen der nächsten Re­ gister 2 oder der übernächsten Register 2 verbinden.
Die Register 2 zusammen mit den im Phasensprungregister 3 ge­ schaffenen Verbindungen zwischen Ausgängen der Register 2 und Eingängen der Register 2 bilden somit ein Ringschieberegis­ ter, in dem ein Schaltzustand von Phasentakt 5 gesteuert in einer bestimmten Reihenfolge zyklisch durch die Register 2 geschoben wird. Die Reihenfolge wird dabei vom Phasensprung­ register 3 durch entsprechende Verbindung der Ausgänge der Register 2 mit den Eingängen der Register 2 eingestellt.
Der Phasentakt 5 ist mit dem Phasensignal 8 über einen Schal­ ter 4 verbunden. Der Schalter 4 wird von einer Steuerung 6 angesteuert, die weiterhin auch mit dem Phasensprungregister 3 verbunden ist. Die Steuerung 6 kann zum einen durch Ansteu­ erung des Schalters 4 den Phasentakt 5 beeinflussen und zum anderen durch Steuern des Phasensprungregisters 3 die Reihen­ folge einstellen, in der die Register 2 sich gegenseitig schalten. Wenn der Schalter 4 geschlossen ist, wird das Pha­ sensignal 8 zum Phasentakt 5 durchgeschaltet. Wird der Schal­ ter 4 getaktet angesteuert, werden jeweils nur eine bestimmte Anzahl der Takte des Phasensignals 8 zum Phasentakt 5 durch­ geschaltet, so dass die Frequenz des Phasentakts 5 maximal die des Phasensignals 8 oder geringer sein kann.
Da die Ausgänge der Register 2 auch die Phasenschalter 1 steuern, wird von der Schaltreihenfolge der Register 2 auch die Phase des Phasensignals 8 beeinflusst.
Zur Einstellung verschiedener Betriebsarten der Schaltungsan­ ordnung kann die Steuerung 6 mit einem Steuersignal 7 beauf­ schlagt werden, mit dem die Zielfrequenz des Ausgangssignals 10 beeinflusst werden kann. Das Ausgangssignal 10 schließlich wird durch Teilen der Frequenz des Phasensignals 8 mit Hilfe eines Ausgangsteilers 9 erzeugt.
Mit Hilfe des Steuersignals 7 kann die Steuerung 6 dazu ver­ anlasst werden, den Schalter 4 nur bei jedem zweiten Takt des Phasensignals 8 zu schließen, so dass bei dieser Betriebswei­ se die Frequenz des Phasentakts 5 halb so groß ist wie die des Phasensignals 8. Der Ausgangsteilungsfaktor der Ausgangs­ teilers 9 beträgt im dargestellten Ausführungsbeispiel 2.
Die zwei möglichen Schaltreihenfolgen der Phasenschalter 1 können jeweils in zwei verschiedenen Richtungen durchlaufen werden und können auch abwechselnd eingestellt werden. Für den Phasentakt 5 sind zwei verschiedene Frequenzen einstell­ bar.
In Fig. 2 sind unten im Zeitdiagramm die Verläufe des Aus­ gangssignals 10 für vier verschiedene Betriebsarten A-D dargestellt. Bei den vier dargestellten Betriebsarten A-D werden die Eingangsphasensignale P1-P6 in Richtung der Rei­ henfolge P6, P5, P4 . . . durchgeschaltet, so dass die Phase mancher Takte des Phasensignals 8 und damit das Schalten des Ausgangsteilers 9 vorgezogen werden kann. Auf diese Weise kann ein Teilungsfaktor erreicht werden, der ungeradzahlig und kleiner als der Teilungsfaktor 2 ist, der dem Ausgangs­ teilungsfaktor des Ausgangsteilers 9 entspricht.
Im Folgenden werden auch die Signalverläufe mit den gleichen Buchstaben wie die zugehörigen Betriebsarten A-D bezeich­ net. Alle vier Signalverläufe A-D beginnen mit einem Wech­ sel von 0 auf 1, der von der ersten positiven Flanke des sechsten Eingangsphasensignals P6 ausgelöst wird. Die nach­ folgenden Signalsprünge der Signale A-D und insbesondere deren Zeitpunkte werden von der jeweiligen Betriebsart A-D bestimmt und führen zu unterschiedlichen Periodendauern und damit Frequenzen des Ausgangssignals 10.
Bei den in Fig. 2 dargestellten Verläufen der Eingangspha­ sensignale P1-P6 sind die positiven Flanken durch Fett­ zeichnung gekennzeichnet, die in einer der Betriebsarten A-­ D ein Schalten des Ausgangssignals 10 von 0 auf 1 und damit eine positive Flanke des Ausgangssignals 10 verursachen.
Der erste Wechsel von 0 auf 1 der Signale A-D wird von der ersten gekennzeichneten Flanke des sechsten Eingangsphasen­ signals P6 verursacht, da zu diesem Zeitpunkt von den Phasen­ schaltern 1 das sechste Eingangsphasensignal P6 zum Phasen­ signal 8 durchgeschaltet war. Die weiteren Schaltfolgen sind von der jeweiligen Betriebsart A-D abhängig.
In der Betriebsart A entspricht der Phasentakt 5 dem Aus­ gangssignal 10. Aus diesem Grund wird der Schalter 4 nur bei jedem zweiten Takt des Phasensignals 8 durchgeschaltet, so dass die Frequenz des Phasentakts 5 halb so groß ist wie die Frequenz des Phasensignals 8. Die Schaltreihenfolge der Re­ gister 2 bleibt konstant, wobei in dieser Betriebsart A bei jedem Takt des Phasentakts 5 von einem Eingangsphasensignal P1-P6 zu dem als nächstes vorauseilenden Eingangsphasensig­ nal P1-P6 geschaltet wird.
Bei der Betriebsart A wird mit der ersten gekennzeichneten Flanke des sechsten Eingangsphasensignals P6 auf das fünfte Eingangsphasensignal P5 umgeschaltet, wobei die Frequenz des Phasentakts halb so groß ist wie die Frequenz des Phasensig­ nals 8, so dass erst mit der zweiten darauffolgenden positi­ ven Flanke des fünften Eingangsphasensignals P5, der ersten gekennzeichneten Flanke des fünften Eingangs des Phasensig­ nals P5, der nächste Wechsel von 0 zu 1 des Ausgangssignals A erfolgt. Mit diesem Schaltvorgang wird als nächstes das vier­ te Eingangsphasensignal P4 ausgewählt, so dass wiederum nach zwei positiven Flanken des vierten Eingangsphasensignals P5 der nächste Wechsel von 0 zu 1 des Ausgangssignals A erzeugt wird. Die Periodendauer des Ausgangssignals A beträgt demnach die doppelte Periodendauer der Grundfrequenz minus 1/6 der Periodendauer der Grundfrequenz. Die Grundfrequenz wird in dieser Betriebsart durch den Teilungsfaktor 2 minus 1/6 ge­ teilt.
In der Betriebsart B ist der Schalter 4 ständig durchgeschal­ tet. Der Phasentakt 5 weist daher die gleiche Frequenz auf wie das Phasensignal 8 bzw. die doppelte Frequenz wie das Ausgangssignal 10 auf. Die Schaltreihenfolge der Phasenschal­ ter 1 ist wie in der vorangegangenen Betriebsart A, so dass bei jedem Takt des Phasentakts 5 zu dem um 1/6 der Perioden­ dauer der Grundfrequenz vorauseilenden Eingangsphasensignal P1-P6 weitergeschaltet wird. Das Ergebnis ist ein Teilungs­ faktor von 2 minus 2/6.
In der Betriebsart C ist der Schalter 4 ständig durchgeschal­ tet, so dass bei jedem Takt des Phasensignals 8 ein Takt des Phasentakts 5 erzeugt wird. Die Schaltfolge der Phasenschal­ ter 1 ist in diesem Fall jedoch in der Weise dynamisch ge­ steuert, dass bei einem Takt des Phasentakts 5 ein Eingangs­ phasensignal P1-P6 übersprungen wird und das Eingangspha­ sensignal P1-P6 durchgeschaltet wird, das dem aktuell durchgeschalteten jeweils 2/6 der Periodendauer der Grundfre­ quenz vorauseilt, sofern das Ausgangssignal 10 logisch 0 ist. Wenn das Ausgangssignal logisch 1 ist, werden die Phasen­ schalter 1 so gesteuert, dass bei jedem Takt des Phasentakts 5 wie in der Betriebsart B zu dem um 1/6 der Periodendauer der Grundfrequenz vorauseilenden Eingangsphasensignal P1-P6 geschaltet wird. Das Ergebnis ist ein Teilungsfaktor von 2 minus 3/6.
In der Betriebsart D ist wiederum der Schalter 4 ständig ge­ schlossen, so dass jeder Takt des Phasensignals 8 einen Takt des Steuertakts 5 erzeugt. Die Schaltfolge der Phasenschalter 1 ist unverändert, wobei bei jedem Takt des Phasentakts 5 ein Eingangsphasensignal P1-P6 übersprungen wird und zum Pha­ sensignal 8 das Eingangsphasensignal P1-P6 durchgeschaltet wird, das dem aktuell durchgeschalteten um 2/6 der Perioden­ dauer der Grundfrequenz vorauseilt. Das Ergebnis ist ein Tei­ lungsfaktor von 2 minus 4/6.
Für alle diese vier Betriebsarten A bis D kann die Schalt­ richtung der Phasenschalter 1 umgekehrt werden, so dass ins­ gesamt mit der dargestellten Schaltungsanordnung acht Be­ triebsarten durchführbar sind. Mit den Betriebsarten A-D können bei umgekehrter Schaltrichtung der Phasenschalter 1 die Teilungsfaktoren 2 plus 1/6, 2 plus 2/6, 2 plus 3/6 und 2 plus 4/6 erreicht werden.
In Fig. 3 ist ein zweites Ausführungsbeispiel für die Schal­ tungsanordnung gemäß der vorliegenden Erfindung dargestellt. Bei der Schaltungsanordnung gemäß dem zweiten Ausführungsbei­ spiel ist zusätzlich zu der in Fig. 1 dargestellten Schal­ tungsanordnung eine Reihe von Hilfsphasenschaltern 11 vorge­ sehen, die ebenfalls jeweils mit den Eingangsphasensignalen P1-P6 verbunden sind und diese auf einen gemeinsamen Kno­ tenpunkt durchschalten können. An diesem Knotenpunkt liegt ein Hilfsphasensignal 12 an. Die Hilfsphasenschalter 11 wer­ den jedoch nicht wie die Phasenschalter 1 von den Ausgängen der Register 2 sondern von den an den Eingängen der Register 2 anliegenden Signalen gesteuert. Zu einem bestimmten Zeit­ punkt wird daher immer der Hilfsphasenschalter 11 angesteu­ ert, dessen entsprechender Phasenschalter 1 mit dem nächsten Takt des Phasentakts 5 angesteuert wird. Der Schaltzustand der Hilfsphasenschalter 1 eilt demnach dem Schaltzustand der Phasenschalter 1 um einen Schritt des Phasentakts 5 voraus.
Der Phasentakt 5 wird in diesem Fall direkt von der Steuerung 6 erzeugt, wobei er entsprechend der Betriebsarten in glei­ cher Weise wie bei der Schaltungsanordnung gemäß dem ersten Ausführungsbeispiel erzeugt wird.
Bei diesem Ausführungsbeispiel ist zusätzlich eine GLITCH- Unterdrückung 13 vorgesehen, die als Eingangssignale sowohl das Hilfsphasensignal 12 als auch das Phasensignal 8 erhält und dessen Ausgang mit der Steuerung 6 verbunden ist. Die GLITCH-Unterdrückung 13 stellt eine UND-Verknüpfung zwischen dem Phasensignal 8 und dem Hilfsphasensignal 12 her und lei­ tet das Ergebnis zur Steuerung 6. Die Steuerung 6 verwendet das Ausgangssignal der GLITCH-Unterdrückung 13 in gleicher Weise wie im vorherigen Ausführungsbeispiel das Phasensignal 8, um daraus den Phasentakt 5 zu erzeugen.
Die GLITCH-Unterdrückung 13 ist dabei so eingerichtet, dass sie die UND-Verknüpfung zwischen dem Hilfsphasensignal 12 und dem Phasensignal 8 nur dann herstellt, wenn die Schaltfolge der Phasenschalter 1 ein Weiterschalten zu Eingangsphasensig­ nalen P1 mit P6 mit nacheilenden Phasen vorsieht. Andern­ falls, d. h. bei einem Weiterschalten zu Hilfsphaseneingängen P1-P6 mit vorauseilender Phase, schleift die GLITCH-Unter­ drückung 13 das Phasensignal 8 zur Steuerung 6 durch, so dass sich der gleiche Fall wie in der Schaltungsanordnung gemäß Fig. 1 ergibt.
Mit Hilfe der GLITCH-Unterdrückung 13 wird bei einer Schalt­ folge, bei der zu Eingangsphasensignalen P1-P6 mit nachfol­ gender Phase weitergeschaltet wird, das Auftreten von Störim­ pulsen des Phasensignals 8 vermieden. Der Grund dafür ist der, dass bei einem Eingangsphasensignal P1-P6 mit nachfol­ gender Phase die Signalflanken notwendigerweise später kom­ men, so dass bei einem Umschalten auf dieses Eingangsphasen­ signal P1-P6 kurz nach dem Umschalten bereits wieder eine Signalflanke kommt. Um dies zu vermeiden, wird mit der GLITCH-Unterdrückung 13 und der darin durchgeführten UND- Verknüpfung erreicht, dass ein Wechsel von 0 zu 1 oder von 1 zu 0 des Phasensignals 8 erst die Steuerung 6 erreicht, wenn der gleiche Wechsel beim Hilfsphasensignal 12 aufgetreten ist. Auf diese Weise wird von der Steuerung 6 der Takt des Phasentakts 5 zum Weiterschalten der Register 2 erst erzeugt, wenn das Phasensignal 8 und das Hilfsphasensignal 12 den gleichen logischen Zustand aufweisen. Das Auftreten von Stör­ impulsen wird somit wirksam unterdrückt.

Claims (19)

1. Verfahren zum Erzeugen einer Zielfrequenz aus einer Grundfrequenz, bei dem die Zielfrequenz durch Teilen der Fre­ quenz eines Phasensignals (8) mit der Grundfrequenz durch ei­ nen Ausgangsteilungsfaktor erzeugt wird, wobei die Phase des Phasensignals (8) von einem Phasentakt (5) gesteuert perio­ disch verändert wird und wobei der Phasentakt (5) unabhängig von der Zielfrequenz aus dem Phasensignal (8) erzeugt wird, dadurch gekennzeichnet, dass die Phase des Phasensignals (8) entsprechend einer peri­ odischen Schaltfolge verändert wird, die von einem Steuersig­ nal (7) zum Beeinflussen der Zielfrequenz einstellbar ist, und/oder von dem logischen Zustand des Phasensignals (8) ver­ änderbar ist.
2. Verfahren nach Anspruch 1, dadurch gekennzeichnet, dass der Phasentakt (5) durch ein von einem Schaltsignal ge­ steuertes Schalten des Phasensignals (8) erzeugt wird, wobei das Schaltsignal aus dem Phasensignal (8) erzeugt wird.
3. Verfahren nach Anspruch 2, dadurch gekennzeichnet, dass das Schaltsignal aus dem Phasensignal (8) in Abhängig­ keit eines Steuersignals (7) zum Beeinflussen der Zielfre­ quenz erzeugt wird.
4. Verfahren nach Anspruch 2 oder 3, dadurch gekennzeichnet, dass das Schaltsignal durch Teilen der Frequenz des Phasen­ signals (8) durch einen Phasensteuerteilungsfaktor erzeugt wird.
5. Verfahren nach Anspruch 1, dadurch gekennzeichnet, dass der Phasentakt (5) durch Teilen der Frequenz des Phasen­ signals (8) durch einen Phasensteuerteilungsfaktor erzeugt wird.
6. Verfahren nach Anspruch 4 oder 5, dadurch gekennzeichnet, dass der Phasensteuerteilungsfaktor in Abhängigkeit eines Steuersignals (7) zum Beeinflussen der Zielfrequenz einstell­ bar ist.
7. Verfahren nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, dass die Phase des Phasensignals (8) durch Auswählen eines Phaseneingangssignals (P1-P6) aus mehreren Phaseneingangs­ signalen (P1-P6) mit der Grundfrequenz zur Verwendung als Phasensignal (8) verändert wird, wobei die Phaseneingangssig­ nale (P1-P6) unterschiedliche Phasen aufweisen.
8. Verfahren nach Anspruch 7, dadurch gekennzeichnet, dass die Phasen der Phaseneingangssignale (P1-P6) gleichmä­ ßig innerhalb einer Periodendauer der Grundfrequenz verteilt sind.
9. Verfahren nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, dass die Phase des Phasensignals (8) bei jedem Schritt des Phasentakts (5) um einen bestimmten Betrag erhöht oder er­ niedrigt wird.
10. Verfahren nach Anspruch 9, dadurch gekennzeichnet, dass die Phase des Phasensignals (8) insgesamt höchstens um eine Periodendauer der Grundfrequenz erhöht bzw. erniedrigt wird, wobei die Phase des Phasensignals (8) um eine ganze Pe­ riodendauer der Grundfrequenz erhöht bzw. erniedrigt wird, sobald sie beim Erniedrigen bzw. Erhöhen den Rahmen der Peri­ odendauer verlässt.
11. Verfahren nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, dass die Phase des Phasensignals (8) erst verändert wird, wenn das noch unveränderte Phasensignal (8) den gleichen lo­ gischen Zustand aufweist wie ihn das Phasensignal (8) nach seiner Veränderung aufweisen wird.
12. Verfahren nach Anspruch 11, dadurch gekennzeichnet, dass ein Hilfsphasensignal (12) erzeugt wird, das die Grund­ frequenz und eine Phase aufweist, die der Phase des Phasen­ signals (8) um einen Schritt des Phasentakts (5) voraus eilt, wobei die Phase des Phasensignals (8) erst verändert wird, wenn das Phasensignal (8) und das Hilfsphasensignal (12) den gleichen logischen Zustand aufweisen.
13. Verfahren nach Anspruch 11 oder 12, dadurch gekennzeichnet, dass das Verfahren in Abhängigkeit der Art der Veränderung der Phase des Phasensignals (8) nur in den Fällen durchge­ führt wird, in denen zum Zeitpunkt der Veränderung der Phase des Phasensignals (8) das noch unveränderte Phasensignal (8) einen anderen logischen Zustand aufweist, wie ihn das Phasen­ signal (8) nach seiner Veränderung aufweisen wird.
14. Vorrichtung zum Erzeugen einer Zielfrequenz aus einer Grundfrequenz, mit einem Ausgangsteiler zum Teilen der Fre­ quenz eines Phasensignals (8) mit der Grundfrequenz durch ei­ nen Ausgangsteilungsfaktor und einer Phasenschaltvorrichtung (1, 2, 3) zum periodischen Verändern der Phase des Phasensig­ nals (8) in Abhängigkeit eines Phasentakts (5), wobei die Vorrichtung eine Steuereinrichtung (6) aufweist, die derart eingerichtet ist, dass sie den Phasentakt (5) unabhängig von der Zielfrequenz aus dem Phasensignal (8) erzeugt, dadurch gekennzeichnet, dass die Vorrichtung Mittel (2, 3, 6) zum Erzeugen einer pe­ riodischen Schaltfolge zum Verändern der Phase des Phasensig­ nals (8) aufweist, die derart eingerichtet sind, dass die Schaltfolge von einem Steuersignal (7) zum Beeinflussen der Zielfrequenz einstellbar ist, und/oder von dem logischen Zu­ stand des Phasensignals (8) veränderbar ist.
15. Vorrichtung nach Anspruch 14, dadurch gekennzeichnet, dass die Vorrichtung einen Schalter (4) aufweist, der von der Steuereinrichtung (6) mittels eines Schaltsignals ansteuerbar ist und der derart eingerichtet ist, dass er den Phasentakt (5) durch Schalten des Phasensignals (8) erzeugt.
16. Vorrichtung nach Anspruch 14 oder 15, dadurch gekennzeichnet, dass die Vorrichtung einen Phasenfrequenzteiler zwischen dem Phasensignal (8) und dem Phasentakt (5) aufweist.
17. Vorrichtung nach einem der Ansprüche 14-16, dadurch gekennzeichnet, dass die Vorrichtung eine Auswahlschaltung (1) zum Auswählen des Phasensignals (8) aus einer Mehrzahl von Eingangsphasen­ signalen (P1-P6) aufweist.
18. Vorrichtung nach einem der Ansprüche 14-17, dadurch gekennzeichnet, dass die Vorrichtung eine Hilfsphasenschaltung (11) zum Er­ zeugen eines Hilfsphasensignals (12) mit der Grundfrequenz aufweist, wobei die Vorrichtung derart eingerichtet ist, dass die Phase des Hilfsphasensignals (12) der Phase des Phasen­ signals (8) um einen Schritt des Phasentakts (5) voraus eilt und die Phase des Phasensignals (8) erst verändert wird, wenn das Phasensignal (8) und das Hilfsphasensignal (12) den glei­ chen logischen Zustand aufweisen.
19. Vorrichtung nach Anspruch 14 dadurch gekennzeichnet, dass die Vorrichtung zur Durchführung des Verfahrens nach ei­ nem der Ansprüche 1 bis 13 eingerichtet ist.
DE10140485A 2001-08-17 2001-08-17 Verfahren und Vorrichtung zur Frequenzerzeugung Expired - Lifetime DE10140485C2 (de)

Priority Applications (2)

Application Number Priority Date Filing Date Title
DE10140485A DE10140485C2 (de) 2001-08-17 2001-08-17 Verfahren und Vorrichtung zur Frequenzerzeugung
US10/206,410 US6710633B2 (en) 2001-08-17 2002-07-26 Method and arrangement for frequency generation

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE10140485A DE10140485C2 (de) 2001-08-17 2001-08-17 Verfahren und Vorrichtung zur Frequenzerzeugung

Publications (2)

Publication Number Publication Date
DE10140485A1 DE10140485A1 (de) 2003-07-03
DE10140485C2 true DE10140485C2 (de) 2003-09-18

Family

ID=7695822

Family Applications (1)

Application Number Title Priority Date Filing Date
DE10140485A Expired - Lifetime DE10140485C2 (de) 2001-08-17 2001-08-17 Verfahren und Vorrichtung zur Frequenzerzeugung

Country Status (2)

Country Link
US (1) US6710633B2 (de)
DE (1) DE10140485C2 (de)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8963588B2 (en) 2011-08-22 2015-02-24 Infineon Technologies Ag Fractional frequency divider

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH1032486A (ja) * 1996-07-16 1998-02-03 Fujitsu Ltd 分数分周器及びpll回路

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2749722B1 (fr) * 1996-06-10 1998-11-06 Sgs Thomson Microelectronics Diviseur programmable
US6281721B1 (en) * 2000-02-24 2001-08-28 Lucent Technologies, Inc. Programmable frequency divider
JP3495311B2 (ja) * 2000-03-24 2004-02-09 Necエレクトロニクス株式会社 クロック制御回路

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH1032486A (ja) * 1996-07-16 1998-02-03 Fujitsu Ltd 分数分周器及びpll回路

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
US-Z.: KRISHNAPURA, N. u.a.: A 5.3-GHz Prgrammable Divider for HiPerI.AN in 0.25- um CMOS. In: IEEE Journal of Solid-State Circuits, Vol. 35, No. 7, July 2000, S. 1019-1024 *

Also Published As

Publication number Publication date
US6710633B2 (en) 2004-03-23
US20030043024A1 (en) 2003-03-06
DE10140485A1 (de) 2003-07-03

Similar Documents

Publication Publication Date Title
DE10164916B4 (de) Datenrückgewinnungsschaltungsanordnung
DE102009052053B4 (de) Schaltung mit Mehrphasenoszillator
DE2541163A1 (de) Phasen- und/oder frequenzkomparator
DE19834416C2 (de) Taktsignalgenerator
DE19924048A1 (de) Taktphasen-Berichtigungsschaltkreis
DE112009003584T5 (de) VERFAHREN UND SYSTEME FüR EINEN DIGITALEN PULSBREITENMODULATOR
DE112008002355T5 (de) Verfahren und Vorrichtung zur Taktzyklenunterdrückung
DE102013111844A1 (de) Hochauflösende Steuerung für einen Multimodus-Schaltnetzwandler und hochauflösender Flankengenerator
DE4342266A1 (de) Taktgenerator sowie Phasenkomparator zur Verwendung in einem solchen Taktgenerator
DE19852457C2 (de) Verfahren und Vorrichtung zur Phasendrehung in einem Phasenregelkreis
DE102006011126B4 (de) Verfahren und Schaltung zum zeilenverkoppelten Erzeugen eines Taktes
DE69730175T2 (de) PLL-Frequenzsynthetisierer
DE4040299A1 (de) Schaltungsanordnung zur taktumsetzung eines digitalen signals
EP1039638B1 (de) Schaltungsanordnung zum störungsfreien Initialisieren von Verzögerungsregelschleifen mit schneller Verriegelung
DE60002233T2 (de) Phasenregelkreis und Frequenzmodulationsverfahren zu dessen Nutzung
DE60211684T2 (de) Verfahren und Einrichtung für die parallele Synchronisation von mehreren seriellen Datenströmen
EP0360349B1 (de) Digitaler Frequenzgenerator
DE2803650C3 (de) Vorrichtung zur Erzeugung einer pulsdauermodulierten Impulsfolge
DE3416548A1 (de) Verfahren und einrichtung zur optimalen zeitlichen einstellung von taktsignalen fuer digitalrechner
DE10140485C2 (de) Verfahren und Vorrichtung zur Frequenzerzeugung
DE3033867C2 (de) Impulsfrequenzvervielfacher
DE3601858C1 (de) Schaltungsanordnung zur Frequenzteilung
DE102004001030B4 (de) Verschachtelte Hochauflösungsverzögerungskette
DE102007043340B4 (de) Erhöhung der PWM-Auflösung durch Modulation
EP1071208B1 (de) Verfahren zur Modulation eines Grundtaktes für digitale Schaltungen und Taktmodulator zur Ausführung des Verfahrens

Legal Events

Date Code Title Description
OP8 Request for examination as to paragraph 44 patent law
8304 Grant after examination procedure
8364 No opposition during term of opposition
8327 Change in the person/name/address of the patent owner

Owner name: LANTIQ DEUTSCHLAND GMBH, 85579 NEUBIBERG, DE

R081 Change of applicant/patentee

Owner name: LANTIQ DEUTSCHLAND GMBH, DE

Free format text: FORMER OWNER: INFINEON TECHNOLOGIES AG, 81669 MUENCHEN, DE

Effective date: 20110325

Owner name: LANTIQ BETEILIGUNGS-GMBH & CO. KG, DE

Free format text: FORMER OWNER: INFINEON TECHNOLOGIES AG, 81669 MUENCHEN, DE

Effective date: 20110325

R081 Change of applicant/patentee

Owner name: INTEL CORP., SANTA CLARA, US

Free format text: FORMER OWNER: LANTIQ DEUTSCHLAND GMBH, 85579 NEUBIBERG, DE

Owner name: LANTIQ BETEILIGUNGS-GMBH & CO. KG, DE

Free format text: FORMER OWNER: LANTIQ DEUTSCHLAND GMBH, 85579 NEUBIBERG, DE

R082 Change of representative

Representative=s name: KRAUS & WEISERT PATENTANWAELTE PARTGMBB, DE

R081 Change of applicant/patentee

Owner name: INTEL CORP., SANTA CLARA, US

Free format text: FORMER OWNER: LANTIQ BETEILIGUNGS-GMBH & CO. KG, 85579 NEUBIBERG, DE

R082 Change of representative
R071 Expiry of right