CN103098564A - 多层印刷配线板及其制造方法 - Google Patents
多层印刷配线板及其制造方法 Download PDFInfo
- Publication number
- CN103098564A CN103098564A CN2010800680984A CN201080068098A CN103098564A CN 103098564 A CN103098564 A CN 103098564A CN 2010800680984 A CN2010800680984 A CN 2010800680984A CN 201080068098 A CN201080068098 A CN 201080068098A CN 103098564 A CN103098564 A CN 103098564A
- Authority
- CN
- China
- Prior art keywords
- hole
- conductive paste
- substrate
- layer
- conductive
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
- H05K3/4038—Through-connections; Vertical interconnect access [VIA] connections
- H05K3/4053—Through-connections; Vertical interconnect access [VIA] connections by thick-film techniques
- H05K3/4069—Through-connections; Vertical interconnect access [VIA] connections by thick-film techniques for via connections in organic insulating substrates
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/46—Manufacturing multilayer circuits
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/11—Printed elements for providing electric connections to or between printed circuits
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/46—Manufacturing multilayer circuits
- H05K3/4611—Manufacturing multilayer circuits by laminating two or more circuit boards
- H05K3/4614—Manufacturing multilayer circuits by laminating two or more circuit boards the electrical connections between the circuit boards being made during lamination
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
- H05K2203/07—Treatments involving liquids, e.g. plating, rinsing
- H05K2203/0703—Plating
- H05K2203/0733—Method for plating stud vias, i.e. massive vias formed by plating the bottom of a hole without plating on the walls
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Manufacturing & Machinery (AREA)
- Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)
- Production Of Multi-Layered Print Wiring Board (AREA)
Abstract
多层印刷配线板(1)具有:第1导电层(12),其设置在第1基板(11)上;第2导电层(22),其设置在第2基板(21)上;以及通孔(2),其贯穿第2基板(21),并且以第1导电层(12)作为底面。在通孔(2)中填充有导电性膏(3),该导电性膏(3)含有作为导电性填料的平板状填料。
Description
技术领域
本发明涉及多层印刷配线板及其制造方法,该多层印刷配线板构成为,为了使分别设置在多个基板上的导电层连接,在设置于基板上的通孔中填充导电性膏。
背景技术
近几年,在电子设备领域中,伴随电子设备的高密度化或小型化等,印刷配线板被用于多种用途。其中,已知为了形成较多的配线而将多个基板层叠而成的多层印刷配线板。多层印刷配线板具有:第1导电层,其设置在第1基板上;以及第2导电层,其设置在第2基板上。通过在第2基板上设置通孔,对设置有该通孔的基板实施镀敷,从而使第1导电层和第2导电层电连接。
然而,在对基板实施镀敷的情况下,如果通孔的壁面或底面没有充分进行除胶渣,则电连接的可靠性存在问题,不能实现配线图案的细间距化。并且,由于需要制作镀敷掩膜,因此不能降低成本,另外,由于产生镀敷废液,因此对环境造成的负担也很高。
例如,在专利文献1中公开了下述方法,即,分别制作第1层叠体和第2层叠体,将这些层叠体层叠而制造多层印刷配线板。在该文献中公开了下述技术,即,为了使第1导电层和第2导电层电连接,在贯穿第2基板的通孔中填充导电性膏,而代替实施镀敷。
具体而言,首先,如图7(a)、(b)所示,准备设置有第1导电层112的第1基板111,然后在第1基板111的与第1导电层112相反一侧的表面上设置粘结剂层160。接着,如图7(c)、(d)所示,在第1导电层112上形成规定的配线图案后,将由粘结剂层131和树脂膜132形成的覆盖膜130贴合在第1导电层112上。接着,如图7(e)、(f)所示,在粘结剂层160上设置遮蔽带170,然后形成贯穿第1基板111的通孔104。接着,如图7(g)、(h)所示,通过在通孔104中填充导电性膏105后,将遮蔽带170剥离,从而制造出第1层叠体。
而且,如图8(a)、(b)所示,准备设置有第2导电层122的第2基板121,然后在第2基板121的与第2导电层122相反一侧的表面上设置粘结剂层160。接着,如图8(c)、(d)、(e)所示,在第2导电层122上形成规定的配线图案,然后在粘结剂层160上设置遮蔽带170,进而,形成贯穿第2基板121的通孔102。接着,如图8(f)、(g)所示,通过在通孔102中填充导电性膏103,然后将遮蔽带170剥离,从而制造出第2层叠体。
并且,如图9(a)、(b)所示,对第1层叠体和第2层叠体进行位置对齐,将第1层叠体、第2层叠体和另外的导电层113层叠。接着,如图9(c)、(d)所示,在最外层即另外的导电层113上形成规定的配线图案,然后使由粘结剂层141和树脂膜142形成的覆盖膜140与另外的导电层113贴合。而且,通过在第2导电层122上贴合由粘结剂层151和树脂膜152形成的覆盖膜150,从而制造出多层印刷配线板101。
然而,在专利文献1记载的多层印刷配线板中,如图9(a)所示,将导电性膏填充至通孔中后,将2个基板层叠。因此,很难以与覆盖膜130的开口相对的方式对导电性膏103进行位置对齐。因此,也考虑在将多个基板层叠后形成通孔,然后填充导电性膏的方法。但是,在这种方法的情况下,由于通孔变长,因此不能将导电性膏充分填充到通孔内。因此,存在覆盖通孔的覆盖膜的粘结剂层熔融而与导电性膏混合后进入通孔中的可能性,从而使得第1导电层和第2导电层之间的电连接无法得到充分的可靠性。
专利文献1:日本专利第3996521号公报
发明内容
本发明的目的在于提供一种多层印刷配线板及其制造方法,其使得利用导电性膏实现的第1导电层和第2导电层的电连接的可靠性得到提高。
为了解决上述课题,根据本发明的第一技术方案,可提供一种多层印刷配线板,具有:第1导电层,其设置在第1基板上;第2导电层,其设置在第2基板上;通孔,其贯穿第2基板及第2导电层,并且具有由第1导电层形成的底面;以及覆盖膜,其以覆盖通孔的方式设置。在通孔中填充有导电性膏,该导电性膏含有作为导电性填料的平板状填料。
根据该结构,填充在通孔中的导电性膏含有作为导电性填料的平板状填料。该导电性膏与现有的导电性膏相比,表现出较低的流动性,因此,可以抑制构成覆盖膜的粘结剂层的材料与导电性膏混合后进入通孔中。由此,可以可靠地进行填充在通孔中的导电性膏与位于通孔底面的第1导电层的电连接。因此,提高由导电性膏进行的第1导电层与第2导电层的电连接的可靠性。
在上述多层印刷配线板中,优选平板状填料相对于导电性填料整体的比例为67至100质量%。
根据该结构,与现有的导电性膏相比,表现出更低的流动性,因此,可以进一步抑制构成覆盖膜的粘结剂层的材料与导电性膏混合后进入通孔中。其结果,进一步提高由导电性膏进行的第1导电层与第2导电层的电连接的可靠性。
在上述多层印刷配线板中,优选通孔的直径大于或等于30μm且小于或等于200μm。
根据该结构,通孔的直径小于或等于200μm,因此,通孔的直径减小,从而可以实现第2基板中的细间距化。另外,由于通孔的直径大于或等于30μm,因此,能够容易地向通孔中填充导电性膏。
在上述多层印刷配线板中,优选填充在通孔中的导电性膏连续地设置在第2导电层上,且设置在第2导电层上的导电性膏的直径与通孔的直径之差大于或等于20μm且小于或等于200μm。
根据该结构,第2导电层上的导电性膏的直径与通孔的直径之差小于或等于200μm,因此,第2导电层上的导电性膏的直径减小,从而可以实现第2基板中的细间距化。另外,由于第2导电层上的导电性膏的直径与通孔的直径之差大于或等于20μm,因此,能够使填充在通孔中的导电性膏与设置有导电性膏的第2导电层可靠地连接。
为了解决上述课题,根据本发明的第一技术方案,提供一种多层印刷配线板的制造方法,该多层印刷配线板具有:第1导电层,其设置在第1基板上;第2导电层,其设置在第2基板上;以及通孔,其贯穿第2基板,并且具有由第1导电层形成的底面。该制造方法包含:印刷工序,在该工序中,在设置有通孔的第2基板上印刷导电性膏,该导电性膏含有作为导电性填料的平板状填料;以及加压工序,在该工序中,在印刷有导电性膏的第2基板上,以覆盖导电性膏的方式设置覆盖膜,并将该覆盖膜压向第2基板。在加压工序中,通过将导电性膏与覆盖膜一起加压,从而将导电性膏填充至通孔中。
根据该结构,在将作为导电性填料而含有平板状填料的导电性膏印刷在第2基板上后,该导电性膏被填充在通孔中。该导电性膏与现有的导电性膏相比,表现出较低的流动性,因此,能够抑制构成覆盖膜的粘结剂层的材料与导电性膏混合后进入通孔中。由此,能够使填充在通孔中的导电性膏与形成通孔底面的第1导电层可靠地连接。因此,使得由导电性膏进行的第1导电层与第2导电层之间的电连接的可靠性得到提高。
另外,在将覆盖膜压向第2基板的工序中,将导电性膏与覆盖膜一起加压,从而将导电性膏填充至通孔中。因此,除了上述加压工序之外,不需要用于将导电性膏填充至通孔中的其他工序,因此能够减少制造工序的数量。
附图说明
图1是表示本发明的一个实施方式涉及的多层印刷配线板的剖视图。
图2是表示本发明的一个实施方式涉及的导电性膏的电子显微镜照片。
图3(a)至(c)是用于说明本发明的一个实施方式涉及的多层印刷配线板的制造方法的剖视图。
图4(a)、(b)是用于说明本发明的一个实施方式涉及的多层印刷配线板的制造方法的剖视图。
图5(a)至(d)是用于说明本发明的一个实施方式涉及的多层印刷配线板的制造方法的剖视图。
图6是表示实施例1至4涉及的多层印刷配线板的概略结构的剖视图。
图7(a)至(h)是用于说明现有的多层印刷配线板的制造方法的剖视图。
图8(a)至(g)是用于说明现有的多层印刷配线板的制造方法的剖视图。
图9(a)至(d)是用于说明现有的多层印刷配线板的制造方法的剖视图。
具体实施方式
以下基于图1至图6,列举出层叠具有柔性的2个印刷配线板而形成的一个实施方式,对本发明的多层印刷配线板进行说明。
如图1所示,多层印刷配线板1具有:第1印刷配线板10;第2印刷配线板20;覆盖第1印刷配线板10的覆盖膜30、40;覆盖第2印刷配线板20的覆盖膜50;以及粘结剂层60,该粘结剂层60用于使各印刷配线板10、20贴合。
第1印刷配线板10是在两个表面印刷有配线图案的双面印刷配线板。第1印刷配线板10具有:第1基板11;第1导电层12,其形成在第1基板11的一侧的表面上;以及另外的导电层13,其形成在第1基板11的另一侧的表面上。第2印刷配线板20是仅在一侧的表面上印刷有配线图案的单面印刷配线板。第2印刷配线板20具有第2基板21和第2导电层22,该第2导电层22形成在第2基板21的一侧的表面上。
各基板11、21由柔性优良的树脂材料构成。作为形成基板11、21的树脂,例如使用聚酰亚胺、聚酯等作为印刷配线板用途而具有通用性的树脂,特别地,由于除了柔性之外还具有高耐热性,因此,优选使用例如聚酰胺类树脂或聚酰亚胺、聚酰胺酰亚胺等聚酰亚胺类树脂。各基板11、21的厚度大于或等于10μm且小于或等于50μm。
作为各导电层12、13、22,使用铜等金属。例如,通过对铜箔等金属箔进行蚀刻,形成具有规定的配线图案的各导电层12、13、22。也可以通过半加法通过镀敷来形成配线图案。各导电层12、13、22的厚度大于或等于5μm且小于或等于50μm。
覆盖膜30是覆盖第1导电层12的绝缘层。覆盖膜30由层叠在第1导电层12上的粘结剂层31和层叠在粘结剂层31上的树脂膜32构成。粘结剂层31粘结并层叠在第1基板11的一侧的表面及第1导电层12上。由此,覆盖膜30设置为,在第1印刷配线板10上对第1导电层12进行覆盖。
覆盖膜40是用于覆盖另外的导电层13的绝缘层。覆盖膜40由层叠在另外的导电层13上的粘结剂层41和层叠在粘结剂层41上的树脂膜42构成。粘结剂层41粘结并层叠在第1基板11的另一侧的表面及另外的导电层13上。由此,覆盖膜40设置为,在第1印刷配线板10上对另外的导电层13进行覆盖。
覆盖膜50是用于覆盖第2导电层22的绝缘层。覆盖膜50由层叠在第2导电层22上的粘结剂层51和层叠在粘结剂层51上的树脂膜52构成。粘结剂层51粘结并层叠在第2基板21的一侧的表面及第2导电层22上。由此,覆盖膜50设置为,在第2印刷配线板20上对第2导电层22进行覆盖。
作为构成各粘结剂层31、41、51的粘结剂,优选柔性或耐热性优良的粘结剂,例如使用尼龙类、环氧树脂类、丁缩醛树脂类、丙烯酸树脂类等各种树脂类的粘结剂。作为各树脂膜32、42、52,也可以使用与构成各基板11、21的树脂材料相同的材料。各覆盖膜30、40、50的厚度大于或等于10μm且小于或等于100μm。
粘结剂层60由层间粘结剂构成,该层间粘结剂用于对第1印刷配线板10和第2印刷配线板20进行粘结。粘结剂层60为膜状,设置在第1印刷配线板10和第2印刷配线板20之间。粘结剂层60设置在第1印刷配线板10上的覆盖膜30和第2印刷配线板20之间。粘结剂层60将覆盖膜30的树脂膜32和第2印刷配线板20的第2基板21粘结。
作为构成粘结剂层60的粘结剂,可以使用与构成各粘结剂层31、41、51的粘结剂相同的粘结剂。粘结剂层60的厚度大于或等于10μm且小于或等于100μm。
多层印刷配线板1具有填充在通孔2中的导电性膏3和填充在通孔4中的导电性膏5。导电性膏3使第1导电层12和第2导电层22电连接,导电性膏5使第1导电层12和另外的导电层13电连接。
通孔2是设置在第2印刷配线板20上而没有实施镀敷的有底的通路孔。通孔2贯穿第2基板21、第2导电层22及粘结剂层60。通孔2的底面由第1导电层12形成,通孔2的壁面由覆盖膜30、粘结剂层60、第2基板21及第2导电层22形成。通孔2的直径D1优选大于或等于30μm且小于或等于200μm。通孔2的形状除了圆形之外,例如也可以是椭圆形或剖面呈多边形。在不是圆形的情况下,将开口的最大长度作为通孔2的直径D1。
通孔4是设置在第1印刷配线板10上而没有实施镀敷的有底的通路孔。通孔4贯穿第1基板11及另外的导电层13。通孔4的底面由第1导电层12形成,通孔4的壁面由第1基板11和另外的导电层13形成。通孔4的直径也与通孔2的直径D1同样地,大于或等于30μm且小于或等于200μm。
作为导电性膏3、5,使用将金属颗粒等导电性填料分散在粘合剂树脂中而形成的膏体。作为金属颗粒,例如可以举出银、铂、金、铜、镍及钯等,为了表现出优良的导电性,优选银粉末或镀银铜粉末等。作为粘合剂树脂,例如可以举出环氧树脂、酚醛树脂、聚酯树脂、聚氨酯树脂、丙烯酸树脂、三聚氰胺树脂、聚酰亚胺树脂及聚酰胺酰亚胺树脂等。在这些树脂中,从提高导电性膏的耐热性的观点出发,优选热硬化性树脂,在本实施方式中优选环氧树脂。
作为环氧树脂,例如可以举出双酚A型、F型、S型、AD型,或双酚A型和双酚F型的共聚型环氧树脂,或萘基型环氧树脂、酚醛型环氧树脂、联苯型环氧树脂及双环戊二烯型环氧树脂等。也可以使用高分子量环氧树脂即苯氧基树脂。
粘合剂树脂溶解在溶剂中使用。作为溶剂例如可以举出酯类、醚类、酮类、醚酯类、醇类、烃类、胺类等有机溶剂。为了进行丝网印刷以将导电性膏3、5填充至通孔2、4中,作为溶剂优选印刷性优良的高沸点溶剂,更具体而言,优选乙酸卡必醇酯或丁基卡必醇乙酸酯。也可以将这些溶剂组合使用。利用三辊机、旋转搅拌脱泡机等使这些材料混合、分散,使其成为均匀的状态,制作出导电性膏3、5。
如上所述,本发明涉及的多层印刷配线板1具有:第1导电层12,其设置在第1基板11上;第2导电层22,其设置在第2基板21上;通孔2,其使第1导电层12和第2导电层22电连接;以及覆盖膜50,其覆盖通孔2。通孔2贯穿第2基板21及第2导电层22,并且通孔2的底面由第1导电层12形成。
在通孔2中,填充有含有作为导电性填料的平板状填料的导电性膏3。如图2所示,平板状(鳞片状)导电性填料在彼此正交的3个方向(长度方向、宽度方向、厚度方向)上具有不同的尺寸。其中,1个方向(厚度方向)的尺寸小于或等于其他2个方向(长度方向、宽度方向)的尺寸的最大值的1/2。
由于在导电性膏3中作为导电性填料含有平板状填料,因此,与现有的导电性膏相比,表现出较低的流动性。根据该导电性膏3,能够抑制构成覆盖膜50的粘结剂层51的材料与导电性膏3混合后进入通孔2中。另外,优选平板状填料相对于导电性填料整体的比例为67至100质量%。如果是这种比例,则导电性膏3表现出更低的流动性,因此,能够进一步抑制粘结剂层51的材料与导电性膏3混合后进入通孔2中。
导电性膏3中作为导电性填料例如含有99%累积粒度直径小于或等于15μm的平板状填料。通过将99%累积粒度直径设为小于或等于15μm,从而能够提高向通孔2的填充性,并且,提高导电性膏3中的填充密度,得到导电性高的导电性膏。在此,x%累积粒度直径(x是任意值)是在粒度分布测量中累积值为x%的粒径,可以通过粒度分布测量装置(“日機装(株)”制的“マイクロトラック粒度分布測定装置9320HRA(X-100)”)等测得。
对于作为导电性填料的平板状填料,优选平均粒径(即50%累积粒度直径)大于或等于1μm且小于或等于4μm。通过将平均粒径限定在上述范围内,可以得到导电性更高的导电性膏。
对于作为导电性填料的平板状填料,单位质量的表面积即比表面积例如是1.3m2/g,振实密度例如是2.9g/cm3。振实密度是通过密度测量装置(“(株)島津製作所”制的“アキュピックII1340”)测量的密度。
在平板状填料的表面上形成有银和铜的合金层。因此,以规定的温度进行加压而填充至通孔2中的导电性膏3中的平板状填料,与作为连接对象的第1导电层12及第2导电层22的一部分进行金属熔接。上述平板状填料例如通过在表面具有铜层的金属粉末的表面上形成银层后,在湿式还原性气氛中加热而获得。
作为导电性膏3中包含的导电性填料,除了平板状填料之外还可以使用球状填料。作为球状填料可以举出非完全球形的填料或在表面上具有若干凹凸的填料及剖面为椭圆状的填料等。球状填料的平均粒径优选小于或等于10μm。导电性膏3的流动性因含有球状填料而提高。
填充在通孔2中的导电性膏3连续设置在第2导电层22上。设置在第2导电层22上的导电性膏3的直径D2与通孔2的直径D1之差大于或等于20μm且小于或等于200μm。
下面,参照图3(a)至图5(d),说明图1所示的多层印刷配线板的制造方法。图3(a)至(c)是用于说明第1层叠体的制造方法的剖视图。图4(a)、(b)是用于说明第2层叠体的制造方法的剖视图。图5(a)至(d)是用于说明将第1层叠体和第2层叠体层叠而制造多层印刷配线板的方法的剖视图。
如图3(a)所示,为了制造第1层叠体,准备在两个表面设置有各导电层12、13的第1基板11。可以隔着粘结剂层(未图示)而将各导电层12、13设置在第1基板11上,但考虑到弯曲性、柔性,优选以不隔着粘结剂层的状态将各导电层12、13设置在第1基板11上。
接着,如图3(b)所示,将第1导电层12遮掩之后,通过进行化学蚀刻(例如湿式蚀刻)等公知的蚀刻,在第1导电层12上形成规定的配线图案。
接着,如图3(c)所示,将覆盖膜30的粘结剂层31粘结在第1基板11的一侧的表面及第1导电层12上。由此,将覆盖膜30设置在第1印刷配线板10上,完成第1层叠体。
另外,如图4(a)所示,为了制造第2层叠体,准备在一侧的表面上设置有第2导电层22的第2基板21。可以隔着粘结剂层(未图示)而将第2导电层22设置在第2基板21上,但考虑到弯曲性、柔性,优选以不隔着粘结剂层的状态而将第2导电层22设置在第2基板21上。
接着,如图4(b)所示,在第2基板21的另一侧的表面即与第2导电层22相反一侧的表面上贴合粘结剂层60,完成第2层叠体。
将按照上述方式制造的各层叠体,如图5(a)所示地进行层叠。即,将设置在第2基板21上的粘结剂层60与覆盖膜30的树脂膜32粘结。接着,对成为最外层的第2导电层22和另外的导电层13进行遮掩。然后,通过湿式蚀刻等公知的蚀刻法,在第2导电层22及另外的导电层13上分别形成规定的配线图案。
接着,如图5(b)所示,在第2导电层22、第2基板21、粘结剂层60及覆盖膜30上,使用CO2激光(YAG激光)或聚酰亚胺蚀刻液等进行开孔。由此,形成通孔2。同样地,在另外的导电层13和第1基板11上进行开孔,形成通孔4。接着,将残留在各通孔2、4内的胶渣去除。具体而言,实施使用碱或高锰酸钾的湿式除胶渣处理或等离子处理,对各通孔2、4内部进行清洁。
接着,如图5(c)所示,印刷导电性膏3以将其填充在通孔2内,印刷导电性膏5以将其填充在通孔4内。由此,在通孔2内设置导电性膏3,在通孔4内设置导电性膏5。作为导电性膏3、5的印刷方法,例如可以举出丝网印刷法。在本实施方式中,由于在将第1层叠体和第2层叠体层叠后(即,将第1基板11和第2基板21层叠后)形成通孔2,因此,能够容易地进行第1基板11和第2基板21的位置对齐。另外,不需要在现有的多层印刷配线板101的制造方法中使用的遮蔽带170。
接着,如图5(d)所示,将覆盖膜40的粘结剂层41与第1基板11的另一侧的表面、另外的导电层13及导电性膏5粘结。另外,将覆盖膜50的粘结剂层51与第2基板21的一侧的表面、第2导电层22及导电性膏3粘结。此时,以在较长的通孔2内填充导电性膏3为目的,一边以200℃的温度对覆盖膜50进行加热,一边以2.5MPa的压力将其压向第2基板21。由此,导电性膏3与覆盖膜50一起被加压,而使导电性膏3填充至通孔2中。这样,覆盖膜40、50分别设置在第1及第2层叠体上,从而制造出多层印刷配线板1。
根据本实施方式,能够得到以下效果。
(1)在通孔2中,填充作为导电性填料含有平板状填料的导电性膏3。该导电性膏3与现有的导电性膏相比,表现出较低的流动性,因此,能够抑制构成覆盖膜50的粘结剂层51的材料与导电性膏3混合后进入通孔2中。因此,能够使填充至通孔2中的导电性膏3和形成通孔2的底面的第1导电层12可靠地连接。因此,提高通过导电性膏3进行的第1导电层12和第2导电层22的电连接的可靠性。
(2)如果平板状填料相对于导电性填料整体的比例为67至100质量%,则导电性膏3与现有的导电性膏相比,表现出更低的流动性。因此,能够进一步抑制构成覆盖膜50的粘结剂层51的材料与导电性膏3混合后进入通孔2中。其结果,进一步提高通过导电性膏3进行的第1导电层12和第2导电层22的电连接的可靠性。
(3)通孔2的直径D1大于或等于30μm且小于或等于200μm。即,通过将通孔2的直径D1设置为小于或等于200μm,能够实现第2基板21中的细间距化。另外,通过将通孔2的直径D1设置为大于或等于30μm,能够容易地将导电性膏3填充在通孔2中。
(4)填充至通孔2中的导电性膏3连续设置在第2导电层22上。另外,设置在第2导电层22上的导电性膏3的直径D2与通孔2的直径D1之差大于或等于20μm且小于或等于200μm。即,通过将导电性膏3的直径D2与通孔2的直径D1之差设置为小于或等于200μm,能够减小第2导电层22上的导电性膏3的直径D2,实现第2基板21中的细间距化。另外,通过将导电性膏3的直径D2与通孔2的直径D1之差设置为大于或等于20μm,能够使填充在通孔2中的导电性膏3和设置有导电性膏3的第2导电层22可靠地连接。
(5)多层印刷配线板1的制造方法包含:印刷工序,在该工序中,在设置有通孔2的第2基板21上印刷含有平板状填料的导电性膏3;以及加压工序,在该工序中,对于印刷有导电性膏3的第2基板21,以覆盖导电性膏3的方式设置覆盖膜50,并将该覆盖膜50压向第2基板21。在加压工序中,导电性膏3与覆盖膜50一起被加压,从而将该导电性膏3填充至通孔2中。即,含有平板状填料的导电性膏3在印刷在第2基板21上后,被填充至通孔2中。
由于上述导电性膏3与现有导电性膏相比,表现出较低的流动性,因此,能够抑制构成覆盖膜50的粘结剂层51的材料与导电性膏3混合后进入通孔2中。由此,能够使填充在通孔2中的导电性膏3和形成通孔2的底面的第1导电层12可靠地连接。从而,提高通过导电性膏3进行的第1导电层12和第2导电层22的电连接的可靠性。
另外,在将覆盖膜50压向第2基板21的加压工序中,导电性膏3与覆盖膜50一起被加压而使导电性膏3填充至通孔2中。因此,除了上述加压工序之外,不需要用于将导电性膏3填充至通孔2中的其他工序,制造工序的工序数量减少。其结果,多层印刷配线板1的制造成本降低。
也可以以下述方式对上述实施方式进行变更。
·也可以在将导电性填料分散在粘合剂树脂中而得到的导电性膏3、5中混合潜在性固化剂。例如,作为固化剂,在作为粘合剂树脂使用环氧树脂的情况下,可以使用胺化合物、咪唑化合物,在作为粘合剂树脂使用聚酯树脂的情况下,可以使用异氰酸酯化合物。
实施例
以下使用图6,基于实施例对本发明进行说明。
(导电性膏的制作)
(实施例1)
在制作导电性膏3时,作为粘合剂树脂即环氧树脂,使用(1)分子量约50000的双酚A型环氧树脂(“ジヤパンエポキシレジン(株)”制的jER(注册商标)1256)和(2)分子量约380的双酚F型环氧树脂(“ジヤパンエポキシレジン(株)”制的jER(注册商标)806)。作为潜在性固化剂,使用(3)咪唑类的潜在性固化剂(“旭化成ケミカルズ(株)”制的“ノバキユア”(注册商标)HX-3941HP)。作为导电性填料,使用(4)99%累积粒度直径大约5.9μm且平均粒径2.3μm、比表面积1.3m2/g且振实密度2.9g/cm3的平板状填料。作为平板状填料,使用银相对于平板状填料整体的比例为20质量%的镀银铜粉末。作为溶剂使用丁基卡必醇乙酸酯,将(1)至(4)以重量比(1)72/(2)79/(3)26/(4)1333的比例溶解在溶剂中。然后,使用三辊机对(1)至(4)进行分散、混炼,以使得溶液中的固态成分达到75质量%,制作出导电性膏3。在实施例1中,平板状填料相对于导电性填料整体的比例是100质量%。
(实施例2)
在制作导电性膏3时,作为导电性填料,除了平板状填料之外,还使用有(5)平均粒径0.5μm的球状填料。然后,将(1)至(5)以重量比(1)72/(2)79/(3)26/(4)893/(5)440的比例溶解在溶剂中,除此之外,与实施例1相同。在实施例2中,平板状填料相对于导电性填料整体的比例是66.9质量%。
(实施例3)
在制作导电性膏3时,作为导电性填料,除了平板状填料之外,还使用有(5)平均粒径0.5μm的球状填料。然后,将(1)至(5)以重量比(1)72/(2)79/(3)26/(4)667/(5)667的比例溶解在溶剂中,除此之外,与实施例1相同。在实施例3中,平板状填料与导电性填料整体的比例是50质量%。
(实施例4)
在制作导电性膏3时,作为导电性填料,除了平板状填料之外,还使用有(5)平均粒径0.5μm的球状填料。然后,将(1)至(5)以重量比(1)72/(2)79/(3)26/(4)200/(5)1133的比例溶解在溶剂中,除此之外,与实施例1相同。在实施例4中,平板状填料与导电性填料整体的比例是15质量%。
(多层印刷配线板的制作)
使用通过实施例1至4得到的导电性膏3,分别制作多层印刷配线板1。
在制作多层印刷配线板1时,首先,准备在第1基板11上层叠有第1导电层12的第1印刷配线板10。作为第1基板11,使用厚度为25μm的聚酰亚胺制基板,作为第1导电层12,使用厚度为18μm的铜箔。接着,按照使在后面的工序中形成的通孔2通过菊花链构造连接的方式,在第1导电层12上形成配线图案。
接着,将由粘结剂层31和树脂膜32构成的覆盖膜30设置在第1印刷配线板10上,从而形成第1层叠体。覆盖膜30的厚度是27μm。构成覆盖膜30的粘结剂层31的厚度是15μm。构成覆盖膜30的树脂膜32的厚度是12μm。
接着,准备在第2基板21上层叠有第2导电层22的第2印刷配线板20。作为第2基板21使用厚度为25μm的聚酰亚胺制基板,作为第2导电层22,使用厚度为18μm的铜箔。接着,按照使在后面的工序中形成的通孔2通过菊花链构造连接的方式,在第2导电层22上形成配线图案。
接着,在第2基板21上贴合粘结剂层60而形成第2层叠体。粘结剂层60的厚度是25μm。接着,将设置在第2基板21上的粘结剂层60与覆盖膜30的树脂膜32粘结,使第1层叠体和第2层叠体层叠。
接着,形成贯穿第2导电层22、第2基板21、粘结剂层60及覆盖膜30的1296个通孔2。形成在第2基板21上的1296个通孔2形成为,通过菊花链构造连接,并且,通孔2的直径D1为100μm。接着,通过除胶渣处理,对通孔2内部进行清洁。
接着,印刷导电性膏3以将其填充在通孔2中。将导电性膏3印刷在第2导电层22上,使得导电性膏3的直径D2与通孔2的直径D1之差成为30μm。
接着,以覆盖通孔2的方式设置由粘结剂层51和树脂膜52构成的覆盖膜50。此时,以200℃的按压温度及2.5MPa的压力将导电性膏3与覆盖膜50一起压向第2基板21。这样,将导电性膏3填充至通孔2中。
(连接电阻的测量)
对于所制得的各多层印刷配线板1,在加热处理的前后,分别测量由第1导电层12、第2导电层22及导电性膏3形成的电路的电阻。而且,对于加热处理前的多层印刷配线板1,通过4端子法测量含有导电性膏3的电路的初始电阻。另外,对于加热处理后的多层印刷配线板1,通过4端子法测量含有导电性膏3的电路在回流焊接后的电阻。测得的电阻值可以认为是填充在通孔2中的导电性膏3的电阻、第1导电层12、第2导电层22、第1导电层12与导电性膏3的接触电阻及第2导电层22与导电性膏3的接触电阻的总和。该情况下的加热处理是根据在通过回流焊接对电子部件(电子部件)进行安装的情况下的通常的回流焊曲线进行的。在加热处理中,使多层印刷配线板1在将260℃设为峰值温度的回流焊炉中通过6次。
(连接可靠性的评价)
为了对进行了加热处理的情况下的连接可靠性进行评价,基于初始电阻及回流焊接后的电阻,计算出电阻上升率。将其结果在表1中示出。
[表1]
从表1可得到下述结果,即,平板状填料与导电性填料整体的比例越高,则电阻上升率越低,连接可靠性越高。即,可以得到下述结果,即,由于导电性膏3与现有的导电性膏相比,表现出较低的流动性,因此,能够进一步抑制构成覆盖膜50的粘结剂层51的材料与导电性膏3混合后进入通孔2中。特别地,在实施例1、2中,电阻上升率为1%,得到了良好的连接可靠性。因此,可以得到下述结果,即,如果平板状填料相对于导电性填料整体的比例大于或等于67质量%,则能够进一步抑制构成覆盖膜50的粘结剂层51的材料与导电性膏3混合后进入通孔2中。
工业实用性
作为本发明的应用例,举出为了使分别设置在多个基板上的导电层连接,而在设置于基板上的通孔中填充导电性膏的多层印刷配线板及其制造方法。
Claims (5)
1.一种多层印刷配线板,具有:第1导电层,其设置在第1基板上;第2导电层,其设置在第2基板上;通孔,其贯穿所述第2基板及所述第2导电层,并且该通孔具有由所述第1导电层形成的底面;以及覆盖膜,其以覆盖所述通孔的方式设置,
该多层印刷配线板的特征在于,
在所述通孔中填充有导电性膏,该导电性膏含有作为导电性填料的平板状填料。
2.根据权利要求1所述的多层印刷配线板,其特征在于,
所述平板状填料相对于所述导电性填料整体的比例为67至100质量%。
3.根据权利要求1或2所述的多层印刷配线板,其特征在于,
所述通孔的直径大于或等于30μm且小于或等于200μm。
4.根据权利要求1至3中任一项所述的多层印刷配线板,其特征在于,
填充在所述通孔中的所述导电性膏连续地设置在所述第2导电层上,
设置在所述第2导电层上的所述导电性膏的直径与所述通孔的直径之差大于或等于20μm且小于或等于200μm。
5.一种多层印刷配线板的制造方法,该多层印刷配线板具有:第1导电层,其设置在第1基板上;第2导电层,其设置在第2基板上;以及通孔,其贯穿所述第2基板,并且该通孔具有由所述第1导电层形成的底面,
该多层印刷配线板的制造方法的特征在于,包含:
印刷工序,在该工序中,在设置有所述通孔的所述第2基板上印刷导电性膏,该导电性膏含有作为导电性填料的平板状填料;以及
加压工序,在该工序中,在印刷有所述导电性膏的所述第2基板上,以覆盖所述导电性膏的方式设置覆盖膜,将该覆盖膜压向所述第2基板,
在所述加压工序中,通过将所述导电性膏与所述覆盖膜一起加压,从而将所述导电性膏填充至所述通孔中。
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
PCT/JP2010/062191 WO2012011165A1 (ja) | 2010-07-20 | 2010-07-20 | 多層プリント配線板およびその製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN103098564A true CN103098564A (zh) | 2013-05-08 |
CN103098564B CN103098564B (zh) | 2016-07-20 |
Family
ID=45496606
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201080068098.4A Expired - Fee Related CN103098564B (zh) | 2010-07-20 | 2010-07-20 | 多层印刷配线板及其制造方法 |
Country Status (3)
Country | Link |
---|---|
KR (1) | KR20130140618A (zh) |
CN (1) | CN103098564B (zh) |
WO (1) | WO2012011165A1 (zh) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN104427765A (zh) * | 2013-08-20 | 2015-03-18 | 深圳崇达多层线路板有限公司 | Ptfe覆铜板的加工方法 |
Citations (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
EP0428086A2 (en) * | 1989-11-13 | 1991-05-22 | Sumitomo Electric Industries, Ltd. | Method of manufacturing a ceramic circuit board |
EP0429689A1 (en) * | 1989-11-24 | 1991-06-05 | Nippon Cmk Corporation Limited | Printed circuit board |
CN1092240A (zh) * | 1992-05-06 | 1994-09-14 | 松下电器产业株式会社 | 制造印刷电路有机基板的方法和用该方法制造的有机基板 |
JP2002009441A (ja) * | 2000-06-22 | 2002-01-11 | Toshiba Corp | プリント配線板およびその製造方法 |
JP2007227156A (ja) * | 2006-02-23 | 2007-09-06 | Sumitomo Electric Ind Ltd | 導電性ペースト及びそれを用いたプリント配線基板 |
CN101530014A (zh) * | 2006-10-19 | 2009-09-09 | 住友电气工业株式会社 | 多层印刷线路板及其制造方法 |
CN101616534A (zh) * | 2008-06-24 | 2009-12-30 | 住友电工印刷电路株式会社 | 多层印刷配线板及其制造方法 |
Family Cites Families (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH04199782A (ja) * | 1990-11-29 | 1992-07-20 | Sharp Corp | フレキシブル基板のスルーホール作成方法 |
JP2003179351A (ja) * | 2001-12-11 | 2003-06-27 | Cmk Corp | ビルドアップ多層配線基板及びその製造方法 |
EP1887583A4 (en) * | 2005-05-30 | 2009-06-17 | Sumitomo Electric Industries | CONDUCTIVE PASTE AND MULTILAYER PRINTED CIRCUIT BOARD USING THE SAME |
JP2009026700A (ja) * | 2007-07-23 | 2009-02-05 | Sumitomo Electric Ind Ltd | 導電性ペーストおよびそれを用いた多層プリント配線板 |
-
2010
- 2010-07-20 WO PCT/JP2010/062191 patent/WO2012011165A1/ja active Application Filing
- 2010-07-20 KR KR1020137003823A patent/KR20130140618A/ko not_active Application Discontinuation
- 2010-07-20 CN CN201080068098.4A patent/CN103098564B/zh not_active Expired - Fee Related
Patent Citations (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
EP0428086A2 (en) * | 1989-11-13 | 1991-05-22 | Sumitomo Electric Industries, Ltd. | Method of manufacturing a ceramic circuit board |
EP0429689A1 (en) * | 1989-11-24 | 1991-06-05 | Nippon Cmk Corporation Limited | Printed circuit board |
CN1092240A (zh) * | 1992-05-06 | 1994-09-14 | 松下电器产业株式会社 | 制造印刷电路有机基板的方法和用该方法制造的有机基板 |
JP2002009441A (ja) * | 2000-06-22 | 2002-01-11 | Toshiba Corp | プリント配線板およびその製造方法 |
JP2007227156A (ja) * | 2006-02-23 | 2007-09-06 | Sumitomo Electric Ind Ltd | 導電性ペースト及びそれを用いたプリント配線基板 |
CN101530014A (zh) * | 2006-10-19 | 2009-09-09 | 住友电气工业株式会社 | 多层印刷线路板及其制造方法 |
CN101616534A (zh) * | 2008-06-24 | 2009-12-30 | 住友电工印刷电路株式会社 | 多层印刷配线板及其制造方法 |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN104427765A (zh) * | 2013-08-20 | 2015-03-18 | 深圳崇达多层线路板有限公司 | Ptfe覆铜板的加工方法 |
CN104427765B (zh) * | 2013-08-20 | 2017-06-27 | 深圳崇达多层线路板有限公司 | Ptfe覆铜板的加工方法 |
Also Published As
Publication number | Publication date |
---|---|
WO2012011165A1 (ja) | 2012-01-26 |
KR20130140618A (ko) | 2013-12-24 |
CN103098564B (zh) | 2016-07-20 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
TWI413474B (zh) | 多層印刷配線板 | |
TWI477229B (zh) | Printed wiring board with shielding film and printed wiring board | |
JP3869859B2 (ja) | 垂直相互接続電子集成体とこれに有用な組成物 | |
US8299371B2 (en) | Circuitized substrate with dielectric interposer assembly and method | |
TWI430728B (zh) | 製造具有焊料膏連接之電路化基板的方法 | |
JP5783329B2 (ja) | 異方性導電シート、および、それを用いた電極接合方法 | |
CN101530014A (zh) | 多层印刷线路板及其制造方法 | |
JPWO2008047918A1 (ja) | 電子機器のパッケージ構造及びパッケージ製造方法 | |
JP2008103640A (ja) | 多層配線基板 | |
CN101976590A (zh) | 导电性糊剂和使用其制造多层印刷布线板的方法 | |
JP3461172B2 (ja) | 多層配線回路基板の製造方法 | |
US9351408B2 (en) | Coreless layer buildup structure with LGA and joining layer | |
CN102246607B (zh) | 电极连接结构、用于电极连接结构的导电粘合剂、以及电子装置 | |
US8536459B2 (en) | Coreless layer buildup structure with LGA | |
CN103098564B (zh) | 多层印刷配线板及其制造方法 | |
JP2009026700A (ja) | 導電性ペーストおよびそれを用いた多層プリント配線板 | |
TW202007243A (zh) | 電路板及電路板的製作方法 | |
JP5526818B2 (ja) | プリント配線板 | |
JP4763813B2 (ja) | 多層プリント配線板およびその製造方法 | |
JP2007158070A (ja) | 導電ペースト組成物及びそれを用いた厚膜チップ抵抗器 | |
JP2008160150A (ja) | 基板の製造方法 | |
JP2007258421A (ja) | フレキシブルプリント配線板およびその製造方法 | |
JP2009001628A5 (zh) | ||
JP5573557B2 (ja) | 接合方法及び接合体 | |
TW201208514A (en) | Multilayered printed circuit board and method for manufacturing the same |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
C14 | Grant of patent or utility model | ||
GR01 | Patent grant | ||
CF01 | Termination of patent right due to non-payment of annual fee |
Granted publication date: 20160720 Termination date: 20190720 |
|
CF01 | Termination of patent right due to non-payment of annual fee |