CN103098200A - 具有金属替换栅极的晶体管及其制造方法 - Google Patents

具有金属替换栅极的晶体管及其制造方法 Download PDF

Info

Publication number
CN103098200A
CN103098200A CN201180043465XA CN201180043465A CN103098200A CN 103098200 A CN103098200 A CN 103098200A CN 201180043465X A CN201180043465X A CN 201180043465XA CN 201180043465 A CN201180043465 A CN 201180043465A CN 103098200 A CN103098200 A CN 103098200A
Authority
CN
China
Prior art keywords
layer
metal
doped region
deposition
boundary
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201180043465XA
Other languages
English (en)
Other versions
CN103098200B (zh
Inventor
K·K·H·黄
郭德超
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Taiwan Semiconductor Manufacturing Co TSMC Ltd
Original Assignee
International Business Machines Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by International Business Machines Corp filed Critical International Business Machines Corp
Publication of CN103098200A publication Critical patent/CN103098200A/zh
Application granted granted Critical
Publication of CN103098200B publication Critical patent/CN103098200B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008—Making conductor-insulator-semiconductor electrodes
    • H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
    • H01L21/28026—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor
    • H01L21/28079—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor the final conductor layer next to the insulator being a single metal, e.g. Ta, W, Mo, Al
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/0405—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising semiconducting carbon, e.g. diamond, diamond-like carbon
    • H01L21/0425—Making electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008—Making conductor-insulator-semiconductor electrodes
    • H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008—Making conductor-insulator-semiconductor electrodes
    • H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
    • H01L21/28158—Making the insulator
    • H01L21/28167—Making the insulator on single crystalline silicon, e.g. using a liquid, i.e. chemical oxidation
    • H01L21/28185—Making the insulator on single crystalline silicon, e.g. using a liquid, i.e. chemical oxidation with a treatment, e.g. annealing, after the formation of the gate insulator and before the formation of the definitive gate conductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/8238—Complementary field-effect transistors, e.g. CMOS
    • H01L21/823828—Complementary field-effect transistors, e.g. CMOS with a particular manufacturing method of the gate conductors, e.g. particular materials, shapes
    • H01L21/823842—Complementary field-effect transistors, e.g. CMOS with a particular manufacturing method of the gate conductors, e.g. particular materials, shapes gate conductors with different gate conductor materials or different gate conductor implants, e.g. dual gate structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/8238—Complementary field-effect transistors, e.g. CMOS
    • H01L21/823857—Complementary field-effect transistors, e.g. CMOS with a particular manufacturing method of the gate insulating layers, e.g. different gate insulating layer thicknesses, particular gate insulator materials or particular gate insulator implants
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42372—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the conducting layer, e.g. the length, the sectional shape or the lay-out
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/51—Insulating materials associated therewith
    • H01L29/517—Insulating materials associated therewith the insulating material comprising a metallic compound, e.g. metal oxide, metal silicate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66545—Unipolar field-effect transistors with an insulated gate, i.e. MISFET using a dummy, i.e. replacement gate in a process wherein at least a part of the final gate is self aligned to the dummy gate

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • General Chemical & Material Sciences (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

通过去除衬底的掺杂区之上的多晶硅栅极并在所述衬底之上形成掩模层，以便通过所述掩模层内的孔暴露所述掺杂区，来制造晶体管。在所述掩模层的顶表面和侧表面上以及在所述掺杂区的顶表面上沉积界面层。在所述界面层上沉积这样的层，该层适于降低所述晶体管的阈值电压和/或减小所述晶体管的反型层的厚度。所述层包括扩散到所述界面层中的诸如铝或镧的金属，且还包括诸如氧化铪的氧化物。在所述掩模层的所述孔内形成导电插塞，例如金属插塞。所述界面层、所述界面层上的所述层以及所述导电插塞作为所述晶体管的替换栅极。

Description

具有金属替换栅极的晶体管及其制造方法
背景技术
晶体管是种类繁多的集成电路中常见的半导体器件。晶体管基本上是开关。当对晶体管栅极施加大于阈值电压的电压时，该开关导通，电流流过晶体管。当栅极上的电压小于阈值电压时，该开关关断，电流不会流过晶体管。
传统上，晶体管栅极为多晶硅栅极。具有多晶硅栅极的晶体管相对容易制造，并且具有多晶硅栅极的晶体管的运行效果是公知的。但是，由于包括晶体管的集成电路的功耗和运行速度被优化，因此，最近晶体管已为金属栅极。
具有金属栅极的晶体管可通过两种一般方法制造。可以先制造多晶硅栅极，然后在后续半导体处理期间用金属栅极替换该多晶硅栅极。此方法被称为“后栅极（gate last）”法，并且在金属栅极替换多晶硅栅极的情况下，金属栅极被视为镶嵌栅极或替换栅极。第二种方法制造金属栅极而不先制造多晶硅栅极，该方法被称为“先栅极（gate first）”法。
发明内容
本发明的一个实施例的方法用于制造晶体管。所述方法去除衬底的掺杂区之上的多晶硅栅极并在所述衬底之上形成掩模层，以便通过所述掩模层内的孔暴露所述掺杂区。所述方法在所述掩模层的顶表面和侧表面上以及在通过所述孔暴露的所述掺杂区的顶表面上沉积界面层。所述方法在所述界面层上沉积适于以下中的一者或多者的层：降低所述晶体管的阈值电压以及减小所述晶体管的反型层（inversion layer）的厚度。所述方法在所述掩模层的所述孔内形成导电插塞（plug）。所述界面层、所述界面层上的所述层，以及所述导电插塞一起作为所述晶体管的替换栅极。
本发明的另一实施例的方法也用于制造晶体管。所述方法去除衬底的p掺杂区之上的第一多晶硅栅极，去除所述衬底的n掺杂区之上的第二多晶硅栅极，并在所述衬底上形成掩模层，以便通过所述掩模层内的孔暴露所述p掺杂区和所述n掺杂区。所述方法用第一临时层覆盖所述掩模层内的使所述n掺杂区暴露的所述孔。在用所述第一临时层覆盖所述掩模层内的使所述n掺杂区暴露的所述孔的同时，所述方法在所述掩模层的顶表面和侧表面上以及在通过所述孔暴露的所述p掺杂区的顶表面上沉积第一界面层。在用所述第一临时层覆盖所述掩模层内的使所述n掺杂区暴露的所述孔的同时，所述方法还在所述第一界面层上沉积适于以下中的一者或多者的第一层：降低所述晶体管的阈值电压以及减小所述晶体管的反型层的厚度。所述方法去除所述第一临时层，并用第二临时层覆盖所述掩模层内的使所述p掺杂区暴露的所述孔。
在用所述第二临时层覆盖所述掩模层内的使所述p掺杂区暴露的所述孔的同时，所述方法在所述掩模层的顶表面和侧表面上以及在通过所述孔暴露的所述n掺杂区的顶表面上沉积第二界面层。在用所述第二临时层覆盖所述掩模层内的使所述p掺杂区暴露的所述孔的同时，所述方法还在所述第二界面层上沉积适于以下中的一者或多者的第二层：降低所述晶体管的阈值电压以及减小所述晶体管的反型层的厚度，所述第二层不同于所述第一层。所述方法去除所述第二临时层，并在所述掩模层的每个孔内形成导电插塞。所述第一界面层、所述第一界面层上的所述第一层以及使所述p掺杂区暴露的所述孔内的所述导电插塞作为所述晶体管的用于所述p掺杂区的第一替换栅极。所述第二界面层、所述第二界面层上的所述第二层以及使所述n掺杂区暴露的所述孔内的所述导电插塞作为所述晶体管的用于所述n掺杂区的第二替换栅极。
本发明的又一实施例的方法也用于形成晶体管。所述方法在掺杂区之上的多晶硅栅极的侧表面上形成垂直间隔物（spacer）。所述方法用硅化物替换所述掺杂区的这样的一部分，该部分位于从所述掺杂区的顶表面开始的每个垂直间隔物的一侧。所述方法在所述衬底之上以及在所述多晶硅栅极之上形成掩模层，所述掩模层包括氮化物。所述方法蚀刻所述掩模层以暴露所述多晶硅栅极，并去除所述多晶硅栅极。所述方法在所述掩模层的顶表面和侧表面上以及在通过所述孔暴露的所述掺杂区的顶表面上沉积界面层。所述方法在所述界面层上沉积适于以下中的一者或多者的层：降低所述晶体管的阈值电压以及减小所述晶体管的反型层的厚度。所述方法在所述掩模层的所述孔内沉积功函数金属，并在所述掩模层的所述孔内的所述功函数金属之上沉积第二金属。所述功函数金属和所述第二金属为导电插塞。所述界面层、所述界面层上的所述层，以及所述导电插塞一起作为所述晶体管的替换栅极。
根据本发明的一个实施例的半导体晶体管器件包括衬底、位于所述衬底内并通过所述衬底暴露的掺杂区、位于所述衬底之上的掩模层以及位于所述掩模层内并位于所述掺杂区之上的金属替换栅极（replacement metalgate）。所述金属替换栅极包括界面层，所述界面层邻近所述掩模层的侧表面并邻近所述掺杂区的顶表面。所述金属替换栅极还包括至少部分地扩散到所述界面层中以实现以下中的一者或多者的层：降低所述晶体管的阈值电压以及减小所述半导体晶体管器件的反型层的厚度。
本发明的另一实施例的半导体晶体管器件包括衬底、位于所述衬底内并通过所述衬底暴露的p掺杂区、位于所述衬底内并通过所述衬底暴露的n掺杂区、位于所述衬底之上的掩模层。所述半导体晶体管器件还包括位于所述掩模层内并位于所述p掺杂区之上的第一金属替换栅极，以及位于所述掩模层内并位于所述n掺杂区之上的第二金属替换栅极。所述第一金属替换栅极包括邻近所述掩模层的侧表面并邻近所述p掺杂区的顶表面的第一界面层，以及至少部分地扩散到所述第一界面层中以实现以下中的一者或多者的第一层：降低所述晶体管的阈值电压以及减小所述半导体晶体管器件的反型层的厚度。所述第二金属替换栅极包括邻近所述掩模层的侧表面并邻近所述n掺杂区的顶表面的第二界面层，以及至少部分地扩散到所述第二界面层中以实现以下中的一者或多者的第二层：降低所述晶体管的阈值电压以及减小所述半导体晶体管器件的反型层的厚度。所述第二层不同于所述第一层。
附图说明
现在将参考附图仅通过实例描述本发明的实施例，在附图中：
图1A是根据本发明的实施例用于制造具有金属替换栅极的晶体管的方法的第一部分的流程图。
图1B是根据本发明的实施例用于制造具有金属替换栅极的晶体管的方法的第二部分的流程图。
图2A是根据本发明的实施例在已执行了图1A的部分102之后的示范性晶体管的图。
图2B是根据本发明的实施例在已执行了图1A的部分106、108和110之后的示范性晶体管的图。
图2C是根据本发明的实施例在已执行了图1A的部分112和114之后的示范性晶体管的图。
图2D是根据本发明的实施例在已执行了图1A的部分116、118和119之后的示范性晶体管的图。
图2E是根据本发明的实施例在已执行了图1B的部分126、128、130和132之后的示范性晶体管的图。
图2F是根据本发明的实施例在已执行了图1B的部分140和142之后的示范性晶体管的图。
具体实施方式
在下面对本发明的示例性实施例的详细描述中，参考构成该描述的一部分的附图。在所述附图中，通过示例示出了其中可以实施本发明的特定示例性实施例。以使得本领域的技术人员能够实施本发明的足够详细的程度描述这些实施例。可以使用其它实施例，并且在不偏离本发明的精神或范围的情况下，可以做出逻辑上、机械上和其它方面的改变。因此，下面的详细描述不应被视为限制性的，本发明的实施例的范围仅由所附权利要求限定。
如背景技术部分中所述，最近已经开始制造具有替代多晶硅栅极的金属栅极的晶体管。制造具有金属栅极的晶体管通常比制造具有多晶硅栅极的晶体管更难。更具体地说，制造具有金属替换栅极的晶体管比制造具有多晶硅栅极的晶体管更难。
本发明的实施例涉及制造具有金属替换栅极的晶体管。本发明的实施例提供这样的制造方法：其中，所得到的晶体管的阈值电压以及所得到的晶体管的反型层的厚度都减小。因此，与采用现有晶体管的可比的集成电路相比，采用本发明的晶体管的集成电路功耗更小且运行频率更高。
图1A和1B分别示出根据本发明的实施例用于制造半导体晶体管器件的方法100的第一部分和第二部分。提供这样的衬底：在该衬底内具有p掺杂区和n掺杂区，且在p掺杂区和n掺杂区之上具有多晶硅栅极（102）。在一个实施例中，衬底本身也可以是多晶硅。栅极用于晶体管。包括掺杂区和位于掺杂区之上的多晶硅栅极的衬底可以常规地形成。在一个实施例中，栅极与衬底之间还具有蚀刻停止层。
图2A示出根据本发明的实施例在已执行了部分102之后的示范性晶体管200的一部分。晶体管200还可以被称为半导体晶体管器件。晶体管200包括衬底202以及位于衬底202内的p掺杂区204和n掺杂区206。在p掺杂区204之上具有多晶硅栅极208，且在n掺杂区206之上具有多晶硅栅极210。此外，在多晶硅栅极208和210与衬底202之间具有蚀刻停止层211。在一个实施例中，蚀刻停止层211可以是氧化硅或氮化硅。
返回参考图1A，从衬底去除多晶硅栅极并在衬底之上形成掩模层，以便通过在掩模层内的对应孔暴露掺杂区（104）。在一个实施例中，可以如下执行部分104。在多晶硅栅极的侧表面上形成垂直间隔物（106）。垂直间隔物可以为氮化硅、氧氮化硅、氧化硅或另一材料；但是，垂直间隔物和蚀刻停止层必须为不同的材料。垂直间隔物可通过以下方式形成：在衬底和多晶硅栅极之上沉积层，然后蚀刻该层，以便仅保留位于多晶硅栅极的侧表面上的层。
在间隔物的每一侧用硅化物替换掺杂区的一部分（108）。硅化物的目的是为了降低晶体管的源极和漏极与后续形成的接触之间的接触电阻。部分108可以是蚀刻暴露的掺杂区，然后在所产生的空间中沉积硅化物。然后在衬底之上和多晶硅栅极之上形成掩模层（110），并对正形成的晶体管进行化学机械平面化（CMP），以从多晶硅栅极的顶表面去除掩模层（112）。掩模层可以是氧化硅或氮化硅。然后去除多晶硅栅极和蚀刻停止层（114）。
图2B示出根据本发明的实施例在已执行了部分106、108和110之后的晶体管200的一部分。已在多晶硅栅极208和210的侧表面上形成垂直间隔物212。已用硅化物替换位于间隔物212侧面的p掺杂区204和n掺杂区206的部分。已在衬底202和多晶硅栅极210之上沉积诸如氮化物的掩模层216。
图2C示出根据本发明的实施例在已执行了部分112和114之后的晶体管200的一部分。已对晶体管200进行了CMP以暴露多晶硅栅极210，并且已例如通过蚀刻直到已到达蚀刻停止层211，去除了多晶硅栅极210。在多晶硅210原先所在位置处形成孔218和220。孔218对应于p掺杂区204并通过掩模层216暴露p掺杂区204，而孔220对应于n掺杂区206并通过掩模层216暴露n掺杂区206。由于不再需要层211，因此去除在孔218和220内暴露的蚀刻停止层211。
返回参考图1A，用第一临时层覆盖掩模层内的使n掺杂区暴露的孔（116）。然后在掩模层的顶表面和侧表面上以及在通过其对应的孔暴露的p掺杂区的顶表面上形成第一界面层（118）。该界面层可以为氧化硅、氧氮化硅或另一材料。该界面层可以在衬底表面处理工艺（例如，热氧化、等离子体氮化或沉积）期间形成。然后在第一界面层上沉积第一层（119）。
可以以三种不同方式在部分119中在第一界面层上沉积第一层。第一，可以在第一界面层上沉积金属层或金属氧化物层，接着沉积高k介电层。金属层或金属氧化物层以及高k介电层一起被视为在第一界面层上沉积的第一层。金属层或金属氧化物层可以为镧、镥、氧化镧或氧化镥以及其它金属和其它金属氧化物，高k介电层可以为氧化铪、氧化钛或氧化锆以及其它高k电介质。
第二，可以在第一界面层上沉积高k介电层，接着沉积金属层或金属氧化物层。高k介电层和金属层或金属氧化物层一起被视为在第一界面层上沉积的第一层。如上，金属层或金属氧化物层可以为镧、镥、氧化镧或氧化镥以及其它金属和其它金属氧化物，高k介电层可以为氧化铪、氧化钛或氧化锆以及其它高k电介质。
第三，可以在第一界面层上沉积其中已混合有金属的高k介电材料层。如上，金属可以为镧或镥以及其它金属，其中已混合有金属的高k介电层可以为氧化铪、氧化钛或氧化锆以及其它高k电介质。在所有三种方式中，金属扩散到第一界面层中。
扩散到第一界面层中的金属为所得到的半导体晶体管器件提供较低阈值电压和较薄反型层。已经发现，通过在第一界面层上沉积金属层或者通过在第一界面层上沉积金属氧化物层，扩散到界面层中的金属以及所得到的金属浸渍的界面层使得半导体器件的阈值电压和反型层厚度减小。
图2D示出根据本发明的实施例在已执行了部分116、118和119之后的晶体管200的一部分。用第一临时层222覆盖孔220，该第一临时层222可以为氧化硅。层224代表第一界面层和沉积在第一界面层上的第一层二者。因此，层224包括其中已扩散金属的界面层，以及高k介电层。
参考图1B，例如通过蚀刻，去除第一临时层（126），用第二临时层覆盖掩模层内的使p掺杂区暴露的孔（128）。然后在掩模层的顶表面和侧表面上以及在通过其对应的孔暴露的n掺杂区的顶表面上沉积第二界面层（130）。第二界面层可以由与第一界面层相同的材料以与第一界面层相同的方式形成，如上面关于部分118所述。然后在第二界面层上沉积第二层（132）。
可以以如上所述在部分119中将第一层沉积在第一界面层上相同的三种不同方式中的任一种，在部分132中将第二层沉积在第二界面层上。因此，第一，可以在第二界面层上沉积金属层或金属氧化物层，接着沉积高k介电层。金属层或金属氧化物层以及高k层一起被视为在第二界面层上沉积的第二层。金属层或金属氧化物层可以为铝或氧化铝以及其它金属和其它金属氧化物，高k介电层可以为氧化铪、氧化钛或氧化锆以及其它高k电介质。
第二，可以在第二界面层上沉积高k介电层，接着沉积金属层或金属氧化物层。高k介电层和金属层或金属氧化物层一起被视为在第二界面层上沉积的第二层。如上所述，金属层或金属氧化物层可以为铝或氧化铝以及其它金属和其它金属氧化物，高k介电层可以为氧化铪、氧化钛或氧化锆以及其它高k电介质。
第三，可以在第二界面层上沉积其中已混合有金属的高k介电材料层。与上面一样，金属可以为铝以及其它金属，其中混合有金属的高k介电层可以为氧化铪、氧化钛或氧化锆以及其它高k电介质。在所有三种方式中，金属扩散到第二界面层中。
应注意，在部分132中作为在第二界面层上沉积的第二层的部分的金属不同于在部分119中作为在第一界面层上沉积的第一层的部分的金属。例如，在p掺杂区之上的第一界面层上沉积的金属可以为镧或镥，而在n掺杂区之上的第二界面层上沉积的金属可以为铝。这是因为n场效应晶体管（n-FET）和p-FET必须具有相反的电荷极性以降低其阈值电压。
图2E示出根据本发明的实施例在已执行了部分126、128、130和132之后的晶体管200的一部分。已去除第一临时层222，并且已用第二临时层226覆盖孔218，所述第二临时层226可以为氧化硅。层228代表在部分130中沉积的第二界面层和在部分132中沉积在第二界面层上的第二层二者。因此，层228包括使金属在其中扩散的界面层以及高k介电层。
返回参考图1B，去除第二临时层（140），并且在每个掺杂区之上的孔内形成导电插塞（142）。在一个实施例中，通过在每个孔内沉积功函数金属（144），然后在该功函数金属之上沉积诸如铝的金属（146），在每个孔内形成导电插塞。可以在部分144和146之间执行反应离子蚀刻或另一类型蚀刻。可以在部分146之后（例如通过化学机械平面化）来平面化半导体晶体管器件。功函数金属可以为氮化钛，且在功函数金属之上沉积的金属可以为铝。该功函数金属的目的是为了调整用于n-FET和p-FET的阈值电压。由功函数金属导致的阈值电压调整是对由界面层内的金属扩散导致的阈值电压调整的补充。
应注意，导电插塞与界面层以及在界面层上沉积的第一和第二层一起构成通过方法100形成的半导体晶体管器件的替换栅极。作为在界面层上沉积第一和第二层的结果，在界面层内扩散的金属的存在使半导体晶体管器件具有特定的性质，如上所述。这些特性即为降低的阈值电压和减小的反型层厚度。
图2F示出根据本发明的实施例在已执行了部分140和142之后的晶体管200。已去除了第二临时层226。已在p掺杂区204之上的孔218内形成导电插塞230。同样，已在n掺杂区206之上的孔220内形成导电插塞232。
已经描述了方法100，从而制成具有两个金属替换栅极的半导体晶体管器件。但是，在本发明的其它实施例中，可以制造仅具有一个替换栅极的半导体晶体管。也就是说，替代具有两个其上有替换栅极的掺杂区，可以仅具有一个其上有替换栅极的掺杂区。
最后，应注意，尽管在此示例和描述了具体实施例，但是本领域的普通技术人员将理解，可以用适合于实现同一目的的任何设置来替代所示出的具体实施例。本申请由此旨在涵盖本发明的实施例的任何变通或变型。因此，本发明显然旨在仅由权利要求及其等价物限定。

Claims (25)

1.一种制造晶体管的方法，包括：
去除衬底的掺杂区之上的多晶硅栅极；
在所述衬底之上形成掩模层，以便通过所述掩模层内的孔暴露所述掺杂区；
在所述掩模层的顶表面和侧表面上以及在通过所述孔暴露的所述掺杂区的顶表面上沉积界面层；
在所述界面层上沉积适于以下中的一者或多者的层：降低所述晶体管的阈值电压以及减小所述晶体管的反型层的厚度；以及
在所述掩模层的所述孔内形成导电插塞，
其中所述界面层、所述界面层上的所述层以及所述导电插塞一起作为所述晶体管的替换栅极。
2.根据权利要求1的方法，其中在所述界面层上沉积所述层包括：
在所述界面层上沉积金属层或金属氧化物层，来自所述金属层或所述金属氧化物层的金属扩散到所述界面层中；以及
在所述金属层或所述金属氧化物层上沉积高k介电层。
3.根据权利要求1的方法，其中在所述界面层上沉积所述层包括：
在所述界面层上沉积高k介电层；以及
在所述高k介电层上沉积金属层或金属氧化物层，来自所述金属层或所述金属氧化物层的金属扩散到所述界面层中。
4.根据权利要求1的方法，其中在所述界面层上沉积所述层包括：
在所述界面层上沉积其中已混合有金属的高k介电层，其中所述金属将扩散到所述界面层中。
5.根据权利要求1的方法，其中在所述界面层上沉积所述层导致金属扩散到所述界面层中，所述金属包括镧、镥和铝中的一种。
6.根据权利要求1的方法，其中在所述掩模层的所述孔内形成所述导电插塞包括：
在所述掩模层的所述孔内沉积功函数金属；以及
在所述掩模层的所述孔内的所述功函数金属之上沉积第二金属。
7.根据权利要求1的方法，包括：
去除衬底的p掺杂区之上的第一多晶硅栅极；
去除所述衬底的n掺杂区之上的第二多晶硅栅极；
在所述衬底之上形成掩模层，以便通过所述掩模层内的孔暴露所述p掺杂区和所述n掺杂区；
用第一临时层覆盖所述掩模层内的使所述n掺杂区暴露的所述孔；
在用所述第一临时层覆盖所述掩模层内的使所述n掺杂区暴露的所述孔的同时，在所述掩模层的顶表面和侧表面上以及在通过所述孔暴露的所述p掺杂区的顶表面上沉积第一界面层，并且在所述第一界面层上沉积适于以下中的一者或多者的第一层：降低所述晶体管的阈值电压以及减小所述晶体管的反型层的厚度；
去除所述第一临时层；
用第二临时层覆盖所述掩模层内的使所述p掺杂区暴露的所述孔；
在用所述第二临时层覆盖所述掩模层内的使所述p掺杂区暴露的所述孔的同时，在所述掩模层的顶表面和侧表面上以及在通过所述孔暴露的所述n掺杂区的顶表面上沉积第二界面层，并在所述第二界面层上沉积适于以下中的一者或多者的第二层：降低所述晶体管的阈值电压以及减小所述晶体管的反型层的厚度，所述第二层不同于所述第一层；
去除所述第二临时层；以及
在所述掩模层的每个孔内形成导电插塞，
其中所述第一界面层、所述第一界面层上的所述第一层以及使所述p掺杂区暴露的所述孔内的所述导电插塞作为所述晶体管的用于所述p掺杂区的第一替换栅极，
且其中所述第二界面层、所述第二界面层上的所述第二层以及使所述n掺杂区暴露的所述孔内的所述导电插塞作为所述晶体管的用于所述n掺杂区的第二替换栅极。
8.根据权利要求7的方法，其中所述第一层包括铝，且所述第二层包括镧和镥中的一种。
9.根据权利要求7的方法，其中在所述第一界面层上沉积所述第一层包括：
在所述第一界面层上沉积金属层或金属氧化物层，来自所述金属层或所述金属氧化物层的金属扩散到所述第一界面层中；以及
在所述金属层或所述金属氧化物层上沉积高k介电层。
10.根据权利要求7的方法，其中在所述第一界面层上沉积所述第一层包括：
在所述第一界面层上沉积高k介电层；以及
在所述高k介电层上沉积金属层或金属氧化物层，来自所述金属层或所述金属氧化物层的金属扩散到所述第一界面层中。
11.根据权利要求7的方法，其中在所述第一界面层上沉积所述第一层包括：
在所述第一界面层上沉积其中已混合有金属的高k介电层，
其中所述金属将扩散到所述第一界面层中。
12.根据权利要求7的方法，其中在所述第二界面层上沉积所述第二层包括：
在所述第二界面层上沉积金属层或金属氧化物层，来自所述金属层或所述金属氧化物层的金属扩散到所述第二述界面层中；以及
在所述金属层或所述金属氧化物层上沉积高k介电层。
13.根据权利要求7的方法，其中在所述第二界面层上沉积所述第二层包括：
在所述第二界面层上沉积高k介电层；以及
在所述高k介电层上沉积金属层或金属氧化物层，来自所述金属层或所述金属氧化物层的金属扩散到所述第二界面层中。
14.根据权利要求7的方法，其中在所述第二界面层上沉积所述第二层包括：
在所述第二界面层上沉积其中已混合有金属的高k介电层，
其中所述金属将扩散到所述第二界面层中。
15.一种形成晶体管的方法，包括：
在掺杂区之上的多晶硅栅极的侧表面上形成垂直间隔物；
用硅化物替换所述掺杂区的这样的一部分，该部分位于从所述掺杂区的顶表面开始的每个垂直间隔物的一侧；
在所述衬底之上以及在所述多晶硅栅极之上形成掩模层，所述掩模层包括氮化物；
蚀刻所述掩模层以暴露所述多晶硅栅极；
去除所述多晶硅栅极；
在所述掩模层的顶表面和侧表面上以及在通过所述孔暴露的所述掺杂区的顶表面上沉积界面层；
在所述界面层上沉积适于以下中的一者或多者的层：降低所述晶体管的阈值电压以及减小所述晶体管的反型层的厚度；
在所述掩模层的所述孔内沉积功函数金属；以及
在所述掩模层的所述孔内的所述功函数金属之上沉积第二金属，所述功函数金属和所述第二金属作为导电插塞，
其中所述界面层、所述界面层上的所述层以及所述导电插塞一起作为所述晶体管的替换栅极。
16.根据权利要求15的方法，其中在所述界面层上沉积所述层包括：
在所述界面层上沉积金属层或金属氧化物层，来自所述金属层或所述金属氧化物层的金属扩散到所述界面层中；以及
在所述金属层或所述金属氧化物层上沉积高k介电层。
17.根据权利要求15的方法，其中在所述界面层上沉积所述层包括：
在所述界面层上沉积高k介电层；以及
在所述高k介电层上沉积金属层或金属氧化物层，
以便来自所述金属层或所述金属氧化物层的金属扩散到所述界面层中。
18.根据权利要求15的方法，其中在所述界面层上沉积所述层包括：
在所述界面层上沉积其中已混合有金属的高k介电层，
以便所述金属扩散到所述界面层中。
19.根据权利要求15的方法，其中在所述界面层上沉积所述层导致金属扩散到所述界面层中，所述金属包括镧、镥和铝中的一种。
20.一种半导体晶体管器件，包括：
衬底；
掺杂区，其位于所述衬底内并通过所述衬底暴露；
掩模层，其位于所述衬底之上；以及
金属替换栅极，其位于所述掩模层内并位于所述掺杂区之上，
其中所述金属替换栅极包括：
界面层，其邻近所述掩模层的侧表面并邻近所述掺杂区的顶表面；以及
至少部分地扩散到所述界面层中以实现以下中的一者或多者的层：降低所述晶体管的阈值电压以及减小所述半导体晶体管器件的反型层的厚度。
21.根据权利要求16的半导体晶体管器件，其中所述层包括：
金属层或金属氧化物层；以及
高k介电层。
22.根据权利要求21的半导体晶体管器件，其中所述金属层为铝层、镥层和镧层中的一种，所述金属氧化物层为氧化铝层、氧化镥层和氧化镧层中的一种，且所述高k介电层为氧化铪层、氧化钛层和氧化锆层中的一种。
23.根据权利要求16的半导体晶体管器件，其中所述层包括其中已混合有金属的高k介电材料。
24.根据权利要求23的半导体晶体管器件，其中所述金属为铝、镥和镧中的一种，且所述高k介电材料为氧化铪、氧化钛和氧化锆中的一种。
25.一种半导体晶体管器件，包括：
衬底；
p掺杂区，其位于所述衬底内并通过所述衬底暴露；
n掺杂区，其位于所述衬底内并通过所述衬底暴露；
掩模层，其位于所述衬底之上；
第一金属替换栅极，其位于所述掩模层内并位于所述p掺杂区之上，包括第一界面层和第一层，所述第一界面层邻近所述掩模层的侧表面并邻近所述p掺杂区的顶表面，所述第一层至少部分地扩散到所述第一界面层中以实现以下中的一者或多者：降低所述晶体管的阈值电压以及减小所述半导体晶体管器件的反型层的厚度；以及
第二金属替换栅极，其位于所述掩模层内并位于所述n掺杂区之上，包括第二界面层和第二层，所述第二界面层邻近所述掩模层的侧表面并邻近所述n掺杂区的顶表面，所述第二层至少部分地扩散到所述第二界面层中以实现以下中的一者或多者：降低所述晶体管的阈值电压以及减小所述半导体晶体管器件的反型层的厚度，
其中所述第二层不同于所述第一层。
CN201180043465.XA 2010-09-11 2011-08-18 具有金属替换栅极的晶体管及其制造方法 Active CN103098200B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US12/880,085 US8653602B2 (en) 2010-09-11 2010-09-11 Transistor having replacement metal gate and process for fabricating the same
US12/880,085 2010-09-11
PCT/EP2011/064240 WO2012031869A1 (en) 2010-09-11 2011-08-18 Transistor having replacement metal gate and process for fabricating the same

Publications (2)

Publication Number Publication Date
CN103098200A true CN103098200A (zh) 2013-05-08
CN103098200B CN103098200B (zh) 2016-03-09

Family

ID=44509342

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201180043465.XA Active CN103098200B (zh) 2010-09-11 2011-08-18 具有金属替换栅极的晶体管及其制造方法

Country Status (6)

Country Link
US (2) US8653602B2 (zh)
JP (1) JP5759550B2 (zh)
CN (1) CN103098200B (zh)
DE (1) DE112011102606B4 (zh)
GB (1) GB2497046B (zh)
WO (1) WO2012031869A1 (zh)

Families Citing this family (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8653602B2 (en) 2010-09-11 2014-02-18 International Business Machines Corporation Transistor having replacement metal gate and process for fabricating the same
US20130256802A1 (en) * 2012-03-27 2013-10-03 International Business Machines Corporation Replacement Gate With Reduced Gate Leakage Current
KR20140034347A (ko) * 2012-08-31 2014-03-20 삼성전자주식회사 반도체 장치 및 그 제조 방법
US8659077B1 (en) 2012-09-13 2014-02-25 International Business Machines Corporation Multi-layer work function metal replacement gate
US8835237B2 (en) 2012-11-07 2014-09-16 International Business Machines Corporation Robust replacement gate integration
CN103854985B (zh) * 2012-12-03 2016-06-29 中国科学院微电子研究所 一种后栅工艺假栅的制造方法和后栅工艺假栅
KR102066851B1 (ko) 2013-02-25 2020-02-11 삼성전자 주식회사 반도체 장치 및 그 제조 방법
US9397100B2 (en) * 2013-12-29 2016-07-19 Texas Instruments Incorporated Hybrid high-k first and high-k last replacement gate process
US9515164B2 (en) 2014-03-06 2016-12-06 International Business Machines Corporation Methods and structure to form high K metal gate stack with single work-function metal
US9330938B2 (en) 2014-07-24 2016-05-03 International Business Machines Corporation Method of patterning dopant films in high-k dielectrics in a soft mask integration scheme
US10170373B2 (en) 2014-09-24 2019-01-01 Globalfoundries Inc. Methods for making robust replacement metal gates and multi-threshold devices in a soft mask integration scheme
US9418995B2 (en) 2014-10-14 2016-08-16 Globalfoundries Inc. Method and structure for transistors using gate stack dopants with minimal nitrogen penetration
US10062618B2 (en) 2015-05-26 2018-08-28 GlobalFoundries, Inc. Method and structure for formation of replacement metal gate field effect transistors

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2006028690A1 (en) * 2004-09-08 2006-03-16 Intel Corporation A method for making a semiconductor device having a high-k gate dielectric layer and a metal gate electrode
US20070037343A1 (en) * 2005-08-10 2007-02-15 Texas Instruments Inc. Process for manufacturing dual work function metal gates in a microelectronics device
US20090166749A1 (en) * 2007-12-28 2009-07-02 Reika Ichihara Semiconductor device and method for manufacturing the same
US20100127336A1 (en) * 2008-11-21 2010-05-27 Texas Instruments Incorporated Structure and method for metal gate stack oxygen concentration control using an oxygen diffusion barrier layer and a sacrificial oxygen gettering layer
JP2010171137A (ja) * 2009-01-21 2010-08-05 Toshiba Corp 半導体装置の製造方法及び半導体装置

Family Cites Families (24)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000174282A (ja) 1998-12-03 2000-06-23 Semiconductor Energy Lab Co Ltd 半導体装置
US6033963A (en) * 1999-08-30 2000-03-07 Taiwan Semiconductor Manufacturing Company Method of forming a metal gate for CMOS devices using a replacement gate process
JP2001093888A (ja) * 1999-09-27 2001-04-06 Toshiba Corp 半導体装置の製造方法
JP2001284466A (ja) 2000-03-29 2001-10-12 Matsushita Electric Ind Co Ltd 半導体装置及びその製造方法
US6664154B1 (en) 2002-06-28 2003-12-16 Advanced Micro Devices, Inc. Method of using amorphous carbon film as a sacrificial layer in replacement gate integration processes
US6645818B1 (en) * 2002-11-13 2003-11-11 Chartered Semiconductor Manufacturing Ltd. Method to fabricate dual-metal gate for N- and P-FETs
JP3793190B2 (ja) * 2003-09-19 2006-07-05 株式会社東芝 半導体装置の製造方法
JP2006108602A (ja) * 2004-09-10 2006-04-20 Toshiba Corp 半導体装置及びその製造方法
US7902058B2 (en) * 2004-09-29 2011-03-08 Intel Corporation Inducing strain in the channels of metal gate transistors
US7242055B2 (en) 2004-11-15 2007-07-10 International Business Machines Corporation Nitrogen-containing field effect transistor gate stack containing a threshold voltage control layer formed via deposition of a metal oxide
US7436034B2 (en) 2005-12-19 2008-10-14 International Business Machines Corporation Metal oxynitride as a pFET material
JP4282691B2 (ja) * 2006-06-07 2009-06-24 株式会社東芝 半導体装置
JP2008306051A (ja) * 2007-06-08 2008-12-18 Rohm Co Ltd 半導体装置およびその製造方法
US7772073B2 (en) * 2007-09-28 2010-08-10 Tokyo Electron Limited Semiconductor device containing a buried threshold voltage adjustment layer and method of forming
DE102007046849B4 (de) * 2007-09-29 2014-11-06 Advanced Micro Devices, Inc. Verfahren zur Herstellung von Gateelektrodenstrukturen mit großem ε nach der Transistorherstellung
JP5178152B2 (ja) * 2007-11-05 2013-04-10 株式会社東芝 相補型半導体装置及びその製造方法
US7795097B2 (en) 2007-11-20 2010-09-14 Texas Instruments Incorporated Semiconductor device manufactured by removing sidewalls during replacement gate integration scheme
US7892911B2 (en) 2008-01-10 2011-02-22 Applied Materials, Inc. Metal gate electrodes for replacement gate integration scheme
US20090189201A1 (en) 2008-01-24 2009-07-30 Chorng-Ping Chang Inward dielectric spacers for replacement gate integration scheme
EP2112686B1 (en) 2008-04-22 2011-10-12 Imec Method for fabricating a dual workfunction semiconductor device made thereof
JP2010129926A (ja) * 2008-11-28 2010-06-10 Renesas Electronics Corp 半導体装置及び半導体装置の製造方法
JP2010161308A (ja) * 2009-01-09 2010-07-22 Toshiba Corp 半導体装置およびその製造方法
DE102009006802B3 (de) 2009-01-30 2010-06-17 Advanced Micro Devices, Inc., Sunnyvale Verfahren und Halbleiterbauelement mit Einstellung der Austrittsarbeit in einer Gateelektrodenstruktur mit großem ε nach der Transistorherstellung unter Anwendung von Lanthanum
US8653602B2 (en) 2010-09-11 2014-02-18 International Business Machines Corporation Transistor having replacement metal gate and process for fabricating the same

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2006028690A1 (en) * 2004-09-08 2006-03-16 Intel Corporation A method for making a semiconductor device having a high-k gate dielectric layer and a metal gate electrode
US20070037343A1 (en) * 2005-08-10 2007-02-15 Texas Instruments Inc. Process for manufacturing dual work function metal gates in a microelectronics device
US20090166749A1 (en) * 2007-12-28 2009-07-02 Reika Ichihara Semiconductor device and method for manufacturing the same
US20100127336A1 (en) * 2008-11-21 2010-05-27 Texas Instruments Incorporated Structure and method for metal gate stack oxygen concentration control using an oxygen diffusion barrier layer and a sacrificial oxygen gettering layer
JP2010171137A (ja) * 2009-01-21 2010-08-05 Toshiba Corp 半導体装置の製造方法及び半導体装置

Also Published As

Publication number Publication date
CN103098200B (zh) 2016-03-09
GB201304474D0 (en) 2013-04-24
GB2497046B (en) 2014-12-24
JP2013541196A (ja) 2013-11-07
US20120061772A1 (en) 2012-03-15
WO2012031869A1 (en) 2012-03-15
GB2497046A (en) 2013-05-29
US9059091B2 (en) 2015-06-16
DE112011102606T5 (de) 2013-06-13
DE112011102606B4 (de) 2018-05-09
US20140035068A1 (en) 2014-02-06
US8653602B2 (en) 2014-02-18
JP5759550B2 (ja) 2015-08-05

Similar Documents

Publication Publication Date Title
CN103098200A (zh) 具有金属替换栅极的晶体管及其制造方法
TWI524397B (zh) 具有改善的閾値電壓表現的取代金屬閘極的積體電路及其製造方法
US10290718B2 (en) Metal-oxide-semiconductor transistor and method of forming gate layout
EP2257977B1 (en) Method for manufacturing an integrated circuit having long and short channel metal gate devices
CN103210485B (zh) 具有无边界接触的取代金属栅极
US9406669B2 (en) Method and structure for vertical tunneling field effect transistor and planar devices
US8969922B2 (en) Field effect transistors and method of forming the same
TWI517405B (zh) 半導體裝置及其製造方法
US9373690B2 (en) Variable length multi-channel replacement metal gate including silicon hard mask
US8679923B2 (en) Method for forming metal gate
US10262994B2 (en) FinFET LDMOS devices with additional dynamic control
KR20110121589A (ko) 중간 캡 층을 사용함으로써 대체 게이트 전극 구조를 포함하는 반도체 디바이스의 콘택에서의 결함 감소
US9842850B2 (en) High-K-last manufacturing process for embedded memory with silicon-oxide-nitride-oxide-silicon (SONOS) memory cells
CN111223865B (zh) 形成接点到栅极监控图案的方法及半导体元件
US20150024584A1 (en) Methods for forming integrated circuits with reduced replacement metal gate height variability
KR102090772B1 (ko) 게이트 구조물 및 그 방법
CN104217954A (zh) 晶体管的形成方法
US20090224327A1 (en) Plane mos and the method for making the same
CN111081548B (zh) 完全硅化栅控装置及其形成方法
US9401311B2 (en) Self aligned structure and method for high-K metal gate work function tuning
CN103779198B (zh) 半导体器件及其形成方法
CN108666271B (zh) 半导体器件及其形成方法
CN116722041A (zh) 半导体器件及其制造方法以及包括该器件的半导体装置
CN104465520A (zh) 一种半导体集成器件制作方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
TR01 Transfer of patent right

Effective date of registration: 20171101

Address after: Grand Cayman, Cayman Islands

Patentee after: GLOBALFOUNDRIES INC.

Address before: American New York

Patentee before: Core USA second LLC

Effective date of registration: 20171101

Address after: American New York

Patentee after: Core USA second LLC

Address before: American New York

Patentee before: International Business Machines Corp.

TR01 Transfer of patent right
TR01 Transfer of patent right

Effective date of registration: 20210412

Address after: Hsinchu City, Taiwan, China

Patentee after: Taiwan Semiconductor Manufacturing Co.,Ltd.

Address before: Grand Cayman Islands

Patentee before: GLOBALFOUNDRIES INC.

TR01 Transfer of patent right