CN108666271B - 半导体器件及其形成方法 - Google Patents

半导体器件及其形成方法 Download PDF

Info

Publication number
CN108666271B
CN108666271B CN201710197968.1A CN201710197968A CN108666271B CN 108666271 B CN108666271 B CN 108666271B CN 201710197968 A CN201710197968 A CN 201710197968A CN 108666271 B CN108666271 B CN 108666271B
Authority
CN
China
Prior art keywords
work function
layer
function layer
opening
type
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201710197968.1A
Other languages
English (en)
Other versions
CN108666271A (zh
Inventor
谢欣云
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Manufacturing International Shanghai Corp
Semiconductor Manufacturing International Beijing Corp
Original Assignee
Semiconductor Manufacturing International Shanghai Corp
Semiconductor Manufacturing International Beijing Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Manufacturing International Shanghai Corp, Semiconductor Manufacturing International Beijing Corp filed Critical Semiconductor Manufacturing International Shanghai Corp
Priority to CN201710197968.1A priority Critical patent/CN108666271B/zh
Publication of CN108666271A publication Critical patent/CN108666271A/zh
Application granted granted Critical
Publication of CN108666271B publication Critical patent/CN108666271B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/8238—Complementary field-effect transistors, e.g. CMOS
    • H01L21/823821—Complementary field-effect transistors, e.g. CMOS with a particular manufacturing method of transistors with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/8238—Complementary field-effect transistors, e.g. CMOS
    • H01L21/823828—Complementary field-effect transistors, e.g. CMOS with a particular manufacturing method of the gate conductors, e.g. particular materials, shapes
    • H01L21/823842—Complementary field-effect transistors, e.g. CMOS with a particular manufacturing method of the gate conductors, e.g. particular materials, shapes gate conductors with different gate conductor materials or different gate conductor implants, e.g. dual gate structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind
    • H01L27/085—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only
    • H01L27/088—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate
    • H01L27/092—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate complementary MIS field-effect transistors
    • H01L27/0924—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate complementary MIS field-effect transistors including transistors with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

一种半导体器件及其形成方法，其中方法包括：提供基底，所述基底包括第一区和第二区，第一区用于形成第一类型的晶体管，第二区用于形成第二类型的晶体管，第二类型和第一类型相反；在所述基底上形成层间介质层，第一区层间介质层中具有贯穿层间介质层的第一开口结构，第二区层间介质层中具有贯穿层间介质层的第二开口结构；在所述第二开口结构中形成阻挡层；形成阻挡层后，在所述第一开口结构中形成第一栅电极结构；形成第一栅电极结构后，去除所述阻挡层；去除所述阻挡层后，在第二开口结构中形成第二栅电极结构，第二栅电极结构或第一栅电极结构中具有改性离子。所述方法使半导体器件的性能得到提高。

Description

半导体器件及其形成方法
技术领域
本发明涉及半导体制造领域，尤其涉及一种半导体器件及其形成方法。
背景技术
MOS晶体管是现代集成电路中最重要的元件之一。MOS晶体管的基本结构包括：半导体衬底；位于半导体衬底表面的栅极结构，位于栅极结构一侧半导体衬底内的源区和位于栅极结构另一侧半导体衬底内的漏区。MOS晶体管的工作原理是：通过在栅极结构施加电压，调节通过栅极结构底部沟道的电流来产生开关信号。
随着半导体技术的发展，传统的平面式的MOS晶体管对沟道电流的控制能力变弱，造成严重的漏电流。而鳍式场效应晶体管(Fin FET)是一种新兴的多栅器件，一般包括凸出于半导体衬底表面的鳍部，覆盖部分所述鳍部的顶部表面和侧壁表面的栅极结构，位于栅极结构一侧的鳍部内的源区和位于栅极结构另一侧的鳍部内的漏区。
然而，无论是平面式的MOS晶体管还是鳍式场效应晶体管构成的半导体器件的电学性能仍有待提高。
发明内容
本发明解决的问题是提供一种半导体器件及其形成方法，以提高半导体器件的性能。
为解决上述问题，本发明提供一种半导体器件的形成方法，包括：提供基底，所述基底包括第一区和第二区，第一区用于形成第一类型的晶体管，第二区用于形成第二类型的晶体管，第二类型和第一类型相反；在所述基底上形成层间介质层，第一区层间介质层中具有贯穿层间介质层的第一开口结构，第二区层间介质层中具有贯穿层间介质层的第二开口结构；在所述第二开口结构中形成阻挡层；形成阻挡层后，在所述第一开口结构中形成第一栅电极结构；形成第一栅电极结构后，去除所述阻挡层；去除所述阻挡层后，在第二开口结构中形成第二栅电极结构，第二栅电极结构或第一栅电极结构中具有改性离子。
可选的，所述阻挡层的材料为无定形碳或无定形硅。
可选的，在所述第二开口结构中形成阻挡层的方法包括：在所述第一开口结构和第二开口结构中、以及层间介质层上形成阻挡材料层；去除层间介质层上的阻挡材料层后，去除第一开口结构中的阻挡材料层，形成所述阻挡层。
可选的，所述第二栅电极结构中具有改性离子，且所述第一栅电极结构中没有改性离子；或者，所述第一栅电极结构中具有改性离子，且所述第二栅电极结构中没有改性离子。
可选的，还包括：在形成阻挡层后且在形成第一栅电极结构之前，在所述第一开口结构中形成位于第一开口结构侧壁和底部的第一功函数结构；在去除所述阻挡层后且在形成第二栅电极结构之前，在所述第二开口结构中形成位于第二开口结构侧壁和底部的第二功函数结构；第一栅电极结构位于第一功函数结构上；第二栅电极结构位于第二功函数结构上。
可选的，所述第一开口结构包括第一开口和第二开口；所述第二开口结构包括第三开口和第四开口；形成所述第一功函数结构的方法包括：在所述第一开口的侧壁和底部形成第一功函数层，所述第一功函数层的类型为第二类型；在所述第二开口的侧壁和底部形成第二功函数层，所述第二功函数层的类型为第二类型，第二功函数层的有效功函数值大于第一功函数层的有效功函数值；形成第一功函数层和第二功函数层后，在第一开口和第二开口的侧壁和底部形成第三功函数层，所述第三功函数层的类型为第一类型；形成所述第二功函数结构的方法包括：在所述第三开口的侧壁和底部形成第四功函数层，所述第四功函数层的类型为第二类型；在所述第四开口的侧壁和底部形成第五功函数层，所述第五功函数层的类型为第二类型，第五功函数层的有效功函数值大于第四功函数层的有效功函数值；形成第四功函数层和第五功函数层后，在第三开口和第四开口的侧壁和底部形成第六功函数层，所述第六功函数层的类型为第一类型；所述第一栅电极结构包括位于第一开口中的第一栅电极层和位于第二开口中的第二栅电极层，第一栅电极层和第二栅电极层位于第三功函数层上；所述第二栅电极结构包括位于第三开口中的第三栅电极层和位于第四开口中的第四栅电极层，第三栅电极层和第四栅电极层位于第六功函数层上。
可选的，当所述第一区用于形成P型晶体管，所述第二区用于形成N型晶体管时，第一功函数层、第二功函数层、第四功函数层和第五功函数层的材料为N型功函数材料，第三功函数层和第六功函数层的材料为P型功函数材料。
可选的，当所述第一区用于形成N型晶体管，所述第二区用于形成P型晶体管时，第一功函数层、第二功函数层、第四功函数层和第五功函数层的材料为P型功函数材料，第三功函数层和第六功函数层的材料为N型功函数材料。
可选的，当所述第一区用于形成P型晶体管时，所述第二区用于形成N型晶体管；所述第一栅电极结构中具有氟离子；所述第二栅电极结构中不具有氟离子。
可选的，当所述第一区用于形成N型晶体管时，所述第二区用于形成P型晶体管；所述第一栅电极结构中不具有氟离子；所述第二栅电极结构中具有氟离子。
本发明还提供一种采用上述方法形成的半导体器件。
与现有技术相比，本发明的技术方案具有以下优点：
本发明技术方案提供的半导体器件的形成方法中，在第一开口结构中形成第一栅电极结构之前，在所述第二开口结构中形成阻挡层；形成第一栅电极结构且去除阻挡层后，在第二开口结构中形成第二栅电极结构。所述阻挡层能够阻挡第一栅电极结构的材料形成在第二开口结构中。由于在形成第二栅电极结构之前，第一开口结构中形成了第一栅电极结构，所述第一栅电极结构能够阻挡第二栅电极结构的材料形成在第一开口结构中。由于第一栅电极结构和第二栅电极结构在不同的工艺制程中形成，因此第一栅电极结构的形成过程和第二栅电极结构的形成过程相互不受影响。能够使第二栅电极结构或第一栅电极结构中具有改性离子，用于满足第一区和第二区对应形成的晶体管具有不同特性的需要。
进一步，当所述第一区用于形成P型晶体管时，所述第二区用于形成N型晶体管，相应的，所述第一栅电极结构中具有氟离子，用于改善P型晶体管的负偏压不稳定性效应，而所述第二栅电极结构中不具有氟离子，用于避免氟离子对N型晶体管的有效功函数值的影响。当所述第一区用于形成N型晶体管时，所述第二区用于形成P型晶体管，相应的，所述第一栅电极结构中不具有氟离子，用于避免氟离子对N型晶体管的有效功函数值的影响，而所述第二栅电极结构中具有氟离子，用于改善P型晶体管的负偏压不稳定性效应。
附图说明
图1至图2是一种半导体器件形成过程的结构示意图；
图3至图15是本发明一实施例中半导体器件形成过程的结构示意图。
具体实施方式
图1至图2是一种半导体器件形成过程的结构示意图。
参考图1，提供半导体衬底100，半导体衬底100包括第一区A和第二区B，第一区A用于形成N型晶体管，第二区B用于形成P型晶体管；在半导体衬底100上形成层间介质层110，第一区A层间介质层110中具有贯穿层间介质层110的第一开口111，第二区B层间介质层110中具有贯穿层间介质层110的第二开口112。
参考图2，在第一开口111中形成位于第一开口111侧壁和底部的第一功函数层121；在第二开口112中形成位于第二开口112侧壁和底部的第二功函数层122；之后，在第一开口111和第二开口112的侧壁和底部形成栅电极层130。
所述第一功函数层121和半导体衬底100之间还形成有第一栅介质层。所述第二功函数层122和半导体衬底100之间还形成有第二栅介质层。
然而，上述方法形成的半导体器件的电学性能较差，经研究发现，原因在于：
第一功函数层121包括第一P型功函数层和位于第一P型功函数层上的N型功函数层。第二功函数层122包括第二P型功函数层和位于第二P型功函数层上的N型功函数层。通过第一P型功函数层和第二P型功函数层的有效功函数值的不同以使N型晶体管和P型晶体管的阈值电压不同。
为了改善P型晶体管的负偏压不稳定性效应，需要使第二区B栅电极层130中具有氟离子，如含氟的钨。具体的，氟离子和第一栅介质层和半导体衬底100之间界面的悬挂键结合形成稳定的氟化物化学键，避免P型晶体管反型层中的空穴对第一栅介质层和半导体衬底100之间界面化学键的影响，从而改善P型晶体管的负偏压不稳定性效应。
由于第一开口111中的栅电极层130和第二开口112中的栅电极层130在一道工艺制程中形成，因此第一开口111中栅电极层130的材料和第二开口112中栅电极层130的材料相同。当P型晶体管的栅电极层130含有氟离子时，N型晶体管的栅电极层130中也含有氟离子。N型晶体管的栅电极层130中的氟离子扩散至第一P型功函数层中后，导致第一P型功函数层的费米能级降低，第一P型功函数层的功函数增加，相应的，第一P型功函数层的有效功函数值增加。因而导致N型晶体管的阈值电压增大。
可见，不能同时满足：改善P型晶体管的负偏压不稳定性效应，且降低N型晶体管的阈值电压。
在此基础上，本发明提供一种半导体器件的形成方法，包括：提供基底，基底包括第一区和第二区，第一区用于形成第一类型的晶体管，第二区用于形成第二类型的晶体管，第二类型和第一类型相反；在基底上形成层间介质层，第一区层间介质层中具有贯穿层间介质层的第一开口结构，第二区层间介质层中具有贯穿层间介质层的第二开口结构；在第二开口结构中形成阻挡层；形成阻挡层后，在第一开口结构中形成第一栅电极结构；形成第一栅电极结构后，去除阻挡层；去除阻挡层后，在第二开口结构中形成第二栅电极结构，第二栅电极结构或第一栅电极结构中具有改性离子。
所述方法中，由于第一栅电极结构和第二栅电极结构在不同的工艺制程中形成，因此第一栅电极结构的形成过程和第二栅电极结构的形成过程相互不受影响。能够使第二栅电极结构或第一栅电极结构中具有改性离子，用于满足第一区和第二区对应形成的晶体管具有不同特性的需要。
为使本发明的上述目的、特征和优点能够更为明显易懂，下面结合附图对本发明的具体实施例做详细的说明。
图3至图15是本发明一实施例中半导体器件形成过程的结构示意图。
参考图3，提供基底200，所述基底200包括第一区和第二区，第一区用于形成第一类型的晶体管，第二区用于形成第二类型的晶体管，第二类型和第一类型相反。
本实施例中，以第一区和第二区均用于形成鳍式场效应晶体管为示例进行说明。在其它实施例中，第一区和第二区均用于形成平面式的MOS晶体管。
本实施例中，所述基底200包括半导体衬底201和位于半导体衬底201上的鳍部202。
所述半导体衬底201可以是单晶硅、多晶硅或非晶硅；半导体衬底201也可以是硅、锗、锗化硅、砷化镓等半导体材料。本实施例中，所述半导体衬底201的材料为硅。
当第一区的基底200用于形成P型晶体管时，第二区的基底200用于形成N型晶体管；当第一区的基底200用于N型晶体管时，第二区的基底200用于形成P型晶体管。
本实施例中，以第一区的基底200用于N型的鳍式场效应晶体管，第二区的基底200用于形成P型的鳍式场效应晶体管为例进行说明。
本实施例中，以第一区和第二区的基底200均用于形成多阈值电压的晶体管为示例进行说明。相应的，第一区包括第一子区Ⅰ和第二子区Ⅱ，第一子区Ⅰ用于形成的晶体管和第二子区Ⅱ用于形成的晶体管的阈值电压不同；第二区包括第三子区Ⅲ和第四子区Ⅳ，第三子区Ⅲ用于形成的晶体管和第四子区Ⅳ用于形成的晶体管的阈值电压不同。
在其它实施例中，第一区用于形成的晶体管的阈值电压相同，第二区用于形成的晶体管的阈值电压相同。
所述半导体衬底201上还有隔离结构，隔离结构适于隔离相邻的鳍部202。
继续参考图3，在所述基底200上形成层间介质层220，第一区层间介质层220中具有贯穿层间介质层220的第一开口结构，第二区层间介质层220中具有贯穿层间介质层220的第二开口结构。
所述第一开口结构包括第一开口231和第二开口232；所述第二开口结构包括第三开口233和第四开口234。所述第一开口231位于第一子区Ⅰ层间介质层220中，所述第二开口232位于第二子区Ⅱ层间介质层220中。所述第三开口233位于第三子区Ⅲ层间介质层220中，所述第四开口234位于第四子区Ⅳ层间介质层220中。
具体的，在第一子区Ⅰ、第二子区Ⅱ、第三子区Ⅲ和第四子区Ⅳ的基底200上分别对应形成第一伪栅极结构、第二伪栅极结构、第三伪栅极结构和第四伪栅极结构；在第一伪栅极结构、第二伪栅极结构、第三伪栅极结构和第四伪栅极结构两侧的基底200中形成源漏掺杂区(未标示)；形成源漏掺杂区后，在所述基底200上形成覆盖第一伪栅极结构、第二伪栅极结构、第三伪栅极结构和第四伪栅极结构的侧壁的层间介质层220；形成层间介质层220后，去除第一伪栅极结构、第二伪栅极结构、第三伪栅极结构和第四伪栅极结构，分别对应形成第一开口231、第二开口232、第三开口233和第四开口234。
第一伪栅极结构横跨第一子区Ⅰ鳍部202、覆盖第一子区Ⅰ鳍部202的部分顶部表面的部分侧壁表面。第二伪栅极结构横跨第二子区Ⅱ鳍部202、覆盖第二子区Ⅱ鳍部202的部分顶部表面的部分侧壁表面。第三伪栅极结构横跨第三子区Ⅲ鳍部202、覆盖第三子区Ⅲ鳍部202的部分顶部表面的部分侧壁表面。第四伪栅极结构横跨第四子区Ⅳ鳍部202、覆盖第四子区Ⅳ鳍部202的部分顶部表面的部分侧壁表面。
第一伪栅极结构包括横跨第一子区Ⅰ鳍部202的第一伪栅介质层和位于第一伪栅介质层表面的第一伪栅电极层；第二伪栅极结构包括横跨第二子区Ⅱ鳍部202的第二伪栅介质层和位于第二伪栅介质层表面的第二伪栅电极层；第三伪栅极结构包括横跨第三子区Ⅲ鳍部202的第三伪栅介质层和位于第三伪栅介质层表面的第三伪栅电极层；第四伪栅极结构包括横跨第四子区Ⅳ鳍部202的第四伪栅介质层和位于第四伪栅介质层表面的第四伪栅电极层。
第一伪栅电极层、第二伪栅电极层、第三伪栅电极层和第四伪栅电极层的材料为多晶硅。本实施例中，第一伪栅介质层、第二伪栅介质层、第三伪栅介质层和第四伪栅介质层的材料为氧化硅。
需要说明的是，在其它实施例中，去除第一伪栅电极层而形成第一开口，去除第二伪栅电极层而形成第二开口，去除第三伪栅电极层而形成第三开口，去除第四伪栅电极层而形成第四开口。那么形成第一开口、第二开口、第三开口和第四开口后，第一伪栅介质层、第二伪栅介质层、第三伪栅介质和第四伪栅介质层分别对应构成第一栅介质层、第二栅介质层、第三栅介质层和第四栅介质层。在此情况下，第一伪栅介质层、第二伪栅介质层、第三伪栅介质层和第四伪栅介质层的材料为高K介质材料(K大于3.9)。
所述源漏掺杂区位于第一伪栅极结构、第二伪栅极结构、第三伪栅极结构和第四伪栅极结构两侧的鳍部202中。
参考图4，在所述第二开口结构中形成阻挡层240。
具体的，在所述第三子区Ⅲ和第四子区Ⅳ中形成阻挡层240。
所述阻挡层240的材料为无定形碳或无定形硅。所述阻挡层240的材料选择无定形碳、无定形硅的好处包括：制程简单，容易去除。
阻挡层240能阻挡后续第一栅电极结构的材料形成在第二开口结构中。
在第二开口结构中形成阻挡层240的方法包括：在第一开口结构和第二开口结构中、以及层间介质层220上形成阻挡材料层；去除层间介质层220上的阻挡材料层后，去除第一开口结构中的阻挡材料层，形成所述阻挡层240。
形成所述阻挡材料层的工艺为旋涂工艺或沉积工艺。
形成阻挡层240后，在所述第一开口结构中形成第一栅电极结构。
本实施例中，还包括：在形成阻挡层240后且在形成第一栅电极结构之前，在第一开口结构中形成位于第一开口结构侧壁和底部的第一功函数结构。形成第一栅电极结构后，第一栅电极结构位于第一功函数结构上。形成所述第一功函数结构的方法包括：在所述第一开口231的侧壁和底部形成第一功函数层，所述第一功函数层的类型为第二类型；在所述第二开口232的侧壁和底部形成第二功函数层，所述第二功函数层的类型为第二类型，第二功函数层的有效功函数值大于第一功函数层的有效功函数值；形成第一功函数层和第二功函数层后，在第一开口231和第二开口232的侧壁和底部形成第三功函数层，所述第三功函数层的类型为第一类型。
本实施例中，以第一区用于形成N型晶体管，第二区用于形成P型晶体管，第一功函数层和第二功函数层的材料为P型功函数材料，第三功函数层的材料为N型功函数材料为示例进行说明。在其它实施例中，当第一区用于形成P型晶体管，第二区用于形成N型晶体管时，第一功函数层和第二功函数层的材料为N型功函数材料，第三功函数层的材料为P型功函数材料。
形成第一功函数层和第二功函数层的方法包括：在第一开口231和第二开口232的侧壁和底部形成第一P型功函数层；去除第一开口231中的第一P型功函数层后，在第一开口231和第二开口232的侧壁和底部形成第二P型功函数层；其中，第一开口231中的第二P型功函数层构成第一功函数层；第二开口232中的第一P型功函数层和第二P型功函数层构成第二功函数层。
下面参考图5至图9介绍形成第一功函数结构和第一栅电极结构的方法。
参考图5，在所述第一开口231和第二开口232的侧壁和底部形成第一P型功函数层261。
在形成所述第一P型功函数层251之前，还在第一开口231和第二开口232的底部和侧壁形成第一栅介质材料层250。
所述第一栅介质材料层250还位于第二区的层间介质层220的顶部表面、阻挡层240的顶部表面、以及第一区的层间介质层220的顶部表面。
所述第一栅介质材料层250的材料为高K介质材料(K大于3.9)，如HfO2、La2O3、HfSiON、HfAlO2、ZrO2、Al2O3、La2O3、HfSiO4。
第一P型功函数层261的材料可以为TiN、TiSiN、TaN、TaAlN或者TaSiN。
第一P型功函数层261的厚度可以为10埃～20埃。
形成第一栅介质材料层250、第一P型功函数层261的工艺为沉积工艺，如等离子体化学气相沉积工艺、原子层沉积工艺、低压化学气相沉积工艺或者亚大气压化学气相沉积工艺。
第一P型功函数层261还位于第二区的层间介质层220上、阻挡层240上、以及第一区的层间介质层220上。
参考图6，去除第一开口231中的第一P型功函数层261(参考图5)。
具体的，去除第一开口231中的第一P型功函数层261的步骤包括：形成第一掩膜层(未图示)，所述第一掩膜层覆盖第二开口232中的第一P型功函数层261且暴露出第一开口231中的第一P型功函数层261；以所述第一掩膜层为掩膜刻蚀去除第一开口231中的第一P型功函数层261；然后去除第一掩膜层。其中，所述第一掩膜层的材料包括光刻胶。
在去除第一开口231中的第一P型功函数层261的过程中，第一栅介质材料层250作为刻蚀停止层。
参考图7，去除第一开口231中的第一P型功函数层261(参考图5)后，在第一开口231和第二开口232的侧壁和底部形成第二P型功函数层262。
第二P型功函数层262的材料可以为TiN、TiSiN、TaN、TaAlN或者TaSiN。
第二P型功函数层262的厚度可以为10埃～20埃。
形成第二P型功函数层262的工艺参照形成第一P型功函数层261的工艺。
第二P型功函数层262还位于第二区的层间介质层220上、阻挡层240上、以及第一区的层间介质层220上。
其中，第一开口231中的第二P型功函数层262构成第一功函数层；第二开口232中的第一P型功函数层261和第二P型功函数层262构成第二功函数层。
继续参考图7，形成第一功函数层和第二功函数层后，在第一开口231和第二开口232的侧壁和底部形成第一类型的第三功函数层263。
本实施例中，第一区用于形成N型晶体管，第二区用于形成P型晶体管，第三功函数层263的材料为N型功函数材料。在其它实施例中，当所述第一区用于形成P型晶体管，所述第二区用于形成N型晶体管时，第三功函数层的材料为P型功函数材料。
本实施例中，第三功函数层263的材料为TiAl或TiAlN。
第三功函数层263的厚度可以为10埃～100埃。
形成第三功函数层263的工艺参照形成第一P型功函数层261的工艺。
第三功函数层263还位于第二区的层间介质层220上、阻挡层240上、以及第一区的层间介质层220上。
接着，参考图8，在第一开口231(参考图7)和第二开口232(参考图7)中、以及层间介质层220和阻挡层240上形成第一栅电极材料层270。
形成第一栅电极材料层270的工艺为沉积工艺，如等离子体化学气相沉积工艺、低压化学气相沉积工艺、者亚大气压化学气相沉积工艺或溅射工艺。
第一栅电极材料层270或后续形成的第二栅电极材料层中具有改性离子。
具体的，第二栅电极结构中具有改性离子，且第一栅电极结构270中没有改性离子；或者，第一栅电极结构270中具有改性离子，且第二栅电极结构中没有改性离子。
本实施例中，以所述改性离子为氟离子为示例进行说明。
当第一区用于形成P型晶体管时，第一栅电极材料层270中具有氟离子，相应的，后续形成的第一栅电极层和第二栅电极层中具有氟离子。当第一区用于形成N型晶体管时，第一栅电极材料层270中不具有氟离子，相应的，后续形成的第一栅电极层和第二栅电极层中不具有氟离子。
本实施例中，第一区用于形成N型晶体管，第一栅电极材料层270的材料以钨为示例进行说明。相应的，形成第一栅电极材料层270的工艺为沉积工艺，如化学气相沉积工艺，参数包括：采用的气体包括WCl6。
参考图9，平坦化所述第一栅电极材料层270、第三功函数层263、第二P型功函数层262、第一P型功函数层261和第一栅介质材料层250直至暴露出层间介质层220的顶部表面。
从而在第一开口结构中形成位于第一开口结构侧壁和底部的第一栅介质结构、位于第一栅介质结构上的第一功函数结构、以及位于第一功函数结构上的第一栅电极结构。
第一栅介质结构包括位于第一开口231侧壁和底部的第一栅介质层251和位于第二开口232侧壁和底部的第二栅介质层252。
所述第一栅电极结构包括位于第一开口231中的第一栅电极层271和位于第二开口232中的第二栅电极层272，第一栅电极层271和第二栅电极层272位于第三功函数层263上。
第一栅介质层251和第二栅介质层252对应第一栅介质材料层250；第一栅电极层271和第二栅电极层272对应第一栅电极材料层270。
具体的，在第一开口231中形成位于第一开口231侧壁和底部的第一栅介质层251、位于第一栅介质层251上的第一功函数层、位于第一功函数层上的第三功函数层263、以及位于第三功函数层263上的第一栅电极层271。在第二开口232中形成位于第二开口232侧壁和底部的第二栅介质层252、位于第二栅介质层252上的第二功函数层、位于第二功函数层上的第三功函数层263、以及位于第三功函数层263上的第二栅电极层272。
所述第一栅电极结构能够阻挡后续第二栅电极结构的材料形成在第一开口结构中。
本实施例中，由于第二开口232比第一开口231中多第一P型功函数层261，因此使得第二开口232对应形成的晶体管的阈值电压大于第一开口231对应形成的晶体管的阈值电压。
本实施例中，所述第一栅电极结构中不具有氟离子，用于避免氟离子对N型晶体管的有效功函数值的影响。具体的，由于第一栅电极结构中不具有氟离子，能够避免氟离子扩散至第一功函数层和第二功函数层中。若氟离子扩散至第一功函数层和第二功函数层中，会导致第一功函数层和第二功函数层的费米能级降低，第一功函数层和第二功函数层的功函数增加，相应的，第一功函数层和第二功函数层的有效功函数值增加，进而导致N型晶体管的阈值电压增大。由于本实施例中，不会有氟离子扩散至第一功函数层和第二功函数层中的现象，因此也避免N型晶体管的阈值电压增大。
参考图10，形成第一功函数结构和第一栅电极结构后，去除所述阻挡层240(参考图9)。
去除阻挡层240的工艺为干法刻蚀工艺或湿法刻蚀工艺。
去除所述阻挡层240后，在第二开口结构中形成第二栅电极结构，第二栅电极结构和第一栅电极结构的材料不同。
本实施例中，还包括：在去除所述阻挡层240后且在形成第二栅电极结构之前，在所述第二开口结构中形成位于第二开口结构侧壁和底部的第二功函数结构。形成第二栅电极结构后，第二栅电极结构位于第二功函数结构上。
形成第二功函数结构的方法包括：在第三开口233的侧壁和底部形成第四功函数层，所述第四功函数层的类型为第二类型；在第四开口234的侧壁和底部形成第五功函数层，所述第五功函数层的类型为第二类型，第五功函数层的有效功函数值大于第四功函数层的有效功函数值；形成第四功函数层和第五功函数层后，在第三开口233和第四开口234的侧壁和底部形成第六功函数层，所述第六功函数层的类型为第一类型。
本实施例中，以第一区用于形成N型晶体管，所述第二区用于形成P型晶体管，第四功函数层和第五功函数层的材料为P型功函数材料，第六功函数层的材料为N型功函数材料为示例进行说明。在其它实施例中，当第一区用于形成P型晶体管，第二区用于形成N型晶体管时，第四功函数层和第五功函数层的材料为N型功函数材料，第六功函数层的材料为P型功函数材料。
形成第四功函数层和第五功函数层的方法包括：在第三开口233和第四开口234的侧壁和底部形成第三P型功函数层，第三P型功函数层和第一P型功函数层的材料相同且厚度相同；形成第三P型功函数层后，在第三开口233和第四开口234的侧壁和底部形成第四P型功函数层；去除第三开口233中的第四P型功函数层后，在第三开口233和第四开口234的侧壁和底部形成第五P型功函数层；形成第五P型功函数层后，在第三开口233和第四开口234的侧壁和底部形成第六P型功函数层，第六P型功函数层和第二P型功函数层的材料相同且厚度相同。
其中，第三开口233中的第三P型功函数层、第五P型功函数层和第六P型功函数层构成第四功函数层；第四开口234中的第三P型功函数层、第四P型功函数层、第五P型功函数层和第六P型功函数层构成第五功函数层。
下面参考图11至图15具体介绍形成第二功函数结构和第二栅电极结构的方法。
参考图11，在第三开口233和第四开口234的侧壁和底部形成第三P型功函数层291，第三P型功函数层291和第一P型功函数层261的材料相同且厚度相同；形成第三P型功函数层291后，在第三开口233和第四开口234的侧壁和底部形成第四P型功函数层292。
在形成第三P型功函数层291和第四P型功函数层292之前，还在第三开口233和第四开口234的底部和侧壁形成第二栅介质材料层280。
第二栅介质材料层280还位于第一区的层间介质层220的顶部表面、第一栅电极结构的顶部表面、以及第二区的层间介质层220的顶部表面。
第二栅介质材料层280的材料为高K介质材料(K大于3.9)，如HfO2、La2O3、HfSiON、HfAlO2、ZrO2、Al2O3、La2O3、HfSiO4。
第四P型功函数层292的材料可以为TiN、TiSiN、TaN、TaAlN或者TaSiN。
第四P型功函数层292的厚度可以为10埃～20埃。
形成第二栅介质材料层280、第三P型功函数层291和第四P型功函数层292的工艺参照形成第一P型功函数层261的工艺。
第三P型功函数层291还位于第一区的层间介质层220上、第一栅电极结构上、以及第二区的层间介质层220上。
第四P型功函数层292还位于第一区的层间介质层220上、第一栅电极结构上、以及第二区的层间介质层220上。
参考图12，去除第三开口233中的第四P型功函数层292。
具体的，去除第三开口233中的第四P型功函数层292的步骤包括：形成第二掩膜层(未图示)，所述第二掩膜层覆盖第四开口234中的第四P型功函数层292且暴露出第三开口233中的第四P型功函数层292；以所述第二掩膜层为掩膜刻蚀去除第三开口233中的第四P型功函数层292；然后去除第二掩膜层。
所述第二掩膜层的材料包括光刻胶。
在去除第三开口233中的第四P型功函数层292的过程中，第二栅介质材料层280作为刻蚀停止层。
参考图13，去除第三开口233中的第四P型功函数层292后，在第三开口233和第四开口234的侧壁和底部形成第五P型功函数层293。
第五P型功函数层293的材料可以为TiN、TiSiN、TaN、TaAlN或者TaSiN。
第五P型功函数层293的厚度可以为10埃～20埃。
形成第五P型功函数层293的工艺参照形成第一P型功函数层261的工艺。
第五P型功函数层293还位于第一区的层间介质层220上、第一栅电极结构上、以及第二区的层间介质层220上。
继续参考图13，形成第五P型功函数层293后，在第三开口233和第四开口234的侧壁和底部形成第六P型功函数层294，第六P型功函数层294和第二P型功函数层262的材料相同且厚度相同。
形成第六P型功函数层294的工艺参照形成第一P型功函数层261的工艺。
第六P型功函数层294还位于第一区的层间介质层220上、第一栅电极结构上、以及第二区的层间介质层220上。
其中，第三开口233中的第三P型功函数层291、第五P型功函数层293和第六P型功函数层294构成第四功函数层；第四开口234中的第三P型功函数层291、第四P型功函数层292、第五P型功函数层293和第六P型功函数层294构成第五功函数层。
参考图14，形成第四功函数层和第五功函数层后，在第三开口233和第四开口234的侧壁和底部形成第一类型的第六功函数层295。
本实施例中，第一区用于形成N型晶体管，第二区用于形成P型晶体管，第六功函数层295的材料为N型功函数材料。在其它实施例中，当所述第一区用于形成P型晶体管，所述第二区用于形成N型晶体管时，第六功函数层的材料为P型功函数材料。
本实施例中，第六功函数层295的材料为TiAl或TiAlN。
第六功函数层295的厚度可以为10埃～100埃。
形成第六功函数层295的工艺参照形成第一P型功函数层261的工艺。
第六功函数层295还位于第一区的层间介质层220上、第一栅电极结构上、以及第二区的层间介质层220上。
继续参考图14，在第三开口233(参考图13)和第四开口234(参考图13)中、以及层间介质层220和第一栅电极结构上形成第二栅电极材料层300。
形成第二栅电极材料层300的工艺参照形成第一栅电极材料层270的工艺。
当所述第二区用于形成N型晶体管时，所述第二栅电极材料层300中不具有氟离子，相应的，后续形成的第三栅电极层和第四栅电极层中不具有氟离子。当所述第二区用于形成P型晶体管时，所述第二栅电极材料层300中具有氟离子，相应的，后续形成的第三栅电极层和第四栅电极层中具有氟离子。
本实施例中，所述第二区用于形成P型晶体管，第二栅电极材料层300的材料以含氟离子的钨为示例进行说明。相应的，形成所述第二栅电极材料层300的工艺为沉积工艺，如化学气相沉积工艺，参数包括：采用的气体包括WF6。
参考图15，平坦化所述第二栅电极材料层300、第六功函数层295、第六P型功函数层294、第五P型功函数层293、第四P型功函数层292、第三P型功函数层291和第二栅介质材料层280，直至暴露出层间介质层220的顶部表面。
从而在第二开口结构中形成位于第二开口结构侧壁和底部的第二栅介质结构、位于第二栅介质结构上的第二功函数结构、以及位于第二功函数结构上的第二栅电极结构。
第二栅介质结构包括位于第三开口233侧壁和底部的第三栅介质层281和位于第四开口234侧壁和底部的第四栅介质层282。所述第二栅电极结构包括位于第三开口233中的第三栅电极层301和位于第四开口234中的第四栅电极层302，第三栅电极层301和第四栅电极层302位于第六功函数层295上。
第三栅介质层281和第四栅介质层282对应第二栅介质材料层280；第三栅电极层301和第四栅电极层302对应第二栅电极材料层300。
具体的，在第三开口233中形成位于第三开口233侧壁和底部的第三栅介质层281、位于第三栅介质层281上的第四功函数层、位于第四功函数层上的第六功函数层295、以及位于第六功函数层295上的第三栅电极层301。在第四开口234中形成位于第四开口234侧壁和底部的第四栅介质层282、位于第四栅介质层282上的第五功函数层、位于第五功函数层上的第六功函数层295、以及位于第六功函数层295上的第四栅电极层302。
本实施例中，由于第四开口234比第三开口233中多第四P型功函数层292，因此使得第四开口234对应形成的晶体管的阈值电压小于第三开口233对应形成的晶体管的阈值电压。
本实施例中，第二栅电极结构中具有氟离子，用于改善P型晶体管的负偏压不稳定性效应。具体的，氟离子与第二栅介质结构和基底200之间界面的悬挂键结合形成稳定的氟化物化学键。避免P型晶体管反型层中的空穴对第一栅介质层和半导体衬底100之间界面化学键的影响，从而改善P型晶体管的负偏压不稳定性效应。
其次，第二栅电极结构中的氟离子在工艺制程中容易扩散至第四功函数层和第五功函数层中，使得第四功函数层和第五功函数层的费米能级降低，第四功函数层和第五功函数层的功函数增加，相应的，第一功函数层和第二功函数层的有效功函数值增加，进而降低P型晶体管阈值电压。
本实施例中，由于第一栅电极结构和第二栅电极结构在不同的工艺制程中形成，因此第一栅电极结构的形成过程和第二栅电极结构的形成过程相互不受影响。能够使第二栅电极结构或第一栅电极结构中具有改性离子，用于满足第一区和第二区对应形成的晶体管具有不同特性的需要。
相应的，本发明还提供一种采用上述方法形成的半导体器件。
需要说明的是，本发明中，对于P型功函数层和N型功函数层采用以下方式定义：
P型功函数层用于调节P型晶体管的阈值电压；N型功函数层用于调节N型晶体管的阈值电压。
提供PMOS晶体管，PMOS晶体管包括：第一半导体衬底；第一栅介质层，位于第一半导体衬底上，所述第一栅介质层的材料为高K介质层；第一功能层，位于所述第一栅介质层上；第一栅电极，位于所述第一功能层上。所述第一栅介质层和第一功能层之间具有第一待测试功函数层，且所述第一待测试功函数层位于第一栅介质层表面，所述第一待测试功函数层具有第一预设厚度。测试PMOS晶体管的有效功函数值，当PMOS晶体管的有效功函数值位于第一范围内时，得出第一待测试功函数层为P型功函数层。
具体的，在一个方法中，所述第一预设厚度为5埃～60埃。所述第一范围为4.6eV～5.2eV。
提供NMOS晶体管，NMOS晶体管包括：第二半导体衬底；第二栅介质层，位于第二半导体衬底上，所述第二栅介质层的材料为高K介质层；第二功能层，位于所述第二栅介质层上；第二栅电极，位于所述第二功能层上。所述第二栅介质层和第二功能层之间具有第二待测试功函数层，且所述第二待测试功函数层位于第二栅介质层表面，所述第二待测试功函数层具有第二预设厚度。测试NMOS晶体管的有效功函数值，当NMOS晶体管的有效功函数值位于第二范围内时，得出第二待测试功函数层为N型功函数层。
具体的，在一个方法中，所述第二预设厚度为5埃～60埃。所述第二范围为4.0eV～4.5eV。
虽然本发明披露如上，但本发明并非限定于此。任何本领域技术人员，在不脱离本发明的精神和范围内，均可作各种更动与修改，因此本发明的保护范围应当以权利要求所限定的范围为准。

Claims (18)

1.一种半导体器件的形成方法，其特征在于，包括：
提供基底，所述基底包括第一区和第二区，第一区用于形成第一类型的晶体管，第二区用于形成第二类型的晶体管，第二类型和第一类型相反；
在所述基底上形成层间介质层，第一区层间介质层中具有贯穿层间介质层的第一开口结构，第二区层间介质层中具有贯穿层间介质层的第二开口结构；
在所述第二开口结构中形成阻挡层；
形成阻挡层后，在所述第一开口结构中形成第一栅电极结构；
形成第一栅电极结构后，去除所述阻挡层；
去除所述阻挡层后，在第二开口结构中形成第二栅电极结构，第二栅电极结构或第一栅电极结构中具有改性离子；
在形成阻挡层后且在形成第一栅电极结构之前，在所述第一开口结构中形成位于第一开口结构侧壁和底部的第一功函数结构；在去除所述阻挡层后且在形成第二栅电极结构之前，在所述第二开口结构中形成位于第二开口结构侧壁和底部的第二功函数结构；第一栅电极结构位于第一功函数结构上；第二栅电极结构位于第二功函数结构上；
所述第一开口结构包括第一开口和第二开口；所述第二开口结构包括第三开口和第四开口；形成所述第一功函数结构的方法包括：在所述第一开口的侧壁和底部形成第一功函数层，所述第一功函数层的类型为第二类型；在所述第二开口的侧壁和底部形成第二功函数层，所述第二功函数层的类型为第二类型，第二功函数层的有效功函数值大于第一功函数层的有效功函数值；形成第一功函数层和第二功函数层后，在第一开口和第二开口的侧壁和底部形成第三功函数层，所述第三功函数层的类型为第一类型；
形成所述第二功函数结构的方法包括：在所述第三开口的侧壁和底部形成第四功函数层，所述第四功函数层的类型为第二类型；在所述第四开口的侧壁和底部形成第五功函数层，所述第五功函数层的类型为第二类型，第五功函数层的有效功函数值大于第四功函数层的有效功函数值；形成第四功函数层和第五功函数层后，在第三开口和第四开口的侧壁和底部形成第六功函数层，所述第六功函数层的类型为第一类型。
2.根据权利要求1所述的半导体器件的形成方法，其特征在于，所述阻挡层的材料为无定形碳或无定形硅。
3.根据权利要求1所述的半导体器件的形成方法，其特征在于，在所述第二开口结构中形成阻挡层的方法包括：在所述第一开口结构和第二开口结构中、以及层间介质层上形成阻挡材料层；去除层间介质层上的阻挡材料层后，去除第一开口结构中的阻挡材料层，形成所述阻挡层。
4.根据权利要求1所述的半导体器件的形成方法，其特征在于，所述第二栅电极结构中具有改性离子，且所述第一栅电极结构中没有改性离子；或者，所述第一栅电极结构中具有改性离子，且所述第二栅电极结构中没有改性离子。
5.根据权利要求1所述的半导体器件的形成方法，其特征在于，
所述第一栅电极结构包括位于第一开口中的第一栅电极层和位于第二开口中的第二栅电极层，第一栅电极层和第二栅电极层位于第三功函数层上；
所述第二栅电极结构包括位于第三开口中的第三栅电极层和位于第四开口中的第四栅电极层，第三栅电极层和第四栅电极层位于第六功函数层上。
6.根据权利要求5所述的半导体器件的形成方法，其特征在于，当所述第一区用于形成P型晶体管，所述第二区用于形成N型晶体管时，第一功函数层、第二功函数层、第四功函数层和第五功函数层的材料为N型功函数材料，第三功函数层和第六功函数层的材料为P型功函数材料。
7.根据权利要求5所述的半导体器件的形成方法，其特征在于，当所述第一区用于形成N型晶体管，所述第二区用于形成P型晶体管时，第一功函数层、第二功函数层、第四功函数层和第五功函数层的材料为P型功函数材料，第三功函数层和第六功函数层的材料为N型功函数材料。
8.根据权利要求7所述的半导体器件的形成方法，其特征在于，形成所述第一功函数层和第二功函数层的方法包括：在所述第一开口和第二开口的侧壁和底部形成第一P型功函数层；去除第一开口中的第一P型功函数层后，在所述第一开口和第二开口的侧壁和底部形成第二P型功函数层；
其中，第一开口中的第二P型功函数层构成第一功函数层；第二开口中的第一P型功函数层和第二P型功函数层构成第二功函数层。
9.根据权利要求8所述的半导体器件的形成方法，其特征在于，所述第一P型功函数层和第二P型功函数层的材料为TiN、TiSiN、TaN、TaAlN或者TaSiN。
10.根据权利要求8所述的半导体器件的形成方法，其特征在于，形成所述第四功函数层和第五功函数层的方法包括：在所述第三开口和第四开口的侧壁和底部形成第三P型功函数层，第三P型功函数层和第一P型功函数层的材料相同且厚度相同；形成第三P型功函数层后，在第三开口和第四开口的侧壁和底部形成第四P型功函数层；去除第三开口中的第四P型功函数层后，在第三开口和第四开口的侧壁和底部形成第五P型功函数层；形成第五P型功函数层后，在第三开口和第四开口的侧壁和底部形成第六P型功函数层，第六P型功函数层和第二P型功函数层的材料相同且厚度相同；
其中，第三开口中的第三P型功函数层、第五P型功函数层和第六P型功函数层构成第四功函数层；第四开口中的第三P型功函数层、第四P型功函数层、第五P型功函数层和第六P型功函数层构成第五功函数层。
11.根据权利要求10所述的半导体器件的形成方法，其特征在于，所述第三P型功函数层、第四P型功函数层、第五P型功函数层和第六P型功函数层的材料为TiN、TiSiN、TaN、TaAlN或者TaSiN。
12.根据权利要求7所述的半导体器件的形成方法，其特征在于，所述第三功函数层和第六功函数层的材料为TiAl或TiAlN。
13.根据权利要求1或4所述的半导体器件的形成方法，其特征在于，当所述第一区用于形成P型晶体管时，所述第二区用于形成N型晶体管；所述第一栅电极结构中具有氟离子；所述第二栅电极结构中不具有氟离子。
14.根据权利要求13所述的半导体器件的形成方法，其特征在于，所述第一栅电极结构的材料为含氟离子的钨；所述第二栅电极结构的材料为钨。
15.根据权利要求1或4所述的半导体器件的形成方法，其特征在于，当所述第一区用于形成N型晶体管时，所述第二区用于形成P型晶体管；所述第一栅电极结构中不具有氟离子；所述第二栅电极结构中具有氟离子。
16.根据权利要求15所述的半导体器件的形成方法，其特征在于，所述第一栅电极结构的材料为钨；所述第二栅电极结构的材料为含氟离子的钨。
17.根据权利要求1所述的半导体器件的形成方法，其特征在于，在所述第一功函数结构和第一区基底之间形成有第一栅介质结构；在所述第二功函数结构和第二区基底之间形成有第二栅介质结构。
18.一种根据权利要求1至17任意一项方法形成的半导体器件。
CN201710197968.1A 2017-03-29 2017-03-29 半导体器件及其形成方法 Active CN108666271B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201710197968.1A CN108666271B (zh) 2017-03-29 2017-03-29 半导体器件及其形成方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201710197968.1A CN108666271B (zh) 2017-03-29 2017-03-29 半导体器件及其形成方法

Publications (2)

Publication Number Publication Date
CN108666271A CN108666271A (zh) 2018-10-16
CN108666271B true CN108666271B (zh) 2020-10-09

Family

ID=63786238

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201710197968.1A Active CN108666271B (zh) 2017-03-29 2017-03-29 半导体器件及其形成方法

Country Status (1)

Country Link
CN (1) CN108666271B (zh)

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104347370A (zh) * 2013-07-23 2015-02-11 上海华虹宏力半导体制造有限公司 提高pmos器件栅极的负偏压温度稳定性方法
CN104616994A (zh) * 2013-11-01 2015-05-13 格罗方德半导体公司 形成具有多重功函数栅极结构的方法及所产生的产品
CN104821296A (zh) * 2014-01-30 2015-08-05 中芯国际集成电路制造(上海)有限公司 半导体器件及其形成方法
CN105097691A (zh) * 2014-05-15 2015-11-25 中芯国际集成电路制造(上海)有限公司 半导体器件的形成方法
CN106340452A (zh) * 2016-11-30 2017-01-18 上海华力微电子有限公司 金属栅极结构及其制备方法

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9583584B2 (en) * 2015-07-10 2017-02-28 GlobalFoundries, Inc. Methods for producing integrated circuits using long and short regions and integrated circuits produced from such methods

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104347370A (zh) * 2013-07-23 2015-02-11 上海华虹宏力半导体制造有限公司 提高pmos器件栅极的负偏压温度稳定性方法
CN104616994A (zh) * 2013-11-01 2015-05-13 格罗方德半导体公司 形成具有多重功函数栅极结构的方法及所产生的产品
CN104821296A (zh) * 2014-01-30 2015-08-05 中芯国际集成电路制造(上海)有限公司 半导体器件及其形成方法
CN105097691A (zh) * 2014-05-15 2015-11-25 中芯国际集成电路制造(上海)有限公司 半导体器件的形成方法
CN106340452A (zh) * 2016-11-30 2017-01-18 上海华力微电子有限公司 金属栅极结构及其制备方法

Also Published As

Publication number Publication date
CN108666271A (zh) 2018-10-16

Similar Documents

Publication Publication Date Title
US9147680B2 (en) Integrated circuits having replacement metal gates with improved threshold voltage performance and methods for fabricating the same
TWI415263B (zh) 半導體裝置及其製造方法
US9012319B1 (en) Methods of forming gate structures with multiple work functions and the resulting products
US7939392B2 (en) Method for gate height control in a gate last process
US8980706B2 (en) Double treatment on hard mask for gate N/P patterning
TWI478218B (zh) 半導體裝置及製作具有金屬閘極堆疊的半導體裝置的方法
TWI624863B (zh) 半導體元件及其製作方法
US8653605B2 (en) Work function adjustment in a high-K gate electrode structure after transistor fabrication by using lanthanum
US9196475B2 (en) Methods for fabricating integrated circuits including fluorine incorporation
TWI714583B (zh) 半導體裝置及其形成方法
US20150024584A1 (en) Methods for forming integrated circuits with reduced replacement metal gate height variability
CN107919324B (zh) 半导体器件的形成方法
JP5203905B2 (ja) 半導体装置およびその製造方法
TWI495016B (zh) 包括縮減高度之金屬閘極堆疊的半導體裝置及形成該半導體裝置之方法
KR20190003343A (ko) 게이트 구조물 및 그 방법
WO2014071754A1 (zh) 半导体结构及其制造方法
US10811520B2 (en) Semiconductor device and method for manufacturing same
US10332804B2 (en) Method for manufacturing CMOS structure
CN107591370B (zh) 半导体器件及其形成方法
CN110391285B (zh) 半导体结构及其形成方法
KR102113246B1 (ko) 게이트 구조물 및 방법
CN109216192B (zh) 半导体器件及其形成方法
CN107591368B (zh) 多阈值电压鳍式场效应晶体管及其形成方法
CN109671673B (zh) 半导体结构及其形成方法
CN108257918B (zh) 半导体结构及其形成方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant