CN106340452A - 金属栅极结构及其制备方法 - Google Patents

金属栅极结构及其制备方法 Download PDF

Info

Publication number
CN106340452A
CN106340452A CN201611076645.9A CN201611076645A CN106340452A CN 106340452 A CN106340452 A CN 106340452A CN 201611076645 A CN201611076645 A CN 201611076645A CN 106340452 A CN106340452 A CN 106340452A
Authority
CN
China
Prior art keywords
groove
layer
work function
regulating course
function regulating
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201611076645.9A
Other languages
English (en)
Inventor
鲍宇
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shanghai Huali Microelectronics Corp
Original Assignee
Shanghai Huali Microelectronics Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shanghai Huali Microelectronics Corp filed Critical Shanghai Huali Microelectronics Corp
Priority to CN201611076645.9A priority Critical patent/CN106340452A/zh
Publication of CN106340452A publication Critical patent/CN106340452A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008—Making conductor-insulator-semiconductor electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42356—Disposition, e.g. buried gate electrode
    • H01L29/4236—Disposition, e.g. buried gate electrode within a trench, e.g. trench gate electrode, groove gate electrode

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Abstract

本发明提供的金属栅极及其制备方法，包括：提供半导体衬底，半导体衬底包括第一区域和第二区域，第一区域具有第一伪栅极，第二区域具有第二伪栅极，第一伪栅极和第二伪栅极暴露在层间介质层外；去除第一伪栅极和第二伪栅极，分别形成第一沟槽与第二沟槽；在第一沟槽的侧壁和底壁形成第一功函数调节层；在第一沟槽的侧壁和底壁及第二沟槽的侧壁和底壁形成第二功函数调节层；对第二功函数调节层表面进行氮化处理，形成含氮阻挡层；在第一沟槽的侧壁和底壁形成第一浸润层，在第一沟槽中填充第一栅电极，在第二沟槽的侧壁和底壁形成第二浸润层，在第二沟槽中填充第二栅电极。本发明能够防止水氧进入第二功函数调节层及第一功函数调节层，提高器件性能。

Description

金属栅极结构及其制备方法
技术领域
本发明涉及半导体集成电路制造技术领域，尤其涉及一种金属栅极结构及其制备方法。
背景技术
在CMOS晶体管器件和电路制备中，随着CMOS集成电路制造工艺的发展以及关键尺寸的缩小，由于SiO2栅氧化层介质厚度的减小使得栅极漏电流增加，同时为了避免多晶硅栅极的耗尽效应，HKMG(high k metal gate)工艺成为主流，尤其是28nm以下工艺结点。
由于NMOS和PMOS的阈值电压不同，NMOS和PMOS需要使用不同的功函数调节层，金属栅极(metal gate)的形成过程可以分为gate first和gate last。其中，gate first工艺简单，但是功函数调节层易吸收后续清洗过程中的水分，影响器件性能。
发明内容
本发明的目的在于提供金属栅极的制备方法，解决现有技术中功函数调节层吸收水分影响器件性能的技术问题。
为解决上述技术问题，本发明提供一种金属栅极的制备方法，包括：
提供半导体衬底，所述半导体衬底表面具有层间介质层，所述半导体衬底包括第一区域和第二区域，所述第一区域具有位于所述层间介质层中的第一伪栅极，所述第二区域具有位于所述层间介质层中的第二伪栅极，且所述第一伪栅极和所述第二伪栅极暴露在所述层间介质层外；
去除所述第一伪栅极和所述第二伪栅极，分别形成第一沟槽与第二沟槽；
在所述第一沟槽的侧壁和底壁形成第一功函数调节层；
在所述第一沟槽的侧壁和底壁及所述第二沟槽的侧壁和底壁形成第二功函数调节层；
对所述第二功函数调节层的表面进行氮化处理，形成一含氮阻挡层；
在所述第一沟槽的侧壁和底壁形成第一浸润层，并在所述第一沟槽中填充第一栅电极，在所述第二沟槽的侧壁和底壁形成第二浸润层，并在所述第二沟槽中填充第二栅电极。
可选的，所述第一区域用于形成PMOS，所述第二区域用于形成NMOS，所述第一区域与所述第二区域之间通过浅沟槽隔离隔开。
可选的，所述第一功函数调节层的材料为氮化钛，所述第一功函数调节层的厚度为
可选的，所述第二功函数调节层的材料为氮化铝，所述第二功函数调节层的厚度为
可选的，采用含氮气及氨气的混合气体对所述第二功函数调节层的表面进行一热处理过程，进行热处理过程采用的温度为600℃～900℃。
可选的，采用氮气、氨气及氢气的等离子体对所述第二功函数调节层的表面进行氮化处理。
可选的，所述含氮阻挡层的厚度为
可选的，所述第一伪栅极包括依次位于所述半导体衬底中的第一高k介质层、第一覆盖层及第一多晶硅层，所述第一高k介质层的材料为氧化铪，所述第一高k介质层的厚度为所述第一覆盖层为氮化钽，所述第一覆盖层的厚度为
可选的，所述第二伪栅极包括依次位于所述半导体衬底中的第二高k介质层、第二覆盖层及第二多晶硅层，所述第二高k介质层的材料为氧化铪，所述第二高k介质层的厚度为所述第二覆盖层为氮化钽，所述第二覆盖层的厚度为
可选的，在所述层间介质层的表面形成刻蚀阻挡层，所述刻蚀阻挡层的材料为氮化钽。
可选的，所述第一浸润层的材料为钛，所述第一浸润层的厚度为所述第一栅电极的材料为金属铝，所述第一栅电极的厚度为
可选的，所述第二浸润层的材料为钛，所述第二浸润层的厚度为所述第二栅电极的材料为金属铝，所述第二栅电极的厚度为
相应的额，本发明的另一方面还提供一种上述的金属栅极制备方法形成的金属栅极结构，包括：
半导体衬底，位于所述半导体衬底的层间介质层，所述半导体衬底包括第一区域和第二区域；
所述第一区域具有位于所述层间介质层中的第一沟槽，所述第一沟槽的侧壁及底壁形成有第一功函数调节层、第二功函数调节层及第一浸润层，并填充有第一栅电极；
所述第二区域具有位于所述层间介质层中的第二沟槽，所述第二沟槽的侧壁和底壁形成有第二功函数调节层及第二浸润层，并填充有第二栅电极，且所述第二功函数调节层的表面具有一含氮阻挡层。
与现有技术相比，本发明提供的金属栅极的制备方法中，对第二功函数调节层的表面进行氮化处理，使得第二功函数调节层的表面形成一含氮阻挡层，含氮阻挡层为致密的结构，能够防止水氧等进入第二功函数调节层及第一功函数调节层，从而提高器件的性能。
附图说明
图1为本发明一实施例中金属栅极制备方法的流程图；
图2为本发明一实施例中第一伪栅极和第二伪栅极的结构示意图；
图3为本发明一实施例中第一沟槽和第二沟槽的结构示意图；
图4为本发明一实施例中第一功函数调节层的结构示意图；
图5为本发明一实施例中去除第二区域的第一功函数调节层的结构示意图；
图6为本发明一实施例中第二功函数调节层和含氮阻挡层的结构示意图；
图7为本发明一实施例中浸润膜层和栅电极膜层的结构示意图；
图8为本发明一实施例中第一栅电极和第二栅电极的结构示意图。
具体实施方式
下面将结合示意图对本发明的金属栅极及其制备方法进行更详细的描述，其中表示了本发明的优选实施例，应该理解本领域技术人员可以修改在此描述的本发明，而仍然实现本发明的有利效果。因此，下列描述应当被理解为对于本领域技术人员的广泛知道，而并不作为对本发明的限制。
为了清楚，不描述实际实施例的全部特征。在下列描述中，不详细描述公知的功能和结构，因为它们会使本发明由于不必要的细节而混乱。应当认为在任何实际实施例的开发中，必须做出大量实施细节以实现开发者的特定目标，例如按照有关系统或有关商业的限制，由一个实施例改变为另一个实施例。另外，应当认为这种开发工作可能是复杂和耗费时间的，但是对于本领域技术人员来说仅仅是常规工作。
在下列段落中参照附图以举例方式更具体地描述本发明。根据下面说明和权利要求书，本发明的优点和特征将更清楚。需说明的是，附图均采用非常简化的形式且均使用非精准的比例，仅用以方便、明晰地辅助说明本发明实施例的目的。
本发明的核心思想在于，提供一种金属栅极的制备方法，对第二功函数调节层的表面进行氮化处理，使得第二功函数调节层的表面形成一含氮阻挡层，含氮阻挡层为致密的结构，能够防止水氧等进入第二功函数调节层及第一功函数调节层，从而提高器件的性能。
下文结合附图对本发明的金属栅极的制备方法进行详细说明，图1为栅极制备方法的流程图，图2～图8为各步骤对应的结构示意图，具体的，金属栅极的制备方法包括如下步骤：
首先，执行步骤S1，参考图2所示，提供半导体衬底100，所述半导体衬底100可以为硅衬底、锗硅衬底、碳硅衬底、SOI衬底等本领域技术人员所公知的衬底结构。所述半导体衬底100表面具有层间介质层140，所述半导体衬底100中具有相互隔离的第一区域110和第二区域120，其中，所述第一区域110用于形成PMOS晶体管，所述第二区域120用于形成NMOS晶体管，所述第一区域110和所述第二区域120之间通过浅沟槽隔离结构130隔离。本发明中，所述第一区域110具有位于所述层间介质层140中的第一伪栅极111，所述第二区域120具有位于所述层间介质层140中的第二伪栅极120，且所述第一伪栅极110和所述第二伪栅极120暴露在所述层间介质层140外。其中，所述第一伪栅极110包括依次位于所述半导体衬底110表面上的第一高k介质层1111、第一覆盖层1112及第一多晶硅层1113，所述第一高k介质层1111的材料为氧化铪，所述第一高k介质层1111的厚度为所述第一覆盖层1112为氮化钽，所述第一覆盖层1112的厚度为所述第二伪栅极1113包括依次位于所述半导体衬底100表面上的第二高k介质层1211、第二覆盖层1212及第二多晶硅层1213，所述第二高k介质层1211的材料为氧化铪，所述第二高k介质层1211的厚度为所述第二覆盖层1212为氮化钽，所述第二覆盖层1212的厚度为此外，在所述层间介质层140的表面形成刻蚀阻挡层150，所述刻蚀阻挡层150的材料为氮化钽。
执行步骤S2，参考图3所示，去除所述第一伪栅极111中的第一多晶硅层1113，在第一区域110中形成第一沟槽112，去除所述第二伪栅极121中的第二多晶硅层1213，在第二区域120形成第二沟槽122。
接着，执行步骤S3，参考图4所示，在所述半导体衬底100的表面形成一缓冲层113和第一功函数调节层114。之后，参考图5所示，去除所述第二区域120中的第一功函数调节层114和缓冲层113，保留第二沟槽122底壁的缓冲层113，以及第一区域110上的缓冲层113及第一功函数调节层114，即要在所述第一沟槽112的侧壁和底壁形成缓冲层113和第一功函数调节层114。本实施例中，所述缓冲层113为氮化钽，所述第一功函数调节层114的材料为氮化钛，所述第一功函数调节层114的厚度为
执行步骤S4，参考图6所示，在所述第一区域110和第二区域120上形成第二功函数调节层123，即要在所述第一沟槽112的侧壁和底壁及所述第二沟槽122的侧壁和底壁形成第二功函数调节层123。本实施例中，所述第二功函数调节层123的材料为氮化铝，所述第二功函数调节层123的厚度为
之后，执行步骤S5，继续参考图6所示，对所述第二功函数调节层123的表面进行氮化处理，形成一含氮阻挡层124。形成含氮阻挡层124的方法为采用含氮气及氨气的混合气体对所述第二功函数调节层123的表面进行一热处理过程，例如，进行热处理过程采用的温度为600℃～900℃。当然，本发明的其他实施例中，还可以采用氮气、氨气及氢气的等离子体对所述第二功函数调节层123的表面进行氮化处理。本实施例中，所述含氮阻挡层124的厚度为需要说明的是，对第二功函数调节层123的表面进行氮化处理，使得第二功函数调节层123的表面形成的含氮阻挡层124，含氮阻挡层124为致密的结构，能够防止水氧等进入第二功函数调节层123及第一功函数调节层114，从而提高器件的性能。
执行步骤S6，参考图7所示，在第一区域110和第二区域120上形成浸润膜层160和栅电极膜层170，其中浸润膜层160覆盖含氮阻挡层124，栅电极膜层170覆盖浸润膜层160，并填充第一沟槽112和第二沟槽122。
接着，参考图8所示，采用化学机械研磨工艺对所述半导体衬底100进行研磨，去除刻蚀停止层150上的缓冲层113、第一功函数调节层114、第二功函数调节层123、含氮阻挡层124、浸润膜层160及多晶硅膜层170，保留第一沟槽112和第二沟槽122中的浸润膜层160和栅电极膜层170，从而在所述第一沟槽112的侧壁和底壁形成第一浸润层115，并在所述第一沟槽112中填充第一栅电极116，形成第一栅极10，同时在所述第二沟槽120的侧壁和底壁形成第二浸润层125，并在所述第二沟槽122中填充第二栅电极126，形成第二栅极20。本实施例中，所述第一浸润层115的材料为钛，所述第一浸润层115的厚度为所述第一栅电极116的材料为金属铝，所述第二栅电极116的厚度为所述第二浸润层125的材料为钛，所述第二浸润层125的厚度为所述第二栅电极126的材料为金属铝，所述第二栅电极126的厚度为
参考图8所示，本发明的另一方面还提供一种金属栅极结构，包括：
半导体衬底100，位于所述半导体衬底100表面的层间介质层140，所述半导体衬底100包括第一区域110和第二区域120；
所述第一区域110具有位于所述层间介质层140中的第一沟槽112，所述第一沟槽112的侧壁及底壁形成有第一功函数调节层114、第二功函数调节层123及第一浸润层115，并填充有第一栅电极116；
所述第二区域120具有位于所述层间介质层140中的第二沟槽122，所述第二沟槽122的侧壁和底壁形成有第二功函数调节层123及第二浸润层125，并填充有第二栅电极126，其中，所述第二功函数调节层123的表面具有一含氮阻挡层124。
综上所述，本发明提供一种金属栅极的制备方法，对第二功函数调节层的表面进行氮化处理，使得第二功函数调节层的表面形成一含氮阻挡层，含氮阻挡层为致密的结构，能够防止水氧等进入第二功函数调节层及第一功函数调节层，从而提高器件的性能。
显然，本领域的技术人员可以对本发明进行各种改动和变型而不脱离本发明的精神和范围。这样，倘若本发明的这些修改和变型属于本发明权利要求及其等同技术的范围之内，则本发明也意图包含这些改动和变型在内。

Claims (13)

1.一种金属栅极的制备方法，其特征在于，包括：
提供半导体衬底，所述半导体衬底表面具有层间介质层，所述半导体衬底包括第一区域和第二区域，所述第一区域具有位于所述层间介质层中的第一伪栅极，所述第二区域具有位于所述层间介质层中的第二伪栅极，且所述第一伪栅极和所述第二伪栅极暴露在所述层间介质层外；
去除所述第一伪栅极和所述第二伪栅极，分别形成第一沟槽与第二沟槽；
在所述第一沟槽的侧壁和底壁形成第一功函数调节层；
在所述第一沟槽的侧壁和底壁及所述第二沟槽的侧壁和底壁形成第二功函数调节层；
对所述第二功函数调节层的表面进行氮化处理，形成一含氮阻挡层；
在所述第一沟槽的侧壁和底壁形成第一浸润层，并在所述第一沟槽中填充第一栅电极，在所述第二沟槽的侧壁和底壁形成第二浸润层，并在所述第二沟槽中填充第二栅电极。
2.如权利要求1所述的金属栅极的制备方法，其特征在于，所述第一区域用于形成PMOS，所述第二区域用于形成NMOS，所述第一区域与所述第二区域之间通过浅沟槽隔离隔开。
3.如权利要求2所述的金属栅极的制备方法，其特征在于，所述第一功函数调节层的材料为氮化钛，所述第一功函数调节层的厚度为
4.如权利要求2所述的金属栅极的制备方法，其特征在于，所述第二功函数调节层的材料为氮化铝，所述第二功函数调节层的厚度为
5.如权利要求1或4所述的金属栅极的制备方法，其特征在于，采用含氮气及氨气的混合气体对所述第二功函数调节层的表面进行一热处理过程，进行热处理过程采用的温度为600℃～900℃。
6.如权利要求1或4所述的金属栅极的制备方法，其特征在于，采用氮气、氨气及氢气的等离子体对所述第二功函数调节层的表面进行氮化处理。
7.如权利要求1所述的金属栅极的制备方法，其特征在于，所述含氮阻挡层的厚度为
8.如权利要求1所述的金属栅极的制备方法，其特征在于，所述第一伪栅极包括依次位于所述半导体衬底中的第一高k介质层、第一覆盖层及第一多晶硅层，所述第一高k介质层的材料为氧化铪，所述第一高k介质层的厚度为所述第一覆盖层为氮化钽，所述第一覆盖层的厚度为
9.如权利要求1所述的金属栅极的制备方法，其特征在于，所述第二伪栅极包括依次位于所述半导体衬底中的第二高k介质层、第二覆盖层及第二多晶硅层，所述第二高k介质层的材料为氧化铪，所述第二高k介质层的厚度为所述第二覆盖层为氮化钽，所述第二覆盖层的厚度为
10.如权利要求1所述的金属栅极的制备方法，其特征在于，在所述层间介质层的表面形成刻蚀阻挡层，所述刻蚀阻挡层的材料为氮化钽。
11.如权利要求1所述的金属栅极的制备方法，其特征在于，所述第一浸润层的材料为钛，所述第一浸润层的厚度为所述第一栅电极的材料为金属铝，所述第一栅电极的厚度为
12.如权利要求1所述的金属栅极的制备方法，其特征在于，所述第二浸润层的材料为钛，所述第二浸润层的厚度为所述第二栅电极的材料为金属铝，所述第二栅电极的厚度为
13.一种如权利要求1所述的金属栅极制备方法形成的金属栅极结构，其特征在于，包括：
半导体衬底，位于所述半导体衬底的层间介质层，所述半导体衬底包括第一区域和第二区域；
所述第一区域具有位于所述层间介质层中的第一沟槽，所述第一沟槽的侧壁及底壁形成有第一功函数调节层、第二功函数调节层及第一浸润层，并填充有第一栅电极；
所述第二区域具有位于所述层间介质层中的第二沟槽，所述第二沟槽的侧壁和底壁形成有第二功函数调节层及第二浸润层，并填充有第二栅电极，且所述第二功函数调节层的表面具有一含氮阻挡层。
CN201611076645.9A 2016-11-30 2016-11-30 金属栅极结构及其制备方法 Pending CN106340452A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201611076645.9A CN106340452A (zh) 2016-11-30 2016-11-30 金属栅极结构及其制备方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201611076645.9A CN106340452A (zh) 2016-11-30 2016-11-30 金属栅极结构及其制备方法

Publications (1)

Publication Number Publication Date
CN106340452A true CN106340452A (zh) 2017-01-18

Family

ID=57841924

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201611076645.9A Pending CN106340452A (zh) 2016-11-30 2016-11-30 金属栅极结构及其制备方法

Country Status (1)

Country Link
CN (1) CN106340452A (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108666271A (zh) * 2017-03-29 2018-10-16 中芯国际集成电路制造(上海)有限公司 半导体器件及其形成方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102956455A (zh) * 2011-08-19 2013-03-06 中芯国际集成电路制造(上海)有限公司 一种半导体器件的制造方法
US9018086B2 (en) * 2012-01-04 2015-04-28 United Microelectronics Corp. Semiconductor device having a metal gate and fabricating method thereof
US20150349075A1 (en) * 2013-11-25 2015-12-03 International Business Machines Corporation Integrated multiple gate length semiconductor device including self-aligned contacts

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102956455A (zh) * 2011-08-19 2013-03-06 中芯国际集成电路制造(上海)有限公司 一种半导体器件的制造方法
US9018086B2 (en) * 2012-01-04 2015-04-28 United Microelectronics Corp. Semiconductor device having a metal gate and fabricating method thereof
US20150349075A1 (en) * 2013-11-25 2015-12-03 International Business Machines Corporation Integrated multiple gate length semiconductor device including self-aligned contacts

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108666271A (zh) * 2017-03-29 2018-10-16 中芯国际集成电路制造(上海)有限公司 半导体器件及其形成方法
CN108666271B (zh) * 2017-03-29 2020-10-09 中芯国际集成电路制造(上海)有限公司 半导体器件及其形成方法

Similar Documents

Publication Publication Date Title
CN103426928B (zh) 半导体器件和该器件的制造方法
US10672783B2 (en) Integrated circuit and method for manufacturing the same
US9412600B2 (en) Method of forming a semiconductor structure including a ferroelectric material and semiconductor structure including a ferroelectric transistor
US8772100B2 (en) Structure and method for forming a low gate resistance high-K metal gate transistor device
CN103050407B (zh) 嵌入式晶体管
KR102223969B1 (ko) 서로 다른 문턱 전압을 갖는 트랜지스터를 포함하는 cmos 회로 및 그의 제조 방법
JP2004214366A (ja) 半導体装置及びその製造方法
US8350311B2 (en) Semiconductor device
CN103367135B (zh) 栅极堆叠形成期间于高介电栅极介电层中钝化点缺陷
JP2006005294A (ja) 半導体装置
US8247303B2 (en) Semiconductor device and method of manufacturing the same
JP2014135311A (ja) 半導体装置
CN107369650A (zh) 多阈值电压晶体管及其形成方法
CN106340452A (zh) 金属栅极结构及其制备方法
CN103839806B (zh) 半导体器件及其制造方法
US20100001353A1 (en) SANOS Memory Cell Structure
CN110867489A (zh) P型半导体器件及其制造方法
CN106252283B (zh) 金属栅极的制备方法
CN103094208A (zh) 晶体管的制造方法
CN105304568A (zh) 一种降低高k金属栅器件阈值电压波动的方法
CN107689393B (zh) 一种半导体器件及其制造方法
CN106356292A (zh) 金属栅极结构及其制备方法
TWI596674B (zh) 半導體裝置及其製造方法
CN114678325A (zh) 接触孔中填充多晶硅的方法
JP2010161241A (ja) 半導体装置および半導体装置の製造方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
RJ01 Rejection of invention patent application after publication

Application publication date: 20170118

RJ01 Rejection of invention patent application after publication