CN103210485B - 具有无边界接触的取代金属栅极 - Google Patents
具有无边界接触的取代金属栅极 Download PDFInfo
- Publication number
- CN103210485B CN103210485B CN201180054728.7A CN201180054728A CN103210485B CN 103210485 B CN103210485 B CN 103210485B CN 201180054728 A CN201180054728 A CN 201180054728A CN 103210485 B CN103210485 B CN 103210485B
- Authority
- CN
- China
- Prior art keywords
- grid
- sept
- ild layer
- sidewall
- layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 229910052751 metal Inorganic materials 0.000 title claims abstract description 47
- 239000002184 metal Substances 0.000 title claims abstract description 47
- 238000000034 method Methods 0.000 claims abstract description 118
- 238000005530 etching Methods 0.000 claims abstract description 65
- 230000008569 process Effects 0.000 claims abstract description 58
- 239000000463 material Substances 0.000 claims abstract description 25
- 230000008021 deposition Effects 0.000 claims abstract description 21
- 239000000758 substrate Substances 0.000 claims abstract description 19
- 239000007769 metal material Substances 0.000 claims abstract description 7
- 239000010410 layer Substances 0.000 claims description 140
- 238000000151 deposition Methods 0.000 claims description 24
- 238000001020 plasma etching Methods 0.000 claims description 22
- PNEYBMLMFCGWSK-UHFFFAOYSA-N Alumina Chemical compound [O-2].[O-2].[O-2].[Al+3].[Al+3] PNEYBMLMFCGWSK-UHFFFAOYSA-N 0.000 claims description 19
- 230000015572 biosynthetic process Effects 0.000 claims description 11
- 229910052782 aluminium Inorganic materials 0.000 claims description 8
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 claims description 8
- 229910021332 silicide Inorganic materials 0.000 claims description 8
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 claims description 8
- 230000005669 field effect Effects 0.000 claims description 4
- 239000000126 substance Substances 0.000 claims description 4
- 239000011229 interlayer Substances 0.000 claims description 3
- 229910017083 AlN Inorganic materials 0.000 claims description 2
- PIGFYZPCRLYGLF-UHFFFAOYSA-N Aluminum nitride Chemical compound [Al]#N PIGFYZPCRLYGLF-UHFFFAOYSA-N 0.000 claims description 2
- 229910052735 hafnium Inorganic materials 0.000 claims 1
- VBJZVLUMGGDVMO-UHFFFAOYSA-N hafnium atom Chemical compound [Hf] VBJZVLUMGGDVMO-UHFFFAOYSA-N 0.000 claims 1
- 239000004065 semiconductor Substances 0.000 description 11
- 239000004411 aluminium Substances 0.000 description 6
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 4
- 238000003280 down draw process Methods 0.000 description 4
- 238000004519 manufacturing process Methods 0.000 description 4
- 229910052710 silicon Inorganic materials 0.000 description 4
- 239000010703 silicon Substances 0.000 description 4
- 239000004020 conductor Substances 0.000 description 3
- 238000005516 engineering process Methods 0.000 description 3
- 150000004767 nitrides Chemical class 0.000 description 3
- 238000005498 polishing Methods 0.000 description 3
- 238000000137 annealing Methods 0.000 description 2
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 2
- 238000006701 autoxidation reaction Methods 0.000 description 2
- 239000011248 coating agent Substances 0.000 description 2
- 238000000576 coating method Methods 0.000 description 2
- 239000010949 copper Substances 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 239000002019 doping agent Substances 0.000 description 2
- 229910000449 hafnium oxide Inorganic materials 0.000 description 2
- WIHZLLGSGQNAGK-UHFFFAOYSA-N hafnium(4+);oxygen(2-) Chemical compound [O-2].[O-2].[Hf+4] WIHZLLGSGQNAGK-UHFFFAOYSA-N 0.000 description 2
- 150000002500 ions Chemical class 0.000 description 2
- 229910052760 oxygen Inorganic materials 0.000 description 2
- 239000001301 oxygen Substances 0.000 description 2
- 238000009832 plasma treatment Methods 0.000 description 2
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 2
- 229920005591 polysilicon Polymers 0.000 description 2
- 230000002265 prevention Effects 0.000 description 2
- 125000006850 spacer group Chemical group 0.000 description 2
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 2
- 229910052721 tungsten Inorganic materials 0.000 description 2
- 239000010937 tungsten Substances 0.000 description 2
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 1
- 238000006243 chemical reaction Methods 0.000 description 1
- 229910017052 cobalt Inorganic materials 0.000 description 1
- 239000010941 cobalt Substances 0.000 description 1
- GUTLYIVDDKVIGB-UHFFFAOYSA-N cobalt atom Chemical compound [Co] GUTLYIVDDKVIGB-UHFFFAOYSA-N 0.000 description 1
- 230000000295 complement effect Effects 0.000 description 1
- 238000010276 construction Methods 0.000 description 1
- 229910052802 copper Inorganic materials 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000008570 general process Effects 0.000 description 1
- 230000001771 impaired effect Effects 0.000 description 1
- 239000012212 insulator Substances 0.000 description 1
- 229910044991 metal oxide Inorganic materials 0.000 description 1
- 150000004706 metal oxides Chemical class 0.000 description 1
- 150000002739 metals Chemical class 0.000 description 1
- 239000002052 molecular layer Substances 0.000 description 1
- 230000007935 neutral effect Effects 0.000 description 1
- SIWVEOZUMHYXCS-UHFFFAOYSA-N oxo(oxoyttriooxy)yttrium Chemical compound O=[Y]O[Y]=O SIWVEOZUMHYXCS-UHFFFAOYSA-N 0.000 description 1
- 238000007517 polishing process Methods 0.000 description 1
- 239000011241 protective layer Substances 0.000 description 1
- 238000004441 surface measurement Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76897—Formation of self-aligned vias or contact plugs, i.e. involving a lithographically uncritical step
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66545—Unipolar field-effect transistors with an insulated gate, i.e. MISFET using a dummy, i.e. replacement gate in a process wherein at least a part of the final gate is self aligned to the dummy gate
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10S438/00—Semiconductor device manufacturing: process
- Y10S438/926—Dummy metallization
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Ceramic Engineering (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
- Electrodes Of Semiconductors (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
本发明的实施例提供一种在取代金属栅极过程中形成用于晶体管的无边界接触(1001)的方法。该方法包括：在衬底上面形成栅极(102)，并且形成与栅极的侧壁相邻的间隔物(103)；降低间隔物的高度以暴露栅极的侧壁的顶部分；沉积覆盖间隔物和栅极的侧壁的上部分的蚀刻停止层(301)；在间隔物上方的层级并且在侧壁的上部分中制成开口(601)以暴露栅极；并且用新栅极材料(701)取代开口的栅极的材料，由此形成取代栅极。该方法还在包围栅极和间隔物的层级间电介质层中产生通路开口(901)，而通路开口暴露蚀刻停止层；去除蚀刻停止层并且用金属材料填充通路开口以形成无边界接触。
Description
技术领域
本发明总体上涉及半导体器件制造领域，并且具体地涉及形成具有无边界(borderless)接触的取代金属栅极的方法。
背景技术
在半导体器件制造领域中，一般通过常称为前端线(FEOL)技术的过程制造或者制作例如比如晶体管的有源半导体器件。晶体管例如可以是场效应晶体管(FET)，并且可以更具体为互补金属氧化物半导体(CMOS)FET。FET也可以是p型掺杂剂掺杂的PFET或者n型掺杂剂掺杂的NFET。近来，已经由于高k金属栅极(HKMG)半导体晶体管较常规的基于多晶硅的CMOS-FET而言的优良性能而引入它们。此外，已经开发取代金属栅极(RMG)过程以进一步提高HKMG晶体管的性能。
一般地，在形成晶体管的结构之后，形成用以连接到晶体管的源极、漏极和/或栅极的导电接触以使晶体管具有完善的功能。随着集成电路装置中的器件尺度持续按比例缩减，用于形成对应接触的有效面积也变得越来越小。作为结果，一般需要更少有效面积并且已经在动态随机存取存储器(DRAM)中暂时使用的与栅极无边界的接触正在融入比如晶体管的逻辑结构中。
如本领域所知，为了形成用于通过非取代金属栅极(非RMG)过程制造的晶体管的无边界接触，通常在沉积层间电介质之前形成或者沉积HfO2层或者其他类型的高度地耐受RIE(反应离子蚀刻)的蚀刻停止层以覆盖晶体管的栅层叠。然后在蚀刻停止层旁边形成金属接触以与栅极无边界。然而，尽管证实上述方式对于各种非RMG过程制成的晶体管可行，但是在试图向RMG过程中集成上述方式时已经遇到技术困难。具体而言，在应用上述方式以在RMG过程中形成无边界接触时，在栅极旁边形成的间隔物的顶部分在RMG过程期间、特别是在用来打开栅极区域以便去除其中的虚置栅极(dummygate)的抛光步骤期间将不可避免受损。
例如，图11示范性地图示在如本领域已知的形成用于晶体管的无边界接触的过程期间的半导体结构。更具体而言，在形成晶体管1100的过程期间，可以首先在半导体衬底1102上面形成诸如金属栅极1101的栅层叠。可以与金属栅极1101相邻在其侧壁处形成诸如氮化物间隔物1103的间隔物。在衬底1102中在氮化物间隔物1103旁边的源极和漏极区1104中形成硅化物后，可以沉积HfO2层1105或者其他类型的蚀刻停止层以覆盖金属栅极1101和间隔物1103二者。接着，如本领域所知，沉积电介质层1106以覆盖源极和漏极区1104以及金属栅极1101，并且随后在电介质层1106内部产生接触孔或者通孔(未示出)。可以借助蚀刻停止层1105的蚀刻选择性，可以恰在蚀刻停止层1105旁边形成接触孔并且与蚀刻停止层1105相接。最后，可以通过用适当导电或者金属材料填充接触孔然后针对晶体管1100形成无边界接触。
然而，在非RMG过程中常用的上述方式不可直接应用于RMG过程或者不容易与RMG过程组合。例如，在RMG过程中，如图11中所示的金属栅极1101可以是需要去除、然后用相同或者其他适当金属材料取代或者重新形成的图12中所示虚置栅极1201。虚置栅极1201可以由金属或者多晶硅或者其他材料制成。为了执行虚置栅极1201的取代，在图11中所示步骤之后，将通过例如通过化学机械抛光(CMP)过程去除虚置栅极1201的顶部分来打开栅极区域以暴露虚置栅极1201。遗憾的是，去除和暴露虚置栅极1201的过程可能同时去除与虚置栅极1201相邻的间隔物1103的顶部分从而产生使间隔物1203也被暴露而未覆盖蚀刻停止层1105的顶表面1207。在形成用来产生接触孔的取代金属栅极之后，暴露的间隔物1103易受后续反应离子蚀刻(RIE)过程影响。因此，可能需要形成需要与取代栅极过程兼容的附加保护层以便覆盖和保护间隔物1103。在某些情形中，无边界接触甚至有可能用上述RMG过程也不可能实现。
发明内容
本发明的实施例提供一种形成具有取代金属栅极的半导体结构(比如场效应晶体管)的方法。该方法可以包括：在衬底上面形成栅极和与栅极的侧壁相邻的间隔物；降低间隔物的高度以暴露栅极的侧壁的上部分；沉积覆盖高度降低的间隔物和栅极的侧壁的暴露的上部分的蚀刻停止层；在间隔物上方的层级并且在侧壁的上部分内产生开口以从栅极的顶部暴露栅极；以及从开口去除栅极的现有栅极材料并且用新栅极材料取代以形成取代栅极。
根据一个实施例，产生开口可以包括：沉积第一层级间电介质(ILD)层，该ILD层覆盖高度降低的间隔物和栅极的侧壁的暴露的上部分的至少部分；以及通过平坦化将第一ILD层的顶表面降低至所述层级，由此从栅极的顶表面去除蚀刻停止层并且产生开口。
在一个实施例中，该方法还可以包括：沉积覆盖取代栅极和第一ILD层的第二ILD层；在第一和第二ILD层中产生通路开口，通路开口暴露蚀刻停止层，蚀刻停止层覆盖间隔物和栅极的侧壁的上部分；去除暴露的蚀刻停止层的在源极/漏极区上面的至少部分；以及用形成金属接触的金属材料填充通路开口。该方法进一步包括：降低第一组间隔物的高度以暴露栅极的侧壁的上部分形成第二组间隔物；蚀刻停止层覆盖第二组间隔物和栅极的侧壁的暴露的上部分；以及在第二组间隔物上方的层级并且在侧壁的上部分的范围内暴露栅极的顶表面。其中暴露栅极的顶表面包括：沉积第三ILD层，第三ILD层覆盖第二组间隔物和栅极的侧壁的暴露的上部分的至少部分；以及将第三ILD层平坦化至在第二组间隔物上方的层级，由此从栅极的顶表面去除蚀刻停止层。
在另一实施例中，新栅极材料在其顶部被在第一和第二ILD层中产生通路开口的过程期间保护取代栅极的栅极帽层覆盖。在又一实施例中，栅极帽层可以是氧化铝、氮化铝或者与第二ILD层不同的电介质材料。在另一个实施例中，栅极帽层在其顶部具有耐受在第一ILD层和第二ILD层中产生通路开口的过程的氧化铝层。
根据一个实施例，沉积第一ILD层可以包括沉积第一ILD层以通过蚀刻停止层完全覆盖侧壁的暴露的上部分和栅极的顶表面。栅极的侧壁的顶部分可以具有表示栅极的总高度的约10％到70％的、在约5nm与约35nm之间的高度范围，高度范围足以使得在间隔物上方的层级产生开口。
在一个实施例中，降低间隔物的高度可以包括在反应离子蚀刻(RIE)过程中蚀刻间隔物，而RIE过程是定向蚀刻过程并且对栅极的现有栅极材料有选择性。
附图说明
现在将参照附图仅通过例子描述本发明的实施例，在附图中：
图1是根据本发明的一个实施例的形成具有取代金属栅极和无边界接触的晶体管的方法的示范性图示；
图2是根据本发明的一个实施例的、在图1中所示步骤之后形成具有取代金属栅极和无边界接触的晶体管的方法的示范性图示；
图3是根据本发明的一个实施例的、在图2中所示步骤之后形成具有取代金属栅极和无边界接触的晶体管的方法的示范性图示；
图4是根据本发明的一个实施例的、在图3中所示步骤之后形成具有取代金属栅极和无边界接触的晶体管的方法的示范性图示；
图5是根据本发明的一个实施例的、在图4中所示步骤之后形成具有取代金属栅极和无边界接触的晶体管的方法的示范性图示；
图6是根据本发明的一个实施例的、在图5中所示步骤之后形成具有取代金属栅极和无边界接触的晶体管的方法的示范性图示；
图7是根据本发明的一个实施例的、在图6中所示步骤之后形成具有取代金属栅极和无边界接触的晶体管的方法的示范性图示；
图8是根据本发明的一个实施例的、在图7中所示步骤之后形成具有取代金属栅极和无边界接触的晶体管的方法的示范性图示；
图9是根据本发明的一个实施例的、在图8中所示步骤之后形成具有取代金属栅极和无边界接触的晶体管的方法的示范性图示；
图10是根据本发明的一个实施例的、在图9中所示步骤之后形成具有取代金属栅极和无边界接触的晶体管的方法的示范性图示；
图11是如本领域已知的在形成用于晶体管的无边界接触的过程期间的半导体结构的过程中的半导体结构的示范性图示；以及
图12是如本领域已知的将取代金属栅极过程直接应用于图11中所示的形成无边界接触的过程的示范性图示。
将理解为了图示简化和清楚，附图中的元件未必已经按比例绘制。例如，出于清楚的目的，一些元件的尺度可以相对于其他元件的尺度有所夸大。
具体实施方式
在下文详细描述中，阐述许多具体细节以便提供对本发明的各种实施例的透彻理解。然而将理解，无这些具体细节也可以实现本发明的实施例。
为了不模糊本发明的实质和/或实施例的呈现，在下文详细描述中，本领域已知的一些处理步骤和/或操作可能已经出于呈现和/或说明的目的而被组合在一起并且在一些实例中可以没有被详细地加以描述。在其他实例中，可能完全未描述本领域已知的一些处理步骤和/或操作。此外，可以尚未详细描述一些众所周知的器件处理技术并且在一些实例中它们可以参阅作为参考的其他公开的文章、专利和/或公开的专利文献，以免模糊本发明的实质和/或实施例的描述。将理解下文描述可以已经实际上聚焦于本发明的各种实施例的区别性特征和/或元件。
图1是根据本发明的一个实施例的、形成具有取代金属栅极和无边界接触的晶体管的方法的示范性图示。更具体而言，该方法可以包括在衬底101上面形成晶体管100。衬底101可以是适合于在其上形成晶体管的任何半导体衬底，例如比如硅衬底、锗掺杂的硅衬底、应变硅衬底、具有隐埋氧化物(BOX)的衬底或者直接在绝缘体上的应变硅(SSDOI)。也可以使用其他类型的衬底。该方法可以形成晶体管100以包括具有虚置栅极102的栅极结构和与虚置栅极102相邻用以覆盖其侧壁的间隔物103。一般而言，例如通过在虚置栅极102上面沉积的共形电介质层的定向蚀刻过程来形成间隔物103，因此具有与虚置栅极102的高度相同的高度。换而言之，虚置栅极102的侧壁可以完全被间隔物103覆盖。晶体管100也可以包括在间隔物103旁边形成的源极和漏极区104。
为了不模糊本发明的实质的描述和/或说明，可能未在附图中示出也未在下文详细描述晶体管100的一些众所周知的特征和元件。例如，通常在虚置栅极102下面形成栅极电介质层，但是在图1中未示出，也未示出一些其他众所周知的晶体管元件。例如，可以在间隔物103下面和/或与间隔物103相邻在衬底101中形成晶体管100的元件/漏极延伸，但是在图1中也未示出它们。
根据本发明的一个实施例，可以在过程的以后阶段形成源极/漏极104和源极/或漏极延伸。本领域技术人员将理解，本发明的实施例可以未必依赖于形成晶体管100的不同元件的步骤的某些具体顺序，并且可以以其他适当的替代顺序加以实施。为了下文描述的目的，假设已经在衬底101内部形成了晶体管100的源极/漏极区104和源极/或漏极延伸。
图2是根据本发明的一个实施例的、在图1中所示步骤之后形成具有取代金属栅极和无边界接触的晶体管的方法的示范性图示。具体而言，该方法包括降低间隔物103的高度低于虚置栅极102的顶表面，并且作为结果暴露虚置栅极102的侧壁的部分。可以在诸如反应离子蚀刻(RIE)过程的选择性定向蚀刻过程中执行下拉的间隔物103，可以进行或者在化学上调整反应离子蚀刻(RIE)过程以对虚置栅极102的材料有选择性。作为这一选择性蚀刻过程的结果，可以仅蚀刻掉侧壁103的顶部分，并且虚置栅极102保持完整或者基本上完整。
同时，即使蚀刻过程可以是定向的，但是间隔物103的下拉过程却可以使间隔物103的宽度在某一程度上收缩或者变窄。因此，需要采取预防以保证下拉的间隔物203的最终(在下拉过程之后)宽度“w”充分宽以防止源极/漏极延伸泄漏电流。这样的预防例如可以包括初始地形成间隔物103以具有比它们必然需要的宽度略微更宽的宽度以预补偿在间隔物高度下拉过程期间的潜在变窄。此外，虚置栅极102的侧壁被暴露的部分的高度(在这里被称为下拉高度“h”)一般不考虑，因为如稍后更详细描述的那样，侧壁将被可以比间隔物203的材料更耐受RIE的RIE耐受层覆盖，用于充分保护和免于以后接触RIE蚀刻过程的条件。
图3是根据本发明的一个实施例的、在图2中所示步骤之后形成具有取代金属栅极和无边界接触的晶体管的方法的示范性图示。在间隔物高度下拉过程之后，可以在虚置栅极102、其暴露的侧壁和下拉的间隔物203之上形成或者沉积蚀刻停止层301。可以形成蚀刻停止层301以便有助于在间隔物203之上沉积的电介质层中产生接触孔的后续步骤，而未使取代栅极(稍后将形成)和间隔物203被过程腐蚀或者蚀刻掉。例如，如果稍后使用RIE过程以在电介质层中产生接触孔(下文更详细描述)，则蚀刻停止层301应当由与电介质材料(将在其上沉积)不同的材料制成，从而可以使RIE过程对蚀刻停止层301有选择性。换而言之，应当使用耐受RIE过程的适当蚀刻停止层材料。作为一些非限制例子，例如，形式为HfO2的氧化铪层、分子层沉积氮化物、CVDAl2O3和/或Ta2O5层以及氧化钇层可以在过程期间用作蚀刻停止层以被空白(blank)沉积以覆盖虚置栅极102及其侧壁、可能是氮化物间隔物的间隔物203和在衬底101中的源极/漏极区104。
图4是根据本发明的一个实施例的、在图3中所示步骤之后形成具有取代金属栅极和无边界接触的晶体管的方法的示范性图示。在虚置栅极102、间隔物203和包围区域被蚀刻停止层301覆盖之后，可以沉积层间电介质层(ILD)401以覆盖现在都被蚀刻停止层301覆盖的源极/漏极区104、侧壁间隔物203和虚拟栅极102的暴露的侧壁的至少部分。在一个实施例中，整个虚置栅极102(顶表面和侧壁)被ILD层401覆盖。例如，可以沉积ILD层401以具有从衬底101的表面测量的至少比下拉的间隔物203的高度更高的高度。优选地但是非必需地，可以沉积ILD层401以具有比虚置栅极102的高度更高的高度。
图5是根据本发明的一个实施例的、在图4中所示步骤之后形成具有取代金属栅极和无边界接触的晶体管的方法的示范性图示。在已经沉积ILD层401以至少部分覆盖虚置栅极102之后，该方法的实施例包括应用化学机械抛光过程以平坦化ILD层401直至去除在虚置栅极102上面的蚀刻停止层301，由此暴露在其下面的虚置栅极102。根据一个实施例，可以仔细控制这一平坦化过程以在去除在虚置栅极102上面的蚀刻停止层301之后、但是在到达下拉的间隔物203的顶部之前、当虚置栅极102被暴露时停止。换而言之，平坦化过程可以产生处于下拉高度“h”的范围内的顶表面501。例如，在一个实施例中，对于具有约50nm的总栅极高度的场效应晶体管，下拉高度“h”可以在约5nm与约35nm之间。上述范围的下拉高度保证对于位于下拉高度内的ILD层401的顶表面501有足够的余裕。
图6是根据本发明的一个实施例的、在图5中所示步骤之后形成具有取代金属栅极和无边界接触的晶体管的方法的示范性图示。在通过CMP过程暴露虚置栅极102之后，本发明的实施例继续去除虚置栅极102的步骤，由此在衬底101的栅极区之上产生开口601。根据本发明的一个实施例，开口601的上部分可以与蚀刻停止层301对齐而下部分由下拉的间隔物203包围。换而言之，开口601没有任何地方直接暴露于ILD层401。
图7是根据本发明的一个实施例的、在图6中所示步骤之后形成具有取代金属栅极和无边界接触的晶体管的方法的示范性图示。在去除虚置栅极102、产生开口601之后，可以在开口601中形成取代栅极701。多种候选金属材料，例如铝(Al)和/或钨(W)或者不同导电材料的组合，可以用于取代栅极701并且可以通过本领域已知的方法来形成。例如，可以通过溅射过程在开口601中沉积铝，继而通过热退火过程“回流”沉积的铝。热退火过程一般提高铝的间隙填充容量并且消除空穴形成。优选地，在用导电材料填充开口601之前，可以在开口601的底部和内侧壁周围形成诸如氧化铪的衬垫以防止栅极材料(稍后在其中形成)可能扩散进入栅极下面的沟道区和/或进入间隔物。在沉积栅极金属之后，可以通过应用例如化学机械抛光(CMP)过程来去除在栅极上面的过量金属。
在一个实施例中，在填充开口601时用来形成金属栅极701的金属材料可以优选地在它的顶表面自氧化，以形成与蚀刻停止层301相似、高度地耐受稍后用来在ILD层401中产生接触孔的RIE过程的氧化物层702。例如，铝(Al)可以用作取代金属栅极材料。可以在铝栅极材料的顶部形成栅极帽(gatecap)，例如比如氧化铝、氮化物帽层或者与电介质材料401不同的材料的其他适当的覆盖层，该覆盖层是。在使用氧化物覆盖层的情形下，铝栅极材料701可以在室温氛围中自氧化以形成Al2O3以具有约3nm或者更多的适当深度。厚度可以大于先前打开的栅极的侧壁以在间隔物203的高度以下。可以使用氧等离子体处理来形成厚氧化铝覆盖层。例如，氧等离子体处理可以在不到20分钟内将氧化铝生长多至50nm的厚度。可以通过众所周知的大马士革(damascene)技术形成其他材料(比如氮化物或者电介质)的覆盖层。
图8是根据本发明的一个实施例的、在图7中所示步骤之后形成具有取代金属栅极和无边界接触的晶体管的方法的示范性图示。在形成取代金属栅极701和抗蚀刻顶部层702之后，可以在取代栅极701和ILD层401上面沉积可以与ILD层401相同或者不同的另一个层级间电介质(ILD)层801。如下文更详细描述的那样，可以在ILD层401和801二者以内形成接触和/或互连。
图9是根据本发明的一个实施例的、在图8中所示步骤之后形成具有取代金属栅极和无边界接触的晶体管的方法的示范性图示。在这一步骤期间，可以产生一个或者多个接触孔以到达晶体管100的源极和/或漏极区104中的接触点，比如硅化物。例如，可以通过如上文讨论的诸如RIE过程的选择性蚀刻过程来产生接触孔901。与间隔物203和取代栅极701的侧壁的部分相接的蚀刻停止层301可以阻止蚀刻接触孔或者开口901。在一个实施例中，接触孔901还可以暴露取代栅极701的顶表面702的部分。由于取代栅极701被抗蚀刻氧化铝Al2O3覆盖，所以可以保持取代栅极701的过度蚀刻最少。
图10是根据本发明的一个实施例的、在图9中所示步骤之后形成具有取代金属栅极和无边界接触的晶体管的方法的示范性图示。更具体而言，可以去除蚀刻停止层301的位于晶体管100的源极/漏极区上面的至少部分以便暴露在其下面的源极/漏极硅化物接触104。可以例如通过定向蚀刻过程，比如在等离子体环境中运用离子或者中性轰击的过程，去除在源极/漏极硅化物104上面的蚀刻停止层301。定向蚀刻过程可以在去除晶体管100的源极/漏极区中的、蚀刻停止层301的在硅化物104上面的部分之后让栅极701的侧壁继续被蚀刻停止层301覆盖。在定向蚀刻之后，蚀刻停止层301的剩余部分可以服务于隔离栅极701以免于接触稍后形成的接触1001。备选地，可以通过应用各向同性蚀刻过程(比如RIE蚀刻过程)或者其他湿蚀刻过程来去除蚀刻停止层301。在其中通过各向同性蚀刻过程完全去除蚀刻停止层301的情形中，根据一个实施例，如图10中所示，氧化物层702的厚度应当充分大或者厚以例如在间隔物203的水平高度(或者高度)以下延伸以便充分隔离导电栅极区701以免于接触后续形成的接触1001。
在暴露源极/漏极区的硅化物104之后，可以通过在开口901中填充导电材料，例如比如钨(W)、铜(Cu)或者钴(Co)，来形成与晶体管100的源极/漏极的接触1001。由于抗蚀刻层Al2O3覆盖取代栅极701的顶表面，可以形成与晶体管100无边界的接触通路1001。在其中在去除蚀刻停止层301时应用定向蚀刻过程的情形中，薄的蚀刻停止层301仍然可以存在于栅极701的侧壁的上部分与接触1001之间以及在间隔物203的侧壁与接触1001之间。
本领域技术人员将理解，在产生开口901的电介质蚀刻过程期间，由于下拉的间隔物203完全被蚀刻停止层301覆盖，所以未损害间隔物203的完整性。取代栅极701的侧壁在蚀刻过程期间也未被腐蚀，从而实现如先前关于图11和图12描述的那样在现有技术中不可能的效果。
尽管这里已经图示和描述本发明的某些特征，但是本领域普通技术人员现在将想到许多修改、取代、改变和等效物。因此将理解，所附权利要求旨在于覆盖落入本发明的范围内的所有这样的修改和改变。
Claims (18)
1.一种用于形成取代金属栅极的方法，包括：
在衬底上面形成栅极和与所述栅极的侧壁相邻的第一组间隔物；
降低所述第一组间隔物的高度以暴露所述栅极的所述侧壁的上部分；
沉积覆盖所述高度降低的间隔物和所述栅极的所述侧壁的所述暴露的上部分的蚀刻停止层；
在所述间隔物上方的层级并且在所述侧壁的所述上部分内产生开口以从所述栅极的顶部暴露所述栅极；以及
从所述开口去除所述栅极的现有栅极材料并且用新栅极材料取代以形成取代栅极。
2.根据权利要求1所述的方法，其中所述产生开口包括：
沉积层级间电介质ILD层，所述ILD层覆盖所述高度降低的间隔物和所述栅极的所述侧壁的所述暴露的上部分的至少部分；以及
通过平坦化将所述ILD层的顶表面降低至在所述间隔物上方的所述层级，由此从所述栅极的顶表面去除所述蚀刻停止层并且产生所述开口。
3.根据权利要求2所述的方法，其中所述ILD层是第一ILD层，还包括：
沉积覆盖所述取代栅极和所述第一ILD层的第二ILD层；
在所述第一ILD层和所述第二ILD层中产生通路开口，所述通路开口暴露所述蚀刻停止层，所述蚀刻停止层覆盖所述间隔物和所述栅极的所述侧壁的所述上部分；
去除所述暴露的蚀刻停止层的在源极/漏极区上面的至少部分；以及
用形成金属接触的金属材料填充所述通路开口。
4.根据权利要求3所述的方法，其中所述新栅极材料在其顶部被在所述第一ILD层和所述第二ILD层中产生所述通路开口的过程期间保护所述取代栅极的栅极帽层覆盖。
5.根据权利要求4所述的方法，其中所述栅极帽层是氧化铝、氮化铝或者与所述第二ILD层不同的电介质材料。
6.根据权利要求4所述的方法，其中所述沉积所述ILD层包括沉积所述ILD层以通过所述蚀刻停止层完全覆盖所述侧壁的所述暴露的上部分和所述栅极的所述顶表面。
7.根据权利要求1至6中任一项所述的方法，其中所述栅极的所述侧壁的所述上部分具有表示所述栅极的总高度的10％到70％的、在5nm与35nm之间的高度范围，所述高度范围足以使得在所述间隔物上方的所述层级产生所述开口。
8.根据权利要求1至6中任一项所述的方法，其中所述降低所述间隔物的高度包括在反应离子蚀刻(RIE)过程中蚀刻所述间隔物，所述反应离子蚀刻过程是定向蚀刻过程并且对所述栅极的所述现有栅极材料有选择性。
9.根据权利要求3至6中任一项所述的方法，其中：
所述降低所述第一组间隔物的高度以暴露所述栅极的所述侧壁的上部分形成第二组间隔物；
所述蚀刻停止层覆盖所述第二组间隔物和所述栅极的所述侧壁的所述暴露的上部分；以及
在所述第二组间隔物上方的层级并且在所述侧壁的所述上部分的范围内暴露所述栅极的所述顶表面。
10.根据权利要求9所述的方法，其中所述暴露所述栅极的顶表面包括：
沉积第三ILD层，所述第三ILD层覆盖所述第二组间隔物和所述栅极的所述侧壁的所述暴露的上部分的至少部分；以及
将所述第三ILD层平坦化至在所述第二组间隔物上方的所述层级，由此从所述栅极的所述顶表面去除所述蚀刻停止层。
11.根据权利要求10所述的方法，还包括：
在所述第一ILD层和所述第二ILD层中产生通路开口，所述通路开口暴露覆盖所述第二组间隔物和所述栅极的所述侧壁的所述顶部分的所述蚀刻停止层。
12.根据权利要求1至6中任一项所述的方法，其中所述新栅极材料由铝制成。
13.根据权利要求9所述的方法，其中所述栅极帽层在其顶部具有耐受所述在所述第一ILD层和所述第二ILD层中产生所述通路开口的过程的氧化铝层。
14.根据权利要求13所述的方法，还包括形成所述氧化铝层以具有在所述第二组间隔物的顶部层级以下延伸的厚度。
15.一种形成场效应晶体管的取代栅极的方法，所述方法包括：
在衬底上面形成虚置栅极和在所述虚置栅极的侧壁处的第一组间隔物；
对所述虚置栅极的材料有选择性地定向蚀刻所述第一组间隔物以暴露所述虚置栅极的所述侧壁的上部分，所述蚀刻形成由高度降低的第一组间隔物制成的第二组间隔物；
沉积蚀刻停止层，所述蚀刻停止层覆盖所述第二组间隔物、所述侧壁的所述上部分和所述虚置栅极的顶表面；
在所述第二组间隔物上方的层级并且在所述侧壁的所述上部分的范围内从所述虚置栅极的顶部暴露所述虚置栅极；以及
用新栅极材料取代所述虚置栅极、由此形成取代栅极。
16.根据权利要求15所述的方法，其中沉积所述蚀刻停止层包括沉积氧化铪层以覆盖所述第二组间隔物、所述侧壁的所述上部分和所述虚置栅极的顶表面。
17.根据权利要求15所述的方法，还包括：在所述暴露所述虚置栅极之前，沉积ILD层，所述ILD层覆盖所述第二组间隔物和所述虚置栅极的所述侧壁的所述暴露的上部分的至少部分。
18.根据权利要求17所述的方法，其中所述ILD层是第一ILD层，还包括：
沉积覆盖所述取代栅极和所述第一ILD层的第二ILD层；
在所述第一ILD层和所述第二ILD层中产生通路开口，所述通路开口暴露覆盖所述第二组间隔物、所述虚置栅极的所述侧壁的所述上部分和在源极/漏极区上面的硅化物的所述蚀刻停止层；
去除所述蚀刻停止层的在所述硅化物上面的至少部分；以及
用形成金属接触的金属材料填充所述通路开口。
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US12/948,246 | 2010-11-17 | ||
| US12/948,246 US8084311B1 (en) | 2010-11-17 | 2010-11-17 | Method of forming replacement metal gate with borderless contact and structure thereof |
| PCT/EP2011/070217 WO2012066019A1 (en) | 2010-11-17 | 2011-11-16 | Replacement metal gate with borderless contact |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN103210485A CN103210485A (zh) | 2013-07-17 |
| CN103210485B true CN103210485B (zh) | 2015-11-25 |
Family
ID=45319071
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201180054728.7A Active CN103210485B (zh) | 2010-11-17 | 2011-11-16 | 具有无边界接触的取代金属栅极 |
Country Status (5)
| Country | Link |
|---|---|
| US (1) | US8084311B1 (zh) |
| KR (1) | KR101606246B1 (zh) |
| CN (1) | CN103210485B (zh) |
| DE (1) | DE112011102943B4 (zh) |
| WO (1) | WO2012066019A1 (zh) |
Families Citing this family (32)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN103137488B (zh) * | 2011-12-01 | 2015-09-30 | 中国科学院微电子研究所 | 半导体器件及其制造方法 |
| US8383473B1 (en) | 2012-04-12 | 2013-02-26 | Globalfoundries Inc. | Methods of forming replacement gate structures for semiconductor devices |
| US20130320411A1 (en) * | 2012-06-05 | 2013-12-05 | International Business Machines Corporation | Borderless contacts for metal gates through selective cap deposition |
| US9461143B2 (en) | 2012-09-19 | 2016-10-04 | Intel Corporation | Gate contact structure over active gate and method to fabricate same |
| US9214349B2 (en) * | 2012-10-12 | 2015-12-15 | Samsung Electronics Co., Ltd. | Method for manufacturing semiconductor device |
| US8728927B1 (en) | 2012-12-10 | 2014-05-20 | International Business Machines Corporation | Borderless contacts for semiconductor transistors |
| US9385044B2 (en) * | 2012-12-31 | 2016-07-05 | Texas Instruments Incorporated | Replacement gate process |
| US9190409B2 (en) | 2013-02-25 | 2015-11-17 | Renesas Electronics Corporation | Replacement metal gate transistor with controlled threshold voltage |
| US8884344B2 (en) | 2013-03-08 | 2014-11-11 | International Business Machines Corporation | Self-aligned contacts for replacement metal gate transistors |
| US9263275B2 (en) | 2013-03-12 | 2016-02-16 | Taiwan Semiconductor Manufacturing Company, Ltd. | Interface for metal gate integration |
| US9105578B2 (en) * | 2013-03-12 | 2015-08-11 | Taiwan Semiconductor Manufacturing Company, Ltd. | Interface for metal gate integration |
| US9379021B2 (en) * | 2013-10-03 | 2016-06-28 | Applied Materials, Inc. | Method to reduce K value of dielectric layer for advanced FinFET formation |
| US20150111373A1 (en) * | 2013-10-18 | 2015-04-23 | GlobalFoundries, Inc. | Reducing gate height variation in rmg process |
| US9059164B2 (en) * | 2013-10-22 | 2015-06-16 | International Business Machines Corporation | Embedded interlevel dielectric barrier layers for replacement metal gate field effect transistors |
| US9076816B2 (en) * | 2013-11-15 | 2015-07-07 | Globalfoundries Inc. | Method and device for self-aligned contact on a non-recessed metal gate |
| US10134732B2 (en) | 2014-04-07 | 2018-11-20 | International Business Machines Corporation | Reduction of negative bias temperature instability |
| CN105097689B (zh) * | 2014-05-12 | 2018-06-08 | 中芯国际集成电路制造(上海)有限公司 | 一种制作半导体器件的方法 |
| CN105280486B (zh) | 2014-07-23 | 2020-09-22 | 联华电子股份有限公司 | 金属栅极结构的制作方法 |
| US9190489B1 (en) * | 2014-09-08 | 2015-11-17 | Lam Research Corporation | Sacrificial pre-metal dielectric for self-aligned contact scheme |
| US9419097B2 (en) | 2014-11-24 | 2016-08-16 | International Business Machines Corporation | Replacement metal gate dielectric cap |
| US9892924B2 (en) * | 2015-03-16 | 2018-02-13 | Taiwan Semiconductor Manufacturing Company Ltd | Semiconductor structure and manufacturing method thereof |
| KR102291062B1 (ko) | 2015-06-18 | 2021-08-17 | 삼성전자주식회사 | 반도체 장치 및 이의 제조 방법 |
| KR102456077B1 (ko) * | 2015-06-22 | 2022-10-19 | 삼성디스플레이 주식회사 | 박막 트랜지스터 기판의 제조방법 |
| US9536980B1 (en) * | 2015-07-28 | 2017-01-03 | Taiwan Semiconductor Manufacturing Company, Ltd. | Gate spacers and methods of forming same |
| CN106684041B (zh) * | 2015-11-10 | 2020-12-08 | 联华电子股份有限公司 | 半导体元件及其制作方法 |
| KR102482877B1 (ko) | 2016-02-01 | 2022-12-29 | 삼성전자 주식회사 | 집적회로 소자 및 그 제조 방법 |
| US10083862B2 (en) | 2016-09-12 | 2018-09-25 | International Business Machines Corporation | Protective liner between a gate dielectric and a gate contact |
| US10211100B2 (en) * | 2017-03-27 | 2019-02-19 | Globalfoundries Inc. | Methods of forming an air gap adjacent a gate of a transistor and a gate contact above the active region of the transistor |
| KR102557549B1 (ko) | 2018-04-26 | 2023-07-19 | 삼성전자주식회사 | 반도체 장치 및 그 제조 방법 |
| US10818557B2 (en) | 2018-07-03 | 2020-10-27 | Globalfoundries Inc. | Integrated circuit structure to reduce soft-fail incidence and method of forming same |
| US11062946B2 (en) | 2018-11-08 | 2021-07-13 | International Business Machines Corporation | Self-aligned contact on a semiconductor device |
| US11031295B2 (en) | 2019-06-03 | 2021-06-08 | International Business Machines Corporation | Gate cap last for self-aligned contact |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6174762B1 (en) * | 1999-03-02 | 2001-01-16 | International Business Machines Corporation | Salicide device with borderless contact |
| US7804130B1 (en) * | 2008-08-26 | 2010-09-28 | Taiwan Semiconductor Manufacturing Co., Ltd. | Self-aligned V-channel MOSFET |
Family Cites Families (13)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6759315B1 (en) | 1999-01-04 | 2004-07-06 | International Business Machines Corporation | Method for selective trimming of gate structures and apparatus formed thereby |
| TW514992B (en) * | 1999-12-17 | 2002-12-21 | Koninkl Philips Electronics Nv | A method of manufacturing a semiconductor device |
| US6534389B1 (en) | 2000-03-09 | 2003-03-18 | International Business Machines Corporation | Dual level contacts and method for forming |
| US20020132191A1 (en) | 2001-03-13 | 2002-09-19 | Shu-Ya Chuang | Method for forming a contact pad |
| DE10135870C1 (de) | 2001-07-24 | 2003-02-20 | Infineon Technologies Ag | Verfahren zum Herstellen einer integrierten Halbleiterschaltung mit einem Speicher- und einem Logikbereich |
| KR100423904B1 (ko) | 2002-03-26 | 2004-03-22 | 삼성전자주식회사 | 모스 트랜지스터에 접속되는 콘택을 가진 반도체 장치의제조방법 |
| JP2004327702A (ja) * | 2003-04-24 | 2004-11-18 | Toshiba Corp | 半導体集積回路及びその製造方法 |
| US7002209B2 (en) * | 2004-05-21 | 2006-02-21 | International Business Machines Corporation | MOSFET structure with high mechanical stress in the channel |
| US20060148182A1 (en) | 2005-01-03 | 2006-07-06 | Suman Datta | Quantum well transistor using high dielectric constant dielectric layer |
| US7563700B2 (en) * | 2006-02-22 | 2009-07-21 | Freescale Semiconductor, Inc. | Method for improving self-aligned silicide extendibility with spacer recess using an aggregated spacer recess etch (ASRE) integration |
| US7544594B2 (en) | 2006-06-28 | 2009-06-09 | Intel Corporation | Method of forming a transistor having gate protection and transistor formed according to the method |
| US7659171B2 (en) | 2007-09-05 | 2010-02-09 | International Business Machines Corporation | Methods and structure for forming self-aligned borderless contacts for strain engineered logic devices |
| US8125051B2 (en) | 2008-07-03 | 2012-02-28 | Taiwan Semiconductor Manufacturing Company, Ltd. | Device layout for gate last process |
-
2010
- 2010-11-17 US US12/948,246 patent/US8084311B1/en not_active Expired - Fee Related
-
2011
- 2011-11-16 CN CN201180054728.7A patent/CN103210485B/zh active Active
- 2011-11-16 DE DE112011102943.8T patent/DE112011102943B4/de active Active
- 2011-11-16 WO PCT/EP2011/070217 patent/WO2012066019A1/en active Application Filing
- 2011-11-16 KR KR1020137010593A patent/KR101606246B1/ko not_active IP Right Cessation
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6174762B1 (en) * | 1999-03-02 | 2001-01-16 | International Business Machines Corporation | Salicide device with borderless contact |
| US7804130B1 (en) * | 2008-08-26 | 2010-09-28 | Taiwan Semiconductor Manufacturing Co., Ltd. | Self-aligned V-channel MOSFET |
Also Published As
| Publication number | Publication date |
|---|---|
| DE112011102943T5 (de) | 2013-07-04 |
| DE112011102943B4 (de) | 2016-04-14 |
| US8084311B1 (en) | 2011-12-27 |
| CN103210485A (zh) | 2013-07-17 |
| WO2012066019A1 (en) | 2012-05-24 |
| KR20130112891A (ko) | 2013-10-14 |
| KR101606246B1 (ko) | 2016-04-01 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN103210485B (zh) | 具有无边界接触的取代金属栅极 | |
| US10074655B2 (en) | Memory device with manufacturable cylindrical storage node | |
| US9679985B1 (en) | Devices and methods of improving device performance through gate cut last process | |
| US7986012B2 (en) | Semiconductor device and process for manufacturing same | |
| US6884712B2 (en) | Method of manufacturing semiconductor local interconnect and contact | |
| TWI681506B (zh) | 場效電晶體元件及其製造方法 | |
| CN110061001B (zh) | 半导体元件及其制作方法 | |
| US20080026513A1 (en) | Method and structure for self-aligned device contacts | |
| CN101292351A (zh) | 具有嵌入式浮动栅极的快闪存储器 | |
| US9184095B2 (en) | Contact bars with reduced fringing capacitance in a semiconductor device | |
| US20120153405A1 (en) | Semiconductor Device Comprising a Contact Structure with Reduced Parasitic Capacitance | |
| US9111783B2 (en) | Semiconductor devices with self-aligned source drain contacts and methods for making the same | |
| US9640438B2 (en) | Integrated circuits with inactive gates and methods of manufacturing the same | |
| US8304834B2 (en) | Semiconductor local interconnect and contact | |
| US20160013100A1 (en) | Via structure and method of forming the same | |
| CN110277369B (zh) | 一种动态随机存取存储器元件的熔丝结构 | |
| TWI602264B (zh) | 動態隨機存取記憶體的主動區接觸窗及其製造方法 | |
| US20160181390A1 (en) | Semiconductor devices having low contact resistance and low current leakage | |
| US11943913B2 (en) | Method of manufacturing semiconductor structure having multi-work function gate electrode | |
| US9502303B2 (en) | Method for manufacturing semiconductor device with a barrier layer having overhung portions | |
| US11569369B2 (en) | Method for manufacturing a semiconductor device | |
| US20150221557A1 (en) | Wiring structures and methods of forming the same | |
| JP2009164534A (ja) | 半導体装置およびその製造方法 | |
| CN105097691B (zh) | 半导体器件的形成方法 | |
| CN107808901A (zh) | 半导体元件及其制造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant | ||
| TR01 | Transfer of patent right |
Effective date of registration: 20171107 Address after: Grand Cayman, Cayman Islands Patentee after: GLOBALFOUNDRIES INC. Address before: American New York Patentee before: Core USA second LLC Effective date of registration: 20171107 Address after: American New York Patentee after: Core USA second LLC Address before: New York grams of Armand Patentee before: International Business Machines Corp. |
|
| TR01 | Transfer of patent right |