CN103094334A - 电极结构、氮化镓基半导体器件及其制造方法 - Google Patents

电极结构、氮化镓基半导体器件及其制造方法 Download PDF

Info

Publication number
CN103094334A
CN103094334A CN2012102158294A CN201210215829A CN103094334A CN 103094334 A CN103094334 A CN 103094334A CN 2012102158294 A CN2012102158294 A CN 2012102158294A CN 201210215829 A CN201210215829 A CN 201210215829A CN 103094334 A CN103094334 A CN 103094334A
Authority
CN
China
Prior art keywords
based semiconductor
gan based
layer
electrode
gan
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN2012102158294A
Other languages
English (en)
Other versions
CN103094334B (zh
Inventor
李政烨
鲜于文旭
文彰烈
朴用永
梁佑荣
黄仁俊
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Electronics Co Ltd
Original Assignee
Samsung Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Electronics Co Ltd filed Critical Samsung Electronics Co Ltd
Publication of CN103094334A publication Critical patent/CN103094334A/zh
Application granted granted Critical
Publication of CN103094334B publication Critical patent/CN103094334B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008—Making conductor-insulator-semiconductor electrodes
    • H01L21/28264—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being a III-V compound
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/0843—Source or drain regions of field-effect devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L29/2003—Nitride compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42364—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the insulating layer, e.g. thickness or uniformity
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66446—Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET]
    • H01L29/66462—Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET] with a heterojunction interface channel or gate, e.g. HFET, HIGFET, SISFET, HJFET, HEMT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/73—Bipolar junction transistors
    • H01L29/737—Hetero-junction transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
    • H01L29/7786—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with direct single heterostructure, i.e. with wide bandgap layer formed on top of active layer, e.g. direct single heterostructure MIS-like HEMT
    • H01L29/7787—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with direct single heterostructure, i.e. with wide bandgap layer formed on top of active layer, e.g. direct single heterostructure MIS-like HEMT with wide bandgap charge-carrier supplying layer, e.g. direct single heterostructure MODFET

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Junction Field-Effect Transistors (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Abstract

本发明提供了一种电极结构、包括该电极结构的GaN基半导体器件及其制造方法。该GaN基半导体器件可以包括：GaN基半导体层；以及在GaN基半导体层上的电极结构。该电极结构可以包括：包括导电材料的电极元件；以及在电极元件和GaN基半导体层之间的扩散层。该扩散层可以包括关于GaN基半导体层为n型掺杂剂的材料并且该扩散层接触GaN基半导体层。例如，扩散层可以包括从Ge、Si、Sn、Pb、GeSi及其组合中选出的至少一种。GaN基半导体层的接触扩散层的区域可以用所述n型掺杂剂掺杂。该GaN基半导体层可以包括例如GaN层和AlGaN层。GaN基半导体器件可以是高电子迁移率晶体管（HEMT）和/或可以是功率器件。

Description

电极结构、氮化镓基半导体器件及其制造方法
技术领域
本公开涉及电极结构、包括该电极结构的氮化镓基半导体器件及其制造方法。
背景技术
氮化镓（GaN）基半导体具有优良的材料性质诸如大的禁带宽度、高的热稳定性和化学稳定性、高的电子饱和速度（～3×107cm/秒）等。特别地，采用GaN基半导体的电子器件具有各种优点，诸如高击穿电场（～3×106V/cm）、高的最大电流密度、在高温下稳定的工作特性、高热导率等。在采用GaN基异质结结构的异质结构场效应晶体管（HFET）的情形下，由于结界面处的能带不连续性大，所以电子可以在结界面处密集地聚集，因而电子迁移率可以进一步增大。由于这样的材料性质，GaN基半导体不仅可以应用于光学器件，而且可以应用于高频和高功率的电子器件以及功率器件。
然而，当GaN基半导体应用于各种电子器件（半导体器件）时，发展关于GaN基半导体具有优良的接触特性的电极会是重要的。例如，能欧姆接触GaN基半导体的电极以及该电极的制造方法的发展/改进可以极大地提高电子器件（半导体器件）的性能。
发明内容
本发明提供关于GaN基半导体具有优良的接触特性的电极结构以及包括该电极结构的GaN基半导体器件。
本发明还提供能降低用于欧姆接触的退火温度的电极结构以及包括该电极结构的GaN基半导体器件。
本发明还提供了制造电极结构和GaN基半导体器件的方法。
额外的方面将部分地在以下的描述中阐述，且部分将通过该描述变得明显，或者可以通过实践给出的实施例而习知。
根据本发明的一方面，一种GaN基半导体器件包括：GaN基半导体层；以及电极结构，在GaN基半导体层上，该电极结构包括：包括导电材料的电极元件；以及扩散层，在电极元件和GaN基半导体层之间，该扩散层包括关于所述GaN基半导体层为n型掺杂剂的材料，并且该扩散层接触所述GaN基半导体层，GaN基半导体层的接触扩散层的区域用n型掺杂剂掺杂。
扩散层的材料可以包括第4族元素。
扩散层的材料可以包括由Ge、Si、Sn、Pb、GeSi及其组合中选出的至少一种，其中Ge、Si、Sn和Pb是第4族元素。
扩散层可以具有约2nm至约20nm的厚度。
电极元件可以具有多层结构。
电极元件可以具有Ti/Al基多层结构。
电极元件可以具有从Ti/Al结构、Ti/Al/Ni/Au结构、Ti/Al/TiN结构、Ti/Al/Mo结构和Ti/Al/W结构中选出的任何一种结构。
电极元件的至少一部分可以包括所述n型掺杂剂。
GaN基半导体层可以具有包括GaN层和AlGaN层的多层结构。
电极结构可以接触从GaN层和AlGaN层选出的一个。
GaN基半导体层的接触扩散层的区域可以包括氮（N）空位。
电极结构和GaN基半导体层之间的接触电阻率可以等于或小于约1×10-4Ω·cm2。
GaN基半导体器件可以是高电子迁移率晶体管（HEMT）。
GaN基半导体器件可以是功率器件。
GaN基半导体器件还可以包括：源电极，在GaN基半导体层的第一区域上；漏电极，在GaN基半导体层的第二区域上，其中源电极和漏电极中的至少一个为所述电极结构；以及栅电极，在GaN基半导体层上且在源电极和漏电极之间。
GaN基半导体器件还可以包括在栅电极和GaN基半导体层之间的栅绝缘层。
GaN基半导体层可以具有凹入部分，并且栅绝缘层的一部分可以与GaN基半导体层的凹入部分共形。
GaN基半导体层的凹入部分可以对应于沟道部分。
GaN基半导体器件还可以包括在栅绝缘层上的蚀刻阻挡层。
蚀刻阻挡层可以包括从硅氮化物、硅氧化物、铝氮化物、铝氧化物及其组合中选出的至少一种。
GaN基半导体层的第一区域和第二区域可以分别具有凹入到各自的深度的凹入。
GaN基半导体层可以具有包括GaN层和AlGaN层的多层结构，第一区域的上表面和第二区域的上表面是从GaN层和AlGaN层中选出的一个的被蚀刻表面。
根据本发明的另一方面，一种制造GaN基半导体器件的方法包括：制备GaN基半导体层；以及在GaN基半导体层上形成电极结构，形成该电极结构包括在GaN基半导体层上形成扩散层以及在扩散层上形成包括导电材料的电极元件，该扩散层包括关于GaN基半导体层为n型掺杂剂的材料；以及对扩散层和GaN基半导体层退火从而将扩散层的n型掺杂剂扩散到GaN基半导体层中。
扩散层的材料可以包括第4族元素。
扩散层的材料可以包括从Ge、Si、Sn、Pb、GeSi及其组合中选出的至少一种，其中Ge、Si、Sn、Pb是第4族元素。
电极元件可以形成为具有Ti/Al基多层结构。
退火可以在约600℃至约800℃的温度进行。
GaN基半导体层可以具有包括GaN层和AlGaN层的多层结构。
GaN基半导体器件可以是HEMT。
所述方法还可以包括：在GaN基半导体层上形成栅电极；在GaN基半导体层的位于栅电极一侧的第一区域上形成源电极；以及在GaN基半导体层的在栅电极另一侧的第二区域上形成漏电极，其中源电极和漏电极中的至少一个为所述电极结构。所述方法还可以包括在GaN基半导体层和栅电极之间形成栅绝缘层。GaN基半导体层可以具有凹入部分，并且栅绝缘层的一部分可以形成得与GaN基半导体层的凹入部分共形。
GaN基半导体层的凹入部分可以对应于沟道部分。
所述方法还可以包括在栅绝缘层上形成蚀刻阻挡层。
所述方法还可以包括在形成源电极和漏电极之前，将GaN基半导体层的第一区域和第二区域蚀刻至期望的深度。
GaN基半导体层可以具有包括GaN层和AlGaN层的多层结构，所述方法还可以包括蚀刻第一区域和第二区域的上表面以在从GaN层和AlGaN层选出的一个中形成凹入。
将第一区域和第二区域蚀刻至期望的深度可以通过反应离子蚀刻（RIE）进行。
附图说明
通过以下结合附图对实施例的描述，本发明的上述和/或其他的方面将变得显然且更易于理解，在附图中：
图1至图4是剖视图，示出根据本发明各个实施例的包括电极结构的GaN基半导体器件；
图5A至图5E是剖视图，示出根据本发明实施例的包括电极结构的GaN基半导体器件的制造方法；
图6（A）和图6（B）是分别示出根据本发明实施例的在进行图5E的退火之前第二半导体层的接触源电极的区域的三维（3D）和二维（2D）晶体结构的视图；
图7（A）和图7（B）是分别示出根据本发明实施例的在进行图5E的退火之后第二半导体层的接触源电极的区域的3D和2D晶体结构的视图；
图8A至图8D是剖视图，示出根据本发明另一实施例的制造包括电极结构的GaN基半导体器件的方法；
图9A至图9C是剖视图，示出根据本发明另一实施例的制造包括电极结构的GaN基半导体器件的方法；
图10（A）和图10（B）是分别示出根据本发明实施例的在进行图9C的退火之前第一半导体层的接触源电极的区域的3D和2D晶体结构的视图；
图11（A）和图11（B）是分别示出根据本发明实施例的在进行图9C的退火之后第一半导体层的接触源电极的区域的3D和2D晶体结构的视图；
图12是剖视图，示出根据比较例的GaN基半导体器件；
图13（A）和图13（B）是分别示出图12的第二半导体层的接触电极元件（源电极）的区域的3D和2D晶体结构；以及
图14是曲线图，示出表1的比较例及样品1和2的电极结构的接触电阻率根据退火温度的变化。
具体实施方式
现在将参照附图更全面地描述各个示范性实施例，附图中示出了示范性实施例。
将理解，当一元件被称为“连接”或“耦接”到另一元件时，它可以直接连接或耦接到另一元件，或者可以存在中间元件。相反，当一元件被称为“直接连接”或“直接耦接”到另一元件时，则不存在中间元件。如这里所用的，术语“和/或”包括一个或多个的所列相关项目的任意及所有组合。
将理解，虽然这里可以使用术语“第一”、“第二”等来描述各种元件、部件、区域、层和/或部分，但是这些元件、部件、区域、层和/或部分不应受到这些术语限制。这些术语仅用于将一个元件、部件、区域、层或部分与另一元件、部件、区域、层或部分区别开。因此，以下讨论的第一元件、部件、区域、层或部分可以被称为第二元件、部件、区域、层或部分，而不背离示范性实施例的教导。
为了便于描述，这里可以使用空间相对性术语诸如“下方”、“下面”、“下”、“上方”、“上”等来描述如附图中所示的一个元件或特征与另一个（另一些）元件或特征的关系。将理解，空间相对性术语旨在涵盖器件在使用或操作中的不同取向，除了附图所示的取向之外。例如，如果附图中的器件被翻转，则被描述为在其它元件或特征的“下方”或“下面”的元件将会取向在其它元件或特征的“上方”。因此，示范性术语“在...下面”可以涵盖之上和之下两种取向。器件也可以另外地取向（旋转90度或在其它取向），这里所用的空间相对描述语被相应地解释。
这里所用的术语只是为了描述特定实施例的目的，而不旨在限制示范性实施例。如这里所用的，除非上下文另有明确表述，否则单数形式“一”和“该”均同时旨在包括复数形式。将进一步理解的是，术语“包括”和/或“包含”，当在本说明书中使用时，指定了所述特征、整体、步骤、操作、元件和/或部件的存在，但并不排除一个或多个其他特征、整体、步骤、操作、元件、部件和/或其组合的存在或增加。
这里参照剖视图描述了示范性实施例，这些图是示范性实施例的理想化实施例（和中间结构）的示意图。因而，由例如制造技术和/或公差引起的图示形状的偏离是可以预期的。因而，示范性实施例不应被解释为限于这里示出的区域的特定形状，而是将包括由例如制造引起的形状的偏离。例如，被示出为矩形的注入区在其边缘处将通常具有圆化或弯曲的特征和/或注入浓度的梯度，而不是从注入区到非注入区的二元变化。同样地，通过注入形成的埋入区可以导致在埋入区与通过其发生注入的表面之间的区域中的一些注入。因而，附图所示的区域在本质上是示意性的，它们的形状并非要示出器件的区域的实际形状，并且不意欲限制示范性实施例的范围。
除非另行定义，这里使用的所有术语（包括技术术语和科学术语）都具有本发明所属领域内的普通技术人员所通常理解的同样的含义。将进一步理解的是，诸如通用词典中所定义的术语，除非此处加以明确定义，否则应当被解释为具有与它们在相关领域的语境中的含义相一致的含义，而不应被解释为理想化的或过度形式化的意义。
在下文中，将详细描述根据本发明实施例的电极结构、氮化镓（GaN）基半导体器件及其制造方法。在附图中，为了清晰，夸大了层和区域的厚度。在附图中相同的附图标记表示相同的元件，因而将不重复对它们的描述。
图1是剖视图，示出根据本发明实施例的包括电极结构的GaN基半导体器件。
参照图1，可以提供GaN基半导体层GL10。GaN基半导体层GL10可以具有包括第一半导体层100和第二半导体层200的多层结构。第一半导体层100和第二半导体层200可以是不同的基于GaN的层。因此，GaN基半导体层GL10可以指包括异质结结构的层。第一半导体层100可以为例如GaN层，第二半导体层200可以为例如AlGaN层。第二半导体层200的极化率可以大于第一半导体层100的极化率。二维电子气（2DEG）（未示出）可以由于第二半导体层200而形成在第一半导体层100中。2DEG可以在第一半导体层100和第二半导体层200之间的界面之下形成在第一半导体层100中。2DEG可以用作n型沟道。在这点上，第一半导体层100可以是沟道层，第二半导体层200可以是沟道供应层。第二半导体层200可以具有等于或小于约50nm的厚度，第一半导体层100可以厚于第二半导体层200。第一和第二半导体层100和200可以设置在预定基板（未示出）上，预定缓冲层（未示出）可以进一步提供在基板和第一半导体层100之间。
栅绝缘层300可以设置在第二半导体层200上。栅绝缘层300可以包括例如Al2O3、SiOx、SixNy、Sc2O3、AlN、Ga2O3、Gd2O3、AlxGa2(1-x)O3、MgO及其组合中的至少一种。虽然在此没有陈述，但是栅绝缘层300可以由在一般晶体管中使用的任何栅绝缘层材料形成。栅电极400可以设置在栅绝缘层300上。栅电极400可以由在一般半导体器件中使用的各种导电材料中的任何材料（例如金属、导电氧化物等）形成。
源电极500A和漏电极500B可以设置在第二半导体层200上、在栅电极400的两侧。源电极500A可以形成得比漏电极500B更靠近栅电极400。换言之，源电极500A和栅电极400之间的距离可以短于漏电极500B和栅电极400之间的距离。然而，这仅是一示例，源电极500A或漏电极500B与栅电极400之间的相对距离可以改变。栅绝缘层300可以在第二半导体层200和栅电极400之间一直延伸到源电极500A和漏电极500B。
源电极500A和漏电极500B中的至少一个可以具有根据本发明实施例的电极结构。源电极500A和漏电极500B两者可以具有根据本发明当前实施例的电极结构的配置。在当前实施例中，源电极500A和漏电极500B可以具有相同配置。在下文，将详细描述源电极500A和漏电极500B的配置。
源电极500A可以包括设置在第二半导体层200的第一区域上的扩散层5A和电极元件50A。扩散层5A可以设置在电极元件50A和第二半导体层200之间。电极元件50A可以具有多层结构，例如Ti/Al基多层结构。例如，电极元件50A可以具有包括顺序层叠在扩散层5A上的Ti层10A、Al层20A、Ni层30A和Au层40A的结构，也就是Ti/Al/Ni/Au结构。在这点上，Ti层10A可以是有助于关于第二半导体层200的欧姆接触的层，Al层20A可以是具有低电阻和优良导电性的层。Ni层30A可以是扩散阻挡层，Au层40A可以是氧化阻挡层（盖层）。图1所示的电极元件50A的配置仅是一示例，可以以各种方式变化。例如，电极元件50A可以具有Ti/Al结构、Ti/Al/TiN结构、Ti/Al/Mo结构和Ti/Al/W结构中的任何结构，或者可以具有不同的配置。
扩散层5A可以是包括第4族元素的层。例如，扩散层5A可以包括Ge、Si、Sn、Pb和GeSi中的至少一种。作为具体示例，扩散层5A可以是单元素层，诸如Ge层、Si层、Sn层或Pb层，或者可以是复合物层诸如GeSi层。在这点上，Ge、Si、Sn和Pb是第4族元素。扩散层5A可以具有约2nm至约20nm的厚度，但是可以根据需要而具有小于2nm的厚度。由于这样的扩散层5A，可以改善源电极500A和第二半导体层200的欧姆接触特性。具体地，因为扩散层5A中包括的第4族元素扩散到第二半导体层200的区域（即，第一区域），所以第二半导体层200的第一区域会掺杂有第4族元素。由于第4族元素的掺杂可以在第二半导体层200的第一区域中产生过剩电子，所以第二半导体层200的第一区域可以容易地变成n+区域。因此，可以改善源电极500A和第二半导体层200之间的欧姆接触特性。此外，在第二半导体层200的第一区域中的氮（N）元素扩散到源电极500A，或者电极元件50A的金属元素例如Ti扩散到第二半导体层200以与第二半导体层200的N原子结合，从而在第二半导体层200的第一区域中产生N空位。N空位具有n+掺杂效果。因此，根据当前实施例，源电极500A和第二半导体层200可以容易地形成欧姆接触，其间的接触电阻率可以非常小。源电极500A和第二半导体层200之间的接触电阻率可以非常小，也就是等于或小于约1×10-4Ω·cm2，例如等于或小于约1×10-5Ω·cm2。
扩散层5A的第4族元素扩散到第二半导体层200以及第二半导体层200中产生N空位可以由退火引起。也就是说，通过进行预定退火操作，扩散层5A的第4族元素可以扩散到第二半导体层200，电极元件50A的金属元素例如Ti可以扩散到第二半导体层200以与第二半导体层200的N原子结合，从而获得源电极500A与第二半导体层200之间的欧姆接触特性。在当前实施例中，由于使用了扩散层5A，所以即使在低的退火温度，例如在约600℃至约800℃的温度范围，也可以容易地获得优良的欧姆接触特性。因此，可以防止器件特性由于高温工艺引起的退化，可以改善GaN基半导体器件的性能和效率。
图7（A）是示出图1的第二半导体层200的接触源电极500A的区域（即，第一区域）的三维（3D）晶体结构的视图，图7（B）是示出图1的第二半导体层200的接触源电极500A的区域（即，第一区域）的二维（2D）晶体结构的视图。图7（A）和7（B）示出第二半导体层200是AlGaN层的情形。这里，在第二半导体层200的第一区域中掺杂（扩散）的第4族元素是Ge，其中Ge可以用Si、Sn、Pb等来代替。
参照图7（A）和7（B），第二半导体层200是具有纤锌矿结构的AlGaN，当第4族元素Ge被掺杂在第二半导体层200中时，会产生过剩电子e-。此外，N空位形成在AlGaN结构中。过剩电子e-和N空位具有n+掺杂效果。因此，图1的第二半导体层200的接触源电极500A的区域（即，第一区域）可以是n+区域，因此源电极500A与第二半导体层200的第一区域可以彼此欧姆接触。
返回参照图1，漏电极500B可以包括设置在第二半导体层200的第二区域上的扩散层5B和电极元件50B。漏电极500B的扩散层5B和电极元件50B可以分别与源电极500A的扩散层5A和电极元件50A相同。漏电极500B的电极元件50B可以例如包括Ti层10B、Al层20B、Ni层30B以及Au层40B。第二半导体层200的接触漏电极500B的区域（即，第二区域）可以与第二半导体层200的接触源电极500A的区域（即，第一区域）具有相同的晶体结构和特性。因而，漏电极500B和第二半导体层200可以具有优良的欧姆接触特性。
图2是剖视图，示出根据本发明另一实施例的包括电极结构的GaN基半导体器件。图2的GaN基半导体器件的结构是由图1的结构变型而来。
参照图2，可以提供具有凹入区R1的GaN基半导体层GL11。GaN基半导体层GL11可以包括第一半导体层100和第二半导体层200a，凹入区R1可以形成在至少第二半导体层200a的预定区域中。凹入区R1可以形成为具有暴露第一半导体层100的上表面的深度，但是凹入区R1的深度可以改变。凹入区R1的深度可以大于或小于第二半导体层200a的厚度。栅电极400a可以设置在凹入区R1上。栅绝缘层300a可以设置在凹入区R1和栅电极400a之间。与凹入区R1相应的沟道区（即，2DEG）可以被切断，或者可以具有与其它沟道区不同的特性（例如，电子浓度）。因此，通过形成凹入区R1，可以控制或改善GaN基半导体器件的特性。并且，源电极500A和漏电极500B的配置可以与参照图1描述的那些相同。
根据本发明的另一实施例，在图1和图2的GaN基半导体层GL10和GL11的位于栅绝缘层300和300a两侧的区域被蚀刻之后，源电极500A和漏电极500B可以设置在被蚀刻的表面上。蚀刻厚度（深度）可以在约1nm至约120nm的范围内。因此，被蚀刻表面可以是第二半导体层200和200a的被蚀刻表面或可以是第一半导体层100的被蚀刻表面。例如，如图3所示，在图2的第二半导体层200a的位于栅绝缘层300a两侧的区域被蚀刻（凹进）至预定深度之后，源电极500A和漏电极500B可以设置在其上。
参照图3，第二半导体层200a’可以具有其中在栅绝缘层300a两侧的区域（即，第一区域和第二区域）被部分蚀刻（凹进）至预定厚度的结构。源电极500A和漏电极500B可以设置在第二半导体层200a’的被蚀刻表面（即，第一和第二区域的表面）上。因而，当源电极500A和漏电极500B形成在第二半导体层200a’的被蚀刻表面上时，第二半导体层200a’中的原子键由于该蚀刻而断开，因而N空位形成在第一和第二区域中的可能性很高。因此，在降低第二半导体层200a’与源电极500A和漏电极500B之间的接触电阻率上会更有利。
在图3中，蚀刻阻挡层450可以进一步设置在栅绝缘层300a上。蚀刻阻挡层450可以在用于形成第二半导体层200a’的蚀刻区域（即，将要形成源电极500A和漏电极500B的区域）的蚀刻工艺期间用作掩模。换言之，蚀刻阻挡层450可以在用于形成第二半导体层200a’的蚀刻区域的蚀刻工艺期间保护栅绝缘层300a以及第二半导体层200a’的设置在栅绝缘层300a下面的区域。蚀刻阻挡层450可以包括例如硅氮化物、硅氧化物、铝氮化物和铝氧化物中的至少一种。
根据本发明的另一实施例，如图4所示，图2的第二半导体层200a的在栅绝缘层300a两侧的区域被蚀刻（去除），然后在第二半导体层200a下面的第一半导体层100可以被蚀刻（凹进）至预定厚度。
参照图4，第二半导体层200a”可以具有其中在栅绝缘层300a两侧的区域被蚀刻（去除）的结构，第一半导体层100’可以具有其中在栅绝缘层300a两侧的区域（即，第一区域和第二区域）被部分地蚀刻（凹入）至预定厚度的结构。源电极500A和漏电极500B可以设置在第一半导体层100’的被蚀刻表面（即，第一区域和第二区域的表面）上。在该情形下，可以提供图3中描述的蚀刻阻挡层450。因而，如果源电极500A和漏电极500B形成在第一半导体层100’的被蚀刻表面上，则第一半导体层100’中的原子键由于该蚀刻而断开，因而在第一区域和第二区域中形成N空位的可能性高。因此，在降低第一半导体层100’与源电极500A和漏电极500B之间的接触电阻率上会更有利。
在图4中，第一半导体层100’的接触源电极500A和漏电极500B的区域（即，第一区域和第二区域）的晶体结构可以如图11（A）和11（B）所示。
图11（A）是示出图4的第一半导体层100’的接触源电极500A的区域（即，第一区域）的3D晶体结构的视图，图11（B）是示出图4的第一半导体层100’的接触源电极500A的区域（即，第一区域）的2D晶体结构的视图。图11（A）和11（B）示出第一半导体层100’为GaN层的情形。这里，在第一半导体层100’的第一区域中掺杂（扩散）的第4族元素是Ge，其中Ge可以用Si、Sn、Pb等来代替。
参照图11（A）和11（B），第一半导体层100’是具有纤锌矿结构的GaN，当Ge（其是第4族元素）被掺杂在第一半导体层100’中时，可以产生过剩电子e-。此外，在GaN结构中形成N空位。过剩电子e-和N空位具有n+掺杂效果。因此，第一半导体层100’和源电极500A可以具有优良的接触特性。换言之，第一半导体层100’和源电极500A可以彼此欧姆接触，其间的接触电阻率可以非常低。
此外，在当前实施例中，扩散层5A和5B的第4族元素可以不仅扩散到第二半导体层200、200a和200a’或第一半导体层100’，还扩散到电极元件50A和50B。换言之，电极元件50A和50B可以进一步包括第4族元素。具体地，第4族元素可以包含在电极元件50A和50B的下部分中，也就是Ti层10A和10B或Al层20A和20B中。此外，由于电极元件50A和50B的金属例如Ti扩散到第二半导体层200、200a、200a’或第一半导体层100’以与N原子结合，所以可以形成金属氮化物。例如，Ti从电极元件50A的Ti层10A扩散到第二半导体层200、200a和200a’，从而形成TiN。类似地，Al从Al层20A扩散到第二半导体层200、200a和200a’，从而形成AlN。电极元件50A和50B的金属例如Ti和Al等可以保留在扩散层5A和5B中。因此，扩散层5A和5B可以包含电极元件50A和50B的金属，例如Ti和Al等。此外，N原子可以从第二半导体层200、200a和200a’或第一半导体层100’扩散到电极元件50A和50B。
根据示例实施例的上述GaN基半导体器件可以是高电子迁移率晶体管（HEMT）。此外，GaN基半导体器件可以是异质结构场效应晶体管（HFET）。这样的GaN基半导体器件可以用作例如功率器件。然而，上述GaN基半导体器件的配置和使用仅是示例，可以以各种方式改变。本发明实施例的电极结构可以不仅应用于HEMT或功率器件，而且应用于各种其它的GaN基半导体器件。
图5A至图5E是剖视图，示出根据本发明实施例的制造包括电极结构的GaN基半导体器件的方法。
参照图5A，可以制备GaN基半导体层GL100。GaN基半导体层GL100可以具有包括第一半导体层1000和第二半导体层2000的多层结构。第一和第二半导体层1000和2000可以是不同的基于GaN的层。例如，第一半导体层1000可以是GaN层，第二半导体层2000可以是AlGaN层。第二半导体层2000的极化率可以大于第一半导体层1000的极化率。2DEG（未示出）可以由于第二半导体层2000而形成在第一半导体层1000中。2DEG可以在第一半导体层1000和第二半导体层2000之间的界面之下形成在第一半导体层1000中。
参照图5B，凹入区R10可以通过蚀刻第二半导体层2000的预定区域而形成。凹入区R10的深度可以与第二半导体层2000的厚度相同或类似。凹入区R10的深度可以改变。例如，凹入区R10的深度可以小于或大于第二半导体层2000的厚度。
参照图5C，栅绝缘层3000可以形成在第二半导体层2000上以覆盖凹入区R10。栅绝缘层3000可以包括例如Al2O3、SiOx、SixNy、Sc2O3、AlN、Ga2O3、Gd2O3、AlxGa2(1-x)O3、MgO及其组合中的至少一种。虽然在此未陈述，但是在晶体管中使用的任何栅绝缘层材料可以应用于栅绝缘层3000。由于栅绝缘层3000应该形成在基板（即，第一和第二半导体层1000和2000）的清洁表面上，所以有利的是在形成源电极和漏电极（即，图5D的源电极5000A和漏电极5000B）之前形成栅绝缘层3000。如果形成图5D的源电极5000A和漏电极5000B然后形成栅绝缘层3000，则栅绝缘层3000与第一和第二半导体层1000和2000之间的界面会由于图5D的源电极5000A和漏电极5000B的材料而被污染。为了防止界面被污染，可以首先形成栅绝缘层3000。然后，栅电极4000可以形成在凹入区R10的栅绝缘层3000上。栅电极4000可以由在一般半导体器件中使用的各种导电材料中的任何材料（例如金属、导电氧化物等）形成。
参照图5D，源电极5000A和漏电极5000B可以形成在第二半导体层2000上、在栅绝缘层3000两侧。源电极5000A可以包括扩散层55A和电极元件550A，漏电极5000B可以包括扩散层55B和电极元件550B。源电极5000A和漏电极5000B可以具有相同的配置。扩散层55A和55B可以由包括第4族元素的材料形成。例如，扩散层55A和55B可以形成为包括Ge、Si、Sn、Pb和GeSi中的至少一种。具体地，扩散层55A和55B可以形成为单元素层，例如Ge层、Si层、Sn层和Pb层，或者可以是复合物层诸如GeSi层。扩散层55A和55B可以形成为具有约2nm至约20nm的厚度，但是可以根据需要形成为具有小于2nm或大于20nm的厚度。电极元件550A和550B可以形成为具有多层结构，例如Ti/Al基多层结构。具体地，电极元件550A和550B可以具有其中Ti层510A和510B、Al层520A和520B、Ni层530A和530B、以及金层540A和540B分别顺序地层叠在扩散层55A和55B上的结构，即Ti/Al/Ni/Au结构。在这点上，Ti层510A和510B可以是有助于关于第二半导体层2000的欧姆接触的层，Al层520A和520B可以是具有低电阻且提供优良导电性的层。Ni层530A和530B可以是扩散阻挡层，Au层540A和540B可以是氧化阻挡层（盖层）。电极元件550A和550B的配置仅是示例，可以以各种方式改变。例如，电极元件550A和550B可以具有Ti/Al结构、Ti/Al/TiN结构、Ti/Al/Mo结构和Ti/Al/W结构中的任何一种，或者可以具有不同的配置。
参照图5E，可以对第一半导体层1000、第二半导体层2000、源电极5000A以及漏电极5000B进行退火。可以进行退火以获得源电极5000A和第二半导体层2000之间以及漏电极5000B和第二半导体层2000之间的欧姆接触特性。通过进行退火，第4族元素可以从扩散层55A和55B扩散到第二半导体层2000的接触扩散层55A和55B的区域（即，第一区域和第二区域），这意味着第4族元素被掺入第二半导体层2000的第一区域和第二区域中。由于第二半导体层2000的第一区域和第二区域用第4族元素掺杂，所以在第一区域和第二区域中会产生过剩电子（未示出）。此外，N原子可以由于退火从第二半导体层2000的第一区域和第二区域扩散到源电极5000A和漏电极5000B，或者金属例如Ti从电极元件550A和550B扩散到第二半导体层2000的第一区域和第二区域以与N原子结合。因此，可以在第二半导体层2000的第一区域和第二区域中产生N空位。过剩电子e-和N空位可以具有n+掺杂效果。因此，第二半导体层2000的第一区域和第二区域可以是n+掺杂的，并且可以具有关于源电极5000A和漏电极5000B的优良接触特性。
此外，在退火期间，扩散层55A和55B的第4族元素可以分别扩散到电极元件550A和550B，电极元件550A和550B的金属元素可以分别扩散到扩散层55A和55B。因此，电极元件550A和550B可以包括第4族元素，扩散层55A和55B可以包括金属元素。
退火可以例如通过快速热退火（RTA）在约600℃至约800℃的温度进行。退火可以在氮气气氛下或在真空中进行30秒至2分钟。退火的上述条件仅是示例，可以根据需要以各种方式改变。
退火在约600℃至约800℃的温度进行具有重要的意义。如果在未形成扩散层55A和55B时且仅形成电极元件550A和550B时进行退火，则会需要约850℃以上的高温以获得欧姆接触特性，原因在于当未提供扩散层55A和55B时，欧姆接触应当在没有因扩散层55A和55B引起的第4族元素的掺杂效果的情况下形成。换言之，为了通过仅利用由于N空位引起的掺杂效果而没有利用由于第4族元素产生的过剩电子而引起的n+掺杂效果来实现欧姆接触，会需要850℃以上的高温工艺。因而，当进行高温工艺时，GaN基半导体器件的特性会退化。例如，栅绝缘层3000的特性会由于高温工艺而退化，使得栅绝缘层3000的击穿电压会降低，并且经过栅绝缘层3000的漏电流会增加。此外，电极元件550A和550B的表面粗糙度会由于高温工艺而退化，或者电极元件550A和550B或栅电极4000会在高温工艺期间被氧化。然而，由于在当前实施例中使用了扩散层55A和55B，所以即使通过在例如约600℃至约800℃的相对低的温度退火，也可以获得优良的欧姆特性，因而可以防止高温工艺的上述问题，由此获得高性能/高效率半导体器件。
图6（A）和图6（B）是分别示出根据本发明实施例的在进行图5E的退火之前，第二半导体层2000的接触源电极5000A的区域的3D和2D晶体结构的视图；图7（A）和7（B）是分别示出根据本发明实施例的在进行图5E的退火之后，第二半导体层2000的接触源电极5000A的区域的3D和2D晶体结构的视图。图6（A）和6（B）以及图7（A）和7（B）示出第二半导体层2000是AlGaN层的情形。此外，在图7（A）和7（B）中，扩散到第二半导体层2000的第4族元素是Ge，其中Ge可以用Si、Sn、Pb等来代替。
比较图6（A）和6（B）与图7（A）和7（B），过剩电子e-由于Ge元素通过退火扩散到第二半导体层2000（AlGaN层）而产生，并且还产生N空位。第二半导体层2000（AlGaN层）可以由于过剩电子e-和N空位而被容易地n+掺杂。因此，第二半导体层2000（AlGaN层）可以具有关于源电极5000A和漏电极5000B的优良的欧姆接触特性。
图8A至图8D是剖视图，示出根据本发明另一实施例的制造包括电极结构的GaN基半导体器件的方法。
参照图8A，当如图5C所示栅绝缘层3000形成在第二半导体层2000上以覆盖凹入区R10并且栅电极4000形成在栅绝缘层3000上时，蚀刻阻挡层4500可以形成在栅电极4000周围的栅绝缘层3000上。蚀刻阻挡层4500可包括例如硅氮化物、硅氧化物、铝氮化物和铝氧化物中的至少一种。
参照图8B，第二半导体层2000的在蚀刻阻挡层4500两侧的第一区域和第二区域可以通过利用蚀刻阻挡层4500和栅电极4000作为蚀刻掩模而被蚀刻至预定深度。这里，蚀刻阻挡层4500可以保护第二半导体层2000的形成在栅绝缘层3000下面的区域。蚀刻工艺可以通过例如反应离子蚀刻（RIE）进行。因而，通过蚀刻第二半导体层2000的第一区域和第二区域至预定深度，第一区域和第二区域中的原子键可以被断开至某种程度。换言之，当第二半导体层2000是AlGaN层时，Al和Ga与N之间的键可能断开。因此，在随后的工艺中可以更容易在第二半导体层2000的第一区域和第二区域中形成N空位。
参照图8C，源电极5000A和漏电极5000B可以形成在第二半导体层2000的被蚀刻的第一区域和第二区域上。源电极5000A和漏电极5000B可具有与参照图5D描述的那些相同的配置。
参照图8D，可以对第一半导体层1000、第二半导体层2000、源电极5000A以及漏电极5000B进行退火。进行退化的条件可以与参照图5E描述的那些相同或类似。通过进行退火，可以获得源电极5000A和第二半导体层2000之间以及漏电极5000B和第二半导体层2000之间的欧姆接触特性。
图9A至图9C是剖视图，示出根据本发明另一实施例的制造包括电极结构的GaN基半导体器件的方法。
参照图9A，当如图8A所示形成蚀刻阻挡层4500时，第二半导体层2000可以通过利用蚀刻阻挡层4500和栅电极4000作为蚀刻掩模来蚀刻，第一半导体层1000的在第二半导体层2000下面的区域（即，第一区域和第二区域）可以被部分地蚀刻至预定厚度。蚀刻工艺可以通过例如RIE进行。通过蚀刻第一半导体层1000的第一区域和第二区域至预定深度，第一区域和第二区域中的原子键可以被断开至某种程度。因此，在随后的工艺中可以更容易地在第一半导体层1000的第一区域和第二区域中形成N空位。
参照图9B，源电极5000A和漏电极5000B可以形成在第一半导体层1000的被蚀刻的第一区域和第二区域上。源电极5000A和漏电极5000B可以具有与参照图5D描述的那些相同的配置。
参照图9C，可以对第一半导体层1000、第二半导体层2000、源电极5000A以及漏电极5000B进行退火。进行退化的条件可以与参照图5E描述的那些相同或类似。通过进行退火，可以获得源电极5000A和第一半导体层1000之间以及漏电极5000B和第一半导体层1000之间的欧姆接触特性。
图10（A）和10（B）是分别示出根据本发明实施例的在进行图9C的退火之前第一半导体层1000的接触源电极5000A的区域的3D和2D晶体结构的视图，图11（A）和图11（B）是分别示出根据本发明实施例的在进行图9C的退火之后第一半导体层1000的接触源电极5000A的区域的3D和2D晶体结构的视图。图10（A）至图11（B）示出第一半导体层1000是GaN层的情形。此外，在图11（A）和11（B）中，扩散到第一半导体层1000的第4族元素是Ge，其中Ge可以用Si、Sn、Pb等来代替。另外，没有在图10（A）和10（B）以及图11（A）和10（B）中反映出上述原子键断开的效果。
比较图10（A）和10（B）与图11（A）和11（B），过剩电子e-由于Ge元素通过退火扩散到第一半导体层1000（GaN层）而产生，并且还产生了N空位。第一半导体层1000（GaN层）可以由于过剩电子e-和N空位而被容易地n+掺杂。因此，第一半导体层1000（GaN层）可以具有关于源电极5000A和漏电极5000B的优良的欧姆接触特性。
图12是剖视图，示出根据比较例的GaN基半导体器件。除了图1的扩散层5A和5B之外，图12所示的GaN基半导体器件具有与图1所示的结构基本相同的结构。换言之，在图12中，电极元件50A和50B直接形成在第二半导体层200上。图12的GaN基半导体器件可以通过在约850℃的温度进行高温退火而形成。
图13（A）和图13（B）是分别示出第二半导体层200的接触电极元件50A（即，图12的源电极）的区域（即，第一区域）的3D和2D晶体结构的视图。图13（A）和13（B）示出第二半导体层200是AlGaN层的情形。
参照图13（A）和图13（B），第二半导体层200是具有纤锌矿结构的AlGaN，N空位形成在AlGaN结构中。因而，在比较例中，由于欧姆接触应该通过仅利用由于N空位引起的掺杂效应而形成，所以需要在等于或高于850℃的温度进行高温退火工艺以获得期望程度的接触电阻率。这样的高温退火工艺会对半导体器件具有不利的影响，并且会增加工艺负担和制造成本。
下面的表1示出根据本发明实施例和比较例的电极结构的接触电阻率。在表1中，根据比较例的电极结构具有Ti/Al/Ni/Au结构，不进行关于下层（GaN/AlGaN）的蚀刻。样品1的电极结构具有Ti/Al/Ni/Au结构，下层（GaN/AlGaN）被蚀刻约3nm。样品2的电极结构具有Ge/Ti/Al/Ni/Au结构，下层（GaN/AlGaN）被蚀刻约3nm。在样品2中，Ge层对应于图1的扩散层5A和5B。表1的接触电阻率通过使用传输线测量（TLM）法来测量。
表1
  比较例   样品1   样品2
  电极结构   Ti/Al/Ni/Au   Ti/Al/Ni/Au   Ge/Ti/Al/Ni/Au
  下层   GaN/AlGaN   GaN/AlGaN   GaN/AlGaN
  蚀刻下层   否   3nm蚀刻(RIE)   3nm蚀刻(RIE)
  退火温度   750℃   750℃   750℃
  接触电阻率   9.57×10-3Ω·cm2   6.43×10-4Ω·cm2   6.14×10-6Ω·cm2
在表1中，在比较例中，电极结构不包括扩散层，并且下层没有被蚀刻。在样品1中，电极结构不包括扩散层，并且下层被蚀刻约3nm。在样品2中，电极结构包括扩散层（Ge），并且下层被蚀刻约3nm。关于比较例以及样品1和2的退火条件例如温度等相同。比较例的电极结构与下层之间的接触电阻率为约9.57×10-3Ω·cm2，其是最高的。样品1的电极结构与下层之间的接触电阻率为约6.43×10-4Ω·cm2，其低于比较例的接触电阻率。样品2的电极结构与下层之间的接触电阻率为约6.14×10-6Ω·cm2，其是最低的。因此，如果如本发明实施例所述应用扩散层，则可以显著地降低电极与下层（即，GaN基半导体层）之间的接触电阻率。此外，根据比较例和样品1的结果，即使不使用扩散层，在下层（即，GaN基半导体层）被蚀刻然后电极结构形成在其上时，也可以降低接触电阻率。
图14是曲线图，示出表1的比较例及样品1和2的电极结构的接触电阻率根据退火温度的变化。
参照图14，当退火温度为约750℃时，样品2的电极结构表现出欧姆接触特性。同时，比较例和样品1的电极结构表现出肖特基接触特性。如果退火温度增加至约800℃，则样品1的电极结构表现出欧姆接触特性。同时，当退火温度增加至约850℃时，比较例的电极结构表现出欧姆接触特性。因而，根据当前实施例，由于可以显著地降低用于形成欧姆接触的退火温度，所以可以防止半导体器件由于高温工艺引起的退化，由此获得高性能/高效率的GaN基半导体器件。
虽然已经通过使用特定的术语参照本发明示范性实施例具体示出并描述了本发明，但是实施例和术语用于解释本发明而不应被解释为限制本发明的由权利要求限定的范围。例如，图1至图4的电极结构和GaN基半导体器件的结构可以以各种方式变型。具体地，扩散层5A和5B、55A和55B的材料不限于第4族元素，可用作关于GaN基半导体的n型掺杂剂的任何材料可以应用为扩散层5A和5B、55A和55B的材料。此外，第一半导体层100和100’或第二半导体层200、200a、200a、和200a”可以由除了GaN或AlGaN之外的不同GaN基材料形成，并且可以进一步包括除了第一和第二半导体层100、100’、200、200a、200a’和200a”之外的另一GaN基半导体层。此外，在本发明的实施例中，可以不形成栅绝缘层300和300a，栅电极400和400a可以直接形成在GaN基半导体层上。此外，根据本发明实施例的电极结构可以以多种方式应用到使用具有单层结构或多层结构的GaN基半导体层的各种半导体器件。此外，图5A至5E、8A至8D、以及9A至9C的制造方法可以以多种方式变型。此外，本领域的普通技术人员将理解，本发明的思想可以应用到除HEMT之外的其它GaN基半导体器件。因此，本发明的范围不是通过本发明的详细描述来限定而是通过权利要求来限定，在该范围内的所有差异都将被解释为被包括在本发明中。
应该理解，这里描述的示范性实施例应当仅以说明性含义来理解，而不是为了限制的目的。在每个实施例内的特征或方面的描述应当通常被理解为可用于其它实施例中的其它类似特征或方面。

Claims (37)

1.一种GaN基半导体器件，包括：
GaN基半导体层；以及
电极结构，在所述GaN基半导体层上，该电极结构包括：
电极元件，包括导电材料，和
扩散层，在所述电极元件和所述GaN基半导体层之间，该扩散层包括关于所述GaN基半导体层为n型掺杂剂的材料，并且该扩散层接触所述GaN基半导体层，
所述GaN基半导体层的接触所述扩散层的区域用所述n型掺杂剂掺杂。
2.如权利要求1所述的GaN基半导体器件，其中所述扩散层的材料包括第4族元素。
3.如权利要求1所述的GaN基半导体器件，其中所述扩散层的材料包括Ge、Si、Sn、Pb、GeSi及其组合中选出的至少一种。
4.如权利要求1所述的GaN基半导体器件，其中所述扩散层具有2nm至20nm的厚度。
5.如权利要求1所述的GaN基半导体器件，其中所述电极元件具有多层结构。
6.如权利要求5所述的GaN基半导体器件，其中所述电极元件具有Ti/Al基多层结构。
7.如权利要求6所述的GaN基半导体器件，其中所述电极元件具有从Ti/Al结构、Ti/Al/Ni/Au结构、Ti/Al/TiN结构、Ti/Al/Mo结构和Ti/Al/W结构中选出的一种结构。
8.如权利要求1所述的GaN基半导体器件，其中所述电极元件的至少一部分包括所述n型掺杂剂。
9.如权利要求1所述的GaN基半导体器件，其中所述GaN基半导体层具有包括GaN层和AlGaN层的多层结构。
10.如权利要求9所述的GaN基半导体器件，其中所述电极结构接触从所述GaN层和所述AlGaN层中选出的一个。
11.如权利要求1所述的GaN基半导体器件，其中所述GaN基半导体层的接触所述扩散层的区域包括氮空位。
12.如权利要求1所述的GaN基半导体器件，其中所述电极结构和所述GaN基半导体层之间的接触电阻率等于或小于1×10-4Ω·cm2。
13.如权利要求1所述的GaN基半导体器件，其中所述GaN基半导体器件是高电子迁移率晶体管。
14.如权利要求1所述的GaN基半导体器件，其中所述GaN基半导体器件是功率器件。
15.如权利要求1所述的GaN基半导体器件，其中所述GaN基半导体器件还包括：
源电极，在所述GaN基半导体层的第一区域上；
漏电极，在所述GaN基半导体层的第二区域上，所述源电极和所述漏电极中的至少一个为所述电极结构；以及
栅电极，在所述GaN基半导体层上且在所述源电极和所述漏电极之间。
16.如权利要求15所述的GaN基半导体器件，还包括：
栅绝缘层，在所述栅电极和所述GaN基半导体层之间。
17.如权利要求16所述的GaN基半导体器件，其中，
所述GaN基半导体层具有凹入部分，并且
所述栅绝缘层的一部分与所述GaN基半导体层的所述凹入部分共形。
18.如权利要求17所述的GaN基半导体器件，其中所述GaN基半导体层的凹入部分对应于沟道部分。
19.如权利要求16所述的GaN基半导体器件，还包括：
蚀刻阻挡层，在所述栅绝缘层上。
20.如权利要求19所述的GaN基半导体器件，其中所述蚀刻阻挡层包括从硅氮化物、硅氧化物、铝氮化物和铝氧化物及其组合中选出的至少一种。
21.如权利要求15所述的GaN基半导体器件，其中所述GaN基半导体层的所述第一区域和所述第二区域分别具有至各自深度的凹入。
22.如权利要求21所述的GaN基半导体器件，其中，
所述GaN基半导体层具有包括GaN层和AlGaN层的多层结构，并且
所述第一区域和所述第二区域的上表面为从所述GaN层和所述AlGaN层中选出的一个的被蚀刻表面。
23.一种制造GaN基半导体器件的方法，所述方法包括：
制备GaN基半导体层；以及
在所述GaN基半导体层上形成电极结构，形成该电极结构包括：
在所述GaN基半导体层上形成扩散层，该扩散层包括关于所述GaN
基半导体层为n型掺杂剂的材料，和
在所述扩散层上形成包括导电材料的电极元件；以及
对所述扩散层和所述GaN基半导体层退火使得所述扩散层的所述n型掺杂剂扩散到所述GaN基半导体层中。
24.如权利要求23所述的方法，其中所述扩散层的材料包括第4族元素。
25.如权利要求23所述的方法，其中所述扩散层的材料包括从Ge、Si、Sn、Pb、GeSi及其组合中选出的至少一种。
26.如权利要求23所述的方法，其中所述电极元件形成为具有Ti/Al基多层结构。
27.如权利要求23所述的方法，其中所述退火在600℃至800℃的温度进行。
28.如权利要求23所述的方法，其中所述GaN基半导体层具有包括GaN层和AlGaN层的多层结构。
29.如权利要求23所述的方法，其中所述GaN基半导体器件是高电子迁移率晶体管。
30.如权利要求23所述的方法，还包括：
在所述GaN基半导体层上形成栅电极；以及
在所述GaN基半导体层的在所述栅电极一侧的第一区域上形成源电极；以及
在所述GaN基半导体层的在所述栅电极另一侧的第二区域上形成漏电极，所述源电极和所述漏电极中的至少一个为所述电极结构。
31.如权利要求30所述的方法，还包括：
在所述GaN基半导体层和所述栅电极之间形成栅绝缘层。
32.如权利要求31所述的方法，其中，
所述GaN基半导体层具有凹入部分，并且
所述栅绝缘层的一部分形成得与所述GaN基半导体层的所述凹入部分共形。
33.如权利要求32所述的方法，其中所述GaN基半导体层的凹入部分对应于沟道部分。
34.如权利要求31所述的方法，还包括：
在所述栅绝缘层上形成蚀刻阻挡层。
35.如权利要求30所述的方法，还包括：
在形成所述源电极和所述漏电极之前，将所述GaN基半导体层的所述第一区域和所述第二区域蚀刻至期望的深度。
36.如权利要求35所述的方法，其中，
所述GaN基半导体层具有包括GaN层和AlGaN层的多层结构，并且
所述方法还包括蚀刻所述第一区域和所述第二区域的上表面以在所述GaN层和所述AlGaN层中选出的一个中形成凹入。
37.如权利要求35所述的方法，其中将所述第一区域和所述第二区域蚀刻至期望的深度是通过反应离子蚀刻进行。
CN201210215829.4A 2011-10-27 2012-06-27 电极结构、氮化镓基半导体器件及其制造方法 Active CN103094334B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR10-2011-0110721 2011-10-27
KR1020110110721A KR101890749B1 (ko) 2011-10-27 2011-10-27 전극구조체, 이를 포함하는 질화갈륨계 반도체소자 및 이들의 제조방법

Publications (2)

Publication Number Publication Date
CN103094334A true CN103094334A (zh) 2013-05-08
CN103094334B CN103094334B (zh) 2018-07-20

Family

ID=48171488

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201210215829.4A Active CN103094334B (zh) 2011-10-27 2012-06-27 电极结构、氮化镓基半导体器件及其制造方法

Country Status (4)

Country Link
US (1) US9000485B2 (zh)
JP (1) JP2013098556A (zh)
KR (1) KR101890749B1 (zh)
CN (1) CN103094334B (zh)

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103606516A (zh) * 2013-11-29 2014-02-26 中国科学院微电子研究所 GaN基高电子迁移率晶体管的低温无金欧姆接触的制作方法
CN103928511A (zh) * 2014-04-16 2014-07-16 中国电子科技集团公司第十三研究所 一种适用于氮化镓器件的欧姆接触系统
CN106024879A (zh) * 2015-03-31 2016-10-12 瑞萨电子株式会社 半导体器件和制造半导体器件的方法
CN108376703A (zh) * 2018-01-11 2018-08-07 北京华碳科技有限责任公司 一种适用于AlGaN/GaN器件的欧姆接触制作方法
CN108400171A (zh) * 2018-03-07 2018-08-14 西安电子科技大学 基于热退火掺杂工艺的低阻态氮化镓基器件及其制作方法
CN110277311A (zh) * 2018-03-14 2019-09-24 上海大学 提高GaN欧姆接触性能的方法、欧姆接触结构及应用
CN112219283A (zh) * 2020-07-01 2021-01-12 英诺赛科（珠海）科技有限公司 半导体装置和其制造方法

Families Citing this family (23)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101913387B1 (ko) * 2012-03-23 2018-10-30 삼성전자주식회사 Ⅲ족 질화물 이종 접합 구조 소자의 선택적 저온 오믹 콘택 형성 방법
US8884268B2 (en) * 2012-07-16 2014-11-11 Taiwan Semiconductor Manufacturing Co., Ltd. Diffusion barrier layer for group III nitride on silicon substrate
EP2806463A1 (en) * 2013-05-22 2014-11-26 Imec Low temperature Ohmic contacts for III-N power devices
JP6090111B2 (ja) * 2013-05-29 2017-03-08 豊田合成株式会社 半導体装置およびその製造方法
JP6206159B2 (ja) * 2013-12-17 2017-10-04 三菱電機株式会社 半導体装置の製造方法
FR3018629B1 (fr) * 2014-03-14 2022-10-28 Ommic Structure semiconductrice formant transistor hemt
JP2017533574A (ja) 2014-09-18 2017-11-09 インテル・コーポレーション シリコンｃｍｏｓ互換性半導体装置における欠陥伝播制御のための傾斜側壁カット面を有するウルツ鉱ヘテロエピタキシャル構造物
EP3198649A4 (en) 2014-09-25 2018-05-16 Intel Corporation Iii-n epitaxial device structures on free standing silicon mesas
CN106796953B (zh) 2014-10-30 2021-03-30 英特尔公司 源极/漏极至氮化镓晶体管中的2d电子气的低接触电阻再生长
KR102333752B1 (ko) 2014-11-18 2021-12-01 인텔 코포레이션 n-채널 및 p-채널 갈륨 질화물 트랜지스터들을 사용하는 CMOS 회로들
JP6631950B2 (ja) 2014-12-11 2020-01-15 パナソニックＩｐマネジメント株式会社 窒化物半導体装置および窒化物半導体装置の製造方法
US10056456B2 (en) 2014-12-18 2018-08-21 Intel Corporation N-channel gallium nitride transistors
US9679762B2 (en) * 2015-03-17 2017-06-13 Toshiba Corporation Access conductivity enhanced high electron mobility transistor
KR102346591B1 (ko) 2015-05-19 2022-01-04 인텔 코포레이션 융기된 도핑 결정성 구조체들을 가진 반도체 디바이스들
WO2016209283A1 (en) 2015-06-26 2016-12-29 Intel Corporation Heteroepitaxial structures with high temperature stable substrate interface material
CN105223420B (zh) * 2015-09-28 2017-07-07 深圳市华星光电技术有限公司 用于测量接触电阻的tft及接触电阻的测量方法
WO2017069460A2 (ko) * 2015-10-23 2017-04-27 (주)기가레인 고전자이동도 트랜지스터 및 그의 제조방법
JP6540461B2 (ja) * 2015-10-30 2019-07-10 富士通株式会社 半導体装置及び半導体装置の製造方法
WO2017111869A1 (en) 2015-12-24 2017-06-29 Intel Corporation Transition metal dichalcogenides (tmdcs) over iii-nitride heteroepitaxial layers
CN105810575B (zh) * 2016-04-18 2018-12-28 中国电子科技集团公司第五十五研究所 一种GaN HEMT上低温欧姆接触的制备方法
WO2018037530A1 (ja) * 2016-08-25 2018-03-01 三菱電機株式会社 半導体装置およびその製造方法
US11233053B2 (en) 2017-09-29 2022-01-25 Intel Corporation Group III-nitride (III-N) devices with reduced contact resistance and their methods of fabrication
CN208923144U (zh) * 2018-09-27 2019-05-31 上海新微科技服务有限公司 一种硅基锗锡高电子迁移率晶体管

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20050184309A1 (en) * 2002-08-05 2005-08-25 Hrl Laboratories, Llc Process for fabricating ultra-low contact resistances in GaN-based devices
US20070228418A1 (en) * 2006-03-29 2007-10-04 Thomas Herman Aluminum alloys for low resistance, ohmic contacts to iii-nitride or compound semiconductor
CN101465372A (zh) * 2009-01-08 2009-06-24 西安电子科技大学 AlN/GaN增强型金属-绝缘体-半导体场效应晶体管及其制作方法
CN101663759A (zh) * 2007-03-30 2010-03-03 皮科吉加国际公司 具有改进的欧姆接触的电子器件
US20100258843A1 (en) * 2009-04-08 2010-10-14 Alexander Lidow ENHANCEMENT MODE GaN HEMT DEVICE AND METHOD FOR FABRICATING THE SAME
US20110140173A1 (en) * 2009-12-16 2011-06-16 National Semiconductor Corporation Low OHMIC contacts containing germanium for gallium nitride or other nitride-based power devices

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6548333B2 (en) 2000-12-01 2003-04-15 Cree, Inc. Aluminum gallium nitride/gallium nitride high electron mobility transistors having a gate contact on a gallium nitride based cap segment
AU2002357640A1 (en) * 2001-07-24 2003-04-22 Cree, Inc. Insulting gate algan/gan hemt
KR100450740B1 (ko) 2001-10-26 2004-10-01 학교법인 포항공과대학교 헤테로접합형 전계효과 트랜지스터 소자의 제조방법
KR100484486B1 (ko) 2002-10-18 2005-04-20 한국전자통신연구원 질화물 반도체 전계 효과 트랜지스터 및 그 제조방법
JP2006086354A (ja) * 2004-09-16 2006-03-30 Toshiba Corp 窒化物系半導体装置
US7972915B2 (en) 2005-11-29 2011-07-05 The Hong Kong University Of Science And Technology Monolithic integration of enhancement- and depletion-mode AlGaN/GaN HFETs
JP2009081177A (ja) 2007-09-25 2009-04-16 Nec Electronics Corp 電界効果トランジスタ、半導体チップ及び半導体装置
JP5303948B2 (ja) 2008-02-06 2013-10-02 豊田合成株式会社 オーミック電極形成方法、および電界効果トランジスタの製造方法
US20100084687A1 (en) * 2008-10-03 2010-04-08 The Hong Kong University Of Science And Technology Aluminum gallium nitride/gallium nitride high electron mobility transistors
JP4700125B2 (ja) * 2009-07-30 2011-06-15 住友電気工業株式会社 半導体装置およびその製造方法
US8390000B2 (en) * 2009-08-28 2013-03-05 Transphorm Inc. Semiconductor devices with field plates
KR20120027987A (ko) * 2010-09-14 2012-03-22 삼성엘이디 주식회사 질화갈륨계 반도체소자 및 그 제조방법
JP5694020B2 (ja) * 2011-03-18 2015-04-01 トランスフォーム・ジャパン株式会社 トランジスタ回路
US20130001657A1 (en) * 2011-06-30 2013-01-03 International Business Machines Corporation Self-aligned iii-v mosfet diffusion regions and silicide-like alloy contact

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20050184309A1 (en) * 2002-08-05 2005-08-25 Hrl Laboratories, Llc Process for fabricating ultra-low contact resistances in GaN-based devices
US20070228418A1 (en) * 2006-03-29 2007-10-04 Thomas Herman Aluminum alloys for low resistance, ohmic contacts to iii-nitride or compound semiconductor
CN101663759A (zh) * 2007-03-30 2010-03-03 皮科吉加国际公司 具有改进的欧姆接触的电子器件
CN101465372A (zh) * 2009-01-08 2009-06-24 西安电子科技大学 AlN/GaN增强型金属-绝缘体-半导体场效应晶体管及其制作方法
US20100258843A1 (en) * 2009-04-08 2010-10-14 Alexander Lidow ENHANCEMENT MODE GaN HEMT DEVICE AND METHOD FOR FABRICATING THE SAME
US20110140173A1 (en) * 2009-12-16 2011-06-16 National Semiconductor Corporation Low OHMIC contacts containing germanium for gallium nitride or other nitride-based power devices

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103606516A (zh) * 2013-11-29 2014-02-26 中国科学院微电子研究所 GaN基高电子迁移率晶体管的低温无金欧姆接触的制作方法
CN103928511A (zh) * 2014-04-16 2014-07-16 中国电子科技集团公司第十三研究所 一种适用于氮化镓器件的欧姆接触系统
CN106024879A (zh) * 2015-03-31 2016-10-12 瑞萨电子株式会社 半导体器件和制造半导体器件的方法
CN106024879B (zh) * 2015-03-31 2021-03-16 瑞萨电子株式会社 半导体器件和制造半导体器件的方法
CN108376703A (zh) * 2018-01-11 2018-08-07 北京华碳科技有限责任公司 一种适用于AlGaN/GaN器件的欧姆接触制作方法
CN108400171A (zh) * 2018-03-07 2018-08-14 西安电子科技大学 基于热退火掺杂工艺的低阻态氮化镓基器件及其制作方法
CN110277311A (zh) * 2018-03-14 2019-09-24 上海大学 提高GaN欧姆接触性能的方法、欧姆接触结构及应用
CN110277311B (zh) * 2018-03-14 2021-07-16 上海大学 提高GaN欧姆接触性能的方法、欧姆接触结构及应用
CN112219283A (zh) * 2020-07-01 2021-01-12 英诺赛科（珠海）科技有限公司 半导体装置和其制造方法

Also Published As

Publication number Publication date
JP2013098556A (ja) 2013-05-20
US20130105863A1 (en) 2013-05-02
KR101890749B1 (ko) 2018-08-23
US9000485B2 (en) 2015-04-07
KR20130046249A (ko) 2013-05-07
CN103094334B (zh) 2018-07-20

Similar Documents

Publication Publication Date Title
CN103094334A (zh) 电极结构、氮化镓基半导体器件及其制造方法
CN104201210B (zh) 二极管以及包括该二极管的组件
CN109545850B (zh) 半导体元件及其制造方法
US8174048B2 (en) III-nitride current control device and method of manufacture
US9171937B2 (en) Monolithically integrated vertical JFET and Schottky diode
JP5383652B2 (ja) 電界効果トランジスタ及びその製造方法
CN102403347A (zh) 氮化镓基半导体器件及其制造方法
CN103337516B (zh) 增强型开关器件及其制造方法
CN103681866A (zh) 场效应半导体器件及其制造方法
CN103151374A (zh) 高电子迁移率晶体管
CN102403348A (zh) 氮化镓基半导体器件及其制造方法
CN102184956B (zh) 纵向导通的GaN增强型MISFET器件及其制作方法
TW201138107A (en) Lateral power transistor device, semiconductor die and method of manufacturing a lateral power transistor device
CN103579329A (zh) 高电子迁移率晶体管及其制造方法
US20150340476A1 (en) Method and system for planar regrowth in gan electronic devices
CN103117303A (zh) 一种氮化物功率器件及其制造方法
US8659055B2 (en) Semiconductor device, field-effect transistor, and electronic device
CN103972061A (zh) 将掺杂剂注入到iii族氮化物结构中的方法及形成的器件
CN110634950A (zh) 氧化镓垂直结构半导体电子器件及其制作方法
CN1965412B (zh) 互补氮化物晶体管垂直和共用漏极
CN103545251B (zh) 用于形成半导体器件的方法
CN107706238A (zh) Hemt器件及其制造方法
JP2013232578A (ja) ショットキーバリアダイオード
TW202347791A (zh) 具有場板結構的氮化鎵元件及其製作方法
CN110634938A (zh) 氧化镓垂直结构半导体电子器件及其制作方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant