CN1965412B - 互补氮化物晶体管垂直和共用漏极 - Google Patents

互补氮化物晶体管垂直和共用漏极 Download PDF

Info

Publication number
CN1965412B
CN1965412B CN2005800123068A CN200580012306A CN1965412B CN 1965412 B CN1965412 B CN 1965412B CN 2005800123068 A CN2005800123068 A CN 2005800123068A CN 200580012306 A CN200580012306 A CN 200580012306A CN 1965412 B CN1965412 B CN 1965412B
Authority
CN
China
Prior art keywords
another
conduction region
semiconductor
ohmic contact
semiconductor device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN2005800123068A
Other languages
English (en)
Other versions
CN1965412A (zh
Inventor
R·比奇
P·布里杰
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Infineon science and technology Americas
Original Assignee
International Rectifier Corp USA
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by International Rectifier Corp USA filed Critical International Rectifier Corp USA
Publication of CN1965412A publication Critical patent/CN1965412A/zh
Application granted granted Critical
Publication of CN1965412B publication Critical patent/CN1965412B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/06—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
    • H01L27/0605—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits made of compound material, e.g. AIIIBV
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L29/2003—Nitride compounds

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Junction Field-Effect Transistors (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Element Separation (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Thin Film Transistor (AREA)

Abstract

本发明公开了一种半导体器件和用于制造所述器件的方法，其中所述半导体器件包括在不同平面上的欧姆接触，且用于制造所述器件的方法包括在连续的步骤中蚀刻不同电导率半导体层的半导体堆叠，以在第一半导体层中产生具有第一宽度的第一开口，从而露出另一半导体层，然后在另一半导体层中产生具有较小宽度的第二开口，由此所述另一层的一部分保持露出以接收欧姆接触。

Description

互补氮化物晶体管垂直和共用漏极
相关申请
 本发明基于2004年2月12日申请的、名称为“互补(complimentary)氮化物晶体管垂直和共用漏极”的美国临时申请No.60/544,629并要求其权益，在此要求其优先权并且通过参考引入其公开内容。
技术领域
本发明涉及半导体器件，尤其涉及功率半导体器件和制造功率半导体器件的方法。
背景技术
在功率应用中效率是重要参数。在诸如便携计算机的便携电子设备中，效率能提供诸如更小电池组和/或更长电池寿命的商业需要特征。为了提高电子设备中的电源效率，功率半导体器件的设计者尽力增大功率半导体器件的载流能力，而不增大其接通电阻值，以便减小功耗，同时使功率器件满足高功率需要。
提高器件的载流能力也是有利的，因为它可使半导体材料有效使用，从而降低其成本。
除了载流能力，某些结构特征也能够改善材料使用。例如，在功率半导体开关器件中优选使用垂直栅设计，因为它减小了元件尺寸，从而减少材料消耗。也就是说，它允许每单位面积的材料有更多数量的元件，从而降低了功率半导体器件的成本而不牺牲性能。
非常公知的垂直栅设计是沟槽型功率半导体开关器件(例如，功率MOSFET)，其中栅位于邻近基区的沟槽内。在这种器件中，通常一个功率电接触形成在一个主表面上，另一功率电接触形成在另一相对主表面上。从而，在这种器件中的电流路径穿过器件本体。虽然这种器件较好地处理功率，但从其吸取热通常是设计挑战。另外，功率接触(power contacts)的位置需要考虑使得制造复杂化的封装。例如，当功率半导体器件包括两个相对的接触时，通常需要至少两个步骤将功率接触连接到封装的电引线。因此，希望使所有接触位于一个表面上。这种设计能够使相关电接触的电连接在一侧(在封装时这可以在一个步骤中实现)，同时可以使热通过放热器、散热器等从另一侧吸取。
包括在器件一侧的功率接触以及垂直方向的栅结构的半导体功率器件是公知的。这种器件具有上述优点。这种器件的缺点在于电流路径必须从一个接触进入器件本体，在栅结构之下，然后向上朝向第二功率接触。长的电流路径增大了器件的接通电阻。
希望有一种不展示现有技术缺点的功率半导体器件。
发明内容
根据本发明的半导体器件包括具有一种电导率的导电区、具有所述一种电导率的另一导电区、位于所述导电区和所述另一导电区之间的具有另一电导率的基区、邻近基区的栅结构、欧姆连接到所述导电区的表面的欧姆接触、以及欧姆连接到所述另一导电区的表面的另一欧姆接触。每个欧姆接触包括用于通过焊接、引线接合等电连接到外部元件的接触表面。两个接触表面都朝向相同方向使得可以从器件的相同侧电连接到器件。
根据本发明的一方面，欧姆接触设置在两个不同平面上。也就是说，欧姆接触不共面。结果，与现有器件相比，两个接触之间的电流路径缩短，因此改善了器件的接通电阻。
根据本发明的优选实施例的器件是场效应晶体管，其中所述导电区是源区，所述另一导电区是漏区。在优选实施例中，所述导电区、另一导电区和基区包含诸如GaN的III-氮化物半导体。希望使用诸如GaN的III-氮化物材料，因为这种材料展示出高击穿电压特性和高载流能力。
在根据本发明的另一实施例的器件中，所述导电区、另一导电区和基区包含半导体，并具有插入在栅结构和基区之间以提高迁移率的由另一半导体形成的另一导电体。在优选实施例中，所述另一半导体包含AlGaN。
根据本发明的另一方面，互补半导体器件包括衬底、都设置在衬底上的第一半导体器件和第二半导体器件。所述第一半导体器件和第二半导体器件各包括：
导电区；
另一导电区；
位于所述导电区和另一导电区之间且与所述导电区和另一导电区的电导率相反的基区；
邻近基区的栅结构；
欧姆连接到所述导电区的表面的欧姆接触，所述欧姆接触包括朝向一方向的用于电连接的面；以及
欧姆连接到所述另一导电区的表面的另一欧姆接触，所述另一接触包括朝向所述方向的用于电连接的面，其中所述导电区的表面在第一平面上，所述另一导电区的表面在另一平面上，所述第一器件的导电区和另一导电区具有一种电导率，而所述第二器件的导电区和另一导电区具有另一电导率。
在优选实施例中，所述第一半导体器件和第二半导体器件是场效应晶体管，其中在每个半导体器件中的导电区是源区，而在每个半导体器件中的另一导电区是漏区。在优选实施例中，在每个半导体器件中的导电区、另一导电区和基区包含诸如GaN的III-氮化物半导体。
一种制造根据本发明的器件的方法包括提供具有不同导电类型的导电半导体层堆叠的半导体本体，在所述半导体本体中形成具有第一宽度的第一开口，所述开口至少延伸穿过一个导电半导体层并至少终止在另一半导体层，在半导体本体中形成具有第二宽度的第二开口，所述开口至少延伸穿过所述另一导电半导体层，第二宽度小于第一宽度，从而露出所述另一导电半导体层的一部分，在所述另一导电半导体层的露出部分上形成第一欧姆接触，在除了所述另一半导体导电层的导电半导体层上形成第二接触，所述第一接触和第二接触设置在不同平面上，但朝向相同方向。
有利地，根据本发明的方法能够在同一管芯上制造PNP或NPN双极晶体管，或者N沟道或P沟道FETS。也就是说，所述方法能够制造互补集成器件，所述器件可在垂直方向彼此偏移，也可在横向彼此偏移。
通过参考附图阅读本发明的下面描述，本发明的其它特征和优点将显而易见。
附图说明
图1是根据本发明第一实施例的器件的一部分的横截面图。
图2A-2G示出了用于制造根据本发明的器件的方法的步骤。
图3示出了根据本发明第二实施例的器件的一部分的横截面图。
图4示出了根据本发明第三实施例的器件的一部分的横截面图。
图5示出了根据本发明第四实施例的器件的一部分的横截面图。
图6示出了根据本发明第五实施例的器件的一部分的横截面图。
具体实施方式
首先参考图1，根据本发明第一实施例的互补器件包括衬底10、在衬底10的第一主表面的第一部分上形成的第一场效应晶体管12和在衬底10的第一主表面的第二部分上形成的第二场效应晶体管14。在根据本发明的第一实施例的器件中，第一场效应晶体管12和第二场效应晶体管14通过开口16彼此物理隔离且电绝缘。
根据本发明的一个方面，第一场效应晶体管12基于III-氮化物半导体。在优选实施例中，用于形成第一场效应晶体管12的III-氮化物材料是GaN。更具体地说，第一场效应晶体管12包括含N+GaN的第一导电区18、含N-GaN的第二导电区20、含P+GaN的基区22和含N+GaN的第三导电区24。第一导电区18是漏区，第二导电区20是漂移区，第三导电区24是第一场效应晶体管12的源区。第一场效应晶体管12还包括第一欧姆接触26，即欧姆连接到第一导电区18的漏极接触，第二欧姆接触28，即欧姆连接到第四导电区24的源极接触，以及栅结构30。栅结构30包括栅电极32以及插在栅电极32和基区22之间的栅绝缘34。栅电极32电连接至栅接触36。
在本发明的优选实施例中，栅绝缘34包含SiN、Al2O3、HfO、MgO或SiO2，欧姆接触26、28可包含例如Ti、Al、Ni、Au或诸如TiAl堆叠的任何合适的金属堆叠，栅接触36可以包含诸如TiW或NiAu的任何合适的导电材料，栅电极32可包含任何合适的导体。
根据本发明的第一方面，第一欧姆接触26和第二欧姆接触28各具有适用于外部电连接即焊接、引线接合等的表面26A、28A。表面26A和28A都面向相同方向，但设置在不同平面上，因此不共面。结果，器件的所有接触26、28、36在器件的一侧，但是缩短了在第一欧姆接触26和第二欧姆接触28之间的电流路径，由此改善了器件的接通电阻。
第二场效应晶体管14包括含P+GaN的第一导电区38、包含P-GaN的第二导电区40、包含N+GaN的基区42和包含P+GaN的第三导电区44。第一导电区38是漏区、第二导电区40是漂移区、第三导电区44是第二场效应晶体管14的源区。第二场效应晶体管还包括第一欧姆接触46，即漏极接触，第二欧姆接触48，即源极接触，以及栅结构50。栅结构50包括栅电极52以及插在栅电极52和基区42之间的栅绝缘54。第二场效应晶体管14还包括栅接触56，其电连接到栅电极52。
如在上述描述中已显而易见的那样，第一场效应晶体管12和第二场效应晶体管14是互补器件，因为一个器件中的每个区域的电导率与另一个器件中的相应区域的电导率相反。从而，第一场效应晶体管12包括P型基区，因此是N沟道器件，而第二场效应晶体管14包括N型基区，因此是P沟道器件。
为了制造根据本发明的器件，提供管芯58，其包括衬底10和导电GaN层的堆叠60。更具体地说，堆叠60包括在衬底10的第一主表面的顶部的第一N+GaN层62、N-GaN层64、第一P+GaN层66、第二N+GaN层68、P-GaN层70和第二P+GaN层72。衬底10可包含任何已知的衬底材料，例如蓝宝石、SiC或Si，且GaN层62-72可通过任何已知方式彼此在顶部外延形成以构建堆叠60。
下面参考附图2A，在第一步骤中，去除P+GaN层72的一部分和P-GaN层70的一部分，暴露出第二N+GaN层68。接下来，去除第二N+GaN层68的一部分，暴露出第一P+GaN层66，留下在P-GaN层70下的第二N+GaN层68的第一部分，以及与第一部分隔开的N+GaN 68的另一部分，如图2C所示。也就是说，去除第二N+GaN层68的一部分，以在其一个部分68A和其另一部分68B之间产生开口74。
下面参考图2D，去除第一P+GaN层66的一部分和N-GaN层64的一部分，在第一P+GaN层的第一部分66A和第二部分66B之间以及N-GaN层的第一部分64A和第二部分64B之间产生开口76。开口76具有的宽度小于开口74的宽度，由此第一P+GaN层66的第一部分66A留有露出的表面78。
下面参考图2E，去除第一N+GaN层62的一部分，以在第一N+GaN层的第一部分62A和第二部分62B之间产生开口80。开口80具有的宽度小于开口76的宽度，由此N+GaN层的第二部分62B的表面82通过开口76露出。
下面参考图2F，第一欧姆接触26形成于第一N+GaN层的第二部分62B的表面82上，第二欧姆接触28形成于第二N+GaN层的第二部分68B上，然后退火。
下面参考图2G，第二场效应晶体管14的第一接触46形成于第一P+GaN的第一部分66A的表面78上，第二欧姆接触50形成于第二P+GaN层上。然后，将第一接触46和第二接触50退火。随后，形成栅结构30和栅结构50以得到如图1所示根据本发明的第一实施例的器件。为了示意在工艺完成前图2G所示的结构与最终器件之间的关系，图2G中的每个区域也标有如图1所示的最终器件中的对应区域的数字。
在根据本发明的方法中，在连续的步骤中蚀刻包括不同电导率的多个导电半导体层的半导体本体，以形成不同宽度的开口，以便可在不同平面上形成欧姆接触。
下面参考图3，根据本发明第二实施例的器件还包括含III-氮化物材料的半导体层84，形成于每个栅结构30、50和邻近半导体堆叠之间。从而，半导体层84插在栅结构30与包括第一器件12的第二导电层20、基区层22和第三导电区24的堆叠之间，另一半导体层84插在栅结构50与包括第二器件14的基区42、第二导电区40和第一导电区38的堆叠之间。半导体层84还在每个半导体堆叠中的顶部半导体层24、38上延伸。
半导体层84优选包含III-氮化物材料，该材料具有比它在其上形成的材料高的带隙。在优选实施例中，半导体层84包含AlGaN。半导体层84的加入改善了迁移率。
为了制造根据本发明第二实施例的器件，通过外延方法等在图2E所示的结构上形成AlGaN层。其后，从表面78、82和开口80的底部和侧壁去除AlGaN的部分。优选地，在这同一步骤中，开口形成于在第一场效应晶体管12的第一导电区24和第二场效应晶体管14的第三导电区38上的AlGaN层中，用于分别接收欧姆接触28和欧姆接触46。
下面参考图4，在根据本发明第三实施例的器件中，栅接触36在第二场效应晶体管12的第三导电区24上延伸。为了使栅接触36与第三导电区24绝缘，绝缘34在栅接触36下的第三导电区24上延伸。另外，减小第二场效应晶体管14的栅结构50的厚度，使得其仅比第二场效应晶体管14的基区42稍厚，但厚度不足以到达第一导电区38。而且，欧姆接触26和欧姆接触46延伸到开口80的底部并彼此短路，由此优选地填充开口80。
参考图5，在根据本发明第四实施例的器件中，半导体层84形成于与根据第二实施例的器件相同的区域上。半导体层84优选包含III-氮化物材料，该材料具有比它在其上形成的材料高的带隙。在本发明的优选实施例中，半导体层84包含AlGaN。在所有其它方面，根据本发明第四实施例的器件与根据第三实施例的器件相同。
参考图6，在根据第五实施例的器件中，在欧姆接触26和栅结构30之间存在开口86。另外，欧姆接触28直接形成于半导体层84上，而不是直接形成于第三导电区24上并与其连接。在所有其它方面，根据本发明第五实施例的器件与根据第四实施例的器件相同。
应当注意，图1和3-6示意了根据本发明的器件的一部分的横截面图。更具体地说，所述横截面图是沿着根据本发明的器件中的典型元件的本体绘制的。在根据本发明的器件中，所述元件可具有多种几何形状，包括诸如圆形、椭圆形的无角形状，或包括正方形、矩形、六边形等的多边几何形状。
虽然已经关于特定实施例描述了本发明，但是本领域技术人员将显而易见多种其它的变化和修改以及其它应用。因此，优选地，本发明不被在此的特定公开内容限定，而仅由随附的权利要求限定。

Claims (20)

1.一种半导体器件，包括：
具有一种导电类型的导电区包括第一III-氮化物半导体；
具有所述一种导电类型的另一导电区在所述导电区之下延伸，以及包括所述第一III-氮化物半导体；
位于所述导电区和所述另一导电区之间的具有另一导电类型的基区，包括所述第一III-氮化物半导体；
所述一种导电类型的，掺杂浓度低于所述导电区和另一导电区的漂移区，所述漂移区置于所述导电区和所述基区之间，或者置于另一导电区和所述基区之间；
邻近所述基区的栅结构，所述栅结构包括栅电极和栅接触；
欧姆连接到所述导电区的表面的欧姆接触，所述欧姆接触包括朝向一方向的第一面；
第二III-氮化物半导体置于所述栅结构和所述基区之间以提高迁移率，所述第二III-氮化物半导体与所述第一III-氮化物半导体各自包括不同的半导体材料；
欧姆连接到所述另一导电区的表面的另一欧姆接触，所述另一欧姆接触包括朝向所述方向的第二面；
其中所述导电区的所述表面在第一平面上，所述另一导电区的所述表面在另一平面上，以及其中所述欧姆接触位于所述栅接触的一侧的横向上，所述另一欧姆接触位于所述栅接触的另一侧的横向上，由此栅接触置于欧姆接触之间。
2.根据权利要求1的半导体器件，其中所述导电区是源区，所述另一导电区是漏区。
3.根据权利要求1的半导体器件，其中所述第一III-氮化物半导体是GaN。
4.根据权利要求1的半导体器件，其中所述栅结构和所述另一欧姆接触设置在相同平面上。
5.根据权利要求1的半导体器件，还包括含蓝宝石、Si或SiC的衬底。
6.根据权利要求1的半导体器件，其中所述第二III-氮化物半导体包含AlGaN。
7.一种互补半导体器件，包括：
衬底；
在所述衬底上的第一半导体器件；
通过到达衬底的开口将在所述衬底上的第二半导体器件与所述第一半导体器件物理的隔离；
所述第一半导体器件和所述第二半导体器件各包括：
一种导电类型的导电区；
在所述导电区之下延伸的所述一种导电类型的另一导电区；
位于所述导电区和所述另一导电区之间的另一导电类型的基区，所述另一导电类型是与所述导电区和所述另一导电区的一种导电类型相反的导电类型；
所述一种导电类型的，掺杂浓度低于所述导电区和另一导电区的漂移区，所述漂移区置于所述导电区和所述基区之间，或者置于另一导电区和基区之间；
邻近所述基区的栅结构包括栅电极和栅接触；
欧姆连接到所述导电区的表面的欧姆接触，所述欧姆接触包括朝向一方向的第一面；以及
欧姆连接到所述另一导电区的表面的另一欧姆接触，所述另一欧姆接触包括朝向所述方向的第二面；
其中所述导电区的所述表面在第一平面上，所述另一导电区的所述表面在另一平面上；
其中所述第一器件的所述导电区和所述另一导电区具有一种导电类型，所述第二器件的所述导电区和所述另一导电区具有另一导电类型；以及其中在每个所述半导体器件，所述欧姆接触位于所述栅接触的一侧的横向上，所述另一欧姆接触位于所述栅接触的另一侧的横向上，以及其中所述第一和第二半导体器件的另一欧姆接触彼此相对的对于所述缝隙横向放置。
8.根据权利要求7的半导体器件，其中在每个半导体器件中的所述导电区是源区，在每个半导体器件中的所述另一导电区是漏区。
9.根据权利要求7的半导体器件，其中在每个半导体器件中的所述导电区、所述另一导电区和所述基区包含III-氮化物半导体。
10.根据权利要求9的半导体器件，其中所述III-氮化物半导体是GaN。
11.根据权利要求7的半导体器件，其中所述栅结构和所述另一欧姆接触设置在相同平面上。
12.根据权利要求7的半导体器件，其中所述衬底包含蓝宝石、Si或SiC。
13.根据权利要求7的半导体器件，其中在每个半导体器件中，所述导电区、所述另一导电区和所述基区包含第一半导体，并且还包括由第二半导体形成的另一导电体，插在所述栅结构和所述基区之间以改善迁移率，所述第二半导体和第一半导体各自包括不同的半导体材料。
14.根据权利要求13的半导体器件，其中所述另一半导体包含AlGaN。
15.根据权利要求7的半导体器件，其中所述另一欧姆接触延伸进入所述开口。
16.一种形成半导体器件的方法，包括：
提供包括多个导电半导体材料层的半导体本体，每个层具有两种导电类型中的至少一种；
在所述半导体本体中形成具有第一宽度的第一开口，所述开口至少延伸穿过一个导电半导体层并至少终止在另一半导体层；
在所述半导体本体中形成具有第二宽度的第二开口，所述开口至少延伸穿过所述另一导电半导体层，所述第二宽度小于所述第一宽度，从而露出所述另一导电半导体层的一部分；
在所述另一导电半导体层的所述露出部分上形成第一欧姆接触；以及
在除了所述另一半导体导电层的导电半导体层上形成第二欧姆接触，所述第一接触和所述第二接触设置在不同平面上，但朝向同一方向，其中所述第一欧姆接触和所述第二欧姆接触欧姆的连接同一导电类型的半导体层，以及其中另一导电类型的基区层置于相同两导电类型的两半导体层之间，以及进一步包括形成邻近所述基区层的栅结构，其中所述第一欧姆接触位于所述栅接触的一侧的横向上，所述第二欧姆接触位于所述栅接触的另一侧的横向上。
17.根据权利要求16的方法，其中所述第一欧姆接触和所述第二欧姆接触欧姆连接到具有相同电导率的半导体层，其中具有另一电导率的基区层插在具有相同电导率的两个半导体层之间。
18.根据权利要求17的方法，还包括邻近所述基区层形成栅结构。
19.根据权利要求16的方法，其中所述导电半导体层包含III-氮化物半导体。
20.根据权利要求19的方法，其中所述III-氮化物半导体是GaN。
CN2005800123068A 2004-02-12 2005-02-14 互补氮化物晶体管垂直和共用漏极 Active CN1965412B (zh)

Applications Claiming Priority (5)

Application Number Priority Date Filing Date Title
US54462904P 2004-02-12 2004-02-12
US60/544,629 2004-02-12
US11/056,689 US8193612B2 (en) 2004-02-12 2005-02-11 Complimentary nitride transistors vertical and common drain
US11/056,689 2005-02-11
PCT/US2005/004610 WO2005079366A2 (en) 2004-02-12 2005-02-14 Complimentary nitride transistors vertical and common drain

Publications (2)

Publication Number Publication Date
CN1965412A CN1965412A (zh) 2007-05-16
CN1965412B true CN1965412B (zh) 2010-08-25

Family

ID=34840647

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2005800123068A Active CN1965412B (zh) 2004-02-12 2005-02-14 互补氮化物晶体管垂直和共用漏极

Country Status (6)

Country Link
US (1) US8193612B2 (zh)
JP (1) JP2007527623A (zh)
KR (1) KR100797169B1 (zh)
CN (1) CN1965412B (zh)
DE (1) DE112005000335T5 (zh)
WO (1) WO2005079366A2 (zh)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008078604A (ja) * 2006-08-24 2008-04-03 Rohm Co Ltd Ｍｉｓ型電界効果トランジスタおよびその製造方法
US8941118B1 (en) 2011-07-29 2015-01-27 Hrl Laboratories, Llc Normally-off III-nitride transistors with high threshold-voltage and low on-resistance
WO2013032906A1 (en) * 2011-08-29 2013-03-07 Efficient Power Conversion Corporation Parallel connection methods for high performance transistors
US9269713B2 (en) * 2013-06-04 2016-02-23 Infineon Technologies Austria Ag Semiconductor device and method for producing the same
US9536800B2 (en) 2013-12-07 2017-01-03 Fairchild Semiconductor Corporation Packaged semiconductor devices and methods of manufacturing
TWI660465B (zh) * 2017-07-28 2019-05-21 新唐科技股份有限公司 半導體元件及其製造方法
CN110649019A (zh) * 2019-10-11 2020-01-03 深圳第三代半导体研究院 一种集成碳化硅晶体管及其制造方法

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5502321A (en) * 1993-11-08 1996-03-26 Sharp Kabushiki Kaisha Flash memory having inclined channel
US5897354A (en) * 1996-12-17 1999-04-27 Cypress Semiconductor Corporation Method of forming a non-volatile memory device with ramped tunnel dielectric layer
US6147379A (en) * 1998-04-13 2000-11-14 Matsushita Electric Industrial Co., Ltd. Semiconductor device and method for fabricating the same
US6184553B1 (en) * 1998-01-16 2001-02-06 Matsushita Electric Industrial Co., Ltd. Nonvolatile semiconductor memory device and method for fabricating the same, and semiconductor integrated circuit device
US6362504B1 (en) * 1995-11-22 2002-03-26 Philips Electronics North America Corporation Contoured nonvolatile memory cell
CN1377092A (zh) * 2001-03-27 2002-10-30 松下电器产业株式会社 半导体器件

Family Cites Families (25)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07105497B2 (ja) * 1990-01-31 1995-11-13 新技術事業団 半導体デバイス及びその製造方法
US5087581A (en) * 1990-10-31 1992-02-11 Texas Instruments Incorporated Method of forming vertical FET device with low gate to source overlap capacitance
JP2991489B2 (ja) * 1990-11-30 1999-12-20 株式会社東芝 半導体装置
JP2768097B2 (ja) * 1991-12-25 1998-06-25 日本電気株式会社 トンネルトランジスタ
JP3229012B2 (ja) 1992-05-21 2001-11-12 株式会社東芝 半導体装置の製造方法
US5283456A (en) * 1992-06-17 1994-02-01 International Business Machines Corporation Vertical gate transistor with low temperature epitaxial channel
JP3403231B2 (ja) 1993-05-12 2003-05-06 三菱電機株式会社 半導体装置およびその製造方法
JPH08116068A (ja) 1994-08-25 1996-05-07 Matsushita Electric Ind Co Ltd 半導体装置及びその製造方法
KR100193102B1 (ko) 1994-08-25 1999-06-15 무명씨 반도체 장치 및 그 제조방법
JP3393956B2 (ja) * 1995-06-08 2003-04-07 松下電器産業株式会社 縦型電界効果トランジスタ及びその製造方法、並びに相補型の縦型電界効果トランジスタ
US5705830A (en) * 1996-09-05 1998-01-06 Northrop Grumman Corporation Static induction transistors
CA2242693C (en) * 1997-09-04 2002-09-17 Becton, Dickinson And Company Additive formulation and method of use thereof
JP2000208760A (ja) * 1999-01-13 2000-07-28 Furukawa Electric Co Ltd:The 電界効果トランジスタ
DE19922855C1 (de) * 1999-05-19 2001-02-01 Draeger Medizintech Gmbh Patientenüberwachungsvorrichtung
JP2001320052A (ja) * 2000-05-02 2001-11-16 Fujitsu Ltd 半導体装置及び半導体集積回路
US6396085B1 (en) * 2000-04-25 2002-05-28 The Furukawa Electric Co., Ltd GaN-type semiconductor vertical field effect transistor
JP4190754B2 (ja) 2001-11-27 2008-12-03 古河電気工業株式会社 電界効果トランジスタの製造方法
KR100406578B1 (ko) 2001-12-29 2003-11-20 동부전자 주식회사 반도체 소자의 제조방법
KR100476691B1 (ko) * 2002-04-18 2005-03-18 삼성전자주식회사 셸로우 트렌치 소자분리 방법 및 이를 이용한 불휘발성메모리 장치의 제조방법
JP4114390B2 (ja) * 2002-04-23 2008-07-09 株式会社デンソー 半導体装置及びその製造方法
US6936869B2 (en) * 2002-07-09 2005-08-30 International Rectifier Corporation Heterojunction field effect transistors using silicon-germanium and silicon-carbon alloys
US6822301B2 (en) * 2002-07-31 2004-11-23 Infineon Technologies Ag Maskless middle-of-line liner deposition
US6825559B2 (en) * 2003-01-02 2004-11-30 Cree, Inc. Group III nitride based flip-chip intergrated circuit and method for fabricating
JP4645034B2 (ja) * 2003-02-06 2011-03-09 株式会社豊田中央研究所 Ｉｉｉ族窒化物半導体を有する半導体素子
US7119380B2 (en) * 2004-12-01 2006-10-10 Semisouth Laboratories, Inc. Lateral trench field-effect transistors in wide bandgap semiconductor materials, methods of making, and integrated circuits incorporating the transistors

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5502321A (en) * 1993-11-08 1996-03-26 Sharp Kabushiki Kaisha Flash memory having inclined channel
US6362504B1 (en) * 1995-11-22 2002-03-26 Philips Electronics North America Corporation Contoured nonvolatile memory cell
US5897354A (en) * 1996-12-17 1999-04-27 Cypress Semiconductor Corporation Method of forming a non-volatile memory device with ramped tunnel dielectric layer
US6184553B1 (en) * 1998-01-16 2001-02-06 Matsushita Electric Industrial Co., Ltd. Nonvolatile semiconductor memory device and method for fabricating the same, and semiconductor integrated circuit device
US6147379A (en) * 1998-04-13 2000-11-14 Matsushita Electric Industrial Co., Ltd. Semiconductor device and method for fabricating the same
CN1377092A (zh) * 2001-03-27 2002-10-30 松下电器产业株式会社 半导体器件

Non-Patent Citations (2)

* Cited by examiner, † Cited by third party
Title
JP特开2000-307101A 2000.11.02
JP特开平7-131056A 1995.05.19

Also Published As

Publication number Publication date
WO2005079366A3 (en) 2007-01-11
DE112005000335T5 (de) 2007-03-22
WO2005079366B1 (en) 2007-03-08
KR20060112691A (ko) 2006-11-01
JP2007527623A (ja) 2007-09-27
US8193612B2 (en) 2012-06-05
KR100797169B1 (ko) 2008-01-23
US20050179096A1 (en) 2005-08-18
CN1965412A (zh) 2007-05-16
WO2005079366A2 (en) 2005-09-01

Similar Documents

Publication Publication Date Title
CN207664048U (zh) 半导体器件
CN102292812B (zh) 半导体结构、包括半导体结构的集成电路及制造半导体结构的方法
CN108735736B (zh) 半导体装置及其制造方法
US8466513B2 (en) Semiconductor device with enhanced mobility and method
US7541642B2 (en) Semiconductor device with a gate electrode including a pair of polysilicon layers
CN101794781B (zh) 单片式半导体开关及制作方法
EP2713402B1 (en) Normally-off high electron mobility transistor
US20130075790A1 (en) Semiconductor including lateral hemt
CN1965412B (zh) 互补氮化物晶体管垂直和共用漏极
CN105684134A (zh) 具有用于产生附加构件的多晶硅层的氮化镓晶体管
US20120228632A1 (en) Semiconductor device
CN104319238A (zh) 形成高电子迁移率半导体器件的方法及其结构
CN103975438A (zh) 在再生长栅极上具有栅电极和源电极的垂直GaN JFET
CN103579329A (zh) 高电子迁移率晶体管及其制造方法
CN106783851A (zh) 集成肖特基二极管的SiCJFET器件及其制作方法
US11489047B2 (en) Semiconductor device and method of manufacturing the same
US20230411504A1 (en) P-type gate hemt device
US20110156052A1 (en) Semiconductor device having JFET and method for manufacturing the same
CN206672934U (zh) 集成肖特基二极管的SiCJFET器件
CN108352408A (zh) 半导体装置、电子部件、电子设备以及半导体装置的制造方法
TWI282127B (en) Semiconductor element
US12002892B2 (en) Semiconductor device with embedded Schottky diode and manufacturing method thereof
US20240145590A1 (en) Semiconductor structure and method for forming same
CN106981508B (zh) 具有垂直型跨接结构电极的水平式半导体元件
CN118156135A (zh) 功率元件及其制作方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CP01 Change in the name or title of a patent holder

Address after: American California

Patentee after: Infineon science and technology Americas

Address before: American California

Patentee before: International Rectifier Corporation

CP01 Change in the name or title of a patent holder