CN103094222A - 半导体封装及其制造方法以及半导体封装模块 - Google Patents

半导体封装及其制造方法以及半导体封装模块 Download PDF

Info

Publication number
CN103094222A
CN103094222A CN2012100208890A CN201210020889A CN103094222A CN 103094222 A CN103094222 A CN 103094222A CN 2012100208890 A CN2012100208890 A CN 2012100208890A CN 201210020889 A CN201210020889 A CN 201210020889A CN 103094222 A CN103094222 A CN 103094222A
Authority
CN
China
Prior art keywords
substrate
semiconductor
semiconductor chip
package module
semiconductor package
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN2012100208890A
Other languages
English (en)
Inventor
金镇洙
柳志满
任舜圭
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Electro Mechanics Co Ltd
Original Assignee
Samsung Electro Mechanics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Electro Mechanics Co Ltd filed Critical Samsung Electro Mechanics Co Ltd
Publication of CN103094222A publication Critical patent/CN103094222A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49503—Lead-frames or other flat leads characterised by the die pad
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49503—Lead-frames or other flat leads characterised by the die pad
    • H01L23/49513—Lead-frames or other flat leads characterised by the die pad having bonding material between chip and die pad
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49517—Additional leads
    • H01L23/49524—Additional leads the additional leads being a tape carrier or flat leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49517—Additional leads
    • H01L23/49531—Additional leads the additional leads being a wiring board
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49575—Assemblies of semiconductor devices on lead frames
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/48137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8319—Arrangement of the layer connectors prior to mounting
    • H01L2224/83192—Arrangement of the layer connectors prior to mounting wherein the layer connectors are disposed only on another item or body to be connected to the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/922—Connecting different surfaces of the semiconductor or solid-state body with connectors of different types
    • H01L2224/9222—Sequential connecting processes
    • H01L2224/92242—Sequential connecting processes the first connecting process involving a layer connector
    • H01L2224/92247—Sequential connecting processes the first connecting process involving a layer connector the second connecting process involving a wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1301—Thyristor
    • H01L2924/13034—Silicon Controlled Rectifier [SCR]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H01L2924/13055—Insulated gate bipolar transistor [IGBT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/156—Material
    • H01L2924/15786—Material with a principal constituent of the material being a non metallic, non metalloid inorganic material
    • H01L2924/15787—Ceramics, e.g. crystalline carbides, nitrides or oxides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H01L2924/1815—Shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H01L2924/183—Connection portion, e.g. seal
    • H01L2924/18301—Connection portion, e.g. seal being an anchoring portion, i.e. mechanical interlocking between the encapsulation resin and another package part
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19107—Disposition of discrete passive components off-chip wires

Abstract

此处公开了一种半导体封装，该半导体封装包括：第一基片，该第一基片具有形成在该第一基片的一个表面上的凹部以及形成在该凹部的底表面上的开口；第二基板，该第二基板与所述第一基板的另一个表面接触；以及半导体芯片，该半导体芯片安装在所述凹部中。

Description

半导体封装及其制造方法以及半导体封装模块
相关申请的交叉引用
本申请要求申请号为No.10-2011-0110490、申请日为2011年10月27日、名称为“Semiconductor Package and Method for Manufacturing the Sameand Semiconductor Package Module Having the Same(半导体封装、制造该半导体封装的方法以及具有该半导体封装的半导体封装模块)”的韩国专利申请的权益，在此其全部内容作为参考引入到本申请。
技术领域
本发明涉及一种半导体封装、一种制造该半导体封装的方法以及一种具有该半导体封装的半导体封装模块。
背景技术
无论在什么应用领域，电子产品已经向着小型化和轻薄化的趋势发展。重点仍然是尺寸减小的同时使可靠性保持不变或提高。
例如，对于涉及电力的产品，由于增加了被称作热发生(heat generation)的可靠性降低因素，因此相比其它应用领域需要更加深入地考虑可靠性。
尤其，当将多个功率半导体集合为一个模块时，例如热积聚、由于热造成性能下降以及寿命减少的问题可能瞬间成为造成产品概念和结构改变的危险因素。
同时，为了提高产品的可靠性，免除制造成本减少的例子已经迅速增加。
在相关技术领域中的功率半导体模块已经在韩国专利No.2001-0111736(韩国未经实审的出版物)中公开。
在相关技术领域中的功率半导体模块使用具有电路的第一基板和实现散热功能的第二基板，所述第一基板和所述第二基板相结合。
在这种情况下，使用含有环氧基树脂或焊料的粘合剂使第一基板和第二基板结合，并且使用同样材料的粘合剂或其它粘合剂使所述第一基板和半导体芯片结合。
然而，上述方法存在弊端，由于多个基板或者基板和半导体芯片通过使用相同材料的粘合剂或不同材料的粘合剂结合，并且因此在部件之间形成非均匀物质，从而降低部件之间的热和机械可靠性(thermal and mechanicalreliabilities)。
而且，由于使用具有两个步骤(即将第一基板和第二基板结合以及将半导体芯片结合到第一基板上)的方法，需要进行与部件数量相同的加工过程。因此，加工时间增加并且因此效率降低，并且由于加工过程的数量增加，所使用的材料的数量也增加，从而造成制造成本的增加。
发明内容
本发明致力于提供能够简化程序、减少制造成本并提高耐热可靠性的一种半导体封装、一种制造该半导体封装的方法以及一种具有该半导体封装的半导体封装模块。
根据本发明的优选实施方式，提供了一种半导体封装，该半导体封装包括：第一基板，该第一基板具有形成在该第一基板的一个表面上的凹部以及形成在该凹部的底表面上的开口；第二基板，该第二基板与所述第一基板的另一个表面接触；以及半导体芯片，该半导体芯片安装在所述凹部中。
在本发明中，所述半导体封装还可以包括结合部，该结合部置于所述第一基板和所述第二基板之间。
其中，所述结合部通过所述第一基板的所述开口与安装在所述凹部中的所述半导体芯片接触，并且，所述结合部可以由焊料、非导电环氧基树脂、导电树脂或导电薄膜制成。
此外，所述第一基板和所述第二基板可以是金属基板、陶瓷基板或环氧基树脂基板。
根据本发明的另一种优选实施方式，提供了一种制造半导体封装的方法，该制造半导体封装的方法包括：制备第一基板和第二基板，所述第一基板具有形成在该第一基板的一个表面上的凹部以及形成在该凹部的底表面上的开口，所述第二基板为板状；在所述第二基板的一个表面上形成粘结层；通过所述粘结层将所述第一基板的另一个表面与所述第二基板的一个表面结合；将半导体芯片安装在所述第一基板的所述凹部中；以及通过实施硬化处理将所述半导体芯片、所述第一基板以及所述第二基板结合。
所述粘结层可以由焊料、非导电环氧基树脂、导电树脂或导电薄膜制成，并且，所述第一基板和所述第二基板可以是金属基板、陶瓷基板或环氧基树脂基板。
根据本发明的又一种优选实施方式，提供了一种半导体封装模块，该半导体封装模块包括：第一基板，该第一基板具有形成在该第一基板的一侧的一个表面上的一个或多个凹部以及形成在该凹部的底表面上的开口；第二基板，该第二基板的一侧的一个表面与所述第一基板的一侧的另一个表面接触；以及第一半导体芯片，该第一半导体芯片安装在所述凹部中，并且，所述第一基板的另一侧可以从所述第二基板伸出至外部。
在本发明中，所述半导体封装模块还包括结合部，该结合部置于所述第一基板的一侧的另一个表面与所述第二基板的一个的一个表面之间。
其中，所述结合部可以通过所述第一基板的所述开口与安装在所述凹部中的所述第一半导体芯片接触。
所述结合部可以由焊料、非导电环氧基树脂、导电树脂或导电薄膜制成。
所述第一基板可以是由铜(Cu)制成的引线框架。
所述半导体封装模块还可以包括：第三基板，该第三基板与所述第二基板的一个表面的另一侧接触；以及第二半导体芯片，该第二半导体芯片安装在所述第三基板上。
所述半导体封装模块还可以包括引线框架，该引线框架与所述第三基板电连接。
其中，所述第三基板可以是印刷电路板(PCB)。
所述半导体封装模块还可以包括连接件，该连接件与安装在所述一个或多个凹部中的所述第一半导体芯片彼此电连接。
其中，所述连接件可以是带式、框架式或条式。
所述半导体封装模块还可以包括模型材料，该模型材料形成为从所述第二基板的侧表面覆盖所述第一半导体芯片的上表面，并且，所述模型材料的与所述第一半导体芯片相对应的区域的一部分可以从所述模型材料的表面沿厚度方向被去除。
附图说明
图1是显示根据本发明的优选实施方式的半导体封装的结构的剖视图；
图2至图4依次是显示根据本发明的优选实施方式的半导体封装的制造过程的剖视图；
图5是显示根据本发明的优选实施方式的半导体封装模块的结构的剖视图；
图6是显示根据本发明的另一种优选实施方式的半导体封装模块的结构的剖视图；以及
图7是显示根据本发明的又一种优选实施方式的半导体封装模块的结构的剖视图。
具体实施方式
本发明的各种特征和优点将通过下面结合附图对的描述变得显而易见。
在本说明书和权利要求书中所使用的术语和措辞不应该被解释为限制于典型含义或字典定义，而应该基于一规则解释为具有与本发明技术范围相关的含义和概念，根据该规则，发明人能合适地定义术语的概念，以最合适地描述他或她所知晓的实施本发明的最佳方法。
本发明的上述和其他的目的、特征和优点将通过下面结合附图的详细描述而更清楚地理解。在说明书中，全部附图部件添加了附图标记，应注意的是相同的附图标记表示相同的部件，即使该部件在不同附图中出现。在本发明的描述中，相关的已知功能和结构的详细描述将被省略，以不会使本发明的主旨模糊。在说明书中，使用术语“第一”、“第二”、“一个表面”、“另一个表面”等来区分一个部件和另一个部件，但是这些部件不限于上面的术语。
以下，将参照附图对本发明的优选实施方式进行详细描述。
半导体封装
图1是显示根据本发明的优选实施方式的半导体封装的结构的剖视图。
参见图1，根据本优选实施方式的半导体封装100包括第一基板101、第二基板103和半导体芯片107，所述第一基板101的一个表面上形成有凹部101a，所述第二基板103位于所述第一基板101的另一个表面上，所述半导体芯片107安装在所述凹部内。
如图1所示，在第一基板101中，凹部101a可以形成在第一基板101的一个表面上，并且开口101c可以形成在成形的所述凹部101a的底表面101b上。
在本优选实施方式中，可以使用金属基板、陶瓷基板以及由环氧树脂制成的基板作为第一基板101，但是并不特别限制于此，并且甚至可以使用任何用于形成电路图案的材料。
其中，金属基板可以由铜(Cu)制成，但是并不特别限制于铜。
如图1所示，第二基板103可以设置为与第一表面101的另一个表面(即与第一基板101的形成有凹部101a的表面相对的表面)接触。
在此，可以使用金属基板、陶瓷基板以及由环氧树脂制成的基板作为第二基板103，但是并不特别限制于此。在这种情况下，金属基板可以由铜(Cu)制成，但是并不特别限制于铜。
另外，在本优选实施方式中，第二基板103可以为板状，但是并不特别限制于板状。
在本优选实施方式中，半导体芯片107可以安装在第一基板101的凹部101a中。具体地，半导体芯片107可以安装为与形成在第一基板101的凹部101a的底表面101b上的开口101c接触。
在本优选实施方式中，半导体芯片107可以包括功率元件和用于控制该功率元件的控制元件，但是并不特别限制于此。
其中，所述功率元件可以包括可控硅整流器(silicon controlled rectifier(SCR))、功率晶体管(power transistor)、绝缘栅双极晶体管(insulatedgate bipolar transistor(IGBT))、金属氧化物半导体晶体管(MOS transistor)、功率整流器(power rectifier)、功率调节器(power regulator)、反相器(inverter)、变流器(converter)或者由上述器件的组合构成的高功率半导体芯片或二极管，但是并不特别限制于此。
另外，所述控制元件可以包括用于控制功率元件的低功率半导体芯片。
另外，根据本优选实施方式的半导体封装100还可以包括置于第一基板101和第二基板103之间的结合部105。
其中，结合部105可以由焊料、非导电环氧基树脂、导电树脂或导电薄膜制成，但是并不特别限制于上述材料。
在本优选实施方式中，如图1所示，结合部105可与半导体芯片107结合在一起，结合部105的一部分106通过第一基板101的开口101c插入第一基板101的凹部101a中。
换言之，置于第一基板101和第二基板103之间的结合部105的所述部分106通过第一基板101的开口101c插入第一基板101的凹部101a中以与半导体芯片107接触。
如上所述，由于根据该优选实施方式的半导体封装100具有该半导体封装100的所有部件(即第一基板101、第二基板103以及半导体芯片107)通过一个结合部105或106一体化地连接的结构，该半导体封装100可以提高产品的可靠性。
制造半导体封装的方法
图2至4依次是显示根据本发明的优选实施方式的半导体封装的制造过程的剖视图。
参见图2，制备好第一基板101和第二基板103，在第二基板103的一个表面上形成粘结层105A，然后，将第一基板101的另一个表面与第二基板103的一个表面结合。
如图2所示，在该优选实施方式中，在第一基板101中，可以在第一基板101的一个表面上形成凹部101a，并且可以在形成的凹部101a的底表面101b上形成开口101c。
另外，第二基板103可以为板状，但是并不特别限制于这种形状。
其中，可以使用金属基板、陶瓷基板和环氧基树脂基板作为第二基板103，但并不限制于此。在这种情况下，金属可以采用铜(Cu)，但并不限制于铜。
在该优选实施方式中，形成在第二基板103的一个表面上的粘结层105A可以由焊料、非导电环氧基树脂、导电树脂或导电薄膜制成，但是并不特别限制于上述材料。
将第一基板101设置在第二基板103的一个表面上，使第一基板101的另一个表面与第二基板的形成有粘结层105A的表面接触，然后，通过向第一基板101的一个表面施加预定压力将第一基板101与第二基板103预结合。
在这种情况下，通过施加预定压力，粘结层105A的所述部分106可以通过第一基板101的开口101c插入凹部101a中。
然后，参见图3，可以将半导体芯片107安装在第一基板101的凹部101a中。
其中，半导体芯片107可以安装在通过第一基板101的开口101c插入到凹部101a中的部分粘结层106上。在该情况下，参见图3，向半导体芯片107的上表面施加预定压力，使半导体芯片107向粘结层106压紧，从而使半导体芯片107和第一基板101预结合。
如上所述，半导体芯片107向插入凹部101a中的部分粘结层106压紧，因此，如图3所示，插入凹部101a中的部分粘结层106分散至侧边。
之后，如图4所示，通过实施硬化过程使半导体芯片107、第一基板101和第二基板103彼此结合。
在现有技术中，需要实施将第一基板101和第二基板103彼此结合，以及之后将半导体芯片107结合到第一基板101上的两个结合过程，但是在本优选实施方式中，通过在第一基板101上形成开口101c，粘结层105A的所述部分106通过开口101c突出，以及使半导体芯片107向粘结层的突出的部分106压紧，并且之后，进行硬化过程。因此，由于仅需要进行一个粘结过程，加工过程的数量减少，从而简化了加工过程。
另外，由于封装的制造是通过一个粘结过程完成的，材料的成本也减少，并且因此加工成本也减少。
通过在安装有半导体芯片107的第一基板101上形成凹部101a，减小了半导体芯片107和第二基板103之间的间隙，并且因此，缩短了散热路径，从而提高了散热性能。
总之，当通过实施硬化过程形成结合部105时，半导体芯片107可以从用于自对准或旋转的初始位置弯曲。在本优选实施方式中，半导体芯片107悬在凹部101a的一侧以阻止半导体芯片107移动或旋转而脱离预定范围。
半导体封装模块
图5是显示根据本发明的优选实施方式的半导体封装模块的结构的剖视图；图6是显示根据本发明的另一种优选实施方式的半导体封装模块的结构的剖视图；以及图7是显示根据本发明的又一种优选实施方式的半导体封装模块的结构的剖视图。
首先，参见图5，根据本发明的优选实施方式的半导体封装模块200包括第一基板110、第二基板120以及第一半导体芯片140a和140b。
如图5所示，在本优选实施方式中，在第一基板110中，在一侧110a的一个表面上可以形成一个或多个凹部110a，并且在每个凹部110a的底表面101b上可以形成开口101c。
其中，如图5所示，第一基板110可以是由铜(Cu)制成的引线框架(leadframe)，并且第一基板110的一侧110a与第二基片120接触，而另一侧110b可以从第二基板120伸出。伸出的第一基板110的另一侧110b可以作为外部的连接端子。
在本优选实施方式中，第二基板120与第一基板110的一侧110a的另一个表面接触，并且还可以包括结合部130，该结合部130置于第一基板110的一侧110a的另一个表面和第二基板120的一侧的一个表面之间。
其中，结合部130的部分112通过第一基板110的开口110c插入凹部110a内，以与第一半导体芯片140a和140b接触。
结合部130可由焊料、非导电环氧基树脂、导电树脂或导电薄膜制成，但是并不特别限制于上述材料。
其中，第一半导体芯片140a和140b可以包括可控硅整流器(SCR)、功率晶体管、绝缘栅双极晶体管(IGBT)、金属氧化物半导体晶体管、功率整流器、功率调节器、反相器、变流器或者上述部件的组合构成的高功率半导体芯片或二极管，但是并不特别限制于此。
在本优选实施方式中，插入第一基板110的凹部110a中的第一半导体芯片140a和140b可以是同类型的半导体芯片或不同类型的半导体芯片。
换言之，同类型的半导体芯片可以插入形成在第一基板110上的多个凹部110a中，不同类型的半导体芯片也可以插入多个凹部110a中。
根据本优选实施方式的半导体封装模块200还可以包括第三基板150，该第三基板150与第二基板120的一个表面的另一侧接触，并且半导体芯片160安装在第三基板150上。
其中，第三基板150可以是印刷电路板(PCB)，但是并不特别限制于是印刷电路板。
另外，第二半导体芯片160可以通过使用粘结件(未显示)连接在第三基板150上，并且所述粘结件(未显示)可以是导电的或不导电的。
例如，粘结件可以通过电镀形成，或者粘结件可以是导电胶或导电胶带。此外，粘结件可以是具有的极好阻热系数的焊料、金属环氧树脂、金属膏、环氧基树脂或粘结胶带。
例如，可用作为粘结件的粘结胶带可以包括高温胶带，例如已知的商业化的玻璃带、硅胶带、生料带(Teflon tape)、不锈钢箔带(stainless foil tape)或陶瓷带，此外，粘结件可以通过结合将这些材料相结合形成，但是并不仅限于此。
在本优选实施方式中，第二半导体芯片160可以包括用于控制高功率半导体芯片的低功率半导体芯片，即用于控制功率元件的控制元件，但是并不特别限制于此。
此外，根据本优选实施方式的半导体封装模块200还包括引线框架170，该引线框架170与第三基板150电连接。
其中，引线框架170可以由铜(Cu)制成，但是并不仅限于铜。在这种情况下，引线框架170的一侧170a可以是通过使用电线与第三基板150电连接，并且另一侧170b伸出至外侧，以作为外部连接端子。
此外，如图6所示，根据本优选实施方式的半导体封装模块200还可以包括连接件185，该连接件185与在第一基板110的每个凹部110a中的每个第一半导体芯片140a和140b电连接。
其中，连接件185可以由铜(Cu)制成，并且如图6所示，连接件185可以是带式、框架式或条式，但是并不特别限制于此。
通过这种设置，通过使用线型连接件185而非弓形电线将半导体芯片彼此连接起来，位于与安装有第一半导体芯片140a和140b的部分相应的位置处的模型材料190的H部分可沿厚度方向去除。
因此，由于形成在第一半导体芯片140a和140b的上表面上的模型材料190的厚度较小，传送路径缩短。因此，能够提高散热性能。
此外，由于能够获得与去除的模型材料190的厚度相当的备用空间，因此提高了设计的自由度。
如上所述，根据本发明的优选实施方式，多个基板和半导体芯片通过一个结合步骤彼此结合，并且由于过程的简化和制造成本的减少，提高了加工效率。
另外，在安装有半导体芯片的第一基板上形成有凹部，而半导体芯片插入并且安装在凹部中，因此，半导体芯片和第二基板之间的散热路径缩短，从而提高了散热性能。
半导体芯片插入并安装在形成在基板上的凹部中，并且安装的半导体芯片通过使用带式连接件彼此连接。因此，通过沿厚度方向去除位于半导体芯片的顶部的模型材料，模块的总高度减小，从而使模块小型化。
通过一个结合步骤将半导体封装的所用部件结合，增强了结合力并且减少了由于重复的结合步骤而造成的半导体的热损伤，从而在结合后提高了产品的可靠性。
通过在安装半导体芯片的基片上形成开口，能够防止在制造产品时可能产生的弯曲现象。
尽管出于说明的目的已经公开了本发明的优选实施方式，但是根据本发明的半导体封装、制造该半导体封装的方法以及具有该半导体封装的半导体封装模块不限于此，并且在不脱离附属权利要求所公开的本发明的范围和精神的情况下，本领域技术人员可以做出各种改变、增加和替换。
因此，这些改变、增加和替换也应当被理解为落入本发明的保护范围内。并且本发明的具体保护范围将由所附权利要求限定。

Claims (20)

1.一种半导体封装，该半导体封装包括：
第一基板，该第一基板具有形成在该第一基板的一个表面上的凹部以及形成在该凹部的底表面上的开口；
第二基板，该第二基板与所述第一基板的另一个表面接触；以及
半导体芯片，该半导体芯片安装在所述凹部中。
2.根据权利要求1所述的半导体封装，该半导体封装还包括结合部，该结合部置于所述第一基板和所述第二基板之间。
3.根据权利要求2所述的半导体封装，其中，所述结合部通过所述第一基板的所述开口与安装在所述凹部中的所述半导体芯片接触。
4.根据权利要求2所述的半导体芯片，其中，所述结合部由焊料、非导电环氧基树脂、导电树脂或导电薄膜制成。
5.根据权利要求1所述的半导体芯片，其中，所述第一基板和所述第二基板是金属基板、陶瓷基板或环氧基树脂基板。
6.一种制造半导体封装的方法，该制造半导体封装的方法包括：
制备第一基板和第二基板，所述第一基板具有形成在该第一基板的一个表面上的凹部以及形成在该凹部的底表面上的开口，所述第二基板为板状；
在所述第二基板的一个表面上形成粘结层；
通过所述粘结层将所述第一基板的另一个表面与所述第二基板的一个表面结合；
将半导体芯片安装在所述第一基板的所述凹部中；以及
通过实施硬化处理将所述半导体芯片、所述第一基板以及所述第二基板结合。
7.根据权利要求6所述的制造半导体封装的方法，其中，所述粘结层由焊料、非导电环氧基树脂、导电树脂或导电薄膜制成。
8.根据权利要求6所述的制造半导体封装的方法，其中，所述第一基板和所述第二基板是金属基板、陶瓷基板或环氧基树脂基板。
9.一种半导体封装模块，该半导体封装模块包括：
第一基板，该第一基板具有形成在该第一基板的一侧的一个表面上的一个或多个凹部以及形成在该凹部的底表面上的开口；
第二基板，该第二基板的一侧的一个表面与所述第一基板的一侧的另一个表面接触；以及
第一半导体芯片，该第一半导体芯片安装在所述凹部中，
其中，所述第一基板的另一侧从所述第二基板伸出至外部。
10.根据权利要求9所述的半导体封装模块，该半导体封装模块还包括结合部，该结合部置于所述第一基板的一侧的另一个表面与所述第二基板的一侧的一个表面之间。
11.根据权利要求10所述的半导体封装模块，其中，所述结合部通过所述第一基板的所述开口与安装在所述凹部中的所述第一半导体芯片接触。
12.根据权利要求10所述的半导体封装模块，其中，所述结合部由焊料、非导电环氧基树脂、导电树脂或导电薄膜制成。
13.根据权利要求9所述的半导体封装模块，其中，所述第一基板是由铜制成的引线框架。
14.根据权利要求9所述的半导体封装模块，该半导体封装模块还包括：第三基板，该第三基板与所述第二基板的一个表面的另一侧接触；以及第二半导体芯片，该第二半导体芯片安装在所述第三基板上。
15.根据权利要求14所述的半导体封装模块，该半导体封装模块还包括引线框架，该引线框架与所述第三基板电连接。
16.根据权利要求14所述的半导体封装模块，其中，所述第三基板是印刷电路板。
17.根据权利要求9所述的半导体封装模块，该半导体封装模块还包括连接件，该连接件与安装在所述一个或多个凹部中的所述第一半导体芯片彼此电连接。
18.根据权利要求17所述的半导体封装模块，其中，所述连接件是带式、框架式或条式。
19.根据权利要求9所述的半导体封装模块，该半导体封装模块还包括模型材料，该模型材料形成为从所述第二基板的侧表面覆盖所述第一半导体芯片的上表面。
20.根据权利要求19所述的半导体封装模块，其中，所述模型材料的与所述第一半导体芯片相对应的区域的一部分从所述模型材料的表面沿厚度方向被去除。
CN2012100208890A 2011-10-27 2012-01-30 半导体封装及其制造方法以及半导体封装模块 Pending CN103094222A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR10-2011-0110490 2011-10-27
KR1020110110490A KR101354894B1 (ko) 2011-10-27 2011-10-27 반도체 패키지, 그 제조방법 및 이를 포함하는 반도체 패키지 모듈

Publications (1)

Publication Number Publication Date
CN103094222A true CN103094222A (zh) 2013-05-08

Family

ID=48171540

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2012100208890A Pending CN103094222A (zh) 2011-10-27 2012-01-30 半导体封装及其制造方法以及半导体封装模块

Country Status (3)

Country Link
US (1) US8786064B2 (zh)
KR (1) KR101354894B1 (zh)
CN (1) CN103094222A (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107039387A (zh) * 2016-01-18 2017-08-11 新光电气工业株式会社 引线框架、半导体装置及引线框架的制造方法

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8871572B2 (en) * 2012-12-20 2014-10-28 Intersil Americas LLC Lead frame having a perimeter recess within periphery of component terminal
US9532459B2 (en) * 2013-08-12 2016-12-27 Infineon Technologies Ag Electronic module and method of manufacturing the same
US9620388B2 (en) * 2013-08-23 2017-04-11 Texas Instruments Incorporated Integrated circuit package fabrication with die attach paddle having middle channels
US9202778B2 (en) * 2013-08-23 2015-12-01 Texas Instruments Incorporated Integrated circuit package with die attach paddle having at least one recessed portion
WO2017122491A1 (ja) * 2016-01-14 2017-07-20 株式会社 村田製作所 半導体モジュール
KR102503233B1 (ko) 2018-01-24 2023-02-24 삼성전자주식회사 반도체 패키지 및 그 제조 방법
JP2021090030A (ja) * 2019-12-06 2021-06-10 富士電機株式会社 半導体装置及び半導体装置の製造方法

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6486545B1 (en) * 2001-07-26 2002-11-26 Amkor Technology, Inc. Pre-drilled ball grid array package
CN1665023A (zh) * 2004-03-04 2005-09-07 松下电器产业株式会社 树脂密封半导体器件和引线框架、及其制造方法
TW200642550A (en) * 2005-05-25 2006-12-01 Cyntec Co Ltd Power module package structure
JP2008124176A (ja) * 2006-11-10 2008-05-29 Mitsubishi Electric Corp 電力用半導体装置
CN101207169A (zh) * 2006-12-19 2008-06-25 南茂科技股份有限公司 发光芯片封装体与光源组件
KR20090021752A (ko) * 2007-08-28 2009-03-04 페어차일드코리아반도체 주식회사 파워 모듈 패키지

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3429921B2 (ja) * 1995-10-26 2003-07-28 三菱電機株式会社 半導体装置
KR100370231B1 (ko) 2000-06-13 2003-01-29 페어차일드코리아반도체 주식회사 리드프레임의 배면에 직접 부착되는 절연방열판을구비하는 전력 모듈 패키지
JP4211359B2 (ja) * 2002-03-06 2009-01-21 日亜化学工業株式会社 半導体装置の製造方法
WO2006044804A2 (en) * 2004-10-18 2006-04-27 Chippac, Inc. Multi chip leadframe package

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6486545B1 (en) * 2001-07-26 2002-11-26 Amkor Technology, Inc. Pre-drilled ball grid array package
CN1665023A (zh) * 2004-03-04 2005-09-07 松下电器产业株式会社 树脂密封半导体器件和引线框架、及其制造方法
TW200642550A (en) * 2005-05-25 2006-12-01 Cyntec Co Ltd Power module package structure
JP2008124176A (ja) * 2006-11-10 2008-05-29 Mitsubishi Electric Corp 電力用半導体装置
CN101207169A (zh) * 2006-12-19 2008-06-25 南茂科技股份有限公司 发光芯片封装体与光源组件
KR20090021752A (ko) * 2007-08-28 2009-03-04 페어차일드코리아반도체 주식회사 파워 모듈 패키지

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107039387A (zh) * 2016-01-18 2017-08-11 新光电气工业株式会社 引线框架、半导体装置及引线框架的制造方法
CN107039387B (zh) * 2016-01-18 2021-09-28 新光电气工业株式会社 引线框架、半导体装置及引线框架的制造方法

Also Published As

Publication number Publication date
US8786064B2 (en) 2014-07-22
KR101354894B1 (ko) 2014-01-23
KR20130046117A (ko) 2013-05-07
US20130105955A1 (en) 2013-05-02

Similar Documents

Publication Publication Date Title
CN103094222A (zh) 半导体封装及其制造方法以及半导体封装模块
US20200185349A1 (en) Ultra-thin embedded semiconductor device package and method of manufacturing thereof
JP4821537B2 (ja) 電子制御装置
US10546798B2 (en) Direct bonded copper semiconductor packages and related methods
JP5587844B2 (ja) パワー半導体モジュールおよびその製造方法
US8451621B2 (en) Semiconductor component and method of manufacture
US20130221526A1 (en) System in Package and Method for Manufacturing The Same
CN102832191A (zh) 功率模块封装和具有该功率模块封装的系统模块
CN107305875B (zh) 双向半导体封装件
EP1732130A2 (en) Circuit assembly with surface-mount IC package and heat sink
CN103871987A (zh) 功率模块封装
US20090243079A1 (en) Semiconductor device package
US10325830B1 (en) Multipart lid for a semiconductor package with multiple components
JP4946488B2 (ja) 回路モジュール
EP1887635A2 (en) Light-emitting device
CN206505916U (zh) 半导体器件
EP1965619A2 (en) Compression connection for vertical IC packages
CN201229938Y (zh) 芯片封装结构
CN219998216U (zh) 半导体器件和电路板组件
CN104471705B (zh) 用于大面积半导体芯片的低热应力封装
CN212517192U (zh) 一种多基岛引线框架及芯片封装结构
CN111739872A (zh) 一种智能功率模块及其制造方法
CN113113399A (zh) Mips和mips的制造方法
CN114556554A (zh) 基板、封装结构及电子设备
CN102403291A (zh) 半导体零件及制造方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
AD01 Patent right deemed abandoned

Effective date of abandoning: 20170201

C20 Patent right or utility model deemed to be abandoned or is abandoned